JP2014207488A - マルチチップ・モジュール - Google Patents

マルチチップ・モジュール Download PDF

Info

Publication number
JP2014207488A
JP2014207488A JP2014161289A JP2014161289A JP2014207488A JP 2014207488 A JP2014207488 A JP 2014207488A JP 2014161289 A JP2014161289 A JP 2014161289A JP 2014161289 A JP2014161289 A JP 2014161289A JP 2014207488 A JP2014207488 A JP 2014207488A
Authority
JP
Japan
Prior art keywords
chip
mcm
chips
substrate
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014161289A
Other languages
English (en)
Inventor
ホー ファン
Fan Ho
ホー ファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SCA IPLA Holdings Inc
Original Assignee
SCA IPLA Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SCA IPLA Holdings Inc filed Critical SCA IPLA Holdings Inc
Publication of JP2014207488A publication Critical patent/JP2014207488A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02F—DREDGING; SOIL-SHIFTING
    • E02F3/00—Dredgers; Soil-shifting machines
    • E02F3/04—Dredgers; Soil-shifting machines mechanically-driven
    • E02F3/96—Dredgers; Soil-shifting machines mechanically-driven with arrangements for alternate or simultaneous use of different digging elements
    • E02F3/963—Arrangements on backhoes for alternate use of different tools
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • G01R31/3161—Marginal testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Mining & Mineral Resources (AREA)
  • Mechanical Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】複数の接地面／層を備えたマルチチップ・モジュール（ＭＣＭ）を提供する。
【解決手段】ＭＡＭの各集積回路（ＩＣ）チップは、ＭＣＭの基板上にそれぞれ専用の接地面を有している。このＭＣＭ構造は、他のチップに影響を及ぼすこと無く、且つ他のチップによる影響を受けること無く、各ＩＣの個別テストを円滑に行えるようにする。このＭＣＭ構造は、更に、２つ又はそれ以上のチップの間の相互接続部／接続部のテストも実
施し易くする。
【選択図】図１

Description

本発明は、集積回路に関し、より厳密には複数の接地面を備えた半導体素子、特にマルチチップ・モジュールに関する。
従来の集積回路（ＩＣ）パッケージは、「チップ」とも呼ばれる単一の集積回路（ＩＣ）ダイを備えている。マルチチップ・モジュール（ＭＣＭ）は、共通の又は共有の基板上に複数のＩＣチップを備えており、全てのチップは同一の保護パッケージ内に入っている。ＭＣＭの個々のＩＣチップは、基板上に形成された金属経路で相互に接続されている。ＩＣチップは、基板上の端子に接続されており、端末は極細配線で従来型のリードフレームに連結される。基板とリードフレームは、保護パッケージ内に封入されている。
従来のＭＣＭの各種ＩＣチップでは、チップによりパワーレベルが異なる場合もある。従って、ＭＣＭの各ＩＣは、ＭＣＭ内の他のＩＣチップに連結されている他のパワー面から分離された専用のパワー面に連結されることになる。これまで開発されてきた技術によれば、全てのＩＣチップはＭＣＭ基板の単一の接地面を共用している。
概念的には、ＭＣＭのテストは、チップレベル、パッケージレベル、又はシステムレベル（ボードレベル）で行われる。ＩＣメモリチップの様なＩＣを備えたＭＣＭの従来型のテストは、通常はチップレベルで行われる。即ち、各ＩＣチップは、製造されると、ＭＣＭに組み込む前に別々にテストされる。従来のテスト方法は、時間がかかり、単純で複雑でない構成要素に制限され、及び/又はテスト用に余分な構成要素を必要とする。パッケージレベルのテストは実施されてこなかった。ＭＣＭのシステムレベルでのテストは高価なために実施が困難である。
米国特許出願第０９／６６６，２０８号 米国特許出願第０９／９６７，３８９号 米国特許出願第１０／３０５，６３５号 米国特許出願第１０／６０８，６１３号
或る実施形態では、ＭＣＭは、ＩＣメモリチップとＡＳＩＣを備えている。ＩＣメモリチップとＡＳＩＣチップは、ＭＣＭの一式の入力／出力（Ｉ／Ｏ）コネクタ（例えば、ピン、パッド、又はボール）を共有している。本発明によれば、或る方法は、ＩＣメモリチップとＡＳＩＣチップに別々にアクセスしてテストする。
本発明の或る態様は、マルチチップ・モジュール（ＭＣＭ）に関する。ＭＣＭは、基板上の第１の集積回路（ＩＣ）チップと、第１ＩＣチップに連結された第１接地面と、基板上の第２のＩＣチップと、第２ＩＣチップに連結された第２接地面を備えている。
本発明の別の態様は、マルチチップ・モジュールの基板上の第１及び第２集積回路（ＩＣ）チップをテストする方法に関する。各ＩＣには専用の接地面を有している。この方法は、第１のＩＣチップの動作に影響を及ぼすこと無く第１ＩＣチップをテストする段階と、第１ＩＣチップの動作に影響を及ぼすこと無く第２ＩＣチップをテストする段階とを含
んでいる。
本発明の別の態様は、マルチチップ・モジュールの基板上の第１及び第２集積回路（ＩＣ）チップをテストする方法に関する。この方法は、第２ＩＣチップの動作に影響を受けること無く第１ＩＣチップをテストする段階と、第１ＩＣチップの動作に影響を受けること無く第２ＩＣチップをテストする段階とを含んでいる。
本発明の別の態様は、マルチチップ・モジュールの基板上の第１及び第２集積回路（ＩＣ）チップの間の相互接続をテストする方法に関する。各ＩＣチップには専用の接地面がある。この方法は、第１ＩＣチップに信号を与える段階と、第１ＩＣチップに与えた信号に応えて、電流が第１ＩＣチップから第２ＩＣチップに相互接続部を介して流れるか否か判定する段階を含んでいる。
本発明の重要な技術的利点は、当業者には、添付図面、以下の説明及び特許請求の範囲
の内容から、容易に理解頂けるであろう。
本発明の或る実施形態による、複数の集積回路(ＩＣ)を備えたマルチチップ・モジュール（ＭＣＭ）の或る実施形態を示す。 本発明の或る実施形態による、ＭＣＭに実施できるＩＣチップ構造の或る実施形態を示す。 本発明の或る実施形態による、ＭＣＭに実施できる多重ＩＣチップ構造の或る実施形態を示す。 本発明の或る実施形態による、ＭＣＭに実施できる多重ＩＣチップ構造の別の実施形態の断面図である。
本発明をより完全に理解頂くために、また、この他の特徴及び利点を理解頂くために、添付図面を参照しながら以下説明する。
本発明の実施形態及びそれらの利点は、添付図面の図１から図４を参照することにより良く理解頂けるであろう。各図面において、同等の及び対応する部分には、同じ符号を付している。
本発明は、ＭＣＭパッケージ（「パッケージ素子」、「パッケージ半導体素子」、又は「マルチチップ半導体素子」とも呼ばれる）の集積回路（ＩＣ）チップ（「ダイ」とも呼ぼれる）の費用対効果に優れたテストに関する必要性を実現する。テストシステム、方法及びＭＣＭ構造の他の態様は、２０００年９月２１日出願の米国特許出願第０９／６６６，２０８号「マルチチップ半導体パッケージ内でのチップテスト」、２００１年９月２８日出願の米国特許出願第０９／９６７，３８９号「集積回路素子のテスト」、２００２年１１月２７日出願の米国特許出願第１０／３０５，６３５号「パッケージ半導体素子の入力テストモードとアクセシング」、及び２００３年６月２７日出願の米国特許出願第１０／６０８，６１３号「半導体素子テスト用のボンディングパッド」に記載されているが、上記特許出願は全て本発明の譲受人に譲渡されており、またこれら出願の内容全体を参考文献として本願に援用している。
本発明の或る実施形態によれば、ＭＣＭ内の各ＩＣチップには、ＭＣＭ基板上に各ＩＣチップ専用の接地平面／層がある。各自専用の接地面を備えたＩＣチップでは、ＭＣＭ内の他のチップに影響を及ぼすこと無く、また他のチップから影響を受けること無く、ＩＣチップ毎に別々にテストを実施し易くなる。各自専用の接地面を備えたＩＣチップでは、顧客は、ＭＣＭ内の、メモリチップの様なＩＣチップをテストして、ＭＣＭを備えた顧客の製品が正しく機能しているか否か判定することができる。各自専用の接地面を備えたＩＣチップでは、更に、ＭＣＭ内の２つ又はそれ以上のチップの間の相互接続又は接続のテストもやり易くなる。各自専用の接地面を備えたＩＣチップでは、更に、多種多様な用途特定集積回路（ＡＳＩＣ）を、たとえ高インピーダンス入力のないＡＳＩＣであっても、ＭＣＭに実装できるようになる。
図１は、本発明によるマルチチップ・モジュール（ＭＣＭ）１００の或る実施形態を示している。ＭＣＭ１００は、「パッケージ素子」、「パッケージ半導体素子」、「マルチチップ半導体素子」、又は「パッケージ型システム（ＳＩＰ）」とも呼ばれる。ＭＣＭ１００は、１１４個以上のピンを有する標準的なボールグリッド配列（ＢＧＡ）又は薄型４重フラットパック（ＴＱＦＰ）としてパッケージ化することができる。しかしながら、他の型式のパッケージングも使用することができる。例えば、パッケージングは、ワイヤボンディング付き又は薄膜基板を採用しているセラミック基部と、シリコン基板又は印刷回路盤（ＰＣＢ）基板への取付部を有している。パッケージングには、更に、数例を挙げると、シングル・インラインパッケージ（ＳＩＰ）、デュアル・インラインパッケージ（ＤＩＰ）、ジグザグ・インラインパッケージ（ＺＩＰ）、プラスチックリード式チップキャリア（ＰＬＣＣ）、小型アウトラインパッケージ（ＳＯＰ）、薄型ＳＯＰ（ＴＳＯＰ）、フラットパック、及び４重フラットパック（ＱＦＰ）の様な各種表面実装技術を利用することができるが、各種リード線（例えば、Ｊリード線、ガルウイングリード線）又はＢＧＡコネクタを利用したものでもよい。
図１に示すように、ＭＣＭ１００は、入力／出力（Ｉ／Ｏ）コネクタ１０２Ａ−１０２Ｎ、基板１０４、及び集積回路（ＩＣ）チップ（「ダイ」ともいう）１０８Ａ−１０８Ｃを備えている。各Ｉ／Ｏコネクタ１０２Ａ−１０２Ｎは、Ｉ／Ｏピン、ボール（ボールグリッド配列（ＢＧＡ）のボール）、又はＭＣＭ１００に対する信号の送受信に適した他のコネクタを備えている。この様に、ＭＣＭ１００は、プラスチックのボールグリッド配列（ＰＢＧＡ）又は他の適したパッケージングを備えている。基板１０４は、印刷回路盤（ＰＣＢ）基板でもよく、そこにＩＣチップ１０８Ａ−１０８Ｃが取り付けられる。
基板１０４には、複数のボンディングパッド又は端子１０１Ａ−１０１Ｎ、及びインターコネクタ／トレース／リード線１１０Ａ−１１０Ｃ、１１２Ａ−１１２Ｃが組み込まれ又は形成されている。コネクタ／トレース／リード線１１０Ａ−１１０Ｃ、１１２Ａ−１１２Ｃは、ＩＣチップ１０８Ａ−１０８Ｃの間の連絡を接続及び支持するよう機能する。多数のボンディングパッド又は端子１０１Ａ−１０１Ｎが、リード線１０３Ａ−１０３Ｎを介して１つ又は複数のＩ／Ｏコネクタ１０２Ａ−１０２Ｎに接続され、こうして、基板１０４とＭＣＭの外部回路の間の連絡を支持している。
或る実施形態では、図１の少なくとも１つのＩＣチップ１０８はメモリチップであり、少なくとも１つのチップ１０８は用途特定集積回路（ＡＳＩＣ）チップである。例えば、或る実施形態では、ＩＣチップ１０８Ａ、１０８Ｃはメモリチップであり、ＩＣチップ１０８ＢはＡＳＩＣチップである。ＩＣメモリチップ１０８Ａ、１０８Ｃ及びＡＳＩＣチップ１０８Ｂは、ＭＣＭ１００の同じピン／ボール／パッド１０２Ａ−１０２Ｎの幾つかを共有している。ＭＣＭ１００は、異なる型式のＡＳＩＣの、たとえそれらが高インピーダンス入力パッド又は入力ピンを備えていないＡＳＩＣであっても、その様々な組み合わせを備えている。或る実施形態では、図１内の少なくとも１つのＩＣチップ１０８は、内蔵型ダイナミツクランダムアクセスメモリ（ＤＲＡＭ）の様な論理内蔵型メモリを備えている。
各ＩＣチップ１０８Ａ−１０８Ｃは、１つ又は複数のボンディングパッド／端子１１８Ａ−１１８Ｃを備えているか又は組み込まれている。ボンディングワイヤ１２０Ａ−１２０Ｃ又は他の適した接続部が、ＩＣチップ１０８のボンディングパッド／端子１１８を基板１０４のボンディングパッド／端子１０１に接続している。
概説すると、ＭＣＭ１００は、任意の数のＩ／Ｏピン／パッド／ボール、ボンディングパッド、配線、リード線、端子、トレース、接地面、ＩＣチップ、相互接続部／接続部、及びパワー面を備えている。ＭＣＭ１００は、図１に示す構成要素に加えて、又はそれに代えて、他の構成要素（図示せず）を備えていてもよい。或る実施形態では、ＭＣＭ１００は、多重層を有している。
基板１０４には、多数の導電面１０６Ａ−１０６Ｃ、１１４Ａ−１１４Ｃが設けられ、又は組み込まれている。或る実施形態では、面１０６Ａ−１０６Ｃは接地面であり、面１１４Ａ−１１４Ｅはパワー面である。別の実施形態では、構造１１４Ａ−１１４Ｃは、接地面であり、構造１０６Ａ−１０６Ｃはパワー面である。図示のように、各ＩＣチップ１０８は、ＭＣＭ基板１０４上に自身専用のパワー面１１４と自身専用の接地面１０６を有している。各パワー面１１４は、対応する接地面１０６から分離されている。或る実施形態では、各パワー面１１４は、１．８ボルト、３．３ボルト、又は５ボルトの電圧を有している。或る実施形態では、１つ又は複数の導電面は、例えば、印刷回路板（ＰＣＢ）上にトレースを形成するために通常使用される加工処理によって、基板１０４上に形成された多重層として実装することができる。また、同じ又は他の実施形態では、１つ又は複数の導電面は、例えば、何らかの適したボンディング処理で基板に取り付けられた導電性のメッシュ又はストリップとして実装されている。各ＩＣチップ１０８は、１つ又は複数のパワー面１１４にボンディング又は他の方法で取り付けられる。同様に、各ＩＣチップ１０８は、１つ又は複数の接地面１０６にボンディング又は他の方法で取り付けてもよい。例えば、各チップ１０８は、当業者には既知の「フリップチップ」取付技法で、１つ又は複数のパワー面１１４及び／又は１つ又は複数の接地面１０６に取り付けられる。各チップ１０８とその関係付けられた接地面及びパワー面は、「チップ構造」を形成しでもよいし、その構成部分を成してもよい。
概説すると、接地面は、本発明の実施形態によれば、ＭＣＭの何処にあってもよく、対応するＩＣチップの近くにある必要はない。例えば、接地面１０６Ａは、ＭＣＭ１００の何処にあってもよく、チップ１０８Ａの近くにある必要はない。或る実施形態では、接地面１０６は、基板の表面に実装されている。別の実施形態では、接地面１０６は、一部が基板内の表面の下方に実装されている。各接地面１０６は、Ｉ／Ｏコネクタ１０２Ａの様なＭＣＭ１００の外部コネクタに接続することができる。
接地面１０６は、本発明の実施形態によれば、ストリップ又は層の様な、どの様な構成及び形状であってもよい。ＭＣＭ内の各接地面１０６の大きさは、当該接地面に関係付けられたチップの電力消費量に応じて変わる。従って、或る実施形態では、電力消費量の多いチップには大きな接地面１０６が設けられ、電力消費量の少ないチップには小さい接地面１０６が設けられることになる。各接地面１０６は、銅、アルミニウム、金又はタングステンの様な金属、又は他の何らかの適した導電性材料で作られている。接地面１０６、又はその一部は、実質的に固体（例えば、一枚の「シート」）でもよいし、部分的に、複数の相互接続された部分（例えば、グリッド、メッシュ、又は貫通孔を設けた設計）に分割されていてもよい。接地面１０６は、可撓性があってもよいし、なくともよい（剛体であってもよい）。
図２は、図１のＭＣＭ１００に実装されるＩＣチップ構造２００の１つの実施形態を示している。図２の構造２００は、第１導電面２０２、第２導電面２０４、第３導電面２０６、及びＩＣチップ２０８を備えている。導電面２０２、２０４、２０６は、１つの接地面と、１．８、３．３又は５ボルトの様な２つのパワーレベルを備えた２つのパワー面とを備えている。導電面２０２、２０４、２０６は、適した絶縁層又は非導電層（図示せず）で分離（例えば、電気的に絶縁）されている。図２は、複数のパワー面を有するＩＣチップ構造２００を示している。
図３は、図１のＭＣＭ１００に実装される多重ＩＣチップ構造３００の１つの実施形態を示している。図３の構造３００は、複数の導電面３０１、３０２、３０４Ａ、３０４Ｂ、３０６Ａ、３０６Ｂと、複数のＩＣチップ３０８Ａ、３０８Ｂを備えている。導電面３０１、３０２、３０４Ａ、３０４Ｂ、３０６Ａ、３０６Ｂは、適した絶縁層又は非導電層（図示せず）で分離（例えば、電気的に絶縁）されている。図３の各ＩＣチップ３０８には、自身専用の接地面と１つ又は複数のパワー面が設けられている。例えば、チップ３０８Ａは、接地面３０６Ａと３つのパワー面３０４Ａ、３０２、３０１に連結されている。或る実施形態では、パワー面３０４Ａ、３０２、３０１の電圧レベルは、１．８、３．３又は５ボルト（順不同）である。図３は、複数のＩＣチップ３０８Ａ、３０８Ｂが、面３０２又は面３０１の様な少なくとも１つのパワー面を共有できることを実証している。チップ３０８Ａは、相互接続部３１０を介してチップ３０８Ｂに連結されている。
図４は、図１のＭＣＭ１００に実装される多重ＩＣチップ構造４００の別の実施形態の側断面図である。図４の構造４００は、第１ＩＣチップ４０１Ａ、第２ＩＣチップ４０１Ｂ、複数の層又は面４０２Ａ、４０２Ｂ、４０４、４０６Ａ、４０６Ｂ、及び基板４１２を備えている。チップ４０１Ａ、４０１Ｂ、面４０２Ａ、４０２Ｂ、４０４、４０６Ａ、４０６Ｂ及び基板４１２は、誘電層又は１層又はそれ以上の絶縁材料又は非導電性材料によって垂直方向に分離されている。或る実施形態では、１つ又は複数の面４０２Ａ、４０２Ｂ、４０４、４０６Ａ、４０６Ｂは、基板４１２の一部に埋め込まれている。
図４のチップ４０１Ａ、４０１Ｂは、１つ又は複数のコネクタ又はリード線又はトレース４０８を介して連結されている。チップ４０１Ａ、４０１Ｂは、面４０２Ａ、４０２Ｂ、４０４、４０６Ａ、４０６Ｂに、コネクタ（例えばビア）４１０Ａ、４１０Ｂを介して接続されている。或る実施形態では、面４０２Ａ、４０２Ｂ、４０４はパワー面であり、面４０６Ａ、４０６Ｂは接地面である。面４０４は、２つのＩＣチップ４０１Ａ、４０１Ｂに共有されているパワー面である。
ここに説明したＭＣＭ１００と構造は、チップレベル、パッケージレベルも、又はシステムレベルでテストされる。状況次第で、チップ毎に設計された通常のテストルーチンをテストに使用して、欠陥のあるチップを識別し絶縁又は修理できるので、チップレベルでテストするのが望ましい場合もある。
或る実施形態では、テスト装置は、図１のチップ１０８Ｂの様な各ＩＣチップに、チップ１０８Ａ、１０８Ｃの様な他のチップとは切り離してアクセスし、テストを実施する。
図１から図４を参照しながらここに説明した接地面は、チップ１０８Ｂ（図１）の様な各チップの個別テストをやり易くしている。例えば、按地面１０６Ｂは、試験対象の対応するチップ１０８Ｂを、チップ１０８Ａ、１０８Ｃの様な他のチップの動作又は電圧／電流レベルに影響を及ぼすこと無くテストできるようにしている。具体的には、図１のＭＣＭ１００の各チップ１０８は、ＭＣＭ１００内の他のチップ１０８へパワーを供給すること無く、起動し（即ち、パワー供給し）、テストすることができる。同様に、図１から図４を参照しながらここに説明した接地面は、チップ１０８Ｂ（図１）の様な各チップの個別テストを、チップ１０８Ａ、１０８Ｃの様な他のチップの動作又は電圧／電流レベルの影響を受けること無く円滑に実施できるようにしている。例えば、各種個別の接地面により、チップ１０８同士を完全に分離することができる。
上に述べた構造は、更に、例えば、図１のチップ１０８Ａ、１０８Ｂ、１０８Ｃの間の相互接続部１１０Ａ−１１０Ｃ、１１２Ａ−１１２Ｃの様な、１つ又はそれ以上のチップ間の相互接続部／接続部／トレースのテストもやり易くしている。或る実施形態では、テスト装置は、チップ１０８に送られた信号に応じて、各相互接続部１１０又は１１２での電流変化を調べることにより、相互接続部１１０Ａ−１１０Ｃ、１１２Ａ−１１２Ｃをテストする。別の実施形態では、装置は、各相互接続部１１０又は１１２が電流を通すか否か判定することにより、相互接続部１１０Ａ−１１０Ｃ、１１２Ａ−１１２Ｃをテストする。相互接続部１１０又は１１２が電流を通さない場合、相互接続部は接続が故障していることになる。相互接続部に欠陥のあるＭＣＭは廃棄又は修理される。
以上、説明してきた本発明の実施形態は、単に説明を目的としており限定を課すものではない。従って、当業者には自明のように、本発明の広い態様から逸脱すること無く、様々な変更及び修正を加えることができる。従って、特許請求の範囲は、このような変更及び修正の全てが、本発明の精神及び範囲に当てはまるものとして包含している。
１００ マルチチップ・モジュール（ＭＣＭ）
１０１Ａ−Ｎ、１１８Ａ−Ｃ ボンディングパッド又は端子
１０２Ａ−Ｎ Ｉ／Ｏコネクタ
１０３Ａ−Ｎ リード線
１０４、４１２ 基板
１０６Ａ−Ｃ、１１４Ａ−Ｃ、２０２、２０４、２０６、３０１、３０２、３０４Ａ−Ｂ、３０６Ａ−Ｂ、４０２Ａ−Ｂ、４０４、４０６Ａ−Ｂ 導電面、接地面又はパワー面
１０８Ａ−Ｃ、２０８、３０８、４０１Ａ−Ｂ 集積回路（ＩＣ）チップ
１１０Ａ−Ｃ、１１２Ａ−Ｃ、４１０Ａ−Ｂ コネクタ／トレース／リード線
１２０Ａ−１２０Ｃ ボンディングワイヤ
３１０ 相互接続部

Claims (6)

  1. 基板上の第１集積回路（ＩＣ）チップと、
    前記第１ＩＣチップに連結された第１接地面と、
    前記第１ＩＣチップに連結された第１パワー面と、
    前記基板上の第２集積回路（ＩＣ）チップと、
    前記第２ＩＣチップに連結された第２接地面と、
    前記第２ＩＣチップに連結された第２パワー面と、
    を備え、
    前記第１及び第２接地面は、前記第１ＩＣチップに送られた信号に応じた、前記第１ＩＣチップと前記第２ＩＣチップの間の少なくとも１つの相互接続部の電流の変化に基づく前記相互接続部のテストを実行可能に構成される、
    ことを特徴とする、マルチチップ・モジュール。
  2. 前記第１パワー面は第１電圧レベルを支持し、前記第２パワー面は第２電圧レベルを支持する、
    ことを特徴とする、請求項１に記載のマルチチップ・モジュール。
  3. 前記第１及び第２ＩＣチップの両方に連結された第３パワー面、を更に備える、
    ことを特徴とする、請求項１又は２に記載のマルチチップ・モジュール。
  4. 前記第１接地面は、前記第１ＩＣチップの性能に応じた形状を有する、
    ことを特徴とする、請求項１〜３のいずれか１項に記載のマルチチップ・モジュール。
  5. 前記第１接地面は、前記第１ＩＣチップの消費電力量に応じた面積を有する、
    ことを特徴とする、請求項４に記載のマルチチップ・モジュール。
  6. 前記第１接地面及び前記第１パワー面の面積は、前記第１ＩＣチップの前記基板上での設置面の面積以上であり、
    前記第１ＩＣチップの前記設置面は、前記基板上における前記前記第１接地面及び前記第１パワー面に対応する領域に包含される、
    ことを特徴とする、請求項１〜５のいずれか１項に記載のマルチチップ・モジュール。
JP2014161289A 2004-03-26 2014-08-07 マルチチップ・モジュール Pending JP2014207488A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/810,510 US20050224942A1 (en) 2004-03-26 2004-03-26 Semiconductor device with a plurality of ground planes
US10/810510 2004-03-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012027997A Division JP2012094919A (ja) 2004-03-26 2012-02-13 複数の接地面を備えた半導体素子

Publications (1)

Publication Number Publication Date
JP2014207488A true JP2014207488A (ja) 2014-10-30

Family

ID=34862111

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2005125649A Pending JP2005286345A (ja) 2004-03-26 2005-03-28 複数の接地面を備えた半導体素子
JP2012027997A Pending JP2012094919A (ja) 2004-03-26 2012-02-13 複数の接地面を備えた半導体素子
JP2014161289A Pending JP2014207488A (ja) 2004-03-26 2014-08-07 マルチチップ・モジュール

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2005125649A Pending JP2005286345A (ja) 2004-03-26 2005-03-28 複数の接地面を備えた半導体素子
JP2012027997A Pending JP2012094919A (ja) 2004-03-26 2012-02-13 複数の接地面を備えた半導体素子

Country Status (6)

Country Link
US (2) US20050224942A1 (ja)
EP (1) EP1580810A2 (ja)
JP (3) JP2005286345A (ja)
KR (1) KR101120211B1 (ja)
CN (1) CN1702861A (ja)
TW (1) TWI367550B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459772B2 (en) * 2004-09-29 2008-12-02 Actel Corporation Face-to-face bonded I/O circuit die and functional logic circuit die system
US7224042B1 (en) 2005-06-29 2007-05-29 Actel Corporation Integrated circuit wafer with inter-die metal interconnect lines traversing scribe-line boundaries
EP1964104A4 (en) * 2005-12-21 2012-01-11 Cree Inc SHIELD AND LIGHTING PROCEDURE
ATE553928T1 (de) * 2007-12-02 2012-05-15 Hewlett Packard Development Co Elektrische verbindung von elektrisch isolierten druckkopfchiperdungsnetzen als flexible schaltung
US7958283B2 (en) 2008-08-13 2011-06-07 Intel Corporation Observing an internal link via a second link
US8977788B2 (en) 2008-08-13 2015-03-10 Intel Corporation Observing an internal link via an existing port for system on chip devices
US8648615B2 (en) * 2010-06-28 2014-02-11 Xilinx, Inc. Testing die-to-die bonding and rework
WO2013048628A1 (en) 2011-09-29 2013-04-04 Rambus Inc. Structure for delivering power
CN103413797B (zh) * 2013-07-29 2015-10-14 中国科学院电工研究所 一种三维结构单元组装的功率半导体模块
US9570783B1 (en) 2015-08-28 2017-02-14 General Electric Company Radio frequency micro-electromechanical systems having inverted microstrip transmission lines and method of making the same
US9954263B2 (en) 2015-08-28 2018-04-24 General Electric Company Radio frequency micro-electromechanical systems having inverted microstrip transmission lines and method of making the same
CN105679372B (zh) * 2015-12-31 2017-03-22 湖南国科微电子股份有限公司 一种系统级封装结构及用于该结构的闪存裸片测试方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58142941U (ja) * 1982-03-18 1983-09-27 富士通株式会社 Ｉｃパツケ−ジ
JPH06169056A (ja) * 1992-12-01 1994-06-14 Fujitsu Ltd マルチチップモジュール
JPH09283875A (ja) * 1996-04-19 1997-10-31 Nec Corp Ｍｃｍ用印刷配線基板
JPH1012809A (ja) * 1996-06-25 1998-01-16 Nec Corp マルチチップモジュール
JPH11289029A (ja) * 1998-04-02 1999-10-19 Fujitsu Ltd 半導体装置のプラスチックパッケージ
JP2001013215A (ja) * 1999-06-28 2001-01-19 Sharp Corp 複合半導体集積回路装置、及びその接続試験方法
US20030006491A1 (en) * 2001-07-09 2003-01-09 Koninklijke Philips Electronics N.V. Single package containing multiple integrated circuit devices

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5011655A (ja) * 1973-06-01 1975-02-06
JPS60179667A (ja) * 1984-02-28 1985-09-13 Toshiba Corp ハイブリツドｉｃの検査方法
US5544017A (en) * 1992-08-05 1996-08-06 Fujitsu Limited Multichip module substrate
US5266912A (en) * 1992-08-19 1993-11-30 Micron Technology, Inc. Inherently impedance matched multiple integrated circuit module
US5543657A (en) * 1994-10-07 1996-08-06 International Business Machines Corporation Single layer leadframe design with groundplane capability
US5765279A (en) * 1995-05-22 1998-06-16 Fujitsu Limited Methods of manufacturing power supply distribution structures for multichip modules
US5635767A (en) * 1995-06-02 1997-06-03 Motorola, Inc. Semiconductor device having built-in high frequency bypass capacitor
US5982635A (en) * 1996-10-23 1999-11-09 Concept Manufacturing, Incorporated Signal adaptor board for a pin grid array
US6281590B1 (en) * 1997-04-09 2001-08-28 Agere Systems Guardian Corp. Circuit and method for providing interconnections among individual integrated circuit chips in a multi-chip module
JP3624717B2 (ja) * 1998-10-01 2005-03-02 富士ゼロックス株式会社 マルチチップモジュール及びその試験方法
AU9282898A (en) * 1998-10-02 2000-04-26 Hitachi Limited Semiconductor device and method for manufacturing the same
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
JP2001156242A (ja) * 1999-11-25 2001-06-08 Mitsubishi Electric Corp 多段増幅装置
WO2001042893A1 (fr) * 1999-12-10 2001-06-14 Hitachi, Ltd Module semi-conducteur
US6678167B1 (en) * 2000-02-04 2004-01-13 Agere Systems Inc High performance multi-chip IC package
JP3859424B2 (ja) * 2000-05-02 2006-12-20 富士通株式会社 集積回路パッケージ
US6465890B1 (en) * 2000-11-28 2002-10-15 National Semiconductor Corporation Integrated circuit package having offset segmentation of package power and/or ground planes and methods for reducing delamination in integrated circuit packages
US6759791B2 (en) * 2000-12-21 2004-07-06 Ram Hatangadi Multidimensional array and fabrication thereof
WO2002057921A1 (en) * 2001-01-19 2002-07-25 Hitachi,Ltd Electronic circuit device
JP2002270759A (ja) * 2001-03-14 2002-09-20 Matsushita Electric Ind Co Ltd 半導体チップ及びマルチチップモジュール
JP2002334966A (ja) * 2001-05-10 2002-11-22 Nec Corp マルチチップモジュールおよびその検査方法
JP2004053276A (ja) * 2002-07-16 2004-02-19 Fujitsu Ltd 半導体装置および半導体集積回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58142941U (ja) * 1982-03-18 1983-09-27 富士通株式会社 Ｉｃパツケ−ジ
JPH06169056A (ja) * 1992-12-01 1994-06-14 Fujitsu Ltd マルチチップモジュール
JPH09283875A (ja) * 1996-04-19 1997-10-31 Nec Corp Ｍｃｍ用印刷配線基板
JPH1012809A (ja) * 1996-06-25 1998-01-16 Nec Corp マルチチップモジュール
JPH11289029A (ja) * 1998-04-02 1999-10-19 Fujitsu Ltd 半導体装置のプラスチックパッケージ
JP2001013215A (ja) * 1999-06-28 2001-01-19 Sharp Corp 複合半導体集積回路装置、及びその接続試験方法
US20030006491A1 (en) * 2001-07-09 2003-01-09 Koninklijke Philips Electronics N.V. Single package containing multiple integrated circuit devices
JP2004535079A (ja) * 2001-07-09 2004-11-18 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 複数の集積回路デバイスを含む単一パッケージ

Also Published As

Publication number Publication date
JP2005286345A (ja) 2005-10-13
US20090108393A1 (en) 2009-04-30
JP2012094919A (ja) 2012-05-17
CN1702861A (zh) 2005-11-30
EP1580810A2 (en) 2005-09-28
TW200605296A (en) 2006-02-01
US7808092B2 (en) 2010-10-05
TWI367550B (en) 2012-07-01
KR20060045459A (ko) 2006-05-17
KR101120211B1 (ko) 2012-03-19
US20050224942A1 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
JP2014207488A (ja) マルチチップ・モジュール
KR100843214B1 (ko) 메모리 칩과 프로세서 칩이 관통전극을 통해 연결된 플래너멀티 반도체 칩 패키지 및 그 제조방법
US8120024B2 (en) Semiconductor package having test pads on top and bottom substrate surfaces and method of testing same
US6674175B2 (en) Ball grid array chip packages having improved testing and stacking characteristics
KR100690922B1 (ko) 반도체 소자 패키지
US5808877A (en) Multichip package having exposed common pads
JP4388926B2 (ja) 半導体装置のパッケージ構造
US8044498B2 (en) Interposer, semiconductor chip mounted sub-board, and semiconductor package
JP3842272B2 (ja) インターポーザー、半導体チップマウントサブ基板および半導体パッケージ
KR0154647B1 (ko) 노출된 공통 패드를 갖는 멀티 칩 패키지
US20030183925A1 (en) Semiconductor module
JPH11330256A (ja) 半導体装置およびその製造方法
JP4303772B2 (ja) 半導体パッケージ
JP2901518B2 (ja) マルチチップ半導体装置
JP4388989B2 (ja) 半導体チップマウント封止サブ基板
JPH0697666A (ja) 電子装置
KR100258350B1 (ko) 슈퍼 bga 반도체패키지
WO1999060619A1 (fr) Dispositif a semi-conducteurs et procede de fabrication dudit dispositif
JP2006222109A (ja) マルチチップモジュール
JP2003298003A (ja) 半導体モジュール
KR20040069171A (ko) 다중칩 볼 그리드 어레이 패키지 및 그의 테스트 방법
JPH0672242U (ja) マルチチップモジュール

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160628