JPH0672242U - マルチチップモジュール - Google Patents

マルチチップモジュール

Info

Publication number
JPH0672242U
JPH0672242U JP018541U JP1854193U JPH0672242U JP H0672242 U JPH0672242 U JP H0672242U JP 018541 U JP018541 U JP 018541U JP 1854193 U JP1854193 U JP 1854193U JP H0672242 U JPH0672242 U JP H0672242U
Authority
JP
Japan
Prior art keywords
wiring
test
chip
wiring board
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP018541U
Other languages
English (en)
Inventor
伸一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Chemi Con Corp
Original Assignee
Nippon Chemi Con Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Chemi Con Corp filed Critical Nippon Chemi Con Corp
Priority to JP018541U priority Critical patent/JPH0672242U/ja
Publication of JPH0672242U publication Critical patent/JPH0672242U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 マルチチップモジュールに関し、配線基板へ
のＩＣチップの実装配線後に行われる電気的テストを容
易にしてテスト時間を短縮し、信頼性を高める。 【構成】 マルチチップモジュールにおいて、ＩＣチッ
プ（２ａ〜２ｄ）の実装部周囲の配線基板（１）表面
に、ＩＣチップ（２ａ〜２ｄ）のボンディングパッド
（３）に接続された配線の配線層（１ｂ）に接続するよ
うに形成された露出電極からなるテスト用端子（６）を
設ける。また、このテスト用端子（６）は複数のＩＣチ
ップ（２ａ〜２ｄ）に同一のパターンで配置形成され
る。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、配線基板に複数のベアＩＣチップ等の回路素子を直接実装し回路を 構成したマルチチップモジュールに関し、特に各回路素子の実装部周囲の配線基 板表面に、回路素子の実装配線後に各回路素子の接続状態等を試験するためのテ スト用端子を設けたマルチチップモジュールに関する。
【０００２】
【従来の技術】
コンピュータ等の大量に半導体部品を使用する機器においては、ＩＣチップ等 の回路素子の集積度を高め、できる限りチップ間の配線長さを短くして配線の導 体抵抗を下げ、また遅延時間を減少させて、回路の小型化をはかり、信号伝送特 性を向上させることが必要とされている。
【０００３】 集積度を高める技術としては、薄膜抵抗や配線パターンを形成したガラスエポ キシやセラミックなどの基板上にベア半導体チップなどの回路素子を搭載し電子 回路を構成した混成ＩＣや、薄膜技術により半導体ウエハ上に直接回路素子や配 線パターンを形成したＷＳＩがあるが、ＷＳＩは歩留まり、冗長度などの点にお いても課題が多く、また採算面でもある程度の量産規模が必要とされるため、混 成ＩＣの技術は重要なものとなっている。
【０００４】 ＩＣチップの集積度を高めるために、混成ＩＣの技術を応用して配線パターン を形成した配線基板に複数のベアＩＣチップを実装し、ＩＣチップ相互を効率よ く配線接続して集積度を高めたものがマルチチップモジュールである。
【０００５】 マルチチップモジュールは一般に、ガラスエポキシ、セラミックや金属等から なる基板に銅箔等により配線パターンを形成した配線基板に、複数のベアＩＣチ ップやその他の回路素子を直接ダイボンディングし、ベアＩＣチップのボンディ ングパッドと配線パターンに形成されたセカンドパッドをＡｕ細線等によりワイ ヤボンディング接続し回路を構成したものである。また配線基板にはマルチチッ プモジュールをプリント基板に実装するための外部出力端子が設けられている。
【０００６】 このようなマルチチップモジュールの歩留まりを向上させるためには、まず品 質保証されたベアＩＣチップを使用することが第一であるが、ベアＩＣチップを 配線基板に実装し配線パターンとワイヤボンディング接続して配線が構成された 時点で、ベアＩＣチップをダイボンディングする際の熱衝撃等による影響や、ボ ンディングワイヤ等の接続状態をテストする工程が必要となる。このテスト工程 で良品と確認されると、次に樹脂封止の工程に移行する。
【０００７】 従来、このベアＩＣチップ実装後のテストは、マルチチップモジュールの配線 基板に設けられた外部出力用の端子に試験機のプローブを接続することにより、 各回路素子の配線の適否等についてテストを行っていた。
【０００８】
【考案が解決しようとする課題】
しかしながら、このような従来のテスト方法では、一つの外部出力端子が複数 の回路素子からなる電子回路に接続されている場合も多く、もし不良が発見され た場合にもその不良箇所がどの回路素子のどの配線部分であるかの判別が難しく 、また各回路素子相互を接続する配線については直接外部出力端子に接続されな いため、実質的にテストが不可能であった。
【０００９】 また、マルチチップモジュールのように複数のベアＩＣチップが配線基板に実 装される場合、それぞれのベアＩＣチップのボンディングパッドに接続する配線 の数は非常に多くなるので、テストに非常に時間がかかっていた。
【００１０】 従って、本考案の目的は、配線基板に回路素子を実装し配線した後に行われる 電気的テストにおいて、実装された回路素子のボンディングパッドに接続するす べての配線について電気的テストを容易に行うことができるようにすることであ る。
【００１１】 また、本考案の他の目的は、配線基板に複数の回路素子を実装し配線した後に 行われる電気的テストにおいて、複数の回路素子のテストが効率的に行え、テス ト時間が短縮できるようにすることである。
【００１２】
【考案が解決するための手段】
上記問題点の解決のため、本考案によれば、配線パターンを形成した配線層と 絶縁体層からなる配線基板に回路素子をダイボンディングし、前記回路素子の電 極と前記配線パターンを接続して構成したマルチチップモジュールにおいて、前 記回路素子の電極に接続される配線に接続された露出電極を、前記配線基板表面 に形成することによりテスト用端子またはテストパッドとし、またこのテスト用 端子を複数の回路素子それぞれの周囲に同一パターンで形成する。
【００１３】
【作用】
このように回路素子のボンディングパッドに接続された各配線に対応して、配 線基板表面に露出電極からなるテスト用端子を設けることにより、回路素子を配 線基板に実装し配線した後に行われる回路素子や配線の接続状態を試験する電気 的テストにおいて、試験機のプローブをこのテスト用端子に接続してテストを行 うことができるので、回路素子の各電極に接続された配線すべてについて容易に 電気的テストが可能となる。
【００１４】 またそのテスト用端子を、配線基板に実装された複数の各回路素子に同一のパ ターンで配置形成することにより、複数の回路素子が異なる種類のＩＣチップで あっても、テスト用端子に接続する試験機のプローブの配置を各回路素子によっ て変更する必要がなく、しかもテスト治具を調整する必要がないので、テスト時 間を短縮することができる。
【００１５】
【実施例】
以下、図面を参照して本考案の実施例につき説明する。図１は本考案の一実施 例に係わるマルチチップモジュールの構成を示し、ＩＣチップ２ａ〜２ｄを実装 し配線が完了した工程にあるようすを示す上面図である。図２は図１のマルチチ ップモジュールのＩＣチップ２ａの実装部分の拡大図であり、（ａ）は上方から 見た図、（ｂ）は断面図である。また図３はＩＣチップ２ａの実装部周囲の配線 基板に形成されたテスト用端子の構造を示す断面斜視図である。
【００１６】 これらの図に示されたマルチチップモジュールにおいては、ガラスエポキシや セラミックからなる絶縁体層１ａの上にＣｕ等の導電部材からなり配線パターン を形成する配線層１ｂが積層されて構成される配線基板１にＩＣチップ実装用凹 部が形成されている。この凹部にはそれぞれＩＣチップ２ａ〜２ｄがダイボンデ ィングされている。配線基板１のＩＣチップ２ａ〜２ｄの実装部周辺には配線層 １ｂの配線パターンが露出し、その露出部にはセカンドパッド５が形成されてい る。これらセカンドパッド５はＩＣチップ２ａ〜２ｄのボンディングパッド３と Ａｕ細線４によりワイヤボンディング接続されている。
【００１７】 また、図３に示すように、各ＩＣチップ実装部周囲の絶縁体層１ａには、配線 層１ｂから配線基板１の表面に通じるスルーホール７が形成されている。スルー ホール７内部は銅メッキ等の手段により導電体層が形成され、配線基板１表面に 形成された露出電極であるテスト用端子６と配線層１ｂとを電気的に接続する。 このテスト用端子６はＩＣチップ２ａ〜２ｂのそれぞれのボンディングパッド３ にワイヤボンディング接続するすべての配線に対応して形成すると好都合である 。
【００１８】 また、図１に示すようにこのテスト端子６は各ＩＣチップ２ａ〜２ｄのそれぞ れの実装部周囲に同一パターンで配置形成される。 なお図１では、マルチチップモジュールの配線基板１をプリント基板等に実装 するための外部出力端子は示されていない。
【００１９】 このように、ＩＣチップ２ａ〜２ｄの実装部周囲にＩＣチップの各ボンディン グパッド３に接続する各配線に対応して、テスト用端子６を形成することにより 、マルチチップモジュールの製造工程中、ＩＣチップ２ａ〜２ｄを実装し配線し た後に行われるＩＣチップや各配線の接続状態を試験する電気的テストを行う際 に、試験機のプローブをこのテスト用端子６に接続しテストする事ができるので 、ＩＣチップ２ａ〜２ｄに配線接続されるすべての配線についてきわめて容易に テストを行なうことが可能となる。
【００２０】 また、テスト用端子６を配線基板１に実装された４つのＩＣチップ２ａ〜２ｄ に同じパターンで配置し形成したので、それぞれのＩＣチップ２ａ〜２ｄをテス トする際、ＩＣチップ２ａ〜２ｄの種類が異なる場合であっても、試験機のプロ ーブの配置を変更する必要がなく、共通のプローブですべてのＩＣチップ２ａ〜 ２ｄの電気的テストを行なうことが可能となる。
【００２１】 なお、本実施例では４つのベアＩＣチップが実装されたマルチチップモジュー ルについて説明したが、ＩＣチップの数はいくつ実装されていてもよく、また必 要であればＩＣチップ以外の回路素子に接続する配線にテスト用端子を設けても よい。
【００２２】 また、本実施例ではＩＣチップの電極と配線基板の配線パターンをワイヤボン ディングにより接続しているが、ＩＣチップにバンプを形成することにより接続 してもよい。
【００２３】 また、本実施例ではテスト用端子をＩＣチップ実装部周囲の配線基板表面に形 成しているが、形成する場所はＩＣチップ実装部周辺に限定されるものではなく 、例えばマルチチップモジュールの配線基板の端部にまとめて形成してもよい。
【００２４】
【考案の効果】
以上のように、本考案によれば、マルチチップモジュールの配線基板表面にＩ Ｃチップ等の回路素子の各電極に接続された配線に対応するテスト用端子を設け たから、ＩＣチップを実装し配線接続が完了した後に行われる電気的テストにお いて、試験機のプローブをこのテスト用端子に接続することにより、ＩＣチップ の各電極に配線接続された配線についてきわめて容易にテストをすることが可能 となる。したがって電気的テストを効率化しかつ信頼性を向上させることができ る。
【００２５】 また、このテスト用端子をマルチチップモジュールに実装された複数のＩＣチ ップに同一のパターンで配置形成したので、電気的テストの際、ＩＣチップの種 類が異なる場合であっても、各ＩＣチップにより試験機のプローブの配置を変更 する必要がなく、テストが容易になると共にテスト時間が短縮でき、マルチチッ プモジュールの生産性を大幅に向上することができる。
【図面の簡単な説明】
【図１】本考案の一実施例に係るマルチチップモジュー
ルのテスト用端子を示す説明図である。
【図２】図１のマルチチップモジュールに搭載された一
つのＩＣチップの周囲に形成されたテスト用端子の構造
を示す部分拡大図である。（ａ）は断面図（ｂ）は上面
図である。
【図３】図１のマルチチップモジュールに搭載されたＩ
Ｃチップ周囲の配線基板に形成されたテスト用端子部分
の構造を示す断面斜視図である。
【符号の説明】
１ 配線基板 １ａ 絶縁体層 １ｂ 配線層 ２ａ〜２ｄ ＩＣチップ ３ ボンディングパッド ４ Ａｕ細線 ５ セカンドパッド ６ テスト用端子またはテストパッド ７ スルーホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項１】 配線パターンを形成した配線層と絶縁体
    層からなる配線基板に回路素子をダイボンディングし、
    前記各回路素子の電極と前記配線パターンの配線を接続
    して構成したマルチチップモジュールにおいて、 前記回路素子の電極に接続する前記配線に接続された露
    出電極を前記配線基板の表面に形成したことを特徴とす
    るマルチチップモジュール。
  2. 【請求項２】 前記配線基板には複数の前記回路素子が
    実装され、前記各回路素子周囲に前記露出電極がほぼ同
    一パターンで配置形成されていることを特徴とする請求
    項１に記載のマルチチップモジュール。
JP018541U 1993-03-19 1993-03-19 マルチチップモジュール Pending JPH0672242U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP018541U JPH0672242U (ja) 1993-03-19 1993-03-19 マルチチップモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP018541U JPH0672242U (ja) 1993-03-19 1993-03-19 マルチチップモジュール

Publications (1)

Publication Number Publication Date
JPH0672242U true JPH0672242U (ja) 1994-10-07

Family

ID=11974498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP018541U Pending JPH0672242U (ja) 1993-03-19 1993-03-19 マルチチップモジュール

Country Status (1)

Country Link
JP (1) JPH0672242U (ja)

Similar Documents

Publication Publication Date Title
US4975765A (en) Highly integrated circuit and method for the production thereof
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US8624407B2 (en) Microelectronic assembly with impedance controlled wirebond and reference wirebond
US6825678B2 (en) Wafer level interposer
EP0329317A2 (en) Semiconductor device having an insulating sheet
US7808092B2 (en) Semiconductor device with a plurality of ground planes
JP3512169B2 (ja) マルチチップ半導体モジュール及びその製造方法
TW200828523A (en) Multi-component package with both top and bottom side connection pads for three-dimensional packaging
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
JPH04273451A (ja) 半導体装置
KR100687687B1 (ko) 멀티칩 모듈 패키징 방법
US5940680A (en) Method for manufacturing known good die array having solder bumps
JPH0672242U (ja) マルチチップモジュール
JPH04129250A (ja) 薄型混成集積回路基板
JP2885202B2 (ja) 半導体パッケージ用検査治具
JPH11224915A (ja) 半導体接続用基板
JP3485424B2 (ja) Ｉｃパッケージ
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JPH09330962A (ja) 半導体集積回路装置およびその製造方法
JP4056252B2 (ja) 半導体装置の製造方法
JPH0662382U (ja) マルチチップモジュール
WO1999026288A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
KR100192395B1 (ko) 다층 패키지 구조 및 제조방법
EP0646963A1 (en) Multi-chip module and manufacturing method thereof
JP2989504B2 (ja) 半導体パッケージにおける半導体チップの評価方法