JP2014207439A - バイポーラ薄膜トランジスタ - Google Patents

バイポーラ薄膜トランジスタ Download PDF

Info

Publication number
JP2014207439A
JP2014207439A JP2014042476A JP2014042476A JP2014207439A JP 2014207439 A JP2014207439 A JP 2014207439A JP 2014042476 A JP2014042476 A JP 2014042476A JP 2014042476 A JP2014042476 A JP 2014042476A JP 2014207439 A JP2014207439 A JP 2014207439A
Authority
JP
Japan
Prior art keywords
layer
conductive
semiconductor layer
conductive excess
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014042476A
Other languages
English (en)
Inventor
慶凱 錢
Qing Kai Qian
慶凱 錢
李　群慶
Gun-Gyong Yi
群慶 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qinghua University
Hon Hai Precision Industry Co Ltd
Original Assignee
Qinghua University
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qinghua University, Hon Hai Precision Industry Co Ltd filed Critical Qinghua University
Publication of JP2014207439A publication Critical patent/JP2014207439A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】本発明は、バイポーラ薄膜トランジスタに関する。
【解決手段】本発明のバイポーラ薄膜トランジスタは、ソース電極と、ドレイン電極と、半導体層と、導電過度層と、絶縁層と、ゲート電極と、を含む。前記第一導電過度層が前記ゲート電極と重ねている部分の長さは、前記ゲート電極と前記第一導電過度層との距離の以上であり、前記第二導電過度層が前記ゲート電極と重ねている部分の長さは、前記ゲート電極と前記第二導電過度層との距離の以上であり、前記導電過度層はグラフェンフィルムからなり、前記半導体層はカーボンナノチューブ構造体からなる。
【選択図】図１

Description

本発明は、バイポーラ薄膜トランジスタに関する。
一般に、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）は、パネル表示装置に広く応用される。従来の薄膜トランジスタは、主に、ゲート電極、絶縁層、半導体層、ソース電極及びドレイン電極を含む。ソース電極及びドレイン電極は、互いに間隔を開けて設置され、半導体層と電気的にそれぞれ接続される。ゲート電極は、絶縁層を通して、半導体層と間隔を開けて設置される。また、半導体層の、ソース電極とドレイン電極との間に位置する領域には、チャネル領域が形成される。
薄膜トランジスタのゲート電極、ソース電極及びドレイン電極は、通常に導電材料からなる。該導電材料は、金属又は合金である。ゲート電極に電圧を印加すると、絶縁層により該ゲート電極と間隔をあけて設置された前記半導体層におけるチャネル領域に、キャリアを蓄積することができる。該キャリアが所定の程度まで蓄積すると、半導体層に、電気的に接続されたソース電極及びドレイン電極が、電気的に接続されるので、ソース電極からドレイン電極に流れる電流が発生する。
理想的なバイポーラ薄膜トランジスタは、高いオン・オフ比及び転移特性（transfer characteristic）曲線の左右対称性を有する。しかしながら、実際にバイポーラ薄膜トランジスタを応用する際、ソース電極及びドレイン電極が形成される金属の仕事関数は、半導体層の仕事関数と異なるので、ソース電極及びドレイン電極が半導体層との間にショットキー障壁が形成される。これにより、ソース電極及びドレイン電極は半導体層における電子或いは正孔を選ぶ概率が同じではなく、転移特性曲線の対称性が破壊される。
中国特許出願公開１０１５８２４５０号明細書
従って、前記課題を解決するために、本発明は、高いオン・オフ比及び高い転移特性曲線の対称性を有するイポーラ薄膜トランジスタを提供する。
本発明のバイポーラ薄膜トランジスタは、ソース電極と、ドレイン電極と、半導体層と、導電過度層と、絶縁層と、ゲート電極と、を含むバイポーラ薄膜トランジスタにおいて、前記導電過度層は第一導電過度層と、第二導電過度層と、を含み、前記第一導電過度層は前記ソース電極と前記半導体層との間に設置され、前記第二導電過度層は前記ドレイン電極と前記半導体層との間に設置され、前記ソース電極及び前記ドレイン電極は間隔をあけて設置され、前記ソース電極は前記第一導電過度層によって、半導体層と電気的に接続され、前記ドレイン電極１は前記第二導電過度層によって、半導体層と電気的に接続され、前記絶縁層は前記半導体層の表面に設置され、且つ前記第一導電過度層の少なくとも一部及び前記第二導電過度層の少なくとも一部が前記絶縁層に被覆され、前記ゲート電極は前記絶縁層によって、前記第一導電過度層、前記第二導電過度層、前記半導体層、前記ソース電極及び前記ドレイン電極とそれぞれ絶縁に設置され、前記ゲート電極が前記半導体層に投影する部分をチャネル領域と定義し、前記導電過度層の材料の仕事関数は前記半導体層の材料の仕事関数と同じであり、前記第一導電過度層が前記ゲート電極と重ねている部分の長さは、前記ゲート電極と前記第一導電過度層との距離の以上であり、前記第二導電過度層が前記ゲート電極と重ねている部分の長さは、前記ゲート電極と前記第二導電過度層との距離の以上であり、前記導電過度層はグラフェンフィルムからなり、前記半導体層はカーボンナノチューブ構造体からなる
従来の技術と比べて、本発明の薄膜トランジスタは、ソース電極と半導体層との間に、及びドレイン電極と半導体層との間に設置される導電過度層の材料の仕事関数は半導体層の材料の仕事関数と同じであることによって、導電過度層と半導体層との接続がオーミック接触させる。導電過度層は優れた導電性を有し、且つ導電過度層は金属性を呈することによって、第一導電過度層とソース電極との接続、及び第二導電過度層とドレイン電極との接続をオーミック接触させる。これにより、ソース電極及びドレイン電極が半導体層との間にショットキー障壁が形成されることを防止し、且つ、ソース電極及びドレイン電極は半導体層における電子或いは正孔を選ぶ概率が同じであり、転移特性（transfer characteristic）曲線の対称性を実現する。且つ、第一の導電過度層とゲート電極と重ねている部分の長さは、ゲート電極と第一導電過度層との距離の以上であり、第二の導電過度層とゲート電極と重ねている部分の長さは、ゲート電極と第二導電過度層との距離の以上であるので、チャネルがゲート電極に有効に制御される。これにより、バイポーラ薄膜トランジスタは優れた対称性を有する。
本発明の実施形態１に係るバイポーラ薄膜トランジスタの構造の断面図である。 本発明の実施形態１に係るバイポーラ薄膜トランジスタの作動時における構造を示す図である。 本発明の実施形態２に係るバイポーラ薄膜トランジスタの構造の断面図である。 本発明の実施形態３に係るバイポーラ薄膜トランジスタの構造の断面図である。
以下、図面を参照して、本発明の実施形態について説明する。
（実施形態１）
図１を参照すると、本発明のバイポーラ薄膜トランジスタ１０は、トップゲート型バイポーラ薄膜トランジスタである。バイポーラ薄膜トランジスタ１０は、半導体層１２０と、二つの導電過度層１３０と、絶縁層１４０と、ソース電極１５０と、ドレイン電極１６０と、ゲート電極１７０と、を含む。バイポーラ薄膜トランジスタ１０は、絶縁基板１１０の一つの表面に設置される。
半導体層１２０は、絶縁基板１１０の一つの表面に設置される。第一導電過度層１３０はソース電極１５０と半導体層１２０との間に設置され、第二導電過度層１３２はドレイン電極１６０と半導体層１２０との間に設置される。ソース電極１５０及びドレイン電極１６０は、間隔をあけて設置される。ソース電極１５０は第一導電過度層１３０によって、半導体層１２０と電気的に接続されて設置され、ドレイン電極１６０は第二導電過度層１３２によって、半導体層１２０と電気的に接続される設置される。絶縁層１４０は半導体層１２０の表面に設置される。第一導電過度層１３０の少なくとも一部及び第二導電過度層１３２の少なくとも一部が絶縁層１４０に被覆される。ゲート電極１７０は絶縁層１４０によって、第一導電過度層１３０、第二導電過度層１３２、半導体層１２０、ソース電極１５０及びドレイン電極１６０とそれぞれ絶縁に設置される。ゲート電極１７０は絶縁層１４０の一つの表面に設置される。第一導電過度層１３０、第二導電過度層１３２、半導体層１２０、ソース電極１５０及びドレイン電極１６０は、絶縁層１４０のゲート電極１７０に接触する表面と反対する表面に設置される。
絶縁基板１１０の材料は、例えば、ガラス、石英、セラミック、ガラス、ダイヤモンド及びシリコンなどの硬性材料、又はプラスチック及び樹脂などの柔性材料である。本実施形態において、絶縁基板１１０の材料は、ガラスであることが好ましい。該絶縁基板１１０は、バイポーラ薄膜トランジスタ１０を支持するために用いられる。更に、複数のバイポーラ薄膜トランジスタ１０は、予定のルール或いは図案で絶縁基板１１０の表面に集積され、バイポーラ薄膜トランジスタパネル又はバイポーラ薄膜トランジスタ半導体素子に形成されることができる。
半導体層１２０は絶縁基板１１０の表面に設置される。半導体層１２０は対向する第一表面１２１及び第二表面１２３を有する。第二表面１２３は絶縁基板１１０の表面と接触して設置される。第一導電過度層１３０及びソース電極１５０は半導体層１２０の第一表面１２１に堆積され、第二導電過度層１３２及びドレイン電極１６０は半導体層１２０の第一表面１２１に堆積される。絶縁層１４０は半導体層１２０の第一表面１２１に設置され、且つ第一導電過度層１３０の少なくとも一部及び第二導電過度層１３２の少なくとも一部が絶縁層１４０に被覆される。ゲート電極１７０は絶縁層１４０の半導体層１２０と接触する表面と対向する表面に設置される。第一導電過度層１３０と第二導電過度層１３２とは間隔あけて設置される。
具体的に、半導体層１２０のゲート電極１７０を被覆する部分をチャネル領域１２２と定義する。即ち、半導体層１２０の、ゲート電極１７０が半導体層１２０に投影する部分はチャネル領域１２２である。第一導電過度層１３０の少なくとも一部はゲート電極１７０と半導体層１２０の間に設置され、且つ半導体層１２０のチャネル領域１２２に被覆される。第二導電過度層１３２の少なくとも一部はゲート電極１７０と半導体層１２０の間に設置され、且つ半導体層１２０のチャネル領域１２２に被覆される。半導体層１２０の表面と平行する方向をＸ方向と定義し、半導体層１２０の表面と垂直する方向をＹ方向と定義する。Ｘ方向はソース電極１５０からドレイン電極１６０に延伸する方向である。Ｙ方向は半導体層１２０の厚さの方向に沿って延伸する方向であり、即ち、半導体層１２０の第一表面１２１から半導体層１２０の第二表面１２３に延伸する方向である。即ち、Ｙ方向とＸ方向垂直である。
チャネル領域１２２は、半導体層１２０のゲート電極１７０がＹ方向に半導体層１２０に投影する部分である。第一導電過度層１３０がＹ方向に半導体層１２０に投影する部分の少なくとも一部は、チャネル領域１２２と重ねていり、第二導電過度層１３２がＹ方向に半導体層１２０に投影する部分の少なくとも一部は、チャネル領域１２２と重ねている。即ち、Ｙ方向において、第一導電過度層１３０の少なくとも一部は、ゲート電極１７０と重ねていり、第二導電過度層１３２の少なくとも一部は、ゲート電極１７０と重ねている。第一導電過度層１３０或いは導電過度層１３２が、ゲート電極１７０と重ねている部分のＸ方向における長さをＬと定義する。
ゲート電極１７０は絶縁層１４０の半導体層１２０と接触する表面と反対する表面に設置される。絶縁層１４０によって、ゲート電極１７０が第一導電過度層１３０と絶縁に設置され、ゲート電極１７０が第二導電過度層１３２と絶縁に設置される。Ｙ方向に、ゲート電極１７０と第一導電過度層１３０との距離、ゲート電極１７０と第二導電過度層１３２との距離をｄと定義する。具体的に、ｄは、Ｙ方向に、ゲート電極１７０が絶縁層１４０と接触する表面から、第一導電過度層１３０或いは第二導電過度層１３２の、半導体層１２０と接触する表面と反対する表面までの最小の距離である。前記第一導電過度層１３０とゲート電極１７０と重ねている部分の長さＬと前記ゲート電極１７０と第一導電過度層１３０との距離ｄは次の関係式を満たす。
Figure 2014207439
バイポーラ薄膜トランジスタ１０において（式１)Ｌ≧ｄを満足する場合、第一導電過度層１３０及び第二導電過度層１３２が優れた導電性を有し、第一導電過度層１３０或いは第二導電過度層１３２がゲート電極１７０と重ねている部分の長さＬは、ソース電極１５０及びドレイン電極１６０の長さを増加することに相当するので、チャネル領域１２２がゲート電極１７０に有効に制御される。且つチャネル領域１２２の両端が第一導電過度層１３０及び第二導電過度層１３２に被覆され、絶縁層１４０及び不純物に被覆されない。これにより、Ｘ方向に、チャネル領域１２２の両端の抵抗を減少させ、バイポーラ薄膜トランジスタ１０の電流オン・オフ比を高める。
半導体層１２０は、カーボンナノチューブ構造体からなる。半導体層１２０の長さは１μｍ〜１ｍｍであり、半導体層１２０の幅は１μｍ〜１ｍｍであり、半導体層１２０の厚さは０．５ｎｍ〜１００μｍである。
カーボンナノチューブ構造体は複数のカーボンナノチューブを含む。複数のカーボンナノチューブは単層カーボンナノチューブである。該カーボンナノチューブ構造体は半導体型カーボンナノチューブのみからなり、或いは金属性型カーボンナノチューブ及び半導体型カーボンナノチューブからなる。具体的に、化学分離によって、半導体型カーボンナノチューブのみを有するカーボンナノチューブ構造体を得ることができる。ＣＶＤ方法によって、金属性型カーボンナノチューブ及び半導体型カーボンナノチューブを含むカーボンナノチューブ構造体を得ることができる。カーボンナノチューブ構造体は金属性型カーボンナノチューブ及び半導体型カーボンナノチューブからなる場合、半導体型カーボンナノチューブと金属性型カーボンナノチューブの比例は２：１である。これにより、カーボンナノチューブ構造体は優れた半導体性を呈する。単層カーボンナノチューブの直径は５ｍｍである。好ましくは、カーボンナノチューブの直径は２ｍｍより小さいである。
カーボンナノチューブ構造体は一本のカーボンナノチューブからなることができる。該カーボンナノチューブは一本の長い単層カーボンナノチューブである。カーボンナノチューブ構造体が複数のカーボンナノチューブを含む場合、カーボンナノチューブ構造体は複数のカーボンナノチューブからなる層状構造体であり、該複数のカーボンナノチューブは絶縁基板１１０の表面と平行している。該複数のカーボンナノチューブの長さは５μｍより大きい、好ましくは、１０μｍより大きい。該複数のカーボンナノチューブは第一端部と第二端部を有し、第一端部が第二端部と対向する。カーボンナノチューブ構造体における少なくとも一部のカーボンナノチューブの第一端部はソース電極１５０と接続され、第二端部はドレイン電極１６０とに接続される。
カーボンナノチューブ構造体は、複数のカーボンナノチューブからなる層状構造体である。カーボンナノチューブ構造体における少なくとも一部のカーボンナノチューブの両端はソース電極１５０及びドレイン電極１６０とそれぞれに接続される。複数のカーボンナノチューブは優れた半導体性を有する。複数のカーボンナノチューブは絶縁基板１１０の表面と平行する。カーボンナノチューブの長さは５μｍより大きい、好ましくは、１０μｍより大きい。複数のカーボンナノチューブの設置方式は制限されず、少なくとも一部のカーボンナノチューブの両端がソース電極１５０及びドレイン電極１６０とそれぞれに接続されることを保証すればいい。複数のカーボンナノチューブは平行して配列してカーボンナノチューブ層を形成し、或いは複数のカーボンナノチューブは交差して配列してカーボンナノチューブ層を形成し、或いは複数のカーボンナノチューブは交差して編んでカーボンナノチューブ層を形成してもよい。本実施形態において、複数のカーボンナノチューブは平行して配列してカーボンナノチューブ層が形成され、該複数のカーボンナノチューブはソース電極１５０からドレイン電極１６０の方向に沿って配列され、複数のカーボンナノチューブの両端がソース電極１５０及びドレイン電極１６０とそれぞれに接続される。該複数のカーボンナノチューブにおいて、隣接する平行の２つカーボンナノチューブの間隔は０μｍ〜１００μｍである。複数のカーボンナノチューブにおけるカーボンナノチューブの直径は制限されず、好ましくは、カーボンナノチューブの直径は０．５ｎｍ〜１０ｎｍである。
カーボンナノチューブ構造体は、非配向型のカーボンナノチューブ構造体である。非配向型のカーボンナノチューブ構造体では、カーボンナノチューブが異なる方向に沿って配置され、又は絡み合って、ネット状のカーボンナノチューブ構造体を形成される。カーボンナノチューブが絡み合っているので、カーボンナノチューブ構造体は優れた強靭性を有し、任意の形状を湾曲でき、破裂しない。ネット状のカーボンナノチューブ構造体は複数の微孔を有するので、優れた透光性を有する。微孔の孔径は５０μｍより小さい。カーボンナノチューブ構造体の厚さは０．５ｎｍ〜１００μｍであり、カーボンナノチューブ構造体におけるカーボンナノチューブの直径は５ｎｍより小さく、カーボンナノチューブ構造体におけるカーボンナノチューブの長さは１００ｎｍ〜１ｍｍである。好ましくは、カーボンナノチューブ構造体におけるカーボンナノチューブの直径は２ｎｍより小さく、ソの長さは１μｍ〜１ｍｍである。本実施形態において、半導体層１２０は非配向型のカーボンナノチューブ構造体であり、半導体層１２０の厚さは５ｎｍである。
ソース電極１５０、ドレイン電極１６０及びゲート電極１７０は、導電性フィルムである。導電性フィルムの材料は、金属であり、例えば、アルミ、銅、タングステン、モリブデン、金、ネオジム、パラジウム、またはセシウムである。ソース電極１５０、ドレイン電極１６０及びゲート電極１７０の厚さは、０．５ｎｍ〜１００μｍである。本実施形態において、ソース電極１５０、ドレイン電極１６０及びゲート電極１７０は、金フィルムであり、その厚さは、４０ｎｍである。
導電過度層（以下、導電過度層が第一導電過度層１３０及び第二導電過度層１３２を指す）の材料の仕事関数は半導体層１２０の材料の仕事関数と同じである。これにより、導電過度層と半導体層１２０との接続がオーミック接触させる。導電過度層は優れた導電性を有し、且つ導電過度層は金属性を呈する。これにより、第一導電過度層１３０とソース電極１５０との接続、及び第二導電過度層１３２とドレイン電極１６０との接続は、オーミック接触である。導電過度層の材料は金属性型カーボンナノチューブ、或いはグラフェンである。
導電過度層はグラフェンフィルムからなり、金属性型カーボンナノチューブフィルムからなり、或いはグラフェンフィルムと金属性型カーボンナノチューブフィルムからなる複合構造体である。
導電過度層はグラフェンフィルムである場合、グラフェンフィルムは少なくとも一層のグラフェンからなる層状構造体である。好ましくは、グラフェンフィルムは単層のグラフェンからなる。グラフェンフィルムの厚さは制限されず、好ましくは、グラフェンフィルムの厚さは０．３４ｎｍ〜１０ｎｍである。単層のグラフェンは1原子の厚さのｓｐ２結合炭素原子のシートである。グラフェンフィルムは優れた導電性を有し、且つ金属性を呈する。グラフェンフィルムは自立構造体である。ここで、自立構造体とは、支持体材を利用せず、グラフェンフィルムを独立して利用することができる形態のことである。本実施形態において、グラフェンフィルムを対向する両側から支持して、グラフェンフィルム膜の構造を変化させずに、グラフェンフィルムを懸架させることができることを意味する。
導電過度層は金属性型カーボンナノチューブフィルムである場合、カーボンナノチューブフィルムは複数のカーボンナノチューブを含む。該複数のカーボンナノチューブは分子間力で接続される。複数のカーボンナノチューブは相互に交差して、ネット構造体を形成する。該複数のカーボンナノチューブは優れた導電性を有し、且つ金属性を呈する。
本実施形態において、導電過度層はグラフェンフィルムからなり、即ち、第一導電過度層１３０及び第二導電過度層１３２ともグラフェンフィルムからなる。好ましくは、導電過度層はグラフェンフィルムのみからなる。グラフェンフィルムは単層のグラフェンからなる。グラフェンフィルムの厚さは０．５ｎｍである。一つの導電過度層１３０とチャネル領域１２２と重ねている部分の長さＬは１００ｎｍであリ、ゲート電極１７０と導電過度層１３０との距離ｄは５０ｎｍである。
絶縁層１４０の材料は硬質材料或いは柔軟材料である。硬質材料は酸化アルミニウム、窒化ケイ素、酸化ケイ素、酸化ハフニウムなどの何れかの一種である。柔軟材料は、テレフタル酸ポリエチレン（ＰＥＴ）、ベンゾシクロブテン（ＢＣＢ）、ポリエステル、アクリリック・レジンなどの何れかの一種である。絶縁層１４０の厚さは１０ｎｍ〜１００ｎｍである。本実施形態において、絶縁層１４０の材料は酸化ハフニウムであり、その厚さは４０ｎｍである。ゲート電極１７０がソース電極１５０、ドレイン電極１６０及び半導体層１２０とを絶縁状態に保持できれば、絶縁層１４０はソース電極１５０、ドレイン電極１６０及び半導体層１２０を完全に被覆しないように設置してもよい。
図２を参照すると、バイポーラ薄膜トランジスタ１０を作動させる際は、ゲート電極１７０に電圧Ｖｇを印加し、同時に、ソース電極１５０を接地し、ドレイン電極１６０にも電圧Ｖｄｓを印加すると、電圧Ｖｇにより、半導体層１２０のチャネル１２２に電場が発生し、また、ゲート電極１７０と隣接するチャネル領域１２２の表面にはキャリアが生じる。次いで、前記電圧Ｖｇが、ソース電極１５０とドレイン電極１６０との閾値電圧まで達すると、チャネル１２２は導通し、ソース電極１５０とドレイン電極１６０との間に電流が流れる。前記電流は、ソース電極１５０から、チャネル１２２を通して、ドレイン電極１６０まで流れ、バイポーラ薄膜トランジスタ１０を作動させる。
バイポーラ薄膜トランジスタ１０は以下の優れた効果を有する。半導体層１２０とソース電極１５０との間に、半導体層１２０とドレイン電極１６０との間に、半導体層１２０の仕事関数と同じである導電過渡層１３０が設置されることによって、導電過度層１３０と、ソース電極１５０及びドレイン電極１６０との接続は、オーミック接触である。これにより、半導体層１２０がソース電極１５０及びドレイン電極１６０との間に、ショットキー障壁を形成することを防止し、バイポーラ薄膜トランジスタ１０が正孔或いは電子に対する選択性は同じである。且つ、第一の導電過度層１３０とゲート電極１７０と重ねている部分の長さＬは、ゲート電極１７０と第一導電過度層１３０との距離ｄの以上であるので、チャネル１２２がゲート電極１７０に有効に制御される。これにより、バイポーラ薄膜トランジスタ１０は優れた対称性を有する。
（実施形態２）
本実施形態は、実施形態１のトップゲート型バイポーラ薄膜トランジスタ１０の製造方法を提供する。バイポーラ薄膜トランジスタ１０の製造方法は、絶縁基板１１０を提供し、絶縁基板１１０の一つの表面に半導体層１２０を形成するステップ（Ｓ１）と、半導体層１２０の絶縁基板１１０と接触する表面と対向する表面に、第一導電過度層１３０及び第二導電過度層１３２を形成し、第一導電過度層１３０及び第二導電過度層１３２を間隔あけて設置するステップ（Ｓ２）と、第一導電過度層１３０の半導体層１２０と接触する表面と対向する表面に、ソース電極１５０を形成し、第二導電過度層１３２の半導体層１２０と接触する表面と対向する表面に、ドレイン電極１６０を形成するステップ（Ｓ３）と、半導体層１２０の絶縁基板１１０と接触する表面対向する表面に、絶縁層１４０を形成し、且つ絶縁層１４０は導電過度層１３０の少なくとも一部及び導電過度層１３２の少なくとも一部を被覆するステップ（Ｓ４）と、絶縁層１４０の半導体層１２０と接触しない表面にゲート電極１７０を形成するステップ（Ｓ５）と、を含む。
ステップ（Ｓ１）において、半導体層１２０が化学気相蒸着法（ＣＶＤ）によって直接に形成され、或いは化学分離法によって形成されることができる。本実施形態において、半導体層１２０は複数の半導体性のカーボンナノチューブからなる非配向型のネット構造体であり、半導体性のカーボンナノチューブが化学分離法によって形成され、半導体層１２０の厚さは５ｎｍである。
ステップ（Ｓ２）において、半導体層１２０の表面に第一導電過度層１３０及び第二導電過度層１３２をそれぞれ直接に間隔あけて設置することができ、或いは、まず、半導体層１２０の表面に連続した導電過度層を設置し、次にフォトリソグラフィ、反応性イオンエッチング、電子ビーム・リソグラフィなどのエッチング方法によって、連続した導電過度層の一部をエッチングし、間隔あける第一導電過度層１３０及び第二導電過度層１３２を形成することができる。本実施形態において、まず、半導体層１２０の表面にグラフェン層を設置し、次に反応性イオンエッチングによって、グラフェン層の一部をエッチングし、間隔あける第一導電過度層１３０及び第二導電過度層１３２を形成する。
更に、半導体層１２０がエッチングされることを防止するために、半導体層１２０の表面に導電過度層を設置する前に、まず、半導体層１２０の表面に保護層を設置し、次に、保護層の半導体層１２０と接触しない表面に連続した導電過度層を形成し、エッチング方法によって、連続した導電過度層の一部をエッチングし、間隔あける第一導電過度層１３０及び第二導電過度層１３２を形成する。保護層の材料は絶縁性を有し、具体的に、保護層の材料は絶縁層１４０の材料と同じである。
ステップ（Ｓ３）において、マグネトロンスパッタリング方法、或いは真空蒸着法によって、ソース電極１５０及びドレイン電極１６０を形成する。本実施形態において、真空蒸着法によって、第一導電過度層１３０の半導体層１２０と接触する表面と対向する表面に、ソース電極１５０を形成し、第二導電過度層１３２の半導体層１２０と接触する表面と対向する表面に、ドレイン電極１６０を形成する。ソース電極１５０の厚さは４０ｎｍであり、ドレイン電極１６０の厚さは４０ｎｍである。ソース電極１５０の長さと幅は制限されず、必要に応じて選択でき、ドレイン電極１６０の長さと幅は制限されず、必要に応じて選択できる。
ステップ（Ｓ４）において、マグネトロンスパッタリング方法、或いは真空蒸着法によって、半導体層１２０の絶縁基板１１０と接触しない表面に絶縁層１４０を形成る。本実施形態において、真空蒸着法によって、半導体層１２０の絶縁基板１１０と接触する表面と対向する表面に絶縁層１４０を形成し、且つ絶縁層１４０は第一導電過度層１３０の少なくとも一部及び第二導電過度層１３２の少なくとも一部を被覆する。絶縁層１４０の厚さは４０ｎｍである。
ステップ（Ｓ５）において、ゲート電極１７０を形成する方法はソース電極１５０及びドレイン電極１６０を形成する方法と同じである。本実施形態において、ゲート電極１７０の厚さは４０ｎｍであり、その長さと幅は制限されず、必要に応じて選択できる。
（実施形態３）
図３を参照すると、本実施形態はバイポーラ薄膜トランジスタ２０を提供する。該バイポーラ薄膜トランジスタ２０はトップゲート型バイポーラ薄膜トランジスタである。本実施形態のバイポーラ薄膜トランジスタ２０は、半導体層２２０と、第一導電過度層２３０と、第二導電過度層２３２と、絶縁層２４０と、ゲート電極２７０と、を含む。第一導電過度層２３０と第二導電過度層２３２とは間隔あけて設置される。半導体層２２０は第一導電過度層２３０及び第二導電過度層２３２とそれぞれ接触して設置される。絶縁層２４０は半導体層２２０の表面に設置され、且つ第一導電過度層２３０及び第二導電過度層２３２が絶縁層２４０に被覆される。
本実施のバイポーラ薄膜トランジスタ２０の構造は第一実施形態のバイポーラ薄膜トランジスタ１０の構造と基本的に同じであるが、次の異なる点がある。バイポーラ薄膜トランジスタ２０において、ソース電極及びドレイン電極が単独に設置されなく、第一導電過度層２３０がソース電極として、第二導電過度層２３２がドレイン電極として、外部回路とそれぞれ電気的に接続される。本実施形態の第一導電過度層２３０及び第二導電過度層２３２の材料は、第一実施形態の第一導電過度層１３０及び第二導電過度層１３２の材料と同じである。また、絶縁層２４０は第一導電過度層２３０の少なくとも一部及び第二導電過度層２３２の少なくとも一部を被覆することができる。これにより、第一導電過度層２３０及び第二導電過度層２３２が露出され、外部回路とそれぞれ電気的に接続されることに便利である。
（実施形態４）
図４を参照すると、本実施形態のバイポーラ薄膜トランジスタ３０を提供する。該バイポーラ薄膜トランジスタ３０はボトムゲート型バイポーラ薄膜トランジスタである。本実施のバイポーラ薄膜トランジスタ３０は、半導体層３２０と、第一導電過度層３３０と、第二導電過度層３３２と、絶縁層３４０と、ソース電極３５０と、ドレイン電極３６０と、ゲート電極３７０と、を含む。ゲート電極３７０は絶縁基板１１０の一つの表面に設置され、且つ絶縁層３４０に被覆される。絶縁層３４０がゲート電極３７０と接触する表面と対向する表面に、半導体層３２０は設置される。半導体層３２０が絶縁層３４０と接触する表面と対向する表面に、第一導電過度層３３０及び第二導電過度層３３２は設置される。第一導電過度層３３０と第二導電過度層３３２とは間隔あけて設置される。ソース電極３５０は第一導電過度層３３０と接触して設置され、ドレイン電極３６０は第二導電過度層３３２と接触して設置される。
本実施のバイポーラ薄膜トランジスタ３０の構造は第一実施形態のバイポーラ薄膜トランジスタ１０の構造と基本的に同じであるが、次の異なる点がある。バイポーラ薄膜トランジスタ３０はボトムゲート型バイポーラ薄膜トランジスタである。バイポーラ薄膜トランジスタ３０において、ゲート電極３７０は絶縁基板１１０の一つの表面に設置され、且つ絶縁層３４０に被覆される。ゲート電極３７０は半導体層３２０の一側に設置され、ソース電極３５０及びドレイン電極３６０は半導体層３２０のゲート電極３７０が設置する側と対向する側に設置される。
１０、２０、３０ バイポーラ薄膜トランジスタ
１１０、３１０ 絶縁基板
１２０、２２０、３２０ 半導体層
１２２、２２２、３２２ チャネル領域
１３０、２３０、３３０ 第一導電過度層
１３２、２３２、３３２ 第二導電過度層
１４０、２４０、３４０ 絶縁層
１５０、２５０、３５０ ソース電極
１６０、２６０、３６０ ドレイン電極
１７０、２７０、３７０ ゲート電極

Claims (1)

  1. ソース電極と、ドレイン電極と、半導体層と、導電過度層と、絶縁層と、ゲート電極と、を含むバイポーラ薄膜トランジスタにおいて、
    前記導電過度層は第一導電過度層と、第二導電過度層と、を含み、
    前記第一導電過度層は前記ソース電極と前記半導体層との間に設置され、前記第二導電過度層は前記ドレイン電極と前記半導体層との間に設置され、
    前記ソース電極及び前記ドレイン電極は間隔をあけて設置され、前記ソース電極は前記第一導電過度層によって、半導体層と電気的に接続され、前記ドレイン電極１は前記第二導電過度層によって、半導体層と電気的に接続され、
    前記絶縁層は前記半導体層の表面に設置され、且つ前記第一導電過度層の少なくとも一部及び前記第二導電過度層の少なくとも一部が前記絶縁層に被覆され、
    前記ゲート電極は前記絶縁層によって、前記第一導電過度層、前記第二導電過度層、前記半導体層、前記ソース電極及び前記ドレイン電極とそれぞれ絶縁に設置され、前記ゲート電極が前記半導体層に投影する部分をチャネル領域と定義し、
    前記導電過度層の材料の仕事関数は前記半導体層の材料の仕事関数と同じであり、
    前記第一導電過度層が前記ゲート電極と重ねている部分の長さは、前記ゲート電極と前記第一導電過度層との距離の以上であり、前記第二導電過度層が前記ゲート電極と重ねている部分の長さは、前記ゲート電極と前記第二導電過度層との距離の以上であり、
    前記導電過度層はグラフェンフィルムからなり、
    前記半導体層はカーボンナノチューブ構造体からなることを特徴とするバイポーラ薄膜トランジスタ。
JP2014042476A 2013-04-15 2014-03-05 バイポーラ薄膜トランジスタ Pending JP2014207439A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310128785.6A CN104103696B (zh) 2013-04-15 2013-04-15 双极性薄膜晶体管
CN201310128785.6 2013-04-15

Publications (1)

Publication Number Publication Date
JP2014207439A true JP2014207439A (ja) 2014-10-30

Family

ID=51671676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014042476A Pending JP2014207439A (ja) 2013-04-15 2014-03-05 バイポーラ薄膜トランジスタ

Country Status (4)

Country Link
US (1) US9548391B2 (ja)
JP (1) JP2014207439A (ja)
CN (1) CN104103696B (ja)
TW (1) TWI562383B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098500A (ja) * 2016-12-07 2018-06-21 ツィンファ ユニバーシティ デジタル回路
JP2020516081A (ja) * 2017-04-20 2020-05-28 深▲セン▼市華星光電技術有限公司 アレイ基板、表示基板の製造方法及びディスプレイパネル
JP7476724B2 (ja) 2020-08-24 2024-05-01 住友電気工業株式会社 半導体装置およびその製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105590932B (zh) * 2014-10-24 2019-04-23 中国科学院苏州纳米技术与纳米仿生研究所 一种基于柔性薄膜晶体管的cmos电路及其制作方法
CN105789130A (zh) * 2014-12-24 2016-07-20 中国科学院苏州纳米技术与纳米仿生研究所 一种基于碳纳米管薄膜晶体管的cmos反相器的制作方法
CN105789442B (zh) * 2016-05-23 2018-12-18 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法及相应装置
CN108336091B (zh) * 2017-01-20 2021-01-05 清华大学 薄膜晶体管
CN108336090B (zh) 2017-01-20 2020-09-08 清华大学 肖特基二极管及肖特基二极管阵列
CN108336151B (zh) 2017-01-20 2020-12-04 清华大学 肖特基二极管、肖特基二极管阵列及肖特基二极管的制备方法
CN108336128B (zh) 2017-01-20 2020-12-04 清华大学 薄膜晶体管
CN108336149B (zh) 2017-01-20 2020-09-25 清华大学 肖特基二极管及肖特基二极管阵列
CN108336150B (zh) 2017-01-20 2020-09-29 清华大学 肖特基二极管、肖特基二极管阵列及肖特基二极管的制备方法
CN108336226B (zh) * 2017-01-20 2020-03-17 清华大学 薄膜晶体管
CN108336142B (zh) 2017-01-20 2020-09-25 清华大学 薄膜晶体管
CN108946700B (zh) 2017-05-17 2020-03-17 清华大学 碳纳米管的制备方法
CN108963079B (zh) 2017-05-17 2020-03-17 清华大学 光电探测元件以及光电探测器
CN108946658B (zh) 2017-05-17 2020-03-17 清华大学 碳纳米管结构
CN108963077B (zh) * 2017-05-17 2020-03-17 清华大学 薄膜晶体管
CN108963078B (zh) 2017-05-17 2020-03-17 清华大学 光电转换装置
CN107768520B (zh) * 2017-09-29 2020-12-01 国家纳米科学中心 倍频器及其制备方法
CN108962919A (zh) * 2018-06-25 2018-12-07 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
CN109119474B (zh) * 2018-08-16 2021-06-15 中国电子科技集团公司第十三研究所 常关型场效应晶体管
CN111370578B (zh) * 2020-03-20 2022-08-30 中国科学院微电子研究所 仿生晶体管结构及其特征时间的控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104439A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd 薄膜トランジスタおよびその製造方法
JP2006240898A (ja) * 2005-03-01 2006-09-14 Internatl Business Mach Corp <Ibm> カーボンナノチューブの溶液処理ドーピング方法、半導体装置および半導体装置の形成方法
JP2010514219A (ja) * 2006-12-19 2010-04-30 インテル・コーポレーション カーボンナノチューブトランジスタを用いた論理回路
JP2010135471A (ja) * 2008-12-03 2010-06-17 Fujitsu Ltd 両極特性電界効果型トランジスタ及び半導体集積回路装置
JP2013058599A (ja) * 2011-09-08 2013-03-28 Sumitomo Chemical Co Ltd 有機半導体素子用電極及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885618A (en) * 1986-03-24 1989-12-05 General Motors Corporation Insulated gate FET having a buried insulating barrier
GB9919913D0 (en) * 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
JP5109223B2 (ja) * 2004-08-04 2012-12-26 ソニー株式会社 電界効果型トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
WO2007089322A2 (en) * 2005-11-23 2007-08-09 William Marsh Rice University PREPARATION OF THIN FILM TRANSISTORS (TFTs) OR RADIO FREQUENCY IDENTIFICATION (RFID) TAGS OR OTHER PRINTABLE ELECTRONICS USING INK-JET PRINTER AND CARBON NANOTUBE INKS
US7714386B2 (en) * 2006-06-09 2010-05-11 Northrop Grumman Systems Corporation Carbon nanotube field effect transistor
WO2009031525A1 (ja) * 2007-09-07 2009-03-12 Nec Corporation カーボンナノチューブ構造物及び薄膜トランジスタ
JP5549073B2 (ja) * 2008-12-12 2014-07-16 ソニー株式会社 有機半導体装置およびその製造方法
JP5685932B2 (ja) * 2010-12-28 2015-03-18 大日本印刷株式会社 薄膜トランジスタ
JP2012182364A (ja) * 2011-03-02 2012-09-20 Fuji Xerox Co Ltd 有機電子素子用電極、有機トランジスタ素子
US8860137B2 (en) * 2011-06-08 2014-10-14 University Of Southern California Radio frequency devices based on carbon nanomaterials
JP6035734B2 (ja) 2011-06-20 2016-11-30 ソニー株式会社 半導体素子、表示装置および電子機器
TW201304147A (zh) * 2011-07-13 2013-01-16 Chunghwa Picture Tubes Ltd 薄膜電晶體及其製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104439A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd 薄膜トランジスタおよびその製造方法
JP2006240898A (ja) * 2005-03-01 2006-09-14 Internatl Business Mach Corp <Ibm> カーボンナノチューブの溶液処理ドーピング方法、半導体装置および半導体装置の形成方法
JP2010514219A (ja) * 2006-12-19 2010-04-30 インテル・コーポレーション カーボンナノチューブトランジスタを用いた論理回路
JP2010135471A (ja) * 2008-12-03 2010-06-17 Fujitsu Ltd 両極特性電界効果型トランジスタ及び半導体集積回路装置
JP2013058599A (ja) * 2011-09-08 2013-03-28 Sumitomo Chemical Co Ltd 有機半導体素子用電極及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098500A (ja) * 2016-12-07 2018-06-21 ツィンファ ユニバーシティ デジタル回路
JP2020516081A (ja) * 2017-04-20 2020-05-28 深▲セン▼市華星光電技術有限公司 アレイ基板、表示基板の製造方法及びディスプレイパネル
JP7476724B2 (ja) 2020-08-24 2024-05-01 住友電気工業株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN104103696A (zh) 2014-10-15
TWI562383B (en) 2016-12-11
TW201440228A (zh) 2014-10-16
US9548391B2 (en) 2017-01-17
CN104103696B (zh) 2018-02-27
US20140306175A1 (en) 2014-10-16

Similar Documents

Publication Publication Date Title
JP2014207439A (ja) バイポーラ薄膜トランジスタ
CN107845687B (zh) 薄膜晶体管及其制备方法、电子设备
TWI508228B (zh) 薄膜電晶體
CN102569398B (zh) 包括多个石墨烯沟道层的石墨烯电子器件
JP5173929B2 (ja) 薄膜トランジスタ
JP5231327B2 (ja) 薄膜トランジスタ
US20130302963A1 (en) Graphene transistors with self-aligned gates
JP6268419B2 (ja) 電子装置及びその製造方法
JP5818936B2 (ja) 電界放出源及びその製造方法
CN105810746B (zh) N型薄膜晶体管
KR20120100630A (ko) 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자장치
JP5685367B2 (ja) 薄膜トランジスタ
KR20150144176A (ko) 그래핀-금속 접합 구조체 및 그 제조방법, 그래핀-금속 접합 구조체를 구비하는 반도체 소자
CN103915496B (zh) 石墨烯电子器件及其制造方法
KR20120114901A (ko) 반도체소자 및 그 제조방법
JP5231324B2 (ja) 薄膜トランジスタ
JP2012119665A (ja) グラフェン電子素子
JP5818937B2 (ja) 電界放出源
JP5231323B2 (ja) 薄膜トランジスタ
CN103985762A (zh) 超低欧姆接触电阻石墨烯晶体管及其制备方法
US20140176186A1 (en) Graphene multiple-valued logic device, operation method thereof, and fabrication method thereof
JP2019525461A (ja) アモルファス金属ホットエレクトロントランジスタ
JP2009295983A (ja) 薄膜トランジスタパネル
JP5345894B2 (ja) 薄膜トランジスタ
CN103903987A (zh) 基于自对准的悬浮石墨烯晶体管制造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150416

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150907