CN104103696B - 双极性薄膜晶体管 - Google Patents

双极性薄膜晶体管 Download PDF

Info

Publication number
CN104103696B
CN104103696B CN201310128785.6A CN201310128785A CN104103696B CN 104103696 B CN104103696 B CN 104103696B CN 201310128785 A CN201310128785 A CN 201310128785A CN 104103696 B CN104103696 B CN 104103696B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
thin film
film transistor
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310128785.6A
Other languages
English (en)
Other versions
CN104103696A (zh
Inventor
钱庆凯
李群庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Original Assignee
Tsinghua University
Hongfujin Precision Industry Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Hongfujin Precision Industry Shenzhen Co Ltd filed Critical Tsinghua University
Priority to CN201310128785.6A priority Critical patent/CN104103696B/zh
Priority to TW102114093A priority patent/TWI562383B/zh
Priority to US13/960,807 priority patent/US9548391B2/en
Priority to JP2014042476A priority patent/JP2014207439A/ja
Publication of CN104103696A publication Critical patent/CN104103696A/zh
Application granted granted Critical
Publication of CN104103696B publication Critical patent/CN104103696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region

Abstract

本发明涉及一种双极性薄膜晶体管，包括：一源极；一漏极，该漏极与该源极间隔设置；一半导体层，所述半导体层与所述源极及漏极电连接；以及，一栅极，该栅极通过一绝缘层与该半导体层、源极及漏极绝缘设置，定义所述栅极覆盖的所述半导体层的区域为沟道区域；其中，进一步包括两个导电过渡层分别设置在所述源极和漏极与所述半导体层之间，所述半导体层为一碳纳米管结构，所述导电过渡层的材料的功函数与所述半导体层的材料的功函数相同，所述导电过渡层延伸至所述沟道区域，且所述导电过渡层进入所述沟道区域的长度大于等于所述导电过渡层与所述栅极之间的间距。

Description

双极性薄膜晶体管
技术领域
本发明涉及一种薄膜晶体管，尤其涉及一种双极性薄膜晶体管。
背景技术
薄膜晶体管（Thin Film Transistor，TFT）是现代微电子技术中的一种关键性电子元件，目前已经被广泛的应用于平板显示器等领域。薄膜晶体管主要包括栅极、绝缘层、半导体层、源极和漏极。其中，源极和漏极间隔设置并与半导体层电连接，栅极通过绝缘层与半导体层及源极和漏极间隔绝缘设置。所述半导体层位于所述源极和漏极之间的区域形成一沟道区域。薄膜晶体管中的栅极、源极、漏极均由导电材料构成，该导电材料一般为金属或合金。当在栅极上施加一电压时，与栅极通过绝缘层间隔设置的半导体层中的沟道区域会积累载流子，当载流子积累到一定程度，与半导体层电连接的源极漏极之间将导通，从而有电流从源极流向漏极。
理想的双极性薄膜晶体管具有高开关比、左右对称性，并且中心在零点，而可应用于倍频、混频等信号处理。而在实际应用中，由于源极、漏极采用的金属的功函数与半导体层采用的半导体的功函数存在一定的差值，导致源极、漏极与半导体层之间的接触存在肖特基势垒，进而造成半导体层中的电子空穴载流子的导电具有不对称的选择性，破坏转移特性曲线双极性的对称性。
发明内容
有鉴于此，确有必要提供一种双极性薄膜晶体管，该双极性薄膜晶体管具有高选择性的对称性。
一种双极性薄膜晶体管，包括：一源极；一漏极，该漏极与该源极间隔设置；一半导体层，所述半导体层与所述源极及漏极电连接；以及，一栅极，该栅极通过一绝缘层与该半导体层、源极及漏极绝缘设置，定义所述栅极覆盖的所述半导体层的区域为沟道区域；其中，进一步包括两个导电过渡层分别设置在所述源极和漏极与所述半导体层之间，所述半导体层为一碳纳米管结构，所述导电过渡层的材料的功函数与所述半导体层的材料的功函数相同，所述导电过渡层延伸至所述沟道区域，且所述导电过渡层进入所述沟道区域的长度大于等于所述导电过渡层与所述栅极之间的间距。
一种双极性薄膜晶体管，包括：一第一导电层；一第二导电层，该第一导电层与第二导电层间隔设置；一半导体层，所述半导体层与所述第一导电过渡层及第二导电过渡层电连接；以及，一栅极，该栅极通过一绝缘层与该半导体层、第一导电层及第二导电层绝缘设置，定义所述栅极覆盖的所述半导体层的区域为沟道区域；其中，所述第一导电层与第二导电层的材料的功函数与所述半导体层的材料的功函数相同，所述第一导电层及第二导电层均延伸至所述沟道区域，且所述第一导电层及第二导电层进入所述沟道区域的长度大于等于所述第一导电层及第二导电层与所述栅极之间的间距。
与现有技术相比，所述双极性薄膜晶体管通过在半导体层与源极及漏极之间设置一与半导体层功函数相同的导电过渡层，使得半导体层与导电过渡层之间形成欧姆接触，而避免半导体层与源极及漏极之间形成肖特基势垒，从而使得所述双极性薄膜晶体管对空穴或电子导电的选择性相同，并且，所述导电过渡层进入所述沟道区域的长度L大于等于所述导电过渡层与所述栅极之间的间距d，所述沟道区域完全受栅极的有效调制，故，该双极性薄膜晶体管具有高对称性的双极性，而可用于倍频、混频等模拟信号处理、以及逻辑电路的应用。
附图说明
图1是本发明第一实施例双极性薄膜晶体管的剖视结构示意图。
图2是本发明第一实施例工作时的双极性薄膜晶体管的结构示意图。
图3是本发明第二实施例双极性薄膜晶体管的剖视结构示意图。
图4是本发明第三实施例双极性薄膜晶体管的剖视结构示意图。
主要元件符号说明
双极性薄膜晶体管 10，20，30
绝缘基板 110，210，310
半导体层 120，220，320
沟道区域 122，222，322
导电过渡层 130，330
绝缘层 140，240
源极 150，350
漏极 160，360
栅极 170，270
第一导电层 230
第二导电层 232
如下具体实施例将结合上述附图进一步说明本发明。
具体实施方式
以下将结合附图对本发明实施例提供的双极性薄膜晶体管作进一步的说明。
请参阅图1，为本发明第一实施例提供的双极性薄膜晶体管10，该双极性薄膜晶体管10为顶栅型双极性薄膜晶体管，其包括一半导体层120、两个导电过渡层130、一绝缘层140、一源极150、一漏极160及一栅极170。
所述双极性薄膜晶体管10可形成于一绝缘基板110表面。具体地，所述半导体层120位于所述绝缘基板110的表面。所述源极150与漏极160间隔设置。所述两个导电过渡层130分别设置于所述源极150和漏极160与所述半导体层120之间，即所述源极150与所述半导体层120之间设置有一个导电过渡层130，所述漏极160与所述半导体层120之间设置有一个导电过渡层130。所述导电过渡层130与所述半导体层120接触设置。所述绝缘层140设置于所述半导体层120的表面，所述绝缘层140覆盖至少部分所述导电过渡层130。所述栅极170通过所述绝缘层140与所述半导体层120、导电过渡层130、所述源极150及漏极160绝缘设置。即所述绝缘层140具有相对的两个表面(图未标)，所述栅极170设置在所述绝缘层的一个表面，所述半导体层120、导电过渡层130、所述源极150及漏极160设置在所述绝缘层140的另一个表面。
更具体地，定义所述栅极170覆盖的所述半导体层120的区域为沟道区域122。即所述栅极170在所述半体层120上的投影位置为所述半导体层120的沟道区域122。所述导电过渡层130至少部分位于所述栅极170和所述半导体层120之间，所述导电过渡层130至少部分覆盖所述半导体层120的沟道区域122。在平行于所述半导体层120的表面，定义一X方向为由源极150到漏极160的方向，定义一Y方向为垂直于所述半导体层120的表面的方向，即所述半导体层120的厚度方向。所述沟道区域122为所述栅极170在所述Y方向上向所述半导体层120投射的投影。所述导电过渡层130在所述Y方向上向所述半导体层120投射的投影与所述沟道区域122至少部分重叠，也就是说，在所述半导体层120的厚度方向，所述导电过渡层130与所述栅极170至少部分重叠。即，所述导电过渡层130在所述X方向延伸至所述沟道区域122。所述导电过渡层130进入所述沟道区域122的区域在所述X方向上的尺寸为所述导电过渡层130进入所述沟道区域122的长度L，也就是说，所述导电过渡层130与所述栅极170在Y方向上向所述半导体层120投射的投影与所述沟道区域122的重叠部分在X方向上的长度即为所述导电过渡层130进入所述沟道区域122的长度L。
所述栅极170设置于所述绝缘层140远离半导体层120的表面，通过所述绝缘层，所述栅极170与所述导电过渡层130间隔设置。在Y方向上，所述导电过渡层130与所述栅极170之间的距离为所述导电过渡层130与所述栅极170之间的间距d。具体的，本实施例中，所述间距d为所述栅极170与所述绝缘层140接触的表面与所述导电过渡层130远离所述半导体层120的表面之间在Y方向上的最短距离。所述导电过渡层130进入所述沟道区域122的长度L与所述导电过渡层130与所述栅极170之间的间距d满足以下关系式：L≧d。由于所述导电过渡层130进入所述沟道区域122的长度L大于等于所述导电过渡层130与所述栅极170之间的间距d，所述导电过渡层130具有优良的导电性，因而通过将导电过渡层130延伸至所述沟道区域122，相当于变相地增加所述源极150及漏极160的长度，使得所述沟道区域122在X方向上的两端处的电阻变小，所述双极性薄膜晶体管10的开关电流比提高，并且所述沟道区域122完全被所述栅极170有效调制，而避免了沟道区域122的两端由于被绝缘层及引入的杂质而影响器件的双极性能。
所述绝缘基板110起支撑作用，其材料可选择为玻璃、石英、陶瓷、金刚石、硅片等硬性材料或塑料、树脂等柔性材料。本实施例中，所述绝缘基板110的材料为二氧化硅。所述绝缘基板110用于所述对双极性薄膜晶体管10提供支撑。所述绝缘基板110也可选用大规模集成电路中的基板，且多个双极性薄膜晶体管10可按照预定规律或图形集成于同一绝缘基板110上，形成双极性薄膜晶体管面板或其它双极性薄膜晶体管半导体器件。
所述导电过渡层130的材料的功函数与所述半导体层120的材料的功函数相同，并且所述导电过渡层130具有优良的导电性，即，所述导电过渡层130表现出金属性，因而，所述导电过渡层130与源极150及漏极160的接触均为欧姆接触。所述导电过渡层130的材料可为金属性碳纳米管，也可为石墨烯。
具体地，所述导电过渡层130可为一石墨烯膜。该石墨烯膜为由至少一层石墨烯重叠组成的一层状结构，优选地，该石墨烯膜为单层石墨烯组成。该石墨烯膜的厚度不限，优选为0.34纳米至10纳米。所述石墨烯膜的石墨烯为由多个碳原子通过sp2键杂化构成的单层的二维平面六边形密排点阵结构。实验表明，石墨烯并非一个百分之百的光洁平整的二维薄膜，而是有大量的微观起伏在单层石墨烯的表面上，单层石墨烯正是借助这种方式来维持自身的自支撑性及稳定性。该石墨烯膜具有优良的导电性而表现出金属性。
所述导电过渡层130也可为一整体上表现出金属性的碳纳米管膜。该碳纳米管膜包括多个碳纳米管，该多个碳纳米管通过范德华力相互吸引、缠绕，形成网络状结构。该多个碳纳米管可仅由金属性碳纳米管组成。该碳纳米管膜具有优良的导电性而表现出金属性。
可以理解，所述导电过渡层130也可为由上述石墨烯膜与上述碳纳米管膜组成的复合膜结构。
本实施例中，所述两个导电过渡层130均为一石墨烯膜，该石墨烯膜为单层石墨烯组成，所述导电过渡层130的厚度为0.5纳米，所述导电过渡层130进入所述沟道区域122的长度L为100纳米，所述导电过渡层130与所述栅极170之间的间距d为50纳米。
所述半导体层120为一个碳纳米管结构。所述半导体层120的长度为1微米~1毫米，宽度为1微米~1毫米，厚度为0.5纳米~100微米。
所述碳纳米管结构可由碳纳米管组成，可包括多个碳纳米管或一个碳纳米管。所述碳纳米管结构表现出良好的半导体性。该碳纳米管结构可仅由半导体性碳纳米管组成，也可由金属性碳纳米管与半导体性碳纳米管共同组成。具体的，可通过化学分离等手段得到仅包括半导体性碳纳米管的碳纳米管结构。或者，可通过化学气相沉积法得到包括金属性碳纳米管与半导体性碳纳米管的碳纳米管结构，由于半导体性碳纳米管与金属性碳纳米管的比例为2：1，使该碳纳米管结构整体上仍然表现出良好的半导体性。所述碳纳米管为单壁碳纳米管，该碳纳米管结构中的碳纳米管的直径小于5纳米，优选地，该碳纳米管的直径小于2纳米。
具体地，所述碳纳米管结构可为多个单壁碳纳米管通过范德华力连接组成的碳纳米管膜、多个单壁碳纳米管平行排列或一个单壁碳纳米管。
该碳纳米管结构可为由多个碳纳米管组成的层状结构，至少部分碳纳米管的两端分别与所述源极150和漏极160电连接。所述多个碳纳米管表现出良好的半导体性。所述多个碳纳米管平行于所述绝缘基板表面。所述碳纳米管的长度大于5微米，优选的，长度大于10微米。所述多个碳纳米管的设置方式不限，可平行排列、交叉排列或编制成一碳纳米管层，只要确保至少部分长碳纳米管的两端分别与所述源极150和漏极160电连接即可。优选地，上述多根长碳纳米管均沿所述源极150指向漏极160的方向平行且紧密排列，且所述多根长碳纳米管的两端分别与所述源极150及漏极160电连接。所述长碳纳米管的直径不限。优选地，所述长碳纳米管的直径为0.5纳米~10纳米。所述长碳纳米管之间的设置间距为0~100微米。
该碳纳米管结构也可由多个无序排列的碳纳米管组成。该碳纳米管结构包括多个相互缠绕且各向同性的碳纳米管，所述多个碳纳米管通过范德华力相互吸引、缠绕，形成一网络状结构。由于碳纳米管相互缠绕，因此所述碳纳米管结构具有很好的韧性，可以弯曲折叠成任意形状而不破裂。该网络状结构包括成大量的微孔结构，该微孔孔径小于50微米。由于该碳纳米管结构中包括大量的微孔结构，因此，该碳纳米管结构的透光性较好。该碳纳米管结构的厚度为0.5纳米~100微米，该碳纳米管结构中的碳纳米管的直径小于5纳米，该碳纳米管结构中的碳纳米管的长度为100纳米~1毫米，优选地，该碳纳米管的直径小于2纳米，长度为1微米~1毫米。
本实施例中，该半导体层120为由多个无序排列的碳纳米管组成的网络状结构，所述碳纳米管结构的厚度为5纳米。
所述源极150、漏极160及栅极170由导电材料组成。优选地，所述栅极170、源极150及漏极160均为一层导电薄膜。该导电薄膜的厚度为0.5纳米~100微米。该导电薄膜的材料为金属，如铝、铜、钨、钼、金、钛、钕、钯、铯等。本实施例中，所述源极150、漏极160及栅极170的材料为金属金，厚度为40纳米。
所述绝缘层140的材料为氧化铝、氮化硅、氧化硅、氧化铪等硬性材料或苯并环丁烯(BCB)、聚酯或丙烯酸树脂等柔性材料。该绝缘层140的厚度为10纳米~100微米。本实施例中，所述绝缘层140的材料为氧化铪，其厚度为40纳米。可以理解，根据具体的形成工艺不同，所述绝缘层140不必完全覆盖所述半导体层120、导电过渡层130、源极150及漏极160，只要能保证所述栅极170与所述半导体层120、导电过渡层130、源极150及漏极160绝缘即可。
请参见图2，使用时，所述源极150接地，在所述漏极160上施加一电压Vds，在所述栅极170上施一电压Vg。当栅极170施加一定的正电压或负电压，在半导体层120的沟道区域122靠近栅极170的部分产生电场,并在半导体层120的沟道区域122靠近栅极170的表面处产生感应载流子。当感应载流子累积到一定浓度时，在源极150和漏极160之间会产生电流。
通过在半导体层120与源极150及漏极160之间设置一与半导体层120材料功函数相同的导电过渡层130，使得半导体层120与导电过渡层130之间形成欧姆接触，而避免半导体层120与源极150及漏极160之间形成肖特基势垒，从而使得所述双极性薄膜晶体管10对空穴或电子导电的选择性相同，并且，所述导电过渡层130进入所述沟道区域122的长度L大于等于所述导电过渡层130与所述栅极170之间的间距d，所述沟道区域122完全受栅极170的有效调制，故，该双极性薄膜晶体管10具有高对称性的双极性，而可用于倍频、混频等模拟信号处理、以及逻辑电路的应用。
本发明第一实施例还提供所述双极性薄膜晶体管10的制备方法，该制备方法包括以下步骤：
S1，提供一绝缘基板110，在所述绝缘基板110的表面形成一半导体层120；
S2，在所述半导体层120的表面间隔形成一导电过渡层130；
S3，在导电过渡层130的表面分别形成源极150及漏极160；
S4，在所述半导体层120形成一绝缘层140，所述绝缘层140部分覆盖导电过渡层130；以及
S5，在所述绝缘层140的表面形成一栅极170，所述栅极170向所述导电过渡层130的投影与所述导电过渡层130部分重叠。
在步骤S1中，所述半导体层120可通过化学气相沉积法等直接生长得到，也可以通过化学分离等手段得到。本实施例中，所述半导体层120为由多个半导体性碳纳米管无序排列形成的网络状结构，所述半导体性碳纳米管为通过化学分离的手段得到，所述半导体层120的厚度为5纳米。
在步骤S2中，可通过直接铺设法形成间隔的导电过渡层130，也可先先在所述半导体层120的表面设置一连续的导电过渡层，然后再通过光刻、反应性等离子蚀刻法或电子束刻蚀等手段刻蚀部分的导电过渡层而得到相互间隔设置的导电过渡层130。本实施例中，先在所述半导体层120的表面直接铺设一石墨烯层，然后通过反应性等离子蚀刻法刻蚀部分石墨烯层，而得到相互间隔设置的导电过渡层130。
可以理解，为了避免在刻蚀过程中半导体层120也可能被刻蚀，可在设置导电过渡层之前，先在半导体层120远离绝缘基板110的部分表面形成一保护层(图未示)，然后在所述保护层的表面形成所述导电过渡层，再选择性的刻蚀位于所述保护层表面的导电过渡层，而得到相互间隔设置的导电过渡层130。所述保护层具有绝缘性，具体的，所述保护层的材料与所述绝缘层140的材料相同。
在步骤S3中，可通过磁控溅射法、或真空蒸镀法等手段形成所述源极150及漏极160。本实施例中，通过真空蒸镀法分别在所述导电过渡层130远离所述半导体层120的表面设置所述源极150及漏极160，所述源极150及漏极160的厚度为40纳米。所述源极150及漏极160的长度和宽度不限，可以根据具体情况设置。
在步骤S4中，可通过真空蒸镀、或磁控溅射等方法在所述半导体层120远离所述绝缘基板110的表面设置绝缘层140。本实施例中，通过真空蒸镀法在所述半导体层120远离所述绝缘基板110的表面设置绝缘层140，所述绝缘层140的厚度为40纳米。
在步骤S5中，形成栅极170的方法与步骤S3中的形成所述源极150及漏极160的方法相同。本实施例中，所述源极150及漏极160的厚度为40纳米。所述栅极170的长度和宽度不限，可以根据具体情况设置。
请参阅图3，为本发明第二实施例提供的双极性薄膜晶体管20，该双极性薄膜晶体管20为顶栅型双极性薄膜晶体管，其包括：一半导体层220、一第一导电层230、一第二导电层232、一绝缘层240及一栅极270。所述第一导电层230与第二导电层232间隔设置。所述半导体层220分别与所述第一导电层230及第二导电层232接触设置。所述绝缘层240设置于所述半导体层220的表面，并覆盖所述第一导电层230及第二导电层232。所述栅极270通过所述绝缘层240与所述半导体层220、第一导电层230及第二导电层232绝缘设置。
所述第二实施例提供的双极性薄膜晶体管20与所述第一实施例提供的双极性薄膜晶体管10不同之处在于，所述双极性薄膜晶体管20不包括额外设置的源极和漏极，所述第一导电层230及第二导电层232分别作为源极及漏极与外部电路相连接。所述第一导电层230及第二导电层232的材料及结构与所述第一实施例的导电过渡层130相同。可以理解，所述绝缘层240也可部分覆盖第一导电层230及第二导电层232，使得部分的第一导电层230及第二导电层232暴露，以便于与外部电路进行电连接。
请参阅图4，为本发明第三实施例提供的双极性薄膜晶体管30，该双极性薄膜晶体管30为底栅型双极性薄膜晶体管，其包括：一半导体层320、一导电过渡层330、一绝缘层340、一源极350、一漏极360及一栅极370。所述栅极370设置于一绝缘基板310表面。所述绝缘层340覆盖所述栅极370。所述半导体层320设置于所述绝缘层340远离栅极370的表面。所述导电过渡层330间隔设置于所述半导体层320远离所述绝缘层340的表面。所述源极350与漏极360分别与所述导电过渡层330接触设置。
所述第三实施例提供的双极性薄膜晶体管30与所述第一实施例提供的双极性薄膜晶体管10不同之处在于，所述双极性薄膜晶体管30为底栅型双极性薄膜晶体管，所述栅极370设置于所述绝缘基板310表面，所述绝缘层340覆盖所述栅极370。所述源极350、漏极360和导电过渡层330设置半导体层320的一侧，而所述栅极370设置在所述半导体层320的另一侧。
另外，本领域技术人员还可在本发明精神内作其它变化，当然这些依据本发明精神所作的变化，都应包含在本发明所要求保护的范围内。

Claims (9)

1.一种双极性薄膜晶体管，包括：
一源极；
一漏极，该漏极与该源极间隔设置；
一半导体层，所述半导体层与所述源极及漏极电连接；以及
一栅极，该栅极通过一绝缘层与该半导体层、源极及漏极绝缘设置，定义所述栅极覆盖的所述半导体层的区域为沟道区域；
其特征在于，进一步包括两个导电过渡层分别设置在所述源极和漏极与所述半导体层之间，所述两个导电过渡层均为一金属性的碳纳米管膜，所述半导体层为一碳纳米管结构，所述导电过渡层的材料的功函数与所述半导体层的材料的功函数相同，所述导电过渡层延伸至所述沟道区域，且在由所述源极到所述漏极的方向上，所述导电过渡层与所述沟道区域的重叠部分的长度大于等于所述导电过渡层与所述栅极之间的间距。
2.如权利要求1所述的双极性薄膜晶体管，其特征在于，所述两个导电过渡层间隔设置。
3.如权利要求1所述的双极性薄膜晶体管，其特征在于，所述半导体层由多个单壁碳纳米管组成。
4.如权利要求3所述的双极性薄膜晶体管，其特征在于，所述半导体层为所述多个单壁碳纳米管通过范德华力连接组成的碳纳米管膜。
5.如权利要求3所述的双极性薄膜晶体管，其特征在于，其特征在于，所述半导体层为所述多个单壁碳纳米管平行排列组成，至少部分单壁碳纳米管的两端分别与所述源极及漏极电连接。
6.如权利要求1所述的双极性薄膜晶体管，其特征在于，所述半导体层为一个单壁碳纳米管。
7.如权利要求5所述的双极性薄膜晶体管，其特征在于，所述单壁碳纳米管的长度大于5微米。
8.如权利要求1所述的双极性薄膜晶体管，其特征在于，所述薄膜晶体管为顶栅型薄膜晶体管或底栅型薄膜晶体管。
9.如权利要求1所述的双极性薄膜晶体管，其特征在于，在所述半导体层的厚度方向，所述两个导电过渡层与所述栅极至少部分重叠。
CN201310128785.6A 2013-04-15 2013-04-15 双极性薄膜晶体管 Active CN104103696B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201310128785.6A CN104103696B (zh) 2013-04-15 2013-04-15 双极性薄膜晶体管
TW102114093A TWI562383B (en) 2013-04-15 2013-04-19 Bipolar thin film transistor
US13/960,807 US9548391B2 (en) 2013-04-15 2013-08-07 Thin film transistor
JP2014042476A JP2014207439A (ja) 2013-04-15 2014-03-05 バイポーラ薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310128785.6A CN104103696B (zh) 2013-04-15 2013-04-15 双极性薄膜晶体管

Publications (2)

Publication Number Publication Date
CN104103696A CN104103696A (zh) 2014-10-15
CN104103696B true CN104103696B (zh) 2018-02-27

Family

ID=51671676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310128785.6A Active CN104103696B (zh) 2013-04-15 2013-04-15 双极性薄膜晶体管

Country Status (4)

Country Link
US (1) US9548391B2 (zh)
JP (1) JP2014207439A (zh)
CN (1) CN104103696B (zh)
TW (1) TWI562383B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105590932B (zh) * 2014-10-24 2019-04-23 中国科学院苏州纳米技术与纳米仿生研究所 一种基于柔性薄膜晶体管的cmos电路及其制作方法
CN105789130A (zh) * 2014-12-24 2016-07-20 中国科学院苏州纳米技术与纳米仿生研究所 一种基于碳纳米管薄膜晶体管的cmos反相器的制作方法
CN105789442B (zh) * 2016-05-23 2018-12-18 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法及相应装置
CN108172628B (zh) * 2016-12-07 2020-11-06 清华大学 一种逻辑电路
CN108336090B (zh) 2017-01-20 2020-09-08 清华大学 肖特基二极管及肖特基二极管阵列
CN108336150B (zh) 2017-01-20 2020-09-29 清华大学 肖特基二极管、肖特基二极管阵列及肖特基二极管的制备方法
CN108336151B (zh) 2017-01-20 2020-12-04 清华大学 肖特基二极管、肖特基二极管阵列及肖特基二极管的制备方法
CN108336149B (zh) 2017-01-20 2020-09-25 清华大学 肖特基二极管及肖特基二极管阵列
CN108336091B (zh) * 2017-01-20 2021-01-05 清华大学 薄膜晶体管
CN108336128B (zh) 2017-01-20 2020-12-04 清华大学 薄膜晶体管
CN108336226B (zh) * 2017-01-20 2020-03-17 清华大学 薄膜晶体管
CN108336142B (zh) 2017-01-20 2020-09-25 清华大学 薄膜晶体管
CN107093607B (zh) * 2017-04-20 2018-11-23 深圳市华星光电技术有限公司 阵列基板、显示基板的制作方法、显示基板及显示面板
CN108963078B (zh) 2017-05-17 2020-03-17 清华大学 光电转换装置
CN108963077B (zh) * 2017-05-17 2020-03-17 清华大学 薄膜晶体管
CN108946700B (zh) 2017-05-17 2020-03-17 清华大学 碳纳米管的制备方法
CN108946658B (zh) * 2017-05-17 2020-03-17 清华大学 碳纳米管结构
CN108963079B (zh) 2017-05-17 2020-03-17 清华大学 光电探测元件以及光电探测器
CN107768520B (zh) * 2017-09-29 2020-12-01 国家纳米科学中心 倍频器及其制备方法
CN108962919A (zh) * 2018-06-25 2018-12-07 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
CN109119474B (zh) * 2018-08-16 2021-06-15 中国电子科技集团公司第十三研究所 常关型场效应晶体管
CN111370578B (zh) * 2020-03-20 2022-08-30 中国科学院微电子研究所 仿生晶体管结构及其特征时间的控制方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885618A (en) * 1986-03-24 1989-12-05 General Motors Corporation Insulated gate FET having a buried insulating barrier
JPH06104439A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd 薄膜トランジスタおよびその製造方法
GB9919913D0 (en) * 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
JP5109223B2 (ja) * 2004-08-04 2012-12-26 ソニー株式会社 電界効果型トランジスタ
JP3963393B2 (ja) * 2005-03-01 2007-08-22 インターナショナル・ビジネス・マシーンズ・コーポレーション カーボンナノチューブ電界効果トランジスタ及びこれの製造方法
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7821079B2 (en) * 2005-11-23 2010-10-26 William Marsh Rice University Preparation of thin film transistors (TFTs) or radio frequency identification (RFID) tags or other printable electronics using ink-jet printer and carbon nanotube inks
US7714386B2 (en) * 2006-06-09 2010-05-11 Northrop Grumman Systems Corporation Carbon nanotube field effect transistor
US8004043B2 (en) * 2006-12-19 2011-08-23 Intel Corporation Logic circuits using carbon nanotube transistors
WO2009031525A1 (ja) * 2007-09-07 2009-03-12 Nec Corporation カーボンナノチューブ構造物及び薄膜トランジスタ
JP2010135471A (ja) * 2008-12-03 2010-06-17 Fujitsu Ltd 両極特性電界効果型トランジスタ及び半導体集積回路装置
JP5549073B2 (ja) * 2008-12-12 2014-07-16 ソニー株式会社 有機半導体装置およびその製造方法
JP5685932B2 (ja) * 2010-12-28 2015-03-18 大日本印刷株式会社 薄膜トランジスタ
JP2012182364A (ja) * 2011-03-02 2012-09-20 Fuji Xerox Co Ltd 有機電子素子用電極、有機トランジスタ素子
US8860137B2 (en) * 2011-06-08 2014-10-14 University Of Southern California Radio frequency devices based on carbon nanomaterials
JP6035734B2 (ja) 2011-06-20 2016-11-30 ソニー株式会社 半導体素子、表示装置および電子機器
TW201304147A (zh) * 2011-07-13 2013-01-16 Chunghwa Picture Tubes Ltd 薄膜電晶體及其製造方法
JP2013058599A (ja) * 2011-09-08 2013-03-28 Sumitomo Chemical Co Ltd 有機半導体素子用電極及びその製造方法

Also Published As

Publication number Publication date
TW201440228A (zh) 2014-10-16
JP2014207439A (ja) 2014-10-30
US20140306175A1 (en) 2014-10-16
CN104103696A (zh) 2014-10-15
TWI562383B (en) 2016-12-11
US9548391B2 (en) 2017-01-17

Similar Documents

Publication Publication Date Title
CN104103696B (zh) 双极性薄膜晶体管
CN103972296B (zh) 薄膜晶体管
Pal et al. Microscopic mechanism of 1/f noise in graphene: Role of energy band dispersion
JP5231327B2 (ja) 薄膜トランジスタ
JP2009278113A (ja) 薄膜トランジスタ
US9548464B2 (en) N-type thin film transistor
JP6492126B2 (ja) ナノトランジスタ
CN107564910A (zh) 半导体器件
An et al. The rectifying and negative differential resistance effects in graphene/h-BN nanoribbon heterojunctions
JP5231323B2 (ja) 薄膜トランジスタ
CN104867876B (zh) 薄膜晶体管阵列的制备方法
Choi et al. Comparative study of solution-processed carbon nanotube network transistors
US20140361250A1 (en) Graphene Transistor
JP2009278106A (ja) 薄膜トランジスタ
JP2009278112A (ja) 薄膜トランジスタ
JP2009295983A (ja) 薄膜トランジスタパネル
JP5345894B2 (ja) 薄膜トランジスタ
CN105932049B (zh) 纳米二极管器件及其制备方法
US20140147675A1 (en) Structure and method for a graphene-based apparatus
JP2018006756A (ja) ナノヘテロ接合構造
JP2009278110A (ja) 薄膜トランジスタ
JP5231325B2 (ja) 薄膜トランジスタ
KR101173115B1 (ko) 탄소 나노 물질을 이용한 반도체 소자, 및 그 제조 방법
Prasongkit et al. Mechano-switching devices from carbon wire-carbon nanotube junctions
CN105810747B (zh) N型薄膜晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant