JP2014207105A - 表示装置および電子機器 - Google Patents

Abstract

【課題】消費電力を低減することができる表示装置を得る。
【解決手段】互いに離間して配置された複数の発光領域を含むサブ画素を複数有する画素を備える。各サブ画素は、単一の第１の電極と、第１の電極の積層方向に設けられた単一の第２の電極と、各発光領域において、前記第１の電極と前記第２の電極との間に挿設された発光層とを有する。
【選択図】図４

Description

本開示は、電流駆動型の表示素子を有する表示装置、およびそのような表示装置を備えた電子機器に関する。

近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ（Electro Luminescence）素子を用いた表示装置（有機ＥＬ表示装置）が開発され、商品化が進められている。発光素子は、液晶素子などと異なり自発光素子であり、別に光源（バックライト）を設ける必要ない。そのため、有機ＥＬ表示装置は、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速いなどの特徴を有する。

表示装置では、一般に高画質が望まれており、画質を改善する様々な技術が開発されている。例えば、特許文献１には、各表示素子の正面に導光部を設け、その導光部の側面で光を反射させることにより、視野角を制限するとともに正面輝度を高める表示装置が開示されている。この表示装置は、例えばモバイル機器に適用されるものであり、意図的に視野角を制限するとともに、正面から観察したときの視認性を高めることにより、画質の改善を図るものである。

特開２００７―２４８４８４号公報

ところで、電子機器は、一般に低い消費電力が望まれており、表示装置についても、消費電力の低減が期待されている。

本開示はかかる問題点に鑑みてなされたもので、その目的は、消費電力を低減することができる表示装置および電子機器を提供することにある。

本開示の表示装置は、互いに離間して配置された複数の発光領域を含むサブ画素を複数有する画素を備えている。各サブ画素は、単一の第１の電極と、第１の電極の積層方向に設けられた単一の第２の電極と、各発光領域において、第１の電極と第２の電極との間に挿設された発光層とを有するものである。

本開示の電子機器は、上記表示装置を備えたものであり、例えば、テレビジョン装置、デジタルカメラ、パーソナルコンピュータ、ビデオカメラあるいは携帯電話等の携帯端末装置などが該当する。

本開示の表示装置および電子機器では、各サブ画素に、互いに離間して配置された複数の発光領域が形成される。各サブ画素は、単一の第１の電極および単一の第２の電極を有し、各発光領域において、第１の電極と第２の電極との間には、発光層が挿設されている。

本開示の表示装置および電子機器によれば、サブ画素に、互いに離間して配置された複数の発光領域を設けるようにしたので、消費電力を低減することができる。

本開示の実施の形態に係る表示装置の一構成例を表すブロック図である。 第１の実施の形態に係る表示部におけるサブ画素の配置を表す模式図である。 図２に示した表示部の一構成例を表す回路図である。 図２に示した表示部の概略断面構造を表す断面図である。 図２に示した表示部におけるサブ画素の構成を表す説明図である。 図２に示した表示部におけるアノードの配置の一例を表す平面図である。 図２に示した表示部における開口部の配置の一例を表す平面図である。 図７に示した開口部の一構成例を表す断面図である。 図２に示した表示装置の一動作例を表すタイミング波形図である。 図８に示した開口部における光線を示す説明図である。 図８に示した開口部における光線を示す他の説明図である。 第１の実施の形態の変形例に係る開口部の配置例を表す平面図である。 第１の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第１の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第１の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第１の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第１の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第１の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第１の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第１の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第１の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第１の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第１の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第１の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第１の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第１の実施の形態の他の変形例に係る表示部の概略断面構造を表す断面図である。 第１の実施の形態の他の変形例に係る表示部の概略断面構造を表す断面図である。 図１８に示した表示部におけるサブ画素の構成を表す説明図である。 第２の実施の形態に係る表示部におけるサブ画素の配置を表す模式図である。 図２０に示した表示部におけるアノードの配置の一例を表す平面図である。 図２０に示した表示部におけるアノードの配置の他の例を表す平面図である。 図２０に示した表示部における開口部の配置の一例を表す平面図である。 第２の実施の形態の変形例に係る開口部の配置例を表す平面図である。 第２の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第２の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第２の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第２の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第２の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第２の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第２の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第２の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第２の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第２の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第２の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第３の実施の形態に係る表示部におけるサブ画素の配置を表す模式図である。 図２７に示した表示部の一構成例を表す回路図である。 図２７に示した表示部におけるアノードの配置の一例を表す平面図である。 図２７に示した表示部における開口部の配置の一例を表す平面図である。 第２の実施の形態に係る表示装置の一動作例を表すタイミング波形図である。 第２の実施の形態の変形例に係る開口部の配置例を表す平面図である。 第２の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第２の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第２の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第２の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第２の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第２の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第２の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 第２の実施の形態の他の変形例に係る開口部の配置例を表す平面図である。 実施の形態に係る表示装置が適用されたテレビジョン装置の外観構成を表す斜視図である。 変形例に係る開口部の配置例を表す平面図である。 他の変形例に係る開口部の配置例を表す平面図である。 他の変形例に係るサブ画素の一構成例を表す回路図である。 他の変形例に係るサブ画素の一構成例を表す回路図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．適用例

＜１．第１の実施の形態＞
［構成例］
図１は、実施の形態に係る表示装置の一構成例を表すものである。表示装置１は、有機ＥＬ素子を用いた、アクティブマトリックス方式の表示装置である。

表示装置１は、表示部１０と、駆動部２０とを備えている。駆動部２０は、映像信号処理部２１と、タイミング生成部２２と、走査線駆動部２３と、電源線駆動部２６と、データ線駆動部２７とを有している。

表示部１０は、複数の画素Ｐixがマトリックス状に配置されたものである。画素Ｐixは、以下に示すように、赤色、緑色、青色、白色の４つのサブ画素１１により構成されるものである。

図２は、表示部１０におけるサブ画素１１の配置の一例を表すものである。各画素Ｐixは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、白色（Ｗ）の４つのサブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗを有している。この例では、これらの４つのサブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗは、画素Ｐixにおいて２行２列で配置されている。具体的には、画素Ｐixにおいて、左上に赤色（Ｒ）のサブ画素１１Ｒを配置し、右上に緑色（Ｇ）のサブ画素１１Ｇを配置し、左下に白色（Ｗ）のサブ画素１１Ｗを配置し、右下に青色（Ｂ）のサブ画素１１Ｂを配置している。なお、４つのサブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗの配置は、このような配置が推奨されるが、これに限定されるものではなく、他の配置であってもよい。

図３は、表示部１０の回路構成の一例を表すものである。表示部１０は、行方向に延伸する複数の走査線ＷＳＡＬ，ＷＳＢＬ、および複数の電源線ＰＬと、列方向に延伸する複数のデータ線ＤＴＬとを有している。走査線ＷＳＡＬ，ＷＳＢＬの一端は走査駆動部２３に接続され、電源線ＰＬの一端は電源線駆動部２６に接続され、データ線ＤＴＬの一端はデータ線駆動部２７に接続されている。１つの画素Ｐixに属するサブ画素１１Ｒとサブ画素１１Ｇは、同じ走査線ＷＳＡＬに接続され、１つの画素Ｐixに属するサブ画素１１Ｂとサブ画素１１Ｗは、同じ走査線ＷＳＢＬに接続されている。また、１つの画素Ｐixに属するサブ画素１１Ｒとサブ画素１１Ｗは、同じ信号線ＤＴＬに接続され、１つの画素Ｐixに属するサブ画素１１Ｇとサブ画素１１Ｂは、同じデータ線ＤＴＬに接続されている。また、１つの画素Ｐixに属する４つのサブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗは、同じ電源線ＰＬに接続されている。

次に、サブ画素１１の回路構成について、サブ画素１１Ｒを例に説明する。なお、サブ画素１１Ｇ，１１Ｂ，１１Ｗの回路構成についても同様である。

サブ画素１１Ｒは、書込トランジスタＷＳＴｒと、駆動トランジスタＤＲＴｒと、容量素子Ｃｓと、発光素子１９とを備えている。書込トランジスタＷＳＴｒおよび駆動トランジスタＤＲＴｒは、例えば、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴ（Thin Film Transistor；薄膜トランジスタ）により構成されるものである。サブ画素１１Ｒにおいて、書込トランジスタＷＳＴｒは、ゲートが走査線ＷＳＡＬに接続され、ソースがデータ線ＤＴＬに接続され、ドレインが駆動トランジスタＤＲＴｒのゲートおよび容量素子Ｃｓの一端に接続されている。駆動トランジスタＤＲＴｒは、ゲートが書込トランジスタＷＳＴｒのドレインおよび容量素子Ｃｓの一端に接続され、ドレインが電源線ＰＬに接続され、ソースが容量素子Ｃｓの他端および発光素子１９のアノードに接続されている。容量素子Ｃｓは、一端が駆動トランジスタＤＲＴｒのゲートおよび書込トランジスタＷＳＴｒのドレインに接続され、他端が駆動トランジスタＤＲＴｒのソースおよび発光素子１９のアノードに接続されている。発光素子１９は、有機ＥＬ素子を用いて構成され、赤色（Ｒ）の光を射出する発光素子であり、アノードが駆動トランジスタＤＲＴｒのソースおよび容量素子Ｃｓの他端に接続され、カソードには、駆動部２０によりカソード電圧Ｖcathが供給されている。

図４は、表示部１０の断面図を表すものである。表示部１０は、基板２００と、ゲート２０１と、ポリシリコン２０３と、アノード２１２と、絶縁層２１３と、発光層２１４と、カソード２１５と、絶縁層２１６と、カラーフィルタ２１８とを有している。

基板２００は、表示部１０の支持基板であり、例えば、ガラスやプラスチックなどにより構成されている。基板２００上には、ゲート２０１が形成されている。このゲート２０１は、例えばモリブデン（Ｍｏ）などにより構成される。基板２００およびゲート２０１の上には絶縁層２０２が形成されている。この絶縁層２０２は、例えば、酸化シリコン（ＳｉＯ２）や、窒化シリコン（ＳｉＮｘ）などにより構成される。この絶縁層２０２の上には、ゲート２０１に対応する領域にポリシリコン２０３が形成されている。ゲート２０１およびポリシリコン２０３は、駆動トランジスタＤＲＴｒなどを構成するものである。なお、この例では、ゲート２０１の上部にポリシリコン２０３を形成する、いわゆるボトムゲート構造によりトランジスタを構成したが、これに限定されるものではなく、ゲートの下部にポリシリコンを形成する、いわゆるトップゲート構造によりトランジスタを構成してもよい。ポリシリコン２０３および絶縁層２０２の上には、絶縁層２０４が形成されている。この絶縁層２０４は、例えば絶縁層２０２と同様の材料により構成される。また、ポリシリコン２０３が形成された領域の一部には、絶縁層２０４を貫通するように、コンタクト／配線２０５が形成されている。配線２０５は、例えば、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）の３層により構成することができる。

絶縁層２０４の上には、絶縁層２１１が形成されている。絶縁層２１１は、例えば、ポリイミドやアクリル樹脂などにより構成される。絶縁層２１１の上には、アノード２１２が形成されている。アノード２１２は、絶縁層２１１を貫通して、駆動トランジスタＤＲＴｒのソースに係るコンタクト／配線２０５と接続されている。アノード２１２は、例えば、ＩＴＯ／Ａｌ合金、Ａｌ合金、ＩＴＯ／Ａｇ、ＩＴＯ／Ａｇ合金などにより構成されている。すなわち、アノード２１２は、光を反射する性質を有することが望ましい。アノード２１２および絶縁層２１１の上には、絶縁層２１３が形成されている。絶縁層２１３は、例えば絶縁層２１１と同様の材料により構成される。この絶縁層２１３には、アノード２１２が形成された領域の一部に複数の開口部ＷＩＮが設けられている。アノード２１２および絶縁層２１３の上部には、複数の開口部ＷＩＮを覆うように、発光層２１４が形成されている。発光層２１４は、赤色、緑色、青色、白色の光を発する有機ＥＬ層である。具体的には、サブ画素１１Ｒに対応する領域には赤色（Ｒ）の光を発する発光層２１４が形成され、サブ画素１１Ｇに対応する領域には緑色（Ｇ）の光を発する発光層２１４が形成され、サブ画素１１Ｂに対応する領域には青色（Ｂ）の光を発する発光層２１４が形成され、サブ画素１１Ｗに対応する領域には白色（Ｗ）の光を発する発光層２１４が形成されている。絶縁層２１３および発光層２１４の上には、カソード２１５が一様に形成されている。カソード２１５は、透明または半透明の電極であり、例えば、マグネシウム銀（MgAg）や、ＩＺＯ（登録商標）により構成することができる。マグネシウム銀で構成した場合には、膜厚を例えば数ｎｍ程度にすることにより半透明にすることができる。ＩＺＯで構成した場合には、例えば数十ｎｍ〜数千ｎｍの膜厚で形成することが望ましい。すなわち、ＩＺＯは透明な材料であるため、所望の低いシート抵抗値を実現できるようにやや厚く形成することができる。カソード２１５の上には、この例では絶縁層２１６が形成されている。絶縁層２１６は、例えば窒化シリコン（ＳｉＮｘ）などにより構成される。絶縁層２１６は、その屈折率が絶縁層２１３の屈折率と異なるような材料により構成されるものである。具体的には、後述するように、絶縁層２１３，２１６の屈折率は、開口部ＷＩＮを囲う絶縁層２１３の傾斜部分ＰＳにおいて、絶縁層２１６側から入射した光が反射されるように設定される。また、この絶縁層２１６は、発光層２１４に水分が侵入し、発光効率などの特性が変化するのを防止する機能をも有している。この絶縁層２１６は、封止用の樹脂である絶縁層２１７を介して、カラーフィルタ２１８やブラックマトリクス２１９が表面に形成された基板２２０と貼り合わせられている。具体的には、サブ画素１１Ｒに対応する部分には赤色のカラーフィルタ２１８が形成され、サブ画素１１Ｇに対応する部分には緑色（Ｇ）のカラーフィルタ２１８が形成され、サブ画素１１Ｂに対応する部分には青色（Ｂ）のカラーフィルタ２１８が形成され、サブ画素１１Ｗに対応する部分には白色（Ｗ）のカラーフィルタ２１８が形成されている。

この構成により、発光層２１４から射出した赤色、緑色、青色および白色の光は、支持基板である基板２００とは反対の方向に進む。すなわち、発光素子１９は、いわゆるトップエミッション型の発光素子である。そして、この光は、カラーフィルタ２１８を介して表示面より出力される。具体的には、サブ画素１１Ｒでは、赤色（Ｒ）の光の色域が赤色（Ｒ）のカラーフィルタ２１８により調整され、サブ画素１１Ｇでは、緑色（Ｇ）の光の色域が緑色（Ｇ）のカラーフィルタ２１８により調整され、サブ画素１１Ｂでは、青色（Ｂ）の光の色域が青色（Ｂ）のカラーフィルタ２１８により調整され、サブ画素１１Ｗでは、白色（Ｗ）の光の色域が白色（Ｗ）のカラーフィルタ２１８により調整される。なお、画質（色域）に対する要求がさほど高くないアプリケーションなどにおいては、これらのカラーフィルタ２１８を設けなくてもよい。

図５は、画素Ｐixにおける４つのサブ画素１１の構成を模式的に表すものである。赤色（Ｒ）のサブ画素１１Ｒでは、赤色の発光層２１４から射出した赤色の光が、赤色のカラーフィルタ２１８を通過する。同様に、緑色（Ｇ）のサブ画素１１Ｇでは、緑色の発光層２１４から射出した緑色の光が、緑色のカラーフィルタ２１８を通過し、青色（Ｂ）のサブ画素１１Ｂでは、青色の発光層２１４から射出した青色の光が、青色のカラーフィルタ２１８を通過し、白色（Ｗ）のサブ画素１１Ｗでは、白色の発光層２１４から射出した白色の光が、白色のカラーフィルタ２１８を通過するようになっている。

図６は、画素Ｐixにおける、アノード２１２の配置を表すものである。画素Ｐixには、４つの回路領域１５Ｒ，１５Ｇ，１５Ｂ，１５Ｗと、４つのアノード２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗが設けられている。

回路領域１５Ｒは、サブ画素１１Ｒにおける発光素子１９以外の素子（書込トランジスタＷＳＴｒ、駆動トランジスタＤＲＴｒ、および容量素子Ｃｓ）が配置される領域である。同様に、回路領域１５Ｇは、サブ画素１１Ｇにおける発光素子１９以外の素子が配置される領域であり、回路領域１５Ｂは、サブ画素１１Ｂにおける発光素子１９以外の素子が配置される領域であり、回路領域１５Ｗは、サブ画素１１Ｗにおける発光素子１９以外の素子が配置される領域である。この例では、回路領域１５Ｒ，１５Ｇ，１５Ｂ，１５Ｗのレイアウトは、走査線ＷＳＡＬ，ＷＳＢＬおよび電源線ＰＬとの接続部分以外はほぼ同じものである。なお、これに限定されるものではなく、これに代えて、例えば、回路領域１５Ｒ，１５Ｇのレイアウトは、回路領域１５Ｂ，１５Ｗのレイアウトを上下反転したものであってもよいし、それぞれが全く異なる別のレイアウトであってもよい。このように、同じレイアウトを回転または反転して流用することにより、レイアウト作業の効率を高めることができる。

アノード２１２Ｒはサブ画素１１Ｒのアノードであり、アノード２１２Ｇはサブ画素１１Ｇのアノードであり、アノード２１２Ｂはサブ画素１１Ｂのアノードであり、アノード２１２Ｗはサブ画素１１Ｗのアノードである。これらのアノード２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗは、回路領域１５Ｒ，１５Ｇ，１５Ｂ，１５Ｗに形成された駆動トランジスタＤＲＴｒのソースと、それぞれコンタクト２０５を介して接続されている。この例では、コンタクト２０５は、この例では正方形の形状を有するものであり、アノード２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗの左上に配置されている。

図７は、各アノード２１２における開口部ＷＩＮの配置を模式的に表すものである。各アノード２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗは、図６に示したようにそれぞれ離間して形成されるが、この図７では説明の便宜上、これらが隣接するように描いている。この例では、アノード２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗの領域に、それぞれ３つの開口部ＷＩＮが配置されている。開口部ＷＩＮは、この例では円形状を有するものである。この例では、３つの開口部ＷＩＮは、アノード２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗのそれぞれにおいて、右上、左下、および右下に配置されている。すなわち、３つの開口部ＷＩＮは、コンタクト２０５が形成された位置と異なる位置にそれぞれ形成されている。

図８は、開口部ＷＩＮの要部断面構造を表すものである。絶縁層２１３は、高さＨの厚さで形成されており、その絶縁層２１３の開口部分では、アノード電極２１２側における直径Ｒ１は、表示面側の直径Ｒ２よりも小さくなっている。すなわち、絶縁層２１３には、開口部ＷＩＮを囲うように、傾斜部分ＰＳが設けられている。これにより、後述するように、開口部ＷＩＮにおける発光層２１４から射出し、傾斜部分ＰＳに向かう光は、絶縁層２１３と絶縁層２１６の屈折率の違いにより、その傾斜部分ＰＳで反射し、表示面の正面方向に進む。その結果、表示部１０では、光の外部への取り出し効率を高めることができるようになっている。

なお、図７に示したように、開口部ＷＩＮは所定の間隔を隔てて設けられているが、これは、図８に示したように、傾斜部分ＰＳがあるためである。すなわち、開口部ＷＩＮおよび傾斜部分ＰＳを含む直径Ｒ２の円は、互いに重ならないように、デザインルールで定められた所定の間隔だけ隔てて配置されている。

図１等において、映像信号処理部２１は、外部から供給される映像信号Ｓdispに対して、ＲＧＢ信号からＲＧＢＷ信号への変換やガンマ変換などの所定の処理を行い、映像信号Ｓdisp2を生成するものである。

タイミング生成部２２は、外部から供給される同期信号Ｓsyncに基づいて、走査線駆動部２３、電源線駆動部２６、およびデータ線駆動部２７に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する回路である。

走査線駆動部２３は、タイミング生成部２２から供給された制御信号に従って、複数の走査線ＷＳＡＬに対して走査信号ＷＳＡを順次印加するとともに、複数の走査線ＷＳＢＬに対して走査信号ＷＳＢを順次印加することにより、サブ画素１１を順次選択するものである。

電源線駆動部２６は、タイミング生成部２２から供給された制御信号に従って、複数の電源線ＰＬに対して電源信号ＤＳを順次印加することにより、サブ画素１１の発光動作および消光動作の制御を行うものである。電源信号ＤＳは、電圧Ｖccpと電圧Ｖiniとの間で遷移するものである。後述するように、電圧Ｖiniは、サブ画素１１を初期化するための電圧であり、電圧Ｖccpは、駆動トランジスタＤＲＴｒに電流を流して発光素子１９を発光させるための電圧である。

データ線駆動部２７は、映像信号処理部２１から供給された映像信号Ｓdisp2およびタイミング生成部２２から供給された制御信号に従って、各サブ画素１１の発光輝度を指示する画素電圧Ｖsig、および後述するＶth補正を行うための電圧Ｖofsを含む信号Ｓigを生成し、各データ線ＤＴＬに印加するものである。

この構成により、駆動部２０は、後述するように、サブ画素１１に対して駆動トランジスタＤＲＴｒの素子ばらつきが画質に与える影響を抑えるための補正（Ｖth補正およびμ（移動度）補正）を行い、サブ画素１１に対して画素電圧Ｖsigの書込みを行う。そして、その後に、サブ画素１１の発光素子１９が、書き込まれた画素電圧Ｖsigに応じた輝度で発光するようになっている。

ここで、アノード２１２は、本開示における「第１の電極」の一具体例に対応する。カソード２１５は、本開示における「第２の電極」の一具体例に対応する。絶縁層２１３は、本開示における「第１の絶縁層」の一具体例に対応する。絶縁層２１６は、本開示における「第２の絶縁層」の一具体例に対応する。データ線ＤＴＬは、本開示における「信号線」の一具体例に対応する。回路領域１５は、本開示における「画素回路領域」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態の表示装置１の動作および作用について説明する。

（全体動作概要）
まず、図１を参照して、表示装置１の全体動作概要を説明する。映像信号処理部２１は、外部から供給される映像信号Ｓdispに対して所定の処理を行い、映像信号Ｓdisp2を生成する。タイミング生成部２２は、外部から供給される同期信号Ｓsyncに基づいて、走査線駆動部２３、電源線駆動部２６およびデータ線駆動部２７に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する。走査線駆動部２３は、タイミング生成部２２から供給された制御信号に従って、複数の走査線ＷＳＡＬに対して走査信号ＷＳＡを順次印加するとともに、複数の走査線ＷＳＢＬに対して走査信号ＷＳＢを順次印加することにより、サブ画素１１を順次選択する。電源線駆動部２６は、タイミング生成部２２から供給された制御信号に従って、複数の電源線ＰＬに対して電源信号ＤＳを順次印加することにより、サブ画素１１の発光動作および消光動作の制御を行う。データ線駆動部２７は、映像信号処理部２１から供給された映像信号Ｓdisp2およびタイミング生成部２２から供給された制御信号に従って、各サブ画素１１の輝度に対応する画素電圧Ｖsig、およびＶth補正を行うための電圧Ｖofsを含む信号Ｓigを生成し、各データ線ＤＴＬに印加する。表示部１０は、駆動部２０から供給された走査信号ＷＳＡ，ＷＳＢ、電源信号ＤＳ、および信号Ｓigに基づいて表示を行う。

（詳細動作）
次に、１つの画素Ｐixに属する２つのサブ画素１１Ｒ，１１Ｗを例に、表示装置１の詳細動作を説明する。

図９は、サブ画素１１Ｒ，１１Ｗの動作のタイミング図を表すものであり、（Ａ）は走査信号ＷＳＡの波形を示し、（Ｂ）は走査信号ＷＳＢの波形を示し、（Ｃ）は電源信号ＤＳの波形を示し、（Ｄ）は信号Ｓigの波形を示し、（Ｅ）はサブ画素１１Ｒにおける駆動トランジスタＤＲＴｒのゲート電圧Ｖｇの波形を示し、（Ｆ）はサブ画素１１Ｒにおける駆動トランジスタＤＲＴｒのソース電圧Ｖｓの波形を示し、（Ｇ）はサブ画素１１Ｗにおける駆動トランジスタＤＲＴｒのゲート電圧Ｖｇの波形を示し、（Ｈ）はサブ画素１１Ｗにおける駆動トランジスタＤＲＴｒのソース電圧Ｖｓの波形を示す。図９（Ｃ）〜（Ｆ）では、同じ電圧軸を用いて各波形を示し、同様に、図９（Ｇ），（Ｈ）では、同じ電圧軸を用いて各波形を示している。なお、説明の便宜上、図９（Ｇ），（Ｈ）と同じ電圧軸に、電源信号ＤＳ（図９（Ｃ））および信号Ｓig（図９（Ｄ））の波形と同じものを示している。

駆動部２０は、１水平期間（１Ｈ）内において、サブ画素１１Ｒ，１１Ｗの初期化を行い（初期化期間Ｐ１）、駆動トランジスタＤＲＴｒの素子ばらつきが画質に与える影響を抑えるためのＶth補正を行う（Ｖth補正期間Ｐ２）。その後、サブ画素１１Ｒに対して画素電圧ＶsigRの書込みを行うとともに、Ｖth補正とは異なるμ（移動度）補正を行い（書込・μ補正期間Ｐ３）、サブ画素１１Ｒの発光素子１９が、書き込まれた画素電圧ＶsigRに応じた輝度で発光する（発光期間Ｐ４）。その後、同様に、サブ画素１１Ｗに対して画素電圧ＶsigWの書込みを行うとともに、μ（移動度）補正を行い（書込・μ補正期間Ｐ５）、サブ画素１１Ｗの発光素子１９が、書き込まれた画素電圧ＶsigWに応じた輝度で発光する（発光期間Ｐ６）。以下に、その詳細を説明する。

まず、電源線駆動部２６は、初期化期間Ｐ１に先立つタイミングｔ１において、電源信号ＤＳを電圧Ｖccpから電圧Ｖiniに変化させる（図９（Ｃ））。これにより、サブ画素１１Ｒ，１１Ｗの駆動トランジスタＤＲＴｒがそれぞれオン状態になり、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが、電圧Ｖiniにそれぞれ設定される（図９（Ｆ），（Ｈ））。

次に、駆動部２０は、タイミングｔ２〜ｔ３の期間（初期化期間Ｐ１）において、サブ画素１１Ｒ，１１Ｗを初期化する。具体的には、タイミングｔ２において、データ線駆動部２７が、信号Ｓigを電圧Ｖofsに設定し（図９（Ｄ））、走査線駆動部２３が、走査信号ＷＳＡ，ＷＳＢの電圧を低レベルから高レベルにそれぞれ変化させる（図９（Ａ），（Ｂ））。これにより、サブ画素１１Ｒ，１１Ｗの書込トランジスタＷＳＴｒがそれぞれオン状態になり、サブ画素１１Ｒ，１１Ｗの駆動トランジスタＤＲＴｒのゲート電圧Ｖｇがそれぞれ電圧Ｖofsに設定される（図９（Ｅ），（Ｇ））。このようにして、サブ画素１１Ｒ，１１Ｗの駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgs（＝Ｖofs−Ｖini）は、駆動トランジスタＤＲＴｒの閾値電圧Ｖthよりも大きい電圧にそれぞれ設定され、サブ画素１１Ｒ，１１Ｗがそれぞれ初期化される。

次に、駆動部２０は、タイミングｔ３〜ｔ４の期間（Ｖth補正期間Ｐ２）において、Ｖth補正を行う。具体的には、電源線駆動部２６が、タイミングｔ３において、電源信号ＤＳを電圧Ｖiniから電圧Ｖccpに変化させる（図９（Ｃ））。これにより、サブ画素１１Ｒ，１１Ｗの駆動トランジスタＤＲＴｒは飽和領域で動作するようになり、ドレインからソースに電流Ｉdsがそれぞれ流れ、ソース電圧Ｖｓがそれぞれ上昇する（図９（Ｆ），（Ｈ））。その際、この例では、ソース電圧Ｖｓは発光素子１９のカソードの電圧Ｖcathよりも低いため、発光素子１９は逆バイアス状態を維持し、発光素子１９には電流は流れない。このようにソース電圧Ｖｓが上昇することにより、ゲート・ソース間電圧Ｖgsが低下するため、電流Ｉdsは低下する。この負帰還動作により、電流Ｉdsは“０”（ゼロ）に向かって収束していく。言い換えれば、サブ画素１１Ｒ，１１Ｗの駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは、駆動トランジスタＤＲＴｒの閾値電圧Ｖthと等しくなる（Ｖgs＝Ｖth）ようにそれぞれ収束していく。

次に、走査線駆動部２３は、タイミングｔ４において、走査信号ＷＳＡ，ＷＳＢの電圧を高レベルから低レベルにそれぞれ変化させる（図９（Ａ），（Ｂ））。これにより、サブ画素１１Ｒ，１１Ｗの書込トランジスタＷＳＴｒはそれぞれオフ状態になる。これと同時に、データ線駆動部２７は、信号Ｓigを画素電圧ＶsigRに設定する（図９（Ｄ））。

次に、駆動部２０は、タイミングｔ５〜ｔ６の期間（書込・μ補正期間Ｐ３）において、サブ画素１１Ｒに対して画素電圧ＶsigRの書込みを行うとともにμ補正を行う。具体的には、走査線駆動部２３が、タイミングｔ５において、走査信号ＷＳＡの電圧を低レベルから高レベルに変化させる（図９（Ａ））。これにより、サブ画素１１Ｒの書込トランジスタＷＳＴｒはオン状態になり、サブ画素１１Ｒの駆動トランジスタＤＲＴｒのゲート電圧Ｖｇが、電圧Ｖofsから画素電圧Ｖsigに上昇する（図９（Ｅ））。このとき、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsが閾値電圧Ｖthより大きくなり（Ｖgs＞Ｖth）、ドレインからソースへ電流Ｉdsが流れるため、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが上昇する（図９（Ｆ））。このような負帰還動作により、駆動トランジスタＤＲＴｒの素子ばらつきの影響が抑えられ（μ補正）、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは、画素電圧Ｖsigに応じた電圧Ｖemiに設定される。なお、このようなμ補正の方法については、例えば、特開２００６−２１５２１３に記載がある。

次に、駆動部２０は、タイミングｔ６以降の期間（発光期間Ｐ４）において、サブ画素１１Ｒを発光させる。具体的には、タイミングｔ６において、走査線駆動部２３は、走査信号ＷＳＡの電圧を高レベルから低レベルに変化させる（図９（Ａ））。これにより、サブ画素１１Ｒの書込トランジスタＷＳＴｒがオフ状態になり、サブ画素１１Ｒの駆動トランジスタＤＲＴｒのゲートがフローティングとなるため、これ以後、容量素子Ｃｓの端子間電圧、すなわち、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは維持される。そして、駆動トランジスタＤＲＴｒに電流Ｉdsが流れるにつれ、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが上昇し（図９（Ｆ））、これにともなって駆動トランジスタＤＲＴｒのゲート電圧Ｖｇも上昇する（図９（Ｅ））。そして、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが、発光素子１９の閾値電圧Ｖelと電圧Ｖcathの和（Ｖel＋Ｖcath）よりも大きくなると、発光素子１９のアノード・カソード間に電流が流れ、発光素子１９が発光する。すなわち、発光素子１９の素子ばらつきに応じた分だけソース電圧Ｖｓが上昇し、発光素子１９が発光する。

次に、データ線駆動部２７は、タイミングｔ７において、信号Ｓigを画素電圧ＶsigWに設定する（図９（Ｄ））。

次に、駆動部２０は、タイミングｔ８〜ｔ９の期間（書込・μ補正期間Ｐ５）において、サブ画素１１Ｗに対して画素電圧ＶsigWの書込みを行うとともにμ補正を行う。具体的には、走査線駆動部２３が、タイミングｔ８において、走査信号ＷＳＢの電圧を低レベルから高レベルに変化させる（図９（Ｂ））。これにより、書込・μ補正期間Ｐ３の場合と同様に、サブ画素１１Ｗに画素電圧ＶsigWが書込まれるとともに、μ補正が行われる。

次に、駆動部２０は、タイミングｔ９以降の期間（発光期間Ｐ６）において、サブ画素１１Ｗを発光させる。具体的には、タイミングｔ９において、走査線駆動部２３は、走査信号ＷＳＢの電圧を高レベルから低レベルに変化させる（図９（Ｂ））。これにより、発光期間Ｐ４の場合と同様に、サブ画素１１Ｗの発光素子１９が発光する。

その後、表示装置１では、所定の期間（１フレーム期間）が経過したのち、発光期間Ｐ４，Ｐ６から書込期間Ｐ１に移行する。駆動部２０は、この一連の動作を繰り返すように表示部１０を駆動する。

（傾斜部分ＰＳについて）
表示装置１では、サブ画素１１に、複数の開口部ＷＩＮを設けるとともに、そのそれぞれを囲うように絶縁層２１３の傾斜部分ＰＳを設けている。以下に、この傾斜部分ＰＳの作用について詳細に説明する。

図１０は、開口部ＷＩＮ付近における、光線のシミュレーション結果の一例を表すものである。図１０は、発光層２３０（下側）から射出した光が、表示面側（上側）に向かって進む様子を示している。図１０に示したように、開口部ＷＩＮにおける発光層２３０からは、様々な方向に光が射出される。具体的には、発光層２３０から射出される光は、例えば、発光層２３０の法線方向（図１０の上方向）に進み、あるいは、発光層２３０の法線方向からずれた方向に進む。発光層２３０の法線方向からずれた方向に進む光のうちの一部は、絶縁層２１３の傾斜部分ＰＳに入射し、そして反射する。すなわち、この傾斜部分ＰＳでは、図８に示したように、互いに異なる屈折率を有する絶縁層２１３と絶縁層２１６とが、発光層２１４およびカソード２１５を挟んで隣り合っているため、この屈折率の違いにより、光が反射する。そして、この反射した光は、表示面側へ進み、表示部１０の外部に取り出される。

このように、表示部１０では、開口部ＷＩＮを囲うように傾斜部分ＰＳを設けたので、光の外部への取り出し効率を高めることができる。すなわち、例えば、傾斜部分ＰＳを設けない場合には、発光層２３０の法線方向からずれた方向に射出された光は、表示部内で弱められ、またはブラックマトリクス２１９により遮断されるおそれがある。この場合には、発光層２３０から射出した光のうち、表示部の外部へ取り出される光の割合が低下し、光の取り出し効率が低下してしまう。一方、表示部１０では、傾斜部分ＰＳを設け、この傾斜部分ＰＳにおいて光が反射するようにしたので、光の取り出し効率を高めることができる。

この傾斜部分ＰＳにおいて光を効率よく反射させるには、以下のように各パラメータを設定するのが望ましい。すなわち、絶縁層２１６の屈折率をｎ１とし、絶縁層２１３の屈折率をｎ２としたとき、これらの屈折率ｎ１，ｎ２は、以下の式を満たすことが望ましい。
１．１≦ｎ１≦１．８ ・・・（１）
ｎ１−ｎ２≧０．２０ ・・・（２）
また、高さＨ、直径Ｒ１，Ｒ２（図８）は、以下の式を満たすことが望ましい。
０．５≦Ｒ１／Ｒ２≦０．８ ・・・（３）
０．５≦Ｈ／Ｒ１≦２．０ ・・・（４）
これらの屈折率ｎ１，ｎ２、高さＨ、直径Ｒ１，Ｒ２の各パラメータは、式（１）〜（４）を満たす範囲で、その他の輝度視野角などの仕様を満たすように決定されるのが望ましい。

また、表示部１０では、このような開口部ＷＩＮを複数設け、各開口部ＷＩＮを囲うように傾斜部分ＰＳをそれぞれ設けたので、複数の開口部ＷＩＮの傾斜部分ＰＳを有効に使うことができ、光の外部への取り出し効率を高めることができる。

また、表示部１０では、このような開口部ＷＩＮを複数設けるようにしたので、消費電力を低減することができる。すなわち、表示部１０では、開口部ＷＩＮを複数設けることにより、大きい開口部を１つ設ける場合に比べて、開口率が低下するおそれがあるが、そのような場合でも、上述したように光の外部への取り出し効率を高めることにより、サブ画素１１の輝度を同等にすることができる。具体的には、例えば、開口部ＷＩＮを複数設けることにより、開口率が半分になった場合でも、光の取り出し効率を２倍にすることにより、発光層２１４における電流密度を変えずに、サブ画素１１の輝度を同等にすることができる。このように、発光層２１４における電流密度を維持したまま開口率を下げることにより、消費電力を低減することができる。また、例えば、開口率が半分になった場合でも、光の取り出し効率を２倍より大きくした場合には、発光層２１４における電流密度を下げても、サブ画素１１の輝度を同等にすることができる。この場合には、消費電力のさらなる低減が可能になる。そしてさらに、発光特性の経時劣化（いわゆる焼き付き）を抑えることができる。すなわち、発光層２１４を構成する有機ＥＬ層は、一般に、電流密度が高いほど経時劣化が生じやすいため、このように電流密度を下げることにより、経時劣化が生じにくくなり、画質を高めることができる。

また、表示部１０では、開口部ＷＩＮを複数設けるようにしたので、表示部１０をより容易に製造することができる。すなわち、開口部ＷＩＮを複数設けると、各開口部ＷＩＮの直径Ｒ１を小さくすることができるため、式（４）に示したように、絶縁層２１３の高さＨ（厚さ）を低くすることができる。この絶縁層２１３は、例えば、アクリル、ポリイミド、ノボラックなどのフォトレジスト材料を用いて、フォトリソグラフィにより形成されるため、薄いほど短時間で形成できる。このように、表示部１０では、開口部ＷＩＮを複数設けるようにしたので、絶縁層２１３をより短い時間で形成することができるため、容易に製造することができる。

［効果］
以上のように本実施の形態では、複数の開口部を設けるとともに、それぞれを囲うように傾斜部分ＰＳを設けたので、光の外部への取り出し効率を高めることができ、消費電力を低減することができる。

本実施の形態では、複数の開口部を設けるようにしたので、絶縁層を薄くすることができるため、表示部をより容易に製造することができる。

［変形例１−１］
上記実施の形態では、開口部ＷＩＮの形状を円形としたが、これに限定されるものではなく、これに代えて、例えば、楕円にしてもよい。これにより、開口部ＷＩＮの配置の自由度を高めることができる。開口部ＷＩＮを楕円形にすると効果的な例としては、例えば、円形の開口部ＷＩＮを配置した場合にはスペースが余ってしまうが、それらの開口部ＷＩＮを一方向に伸ばして楕円形にすることにより無駄なスペースをなくすことができる場合などが挙げられる。この場合には、開口部ＷＩＮのそれぞれの面積を大きくすることができるため、開口率を高めることができるとともに、製造工程において、開口部ＷＩＮにおける発光層２１４やカソード２１５の形成をより均一に行うことができる。また、開口部ＷＩＮを楕円形にすることにより、特定の方向に視野角を広げることができる。すなわち、図１１に示すように、短軸方向（図１１（Ａ））に比べて長軸方向（図１１（Ｂ））では、光が法線方向からよりずれた方向に広がるため、開口部ＷＩＮの向きに応じた方向（長軸方向）に視野角を広げることができる。また、縦長の楕円形の開口部ＷＩＮと、横長の楕円形の開口部ＷＩＮの両方を設けてもよい。この場合には、縦方向と横方向の視野角をともに広げることができる。

［変形例１−２］
上記実施の形態では、各アノード２１２の領域に開口部ＷＩＮを３つ設けたが、これに限定されるものではなく、図１２Ａ〜１２Ｃに示すように、開口率や、絶縁層２１３の厚さ（高さＨ）などを考慮して、任意の個数設けてもよい。具体的には、例えば、開口部ＷＩＮを１つのみ設けてもよいし（図１２Ａ）、８個（図１２Ｂ）や１２個（図１２Ｃ）設けてもよい。また、図１３Ａ〜１３Ｆに示すように、コンタクト２０５の大きさが上記実施の形態におけるコンタクト２０５の大きさと異なる場合でも、このコンタクト２０５との距離についてのデザインルールを満たすように、任意の数の開口部ＷＩＮを配置することができる。

［変形例１−３］
上記実施の形態では、開口部ＷＩＮの形状を円形としたが、これに限定されるものではなく、これに代えて、例えば、図１４Ａ〜図１４Ｂに示すように、正方形や長方形などの四角形にしてもよい。なお、例えば、この四角形の４つの角を丸くしてもよい。この場合には、式（３），（４）において、直径の代わりに、対向する辺の間の間隔（図１４Ａのｘ，ｙ）を用いるのが望ましい。具体的には、アノード電極２１２側の間隔ｘ１と、表示面側の間隔ｘ２が、以下の式（５），（６）を満たすとともに、アノード電極２１２側の間隔ｙ１と、表示面側の間隔ｙ２が、以下の式（７），（８）を満たすのが望ましい。
０．５≦ｘ１／ｘ２≦０．８ ・・・（５）
０．５≦Ｈ／ｘ１≦２．０ ・・・（６）
０．５≦ｙ１／ｙ２≦０．８ ・・・（７）
０．５≦Ｈ／ｙ１≦２．０ ・・・（８）

［変形例１−４］
上記実施の形態では、コンタクト２０５の形状を正方形としたが、これに限定されるものではなく、図１５に示すように、コンタクト２０５を円形状にするとともに、開口部ＷＩＮの大きさとほぼ同等の大きさにしてもよい。この場合には、コンタクト２０５および開口部ＷＩＮを、限られた面積により効率よく配置することができる。また、図１６に示すように、コンタクト２０５および開口部ＷＩＮの配置を、いわゆる最密充填配置にしてもよい。この最密充填配置では、例えば３つの開口部ＷＩＮが互いに隣り合うように配置される。これにより、コンタクト２０５および開口部ＷＩＮを、さらに効率よく配置することができる。この場合には、アノード２１２の輪郭を構成する各辺は、コンタクト２０５および開口部ＷＩＮの間の隙間に設けられる。これにより、この例では、アノード２１２の上辺および下辺は横方向に延びるが、左側の２つの辺および右側の２つの辺は、それぞれアルファベットの“Ｖ”の形状になり、各辺は横方向から６０度ずれた方向に延びる。

［変形例１−５］
上記実施の形態では、図４に示したように、カソード２１５の上に絶縁層２１６を形成したが、これに限定されるものではない。この絶縁層２１６は、発光層２１４に水分が侵入し、発光効率などの特性が変化するのを防止する機能を有しているが、この水分の侵入に起因する諸問題が他の技術により解決できる場合には、図１７に示すように、絶縁層２１６を省いてもよい。この例では、カソード２１５は、封止用の樹脂である絶縁層２１７Ｄを介して、カラーフィルタ２１８やブラックマトリクス２１９が表面に形成された基板２２０と貼り合わせられている。絶縁層２１３，２１７Ｄの屈折率は、上記実施の形態における絶縁層２１３，２１６と同様に、開口部ＷＩＮを囲う絶縁層２１３の傾斜部分ＰＳにおいて、絶縁層２１７Ｄ側から入射した光が反射されるように設定される。具体的には、絶縁層２１７Ｄの屈折率をｎ１とし、絶縁層２１３の屈折率をｎ２としたときに、式（１），（２）を満たすことが望ましい。

［変形例１−６］
上記実施の形態では、図４，５に示したように、赤色、青色、緑色、白色の光を発する発光層２１４を設けたが、これに限定されるものではなく、図１８，１９に示すように、白色の光を発する発光層３２０を設けてもよい。発光層３２０は、黄色発光層３１４および青色発光層３１５から構成されるものである。この例では、黄色発光層３１４はアノード２１２側に配置され、青色発光層３１５はカソード２１５側に配置されている。黄色発光層３１４は、黄色の光を発する有機ＥＬ層であり、青色発光層３１５は、青色の光を発する有機ＥＬ層である。黄色発光層２１４から射出した黄色の光と、青色発光層２１５から射出した青色の光は、混ざり合って白色光となる。そして、図１９に示したように、サブ画素１１Ｒ，１１Ｇ，１１Ｂでは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のカラーフィルタ２１８により、この白色光から赤色成分、緑色成分、青色成分がそれぞれ分離され出力される。また、サブ画素１１Ｗでは、白色（Ｗ）のカラーフィルタ２１８により白色光の色域が調整される。なお、この例では、発光層３２０において、黄色発光層３１４をアノード２１２側に配置するとともに、青色発光層３１５をカソード２１５側に配置したが、これに限定されるものではなく、これに代えて、例えば、黄色発光層３１４をカソード２１５側に配置するとともに、青色発光層３１５をアノード２１２側に配置してもよい。

＜２．第２の実施の形態＞
次に、第２の実施の形態に係る表示装置２について説明する。本実施の形態は、アノード電極の形状および配置が上記第１の実施の形態の場合と異なるものである。その他の構成は、上記第１の実施の形態（図１）と同様である。なお、上記第１の実施の形態に係る表示装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

表示装置２は、図１に示したように、表示部３０を備えている。表示部３０の画素Ｐixは、以下に示すように、赤色、緑色、青色、白色の４つのサブ画素１２により構成されるものである。

図２０は、表示部３０におけるサブ画素１２の配置の一例を表すものである。各画素Ｐixは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、白色（Ｗ）の４つのサブ画素１２Ｒ，１２Ｇ，１２Ｂ，１２Ｗを有している。各サブ画素１２は、六角形の形状を有するものである。この例では、画素Ｐixにおいて、サブ画素１２Ｒとサブ画素１２Ｗを、垂直方向（縦方向）に並んで配置し、サブ画素１２Ｇとサブ画素１２Ｂを、垂直方向に並んで配置している。また、垂直方向おいて、サブ画素１２Ｒ，１２Ｗを、サブ画素１２Ｇ，１２Ｂと、サブ画素１２の半分だけずらして配置している。具体的には、画素Ｐixにおいて、サブ画素１２Ｇを、サブ画素１２Ｒの右上に配置し、サブ画素１２Ｂをサブ画素１２Ｗの右上に配置している。言い換えれば、表示部３０では、３つのサブ画素１２が互いに隣り合うように配置されている。

図２１は、画素Ｐixにおける、アノードの配置を表すものである。画素Ｐixには、４つのアノード３１２Ｒ，３１２Ｇ，３１２Ｂ，３１２Ｗが設けられている。アノード３１２Ｒはサブ画素１２Ｒのアノードであり、アノード３１２Ｇはサブ画素１２Ｇのアノードであり、アノード３１２Ｂはサブ画素１２Ｂのアノードであり、アノード３１２Ｗはサブ画素１２Ｗのアノードである。これらのアノード３１２Ｒ，３１２Ｇ，３１２Ｂ，３１２Ｗは、図２０に示したサブ画素１２Ｒ，１２Ｇ，１２Ｂ，１２Ｃと同様に、六角形の形状を有しており、アノード３１２Ｇ，３１２Ｂは、垂直方向（縦方向）においてアノード３１２Ｒ，３１２Ｗとずれて配置されている。言い換えれば、例えば３つのアノード３１２が互いに隣り合うように配置されている。なお、例えば、この六角形の６つの角を丸くしてもよい。一方、回路領域１５Ｇ，１５Ｂは、垂直方向において、回路領域１５Ｒ，１５Ｗと同じ位置に配置されている。アノード３１２Ｒ，３１２Ｇ，３１２Ｂ，３１２Ｗは、回路領域１５Ｒ，１５Ｇ，１５Ｂ，１５Ｗに形成された駆動トランジスタＤＲＴｒのソースと、それぞれコンタクト２０５を介して接続されている。

これらのアノード３１２は、この例では、正六角形ではなく、水平方向（横方向）に延びた六角形の形状を有している。これにより、アノード３１２をより大きくすることができる。すなわち、仮にアノード３１２を正六角形で形成すると、図２２に示したように、水平方向（横方向）において、アノード３１２間の間隔が広くなる。このスペースを有効に利用するためには、図２１に示したように、アノード３１２を、水平方向に延びた六角形にする方が望ましい。その際、正六角形を水平方向にそのまま拡大した形状にするのが好ましい。この場合、六角形の左上辺、左下辺、右上辺、右下辺が、水平方向との間になす角は６０度以下になる。また、例えば、上辺および下辺を伸ばすことにより、左上辺、左下辺、右上辺、右下辺が、水平方向との間になす角は６０度に維持したまま、正六角形を水平方向に広げてもよい。なお、アノード３１２を広くする必要が無い場合には、図２２に示したような構成にしてもよい。

図２３は、各アノード３１２における開口部ＷＩＮの配置を模式的に表すものである。各アノード３１２Ｒ，３１２Ｇ，３１２Ｂ，３１２Ｗは、図２１に示したようにそれぞれ離間して形成されるが、この図２３では説明の便宜上、これらが隣接するように描いている。この例では、アノード３１２Ｒ，３１２Ｇ，３１２Ｂ，３１２Ｗの上に、それぞれ５つの開口部ＷＩＮが配置されている。開口部ＷＩＮは、この例では楕円形状を有するものである。この例では、５つの開口部ＷＩＮは、アノード２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗのそれぞれにおいて、最密充填配置により配置されている。すなわち、例えば３つの開口部ＷＩＮが互いに隣り合うように配置されている。これらの開口部ＷＩＮの周囲には、上記実施の形態の場合と同様に、絶縁層２１３に傾斜部分ＰＳが設けられている。

このように、表示部３０では、アノード３１２を六角形で構成し、楕円形状の開口部ＷＩＮを最密充填配置により配置している。言い換えれば、アノード３１２の形状を、開口部ＷＩＮの配置に対応した形状にしている。これにより、アノード３１２の領域に、複数の開口部ＷＩＮを効率的に配置することができる。その際、アノード３１２を、正六角形を水平方向にそのまま拡大した形状で構成した場合には、開口部ＷＩＮの形状を、円形状をアノード３１２の拡大比率の同じ比率で拡大した楕円形状にすることにより、容易に最密充填配置を得ることができる。

また、表示部３０では、各アノード３１２の形状を水平方向に長い六角形にするとともに、垂直方向において、アノード３１２Ｇ，３１２Ｂと、アノード３１２Ｒ，３１２Ｗとをずらして配置したので、表示部３０において、アノード３１２を効率よく配置することができる。

以上のように本実施の形態では、各アノードを六角形で構成し、楕円形状の開口部を最密充填配置により配置するようにしたので、アノードを効率よく配置できるとともに、そのアノードの領域に複数の開口部を効率的に配置することができる。その他の効果は、上記第１の実施の形態の場合と同様である。

［変形例２−１］
上記実施の形態では、各アノード３１２の領域に開口部ＷＩＮを５つ設けたが、これに限定されるものではなく、図２４Ａ〜２４Ｄに示すように、４つ以下、もしくは６つ以上設けてもよい。例えば、図２４Ｄでは、開口部ＷＩＮを７行分設けている。このように、開口部ＷＩＮを奇数行分設けた場合には、全ての開口部ＷＩＮを最密充填配置により配置することができる。なお、例えば、図２４Ｂ，Ｃのように、開口部ＷＩＮを偶数行分設けた場合でも、上半分の開口部ＷＩＮを最密充填配置により配置するとともに、上半分の開口部ＷＩＮを最密充填配置により配置することができる。

［変形例２−２］
上記実施の形態では、開口部ＷＩＮの形状を楕円形としたが、これに限定されるものではなく、これに代えて、例えば、図２５Ａ〜２５Ｆに示すように、開口部ＷＩＮの形状を円形にしてもよい。また、図２６Ａに示すように、楕円形の開口部ＷＩＮと、円形の開口部ＷＩＮの両方を設けてもよい。また、図２６Ｂに示すように、縦長の楕円形の開口部ＷＩＮと、横長の楕円形の開口部ＷＩＮの両方を設けてもよい。この場合には、左右方向に加え、上下方向の視野角も広げることができる。

＜３．第３の実施の形態＞
次に、第３の実施の形態に係る表示装置３について説明する。本実施の形態は、赤色、青色、緑色の３つのサブ画素により画素Ｐixを構成したものである。なお、上記第１の実施の形態に係る表示装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

表示装置３は、図１に示したように、表示部４０と、駆動部５０を備えている。表示部４０の画素Ｐixは、以下に示すように、赤色、緑色、青色の３つのサブ画素１３により構成されるものである。駆動部５０は、映像信号処理部５１と、走査線駆動部５３と、電源線駆動部５６と、データ線駆動部５７とを有している。

図２７は、表示部４０におけるサブ画素１３の配置の一例を表すものである。各画素Ｐixは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３つのサブ画素１３Ｒ，１３Ｇ，１３Ｂを有している。各サブ画素１３は、画素Ｐixにおいて、垂直方向に延伸するとともに、水平方向にこの順で並設されている。

図２８は、表示部４０の回路構成の一例を表すものである。表示部４０は、行方向に延伸する複数の走査線ＷＳＬを有している。走査線ＷＳＬは、上記第１の実施の形態における走査線ＷＳＡＬ，ＷＳＢＬに対応するものである。走査線ＷＳＬの一端は走査駆動部５３に接続されている。１つの画素Ｐixに属するサブ画素１３Ｒ，１３Ｇ，１３Ｂは、同じ走査線ＷＳＬおよび同じ電源線ＰＬに接続されている。また、１つの画素Ｐixに属するサブ画素１３Ｒ，１３Ｇ，１３Ｂは、互いに異なる信号線ＤＴＬに接続されている。

映像信号処理部５１は、外部から供給される映像信号Ｓdispに対して、ガンマ変換などの所定の処理を行い、映像信号Ｓdisp2を生成するものである。走査線駆動部５３は、タイミング生成部２２から供給された制御信号に従って、複数の走査線ＷＳＬに対して走査信号ＷＳを順次印加することにより、サブ画素１３を順次選択するものである。電源線駆動部５６は、タイミング生成部２２から供給された制御信号に従って、複数の電源線ＰＬに対して電源信号ＤＳを順次印加することにより、サブ画素１３の発光動作および消光動作の制御を行うものである。データ線駆動部５７は、映像信号処理部５１から供給された映像信号Ｓdisp2およびタイミング生成部２２から供給された制御信号に従って、各サブ画素１３の発光輝度を指示する画素電圧Ｖsig、および後述するＶth補正を行うための電圧Ｖofsを含む信号Ｓigを生成し、各データ線ＤＴＬに印加するものである。

図２９は、画素Ｐixにおける、アノードの配置を表すものである。画素Ｐixには、３つのアノード４１２Ｒ，４１２Ｇ，４１２Ｂと、回路領域１７Ｒ，１７Ｇ，１７Ｂが設けられている。アノード４１２Ｒはサブ画素１３Ｒのアノードであり、アノード４１２Ｇはサブ画素１３Ｇのアノードであり、アノード４１２Ｂはサブ画素１３Ｂのアノードである。これらのアノード４１２Ｒ，４１２Ｇ，４１２Ｂは、図２７に示したサブ画素１３Ｒ，１３Ｇ，１３Ｂと同様に、垂直方向に延伸するとともに、水平方向にこの順で並設されている。回路領域１７Ｒは、サブ画素１３Ｒにおける発光素子１９以外の素子が配置される領域であり、回路領域１７Ｇは、サブ画素１３Ｇにおける発光素子１９以外の素子が配置される領域であり、回路領域１７Ｂは、サブ画素１３Ｂにおける発光素子１９以外の素子が配置される領域である。これらの回路領域１７Ｒ，１７Ｇ，１７Ｂは、アノード４１２Ｒ，４１２Ｇ，４１２Ｂと同様に、垂直方向に延伸するとともに、水平方向にこの順で並設されている。アノード４１２Ｒ，４１２Ｇ，４１２Ｂは、回路領域１７Ｒ，１７Ｇ，１７Ｂに形成された駆動トランジスタＤＲＴｒのソースと、それぞれコンタクト２０５を介して接続されている。

図３０は、各アノード４１２における開口部ＷＩＮの配置を模式的に表すものである。各アノード４１２Ｒ，４１２Ｇ，４１２Ｂ，４１２Ｗは、図２９に示したようにそれぞれ離間して形成されるが、この図３０では説明の便宜上、これらが隣接するように描いている。この例では、アノード４１２Ｒ，４１２Ｇ，４１２Ｂの領域において、それぞれ２つの開口部ＷＩＮが垂直方向に並設されている。開口部ＷＩＮは、この例では、長方形の角が丸まった形状を有するものである。これらの開口部ＷＩＮの周囲には、上記実施の形態の場合と同様に、絶縁層２１３に傾斜部分ＰＳが設けられている。

図３１は、表示装置３における表示動作のタイミング図を表すものであり、（Ａ）は走査信号ＷＳの波形を示し、（Ｂ）は電源信号ＤＳの波形を示し、（Ｃ）は信号Ｓigの波形を示し、（Ｄ）は駆動トランジスタＤＲＴｒのゲート電圧Ｖｇの波形を示し、（Ｅ）は駆動トランジスタＤＲＴｒのソース電圧Ｖｓの波形を示す。

まず、駆動部５０は、上記第１の実施の形態の場合と同様に、タイミングｔ１２〜ｔ１３の期間（初期化期間Ｐ１）において、サブ画素１３を初期化し、タイミングｔ１３〜ｔ１４の期間（Ｖth補正期間Ｐ２）において、Ｖth補正を行う。

次に、走査線駆動部５３は、タイミングｔ１４において、走査信号ＷＳの電圧を高レベルから低レベルに変化させる（図３１（Ａ））。これにより、書込トランジスタＷＳＴｒはオフ状態になる。そして、データ線駆動部５７は、タイミングｔ１５において、信号Ｓigを画素電圧Ｖsigに設定する（図３１（Ｃ））。

次に、駆動部５０は、タイミングｔ１６〜ｔ１７の期間（書込・μ補正期間Ｐ１３）において、サブ画素１３に対して画素電圧Ｖsigの書込みを行うとともにμ補正を行う。具体的には、走査線駆動部５３が、タイミングｔ１６において、走査信号ＷＳの電圧を低レベルから高レベルに変化させる（図３１（Ａ））。これにより、上記第１の実施の形態の場合と同様に、サブ画素１３に画素電圧Ｖsigが書込まれるとともに、μ補正が行われる。

次に、駆動部５０は、タイミングｔ１７以降の期間（発光期間Ｐ１４）において、サブ画素１３を発光させる。具体的には、タイミングｔ１７において、走査線駆動部５３は、走査信号ＷＳの電圧を高レベルから低レベルに変化させる（図３１（Ａ））。これにより、上記第１の実施の形態の場合と同様に、サブ画素１３の発光素子１９が発光する。

以上のように、３つのサブ画素を用いて画素を構成した場合でも、上記第１の実施の形態の場合と同様の効果を得ることができる。

［変形例３−１］
上記実施の形態では、各アノード４１２の領域に開口部ＷＩＮを２つ設けたが、これに限定されるものではなく、図３２Ａ〜３２Ｃに示すように、開口部ＷＩＮを１つまたは３つ以上設けてもよい。

［変形例３−２］
上記実施の形態では、開口部ＷＩＮは全て同一の形状を有するものとしたが、これに限定されるものではなく、これに代えて、２以上の形状を有していてもよい。具体的には、例えば、図３３に示したように、各アノード４１２に、横長の開口部ＷＩＮと縦長の開口部ＷＩＮの両方を設けてもよい。また、例えば、図３４に示したように、ある画素Ｐixでは、横長の開口部ＷＩＮを複数配置し、その画素Ｐixの水平方向または垂直方向に隣り合う画素Ｐixでは、縦長の開口部ＷＩＮを複数配置するようにしてもよい。

［変形例３−３］
上記実施の形態では、コンタクト２０５と開口部ＷＩＮを互いに異なる形状にしたが、これに限定されるものではなく、これに代えて、例えば図３５に示したように、コンタクト２０５と開口部ＷＩＮを互いにほぼ同じ形状および大きさにしてもよい。この例では、コンタクト２０５および開口部ＷＩＮを円形状にしている。この場合には、コンタクト２０５および開口部ＷＩＮを、限られた面積により効率よく配置することができる。また、図３６Ａ〜３６Ｃに示すように、コンタクト２０５および開口部ＷＩＮの配置を、いわゆる最密充填配置にしてもよい。この場合には、アノード４１２の輪郭を構成する各辺は、コンタクト２０５および開口部ＷＩＮの間の隙間に設けられる。これにより、この例では、アノード４１２の上辺および下辺は横方向に延びるが、左側の複数の辺および右側の複数の辺は、それぞれ、コンタクト２０５および開口部ＷＩＮの配置に応じた方向に伸びる。

＜４．適用例＞
次に、上記実施の形態および変形例で説明した表示装置の適用例について説明する。

図３７は、上記実施の形態等の表示装置が適用されるテレビジョン装置の外観を表すものである。このテレビジョン装置は、例えば、フロントパネル５１１およびフィルターガラス５１２を含む映像表示画面部５１０を有しており、この映像表示画面部５１０は、上記実施の形態等に係る表示装置により構成されている。

上記実施の形態等の表示装置は、このようなテレビジョン装置の他、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、携帯型ゲーム機、あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記実施の形態等の表示装置は、映像を表示するあらゆる分野の電子機器に適用することが可能である。

以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、各サブ画素に１つの開口部ＷＩＮを設ける場合には、開口部ＷＩＮを図３８，３９のように配置することができる。図３８は、画素Ｐixを、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、および白色（Ｗ）の４つのサブ画素で構成したものであり、図３９は、画素Ｐixを、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３つのサブ画素で構成したものである。

また、例えば、上記各実施の形態等では、書込トランジスタＷＳＴｒおよび駆動トランジスタＤＲＴｒをＮＭＯＳで構成したが、これに限定されるものではなく、これに代えて、これらのトランジスタのうちの一方または双方をＰＭＯＳで構成してもよい。

また、例えば、上記各実施の形態等では、サブ画素をいわゆる「２Ｔｒ１Ｃ」の構成にしたが、これに限定されるものではなく、その他の素子を追加して構成してもよい。具体的には、例えば、図４０に示すサブ画素１４Ａのように、発光素子１９と並列接続された容量素子Ｃsubを設け、いわゆる「２Ｔｒ２Ｃ」の構成にしてもよい。また、例えば、図４１に示すサブ画素１４Ｂのように、駆動トランジスタＤＲＴｒへの電源信号ＤＳの供給を制御する電源トランジスタＤＳＴｒを設け、いわゆる「３Ｔｒ１Ｃ」の構成にしてもよい。

また、例えば、上記各実施の形態等では、いわゆるトップエミッション型の発光素子１９を用いたが、これに限定されるものではなく、これに代えて、例えば、発光層２１４から射出した光が、支持基板である基板２００の方向に進む、いわゆるボトムエミッション型の発光素子を用いてもよい。

また、例えば、上記各実施の形態では、表示装置は、有機ＥＬ表示素子を有するものとしたが、これに限定されるものではなく、電流駆動型の表示素子を有するものであれば、どのような表示装置であってもよい。

なお、本技術は以下のような構成とすることができる。

（１）互いに離間して配置された複数の発光領域を含むサブ画素を複数有する画素を備え、
各サブ画素は、
単一の第１の電極と、
前記第１の電極の積層方向に設けられた単一の第２の電極と、
各発光領域において、前記第１の電極と前記第２の電極との間に挿設された発光層と
を有する
表示装置。

（２）各サブ画素は、前記第１の電極の上に、前記発光領域に開口部を有する第１の絶縁層を有し、
少なくとも前記開口部の底部に、前記第２の電極、前記発光層、および前記第２の電極が順次積層されている
前記（１）に記載の表示装置。

（３）各サブ画素は、そのサブ画素の領域全体を覆うように形成され、前記第１の絶縁層の屈折率と異なる屈折率の第２の絶縁層を有し、
前記第２の絶縁層の屈折率ｎ１と、前記第１の絶縁層の屈折率ｎ２とが、次の式（１），（２）を満たす
前記（２）に記載の表示装置。
１．１≦ｎ１≦１．８ ・・・（１）
ｎ１−ｎ２≧０．２０ ・・・（２）

（４）前記第１の絶縁層の前記開口部は、前記発光領域において、切頭円錐形をなし、
前記第１の絶縁層の高さＨと、前記開口部の底部における開口直径Ｒ１と、前記第１の絶縁層の上端における開口直径Ｒ２とが、次の式（３），（４）を満たす
前記（２）に記載の表示装置。
０．５≦Ｒ１／Ｒ２≦０．８ ・・・（３）
０．５≦Ｈ／Ｒ１≦２．０ ・・・（４）

（５）各発光領域の形状は、円形または楕円形である
前記（１）から（４）に記載の表示装置。

（６）各サブ画素は、長軸方向が互いに異なる２つの楕円形の発光領域を含んでいる
前記（５）に記載の表示装置。

（７）各サブ画素は、３つ以上の前記発光領域を含み、
一のサブ画素に属する全てまたは一部の発光領域は、その全てまたは一部の発光領域のうちの３つの発光領域が互いに隣り合うように配置されている
前記（５）または（６）に記載の表示装置。

（８）前記第１の電極の形状は六角形である
前記（７）に記載の表示装置。

（９）前記第１の電極の６つの辺のうちの対向する１組の辺は、互いに同じ長さであり、
前記１組の辺の他の４つの辺は、互いに同じ長さであり、
前記１組の辺は、前記他の４つの辺よりも長い
前記（８）に記載の表示装置。

（１０）第１の方向に延伸する信号線をさらに備え、
前記１組の辺は、前記第１の方向と交差する第２の方向に延伸する
前記（９）に記載の表示装置。

（１１）前記画素は、４つのサブ画素を有し、
前記４つのサブ画素における４つの第１の電極は、その４つの第１の電極のうちの３つの第１の電極が互いに隣り合うように配置されている
前記（８）から（１０）のいずれかに記載の表示装置。

（１２）一のサブ画素に属する全ての発光領域は、その全ての発光領域のうちの３つの発光領域が互いに隣り合うように配置され、
前記第１の電極の形状は、前記一のサブ画素における発光領域の配置に対応する多角形である
前記（７）に記載の表示装置。

（１３）前記画素は、３つまたは４つのサブ画素を有する
前記（１２）に記載の表示装置。

（１４）前記複数の発光領域の形状は四角形である
前記（１）から（４）のいずれかに記載の表示装置。

（１５）前記発光領域の形状は長方形であり、
各サブ画素は、向きが互いに異なる２つの発光領域を含んでいる
前記（１４）に記載の表示装置。

（１６）複数の前記画素を備え、
前記発光領域の形状は長方形であり、
一の画素における発光領域の向きは、前記一の画素と隣り合う画素における発光領域の向きと互いに異なる
前記（１４）に記載の表示装置。

（１７）複数の前記画素と、
第１の方向に延伸する信号線と
をさらに備え、
各サブ画素は、画素回路領域に形成される画素回路をさらに有し、
前記画素回路領域は、前記第１の方向および前記第１の方向に交差する第２の方向に並設されている
前記（１）から（１６）のいずれかに記載の表示装置。

（１８）一のサブ画素における前記第２の電極は、他のサブ画素における前記第２の電極と互いに接続されている
前記（１）から（１７）のいずれかに記載の表示装置。

（１９）表示装置と
前記表示装置に対して動作制御を行う制御部と
を備え、
互いに離間して配置された複数の発光領域を含むサブ画素を複数有する画素を備え、
各サブ画素は、
単一の第１の電極と、
前記第１の電極の積層方向に設けられた単一の第２の電極と、
各発光領域において、前記第１の電極と前記第２の電極との間に挿設された発光層と
を有する
電子機器。

１，２，３…表示装置、１０，３０，４０…表示部、１１，１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗ，１２，１２Ｒ，１２Ｇ，１２Ｂ，１２Ｗ，１３，１３Ｒ，１３Ｇ，１３Ｂ，１３Ｗ，１４Ａ，１４Ｂ…サブ画素、１５，１５Ｒ，１５Ｇ，１５Ｂ，１５Ｗ，１７，１７Ｒ，１７Ｇ，１７Ｂ…回路領域、１９…発光素子、２０，５０…駆動部、２１，５１…映像信号処理部、２２…タイミング生成部、２３，５３…走査線駆動部、２６，５６…電源線駆動部、２７，５７…データ線駆動部、２００…基板、２０１…ゲート、２０２…絶縁層、２０３…ポリシリコン、２０４…絶縁層、２０５…コンタクト／配線、２１１…絶縁層、２１２，２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗ…アノード、２１３…絶縁層、２１４…発光層、２１５…カソード、２１６…絶縁層、２１７，２１７Ｄ…絶縁層、２１８…カラーフィルタ、２１９…ブラックマトリクス、２２０…基板、３１２，３１２Ｒ，３１２Ｇ，３１２Ｂ，３１２Ｗ，４１２，４１２Ｒ，４１２Ｇ，４１２Ｂ…アノード、３１４…黄色発光層、３１５…青色発光層、３２０…発光層、Ｃｓ…容量素子、ＤＲＴｒ…駆動トランジスタ、ＤＳ…電源信号、ＤＴＬ…データ線、Ｈ…高さ、Ｐix…画素、ＰＳ…傾斜部分、Ｒ１，Ｒ２…直径、Ｓdisp，Ｓdisp2…映像信号、Ｓsync…同期信号、ＰＬ…電源線，Ｓig…信号、ＷＩＮ…開口部、ＷＳ，ＷＳＡ，ＷＳＢ…走査信号、ＷＳＴｒ…書込トランジスタ、ＷＳＬ，ＷＳＡＬ，ＷＳＢＬ…走査線。

Claims (19)

1. 互いに離間して配置された複数の発光領域を含むサブ画素を複数有する画素を備え、
   各サブ画素は、
   単一の第１の電極と、
   前記第１の電極の積層方向に設けられた単一の第２の電極と、
   各発光領域において、前記第１の電極と前記第２の電極との間に挿設された発光層と
   を有する
   表示装置。
2. 各サブ画素は、前記第１の電極の上に、前記発光領域に開口部を有する第１の絶縁層を有し、
   少なくとも前記開口部の底部に、前記第２の電極、前記発光層、および前記第２の電極が順次積層されている
   請求項１に記載の表示装置。
3. 各サブ画素は、そのサブ画素の領域全体を覆うように形成され、前記第１の絶縁層の屈折率と異なる屈折率の第２の絶縁層を有し、
   前記第２の絶縁層の屈折率ｎ１と、前記第１の絶縁層の屈折率ｎ２とが、次の式（１），（２）を満たす
   請求項２に記載の表示装置。
   １．１≦ｎ１≦１．８ ・・・（１）
   ｎ１−ｎ２≧０．２０ ・・・（２）
4. 前記第１の絶縁層の前記開口部は、前記発光領域において、切頭円錐形をなし、
   前記第１の絶縁層の高さＨと、前記開口部の底部における開口直径Ｒ１と、前記第１の絶縁層の上端における開口直径Ｒ２とが、次の式（３），（４）を満たす
   請求項２に記載の表示装置。
   ０．５≦Ｒ１／Ｒ２≦０．８ ・・・（３）
   ０．５≦Ｈ／Ｒ１≦２．０ ・・・（４）
5. 各発光領域の形状は、円形または楕円形である
   請求項１に記載の表示装置。
6. 各サブ画素は、長軸方向が互いに異なる２つの楕円形の発光領域を含んでいる
   請求項５に記載の表示装置。
7. 各サブ画素は、３つ以上の前記発光領域を含み、
   一のサブ画素に属する全てまたは一部の発光領域は、その全てまたは一部の発光領域のうちの３つの発光領域が互いに隣り合うように配置されている
   請求項５に記載の表示装置。
8. 前記第１の電極の形状は六角形である
   請求項７に記載の表示装置。
9. 前記第１の電極の６つの辺のうちの対向する１組の辺は、互いに同じ長さであり、
   前記１組の辺の他の４つの辺は、互いに同じ長さであり、
   前記１組の辺は、前記他の４つの辺よりも長い
   請求項８に記載の表示装置。
10. 第１の方向に延伸する信号線をさらに備え、
    前記１組の辺は、前記第１の方向と交差する第２の方向に延伸する
    請求項９に記載の表示装置。
11. 前記画素は、４つのサブ画素を有し、
    前記４つのサブ画素における４つの第１の電極は、その４つの第１の電極のうちの３つの第１の電極が互いに隣り合うように配置されている
    請求項８に記載の表示装置。
12. 一のサブ画素に属する全ての発光領域は、その全ての発光領域のうちの３つの発光領域が互いに隣り合うように配置され、
    前記第１の電極の形状は、前記一のサブ画素における発光領域の配置に対応する多角形である
    請求項７に記載の表示装置。
13. 前記画素は、３つまたは４つのサブ画素を有する
    請求項１２に記載の表示装置。
14. 前記複数の発光領域の形状は四角形である
    請求項１に記載の表示装置。
15. 前記発光領域の形状は長方形であり、
    各サブ画素は、向きが互いに異なる２つの発光領域を含んでいる
    請求項１４に記載の表示装置。
16. 複数の前記画素を備え、
    前記発光領域の形状は長方形であり、
    一の画素における発光領域の向きは、前記一の画素と隣り合う画素における発光領域の向きと互いに異なる
    請求項１４に記載の表示装置。
17. 複数の前記画素と、
    第１の方向に延伸する信号線と
    をさらに備え、
    各サブ画素は、画素回路領域に形成される画素回路をさらに有し、
    前記画素回路領域は、前記第１の方向および前記第１の方向に交差する第２の方向に並設されている
    請求項１に記載の表示装置。
18. 一のサブ画素における前記第２の電極は、他のサブ画素における前記第２の電極と互いに接続されている
    請求項１に記載の表示装置。
19. 表示装置と
    前記表示装置に対して動作制御を行う制御部と
    を備え、
    互いに離間して配置された複数の発光領域を含むサブ画素を複数有する画素を備え、
    各サブ画素は、
    単一の第１の電極と、
    前記第１の電極の積層方向に設けられた単一の第２の電極と、
    各発光領域において、前記第１の電極と前記第２の電極との間に挿設された発光層と
    を有する
    電子機器。
    
    
    
    

Images