KR20160087022A - 표시패널 - Google Patents

표시패널 Download PDF

Info

Publication number
KR20160087022A
KR20160087022A KR1020150004131A KR20150004131A KR20160087022A KR 20160087022 A KR20160087022 A KR 20160087022A KR 1020150004131 A KR1020150004131 A KR 1020150004131A KR 20150004131 A KR20150004131 A KR 20150004131A KR 20160087022 A KR20160087022 A KR 20160087022A
Authority
KR
South Korea
Prior art keywords
pixel
color
coupling
electrode
subpixel
Prior art date
Application number
KR1020150004131A
Other languages
English (en)
Inventor
이준표
전병길
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150004131A priority Critical patent/KR20160087022A/ko
Priority to US14/819,327 priority patent/US10217436B2/en
Priority to CN201610015744.XA priority patent/CN105788503B/zh
Publication of KR20160087022A publication Critical patent/KR20160087022A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G02F1/134354—Subdivided pixels, e.g. for grey scale or redundancy the sub-pixels being capacitively coupled
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시 장치는 서로 다른 컬러를 표시 하는 복수의 컬러 서브 픽셀; 및 컬러 서브 픽셀들 중 적어도 하나의 컬러 서브 픽셀과 오버랩 되어 용량성 커플링 되고, 복수의 컬러 서브 픽셀의 컬러와 상이한 컬러를 표시 하는 커플링 서브 픽셀을 구비하는 픽셀을 포함한다.

Description

표시패널{DISPLAY PANEL}
본 발명은 표시패널에 관한 것으로 보다 상세하게는 감소된 데이터 라인 수 및 구동부의 채널 수를 갖는 표시 패널에 관한 것이다.
일반적인 표시 장치는 레드, 그린, 및 블루의 삼원색을 이용하여 색을 표현한다. 따라서, 일반적인 표시 장치에 사용되는 표시 패널은 레드, 그린, 및 블루 컬러를 각각 표시하는 레드, 그린, 및 블루 픽셀들을 포함한다.
최근 레드, 그린, 블루, 및 보조색을 이용하여 색을 표시하는 표시 장치가 개발되고 있다. 보조색은 마젠타, 시안, 옐로우, 및 화이트 중 어느 하나일 수 있고, 2 이상의 색일 수 있다. 또한, 표시 영상의 휘도를 향상시키기 위해 레드, 그린, 블루 및 화이트 서브 픽셀들을 포함하는 표시 장치가 개발되고 있다. 이러한 표시 장치는 레드, 그린, 및 블루 영상 신호들을 제공받아 레드, 그린, 블루, 및 화이트 데이터 신호들로 변환한다.
변환된 레드, 그린, 블루, 및 화이트 데이터 신호들은 각각 대응하는 레드, 그린, 블루 및 화이트 서브 픽셀들로 제공된다. 그 결과, 레드, 그린, 블루 및 화이트 서브 픽셀들에 의해 영상이 표시된다.
본 발명의 목적은 감소된 데이터 라인의 수 및 구동부의 채널 수 갖는 표시 패널을 제공하는 데 있다.
본 발명의 일 실시예에 따른 표시 패널은 서로 다른 컬러를 표시 하는 복수의 컬러 서브 픽셀; 및 상기 컬러 서브 픽셀들 중 적어도 하나의 컬러 서브 픽셀과 오버랩 되어 용량성 커플링 되고, 상기 복수의 컬러 서브 픽셀의 컬러와 상이한 컬러를 표시 하는 커플링 서브 픽셀을 구비하는 픽셀을 포함한다.
상기 적어도 하나의 컬러 서브 픽셀은 컬러 픽셀 전극 및 픽셀 트랜지스터를 포함하고, 상기 커플링 서브 픽셀은 커플링 픽셀 전극을 포함하고,상기 픽셀 트랜지스터의 드레인 전극은 상기 컬러 픽셀 전극과 접촉되고, 상기 커플링 픽셀 전극과 절연되고, 상기 커플링 픽셀 전극의 적어도 일부와 오버랩된다.
초기화 제어 신호에 응답하여, 상기 커플링 픽셀 전극에 초기화 전압을 인가하여 상기 커플링 서브 픽셀을 초기화 시키는 초기화 트랜지스터를 포함한다.
상기 초기화 제어 신호는 k번째 게이트 신호 이며, 상기 픽셀 트랜지스터는 i번째 게이트 신호에 응답하여 턴-온 되고, 상기 i는 자연수 이고, 상기 k는 상기 i보다 작은 자연수 이다.
i번째 행에 제공되는 제i 게이트 라인 및 k번째 행에 제공되는 제k 게이트 라인을 더 포함하고, 상기 초기화 트랜지스터는 상기 제k 게이트 라인과 연결되고, 상기 제k 게이트 라인으로부터 상기 k번째 게이트 신호를 수신하고, 상기 픽셀 트랜지스터는 상기 제i 게이트 라인과 연결되고, 상기 i번째 게이트 신호를 수신한다.
상기 제i 게이트 라인 및 상기 제k 게이트 라인과 절연되고 상기 초기화 전압을 수신 받는 초기화 라인을 더 포함하고, 상기 초기화 트랜지스터는 상기 제k 게이트 라인과 연결되는 게이트 전극, 상기 초기화 라인과 연결되는 소스 전극 및 상기 커플링 픽셀 전극과 연결되는 드레인 전극을 포함한다.
상기 픽셀 트랜지스터는 상기 제i 게이트 라인과 연결되는 소스 전극 및 상기 컬러 픽셀 전극과 연결되고, 상기 커플링 픽셀 전극과 오버랩 및 절연되는 드레인 전극을 포함한다.
상기 초기화 라인은 상기 픽셀 트랜지스터의 게이트 전극 및 상기 커플링 트랜지스터의 게이트 전극과 동일한 층에 배치된다.
상기 커플링 픽셀 전극은 상기 컬러 픽셀 전극과 동일한 층에 배치된다.
상기 적어도 하나의 컬러 서브 픽셀은 제1 및 제2 컬러 서브 픽셀들을 포함하고, 상기 제1 컬러 서브 픽셀 및 상기 커플링 서브 픽셀 간의 용량성 커플링에 의해 상기 제1 컬러 서브 픽셀 및 상기 커플링 서브 픽셀 사이에는 제1 커패시턴스가 형성되고, 상기 제2 컬러 서브 픽셀 및 상기 커플링 서브 픽셀 간의 용량성 커플링에 의해 상기 제2 컬러 서브 픽셀 및 상기 커플링 서브 픽셀 사이에는 제2 커패시턴스가 형성되고, 상기 제1 커패시턴스는 상기 제2 커패시턴스 보다 크다.
상기 적어도 하나의 컬러 서브 픽셀은 제3 컬러 서브 픽셀을 더 포함하고, 상기 제3 컬러 서브 픽셀 및 상기 커플링 서브 픽셀 간의 용량성 커플링에 의해 상기 제3 컬러 서브 픽셀 및 상기 커플링 서브 픽셀 사이에는 제3 커패시턴스가 형성되고, 상기 제3 커패시턴스는 상기 제2 커패시턴스 보다 작다.
상기 제1 컬러 서브 픽셀의 제1 픽셀 트랜지스터의 제1 드레인 전극이 상기 커플링 픽셀 전극과 오버랩되는 제1 면적은 상기 제2 컬러 서브 픽셀의 제2 픽셀 트랜지스터의 제2 드레인 전극이 상기 커플링 픽셀 전극과 오버랩되는 제2 면적보다 크다.
상기 제3 컬러 서브 픽셀의 제3 픽셀 트랜지스터의 제3 드레인 전극이 상기 커플링 픽셀 전극과 오버랩되는 제3 면적은 상기 제2 면적 보다 작다.
상기 제1 컬러 서브 픽셀은 그린을 표시 하는 그린 서브 픽셀이고, 상기 커플링 서브 픽셀은 화이트를 표시 하는 화이트 서브 픽셀이다.
상기 제2 컬러 서브 픽셀은 레드를 표시 하는 레드 서브 픽셀 이고, 상기 제3 컬러 서브 픽셀은 블루를 표시 하는 블루 서브 픽셀이다.
상기 적어도 하나의 컬러 서브 픽셀은 컬러 하이 픽셀, 및 상기 하이 서브 픽셀에서 표시되는 영상의 휘도 보다 낮은 휘도의 영상을 표시 하는 컬러 로우 픽셀을 포함하고, 상기 커플링 서브 픽셀은 상기 컬러 로우 픽셀과 오버랩되어 상기 용량성 커플링 된다.
상기 컬러 로우 픽셀은 데이터 전압을 수신하는 제1 트랜지스터 및 다운 전압을 수신하고, 상기 다운 전압을 이용하여 상기 데이터 전압을 다운 시키는 제2 트랜지스터를 포함한다.
상기 제1 트랜지스터는 상기 데이터 전압을 수신하는 소스 전극, i번째 게이트 신호를 수신하는 게이트 전극, 및 드레인 전극을 포함하고, 상기 제2 트랜지스터는 상기 제1 트랜지스터의 드레인 전극과 연결되는 드레인 전극, 상기 i번째 게이트 신호를 수신하는 게이트 전극, 및 상기 다운 전압을 수신 받는 소스 전극을 포함한다.
상기 적어도 하나의 컬러 서브 픽셀은 컬러 픽셀 전극을 포함하고, 상기 커플링 서브 픽셀은 커플링 픽셀 전극을 포함하며, 상기 제1 및 제2 트랜지스터의 드레인 전극들은 상기 컬러 픽셀 전극과 접촉 되고, 상기 커플링 픽셀 전극과 절연되고, 상기 커플링 픽셀 전극의 적어도 일부와 오버랩된다.
상기 컬러 픽셀 전극 및 상기 커플링 픽셀 전극과 대향하는 공통 전극을 더 포함한다.
상기 커플링 서브 픽셀은 데이터 라인과 연결되지 않는다.
상기 커플링 서브 픽셀은 상기 커플링 픽셀 전극을 포함하고, 상기 적어도 하나의 컬러 서브 픽셀은 상기 커플링 픽셀 전극의 적어도 일부와 오버랩되는 컬러 픽셀 전극을 포함한다.
상기 커플링 픽셀 전극 및 상기 컬러 픽셀 전극에 사이에 개재되는 절연막을 더 포함한다.
본 발명에 따르면, 화이트 서브 픽셀은 다른 컬러 서브 픽셀과 용량성 커플링되어 구동 되므로, 표시 패널은 상기 화이트 서브 픽셀을 위한 데이터 라인을 필요로 하지 않는다. 그에 따라, 상기 표시 패널에 배치되는 데이터 라인의 수 및 구동부의 채널 수가 감소되고, 표시 패널의 전력 소모가 감소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도 이다.
도 2는 도 1에 도시된 픽셀의 개략적인 평면도이다.
도 3은 본 발명의 다른 실시예에 따른 픽셀의 개략적인 평면도 이다.
도 4는 도 2에 도시된 레드 서브 픽셀의 등가 회로도이다.
도 5는 도 2에 도시된 픽셀의 회로도 이다.
도 6은 본 발명의 일 실시예에 따른 도 5에 도시된 픽셀을 포함하는 표시 패널의 평면도이다.
도 7은 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'을 따라 절단한 도 5에 도시된 픽셀의 단면도 이다.
도 8은 Ⅲ-Ⅲ'을 따라 절단한 도 5에 도시된 픽셀의 단면도 이다.
도 9는 본 발명의 다른 실시예에 따른 픽셀의 개략적인 평면도 이다.
도 10은 도 9에 도시된 픽셀을 포함하는 표시 패널의 평면도 이다.
도 11은 본 발명의 또 다른 실시예에 따른 도 5에 도시된 픽셀을 포함하는 표시 패널의 평면도이다.
도 12는 Ⅰ-Ⅰ 및 Ⅳ-Ⅳ'을 따라 절단한 도 11에 도시된 픽셀의 단면도 이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 다수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도 이다.
도 1을 참조하면, 상기 표시 장치(1000)는 영상을 표시하는 표시 패널(10), 상기 표시 패널(10)을 구동하는 게이트 구동부(20) 및 데이터 구동부(30), 상기 게이트 구동부(20)와 상기 데이터 구동부(30)의 구동을 제어하는 제어부(40)를 포함한다.
상기 제어부(40)는 상기 표시 장치(1000)의 외부로부터 입력 영상 정보(RGBi) 및 복수의 제어신호(CS)를 수신한다. 상기 제어부(40)는 상기 데이터 구동부(30)의 인터페이스 및 상기 표시 패널(10)의 사양에 맞도록 상기 입력 영상 정보(RGBi)의 데이터 포맷을 변환하여 영상 데이터(Idata)을 생성하고, 상기 영상 데이터(Idata)를 상기 데이터 구동부(30)에 제공한다.
또한, 상기 제어부(40)는 상기 복수의 제어신호(CS)에 근거하여 데이터 제어신호(DCS, 예를 들어, 출력개시신호, 수평개시신호 등) 및 게이트 제어신호(GCS, 예를 들어, 수직개시신호, 수직클럭신호, 및 수직클럭바신호)를 생성한다. 상기 데이터 제어신호(DCS)는 상기 데이터 구동부(30)로 제공되고, 상기 게이트 제어신호(GCS)는 상기 게이트 구동부(20)로 제공된다.
상기 게이트 구동부(20)는 상기 제어부(40)로부터 제공되는 상기 게이트 제어신호(GCS)에 응답하여 게이트 신호들을 순차적으로 출력한다.
상기 데이터 구동부(30)는 상기 제어부(40)로부터 제공되는 상기 데이터 제어신호(DCS)에 응답해서 상기 영상 데이터(Idata)를 데이터 전압들로 변환하여 상기 표시 패널(10)로 출력한다.
상기 표시 패널(10)은 복수의 게이트 라인(GL1~GLn), 복수의 데이터 라인(DL1~DLm) 및 복수의 픽셀들(PX)을 포함한다.
상기 픽셀들(PX) 각각은 영상을 구성하는 단위 영상을 표시하는 소자이며, 상기 표시 패널(10)에 구비된 상기 픽셀들(PX)의 개수에 따라 상기 표시 패널(10)의 해상도가 결정 될 수 있다. 도 1에서는 하나의 픽셀(PX)만을 도시하였으며 나머지 픽셀들에 대한 도시는 생략하였다.
상기 복수의 게이트 라인(GL1~GLn)은 제1 방향(D1)으로 연장되고 상기 제1 방향(D1)과 수직하는 제2 방향(D2)으로 서로 평행하게 배열된다. 상기 복수의 게이트 라인(GL1~GLn)은 상기 게이트 구동부(20)와 연결되어, 상기 게이트 구동부(20)로부터 상기 게이트 신호들을 순차적으로 수신한다.
상기 복수의 데이터 라인(DL1~DLm)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 서로 평행하게 배열된다. 상기 복수의 데이터 라인(DL1~DLm)은 상기 데이터 구동부(30)와 연결되어 상기 데이터 구동부(30)로부터 상기 데이터 전압들을 수신한다.
상기 제어부(40)는 집적 회로 칩의 형태로 인쇄 회로 기판상에 실장되어 상기 게이트 구동부(20) 및 상기 데이터 구동부(30)에 연결될 수 있다. 상기 게이트 구동부(20) 및 상기 데이터 구동부(30)는 복수의 구동 칩들로 형성되어 가요성 인쇄 회로 기판상에 실장되고, 테이프 캐리어 패키지(TCP: Tape Carrier Package) 방식으로 상기 표시 패널(10)에 연결될 수 있다.
그러나, 이에 한정되지 않고, 상기 게이트 구동부(20) 및 상기 데이터 구동부(30)는 복수의 구동 칩들로 형성되어 상기 표시 패널(10)에 칩 온 글래스(COG: Chip on Gass) 방식으로 실장될 수 있다. 또한, 상기 게이트 구동부(20)는 상기 픽셀들(PX)의 트랜지스터들과 함께 동시에 형성되어 ASG(Amorphous Silicon TFT Gate driver circuit) 형태로 상기 표시 패널(10)에 실장될 수 있다.
상기 표시 패널(10)은 특별히 한정되는 것은 아니며, 예를 들어, 유기발광표시패널(organic light emitting display panel), 액정표시패널(liquid crystal display panel), 플라즈마 표시패널(plasma display panel), 전기영동 표시패널(electrophoretic display panel), 및 일렉트로웨팅 표시패널(electrowetting display panel)등의 다양한 표시 패널을 포함할 수 있다. 이하, 상기 표시 패널(10)은 액정표시패널 인 경우를 예를 들어 설명한다.
도 2는 도 1에 도시된 픽셀의 개략적인 평면도이다.
도 2를 참조하면, 상기 픽셀(PX)은 서로 다른 컬러를 표시하는 복수의 서브 픽셀을 포함한다. 상기 서브 픽셀들은 주요색(primary color)들 중 하나를 표시할 수 있다. 주요색들은 레드, 그린, 블루, 및 화이트를 포함할 수 있다. 그러나, 이에 한정되지 않고, 주요색들은 옐로우, 시안, 및 마젠타 등 다양한 색을 더 포함할 수 있다.
본 발명의 일 예로 상기 픽셀(PX)은 레드, 그린, 블루, 및 화이트를 각각 표시 하는 레드, 그린, 블루, 및 화이트 서브 픽셀(WPX, RPX, GPX, BPX)을 포함한다. 상기 화이트 서브 픽셀(WPX)은 제1 행에 배치될 수 있다. 상기 레드, 그린, 및 블루 서브 픽셀(RPX, GPX, BPX)들은 상기 제1 행의 상기 제2 방향(D2)측에 정의되는 제2 행에 순차적으로 배치될 수 있다.
상기 화이트 서브 픽셀(WPX)은 상기 제1 방향(D1)과 평행한 장변을 가지며, 상기 레드, 그린, 및 블루 서브 픽셀(RPX, GPX, BPX)은 상기 제2 방향(D2)과 평행한 장변을 가질 수 있다. 상기 화이트 서브 픽셀(WPX)의 장변은 상기 레드, 그린, 및 블루 서브 픽셀(RPX, GPX, BPX)의 단변 보다 길다. 예를 들어, 상기 화이트 서브 픽셀(WPX)의 장변은 상기 레드, 그린, 및 블루 서브 픽셀(RPX, GPX, BPX)의 단변의 대략 2배 내지 3배일 수 있다.
상기 화이트 서브 픽셀(WPX)은 화이트를 표시 하므로, 상기 픽셀(PX)의 휘도를 향상 시킬 수 있다.
상기 화이트 서브 픽셀(WPX)은 상기 레드, 그린, 및 블루 서브 픽셀(RPX, GPX, BPX)과 오버랩되어, 상기 레드, 그린, 및 블루 서브 픽셀(RPX, GPX, BPX)과 용량성 커플링(Capacitive Coupling)된다. 상기 화이트 서브 픽셀(WPX)은 커플링 서브 픽셀이라 칭할 수도 있다.
상기 화이트 서브 픽셀(WPX) 및 상기 레드 서브 픽셀(RPX) 사이에는 제1 커패시턴스(c1)가 형성되고, 상기 화이트 서브 픽셀(WPX) 및 상기 그린 서브 픽셀(GPX) 사이에는 제2 커패시턴스(c2)가 형성되고, 상기 화이트 서브 픽셀(WPX) 및 상기 블루 서브 픽셀(BPX) 사이에는 제3 커패시턴스(c3)가 형성될 수 있다. 상기 제1 내지 제3 커패시턴스(c1~c3)는 서로 상이한 값을 가질 수 있다.
이와 같이, 상기 화이트 서브 픽셀(WPX)은 상기 레드, 그린, 및 블루 서브 픽셀(RPX, GPX, BPX)과 커플링 되어 종속적으로 구동 될 수 있다. 그에 따라, 상기 화이트 서브 픽셀(WPX)을 구동하기 위한 별도의 데이터 라인이나, 상기 화이트 서브 픽셀(WPX)에 제공되는 데이터 전압을 생성하기 위한 상기 데이터 구동부(30, 도 1에 도시됨)의 구동 회로 및, 상기 제어부(40)가 처리해야 되는 알고리즘이 불필요 하다. 그에 따라, 상기 표시 패널(10), 상기 데이터 구동부(30), 및 상기 제어부(40)의 구조가 간단해진다. 또한, 상기 표시 장치(1000)의 소비 전력이 감소된다.
도 3은 본 발명의 다른 실시예에 따른 픽셀의 개략적인 평면도 이다.
도 3에 도시된 바와 같이 상기 화이트 서브 픽셀(WPX)은 상기 레드, 그린, 및 블루 서브 픽셀(RPX, GPX, BPX) 중 어느 하나인 상기 레드 서브 픽셀(RPX)에만 용량성 커플링 될 수 있다. 또한, 상기 레드, 그린, 및 블루 서브 픽셀(RPX, GPX, BPX)중 2개의 서브 픽셀에만 용량성 커플링 될 수도 있다.
또한, 상기 화이트 서브 픽셀(WPX) 대신 2차 주요색(Second primary color: 시안, 마젠타, 옐로우)를 표시하는 서브 픽셀이 상기 레드, 그린, 및 블루 서브 픽셀(RPX, GPX, BPX) 중 적어도 하나의 서브 픽셀과 용량성 커플링 될 수 있다.
도 4는 도 2에 도시된 레드 서브 픽셀의 등가 회로도이다.
설명의 편의를 위해 도 4에는 제i 게이트 라인(GLi) 및 제j 데이터 라인(DLj)에 연결된 하나의 상기 레드 서브 픽셀(RPX)이 도시되었다. 도 4를 참조하면, 상기 레드 서브 픽셀(RPX)는 상기 제i 게이트 라인(GLi) 및 상기 제j 데이터 라인(DLj)에 연결된 픽셀 트랜지스터(TR1), 상기 픽셀 트랜지스터(TR1)에 연결된 레드 액정 커패시터(Cr), 및 상기 레드 액정 커패시터(Cr)에 병렬로 연결된 스토리지 커패시터(Cst)를 포함한다. 상기 스토리지 커패시터(Cst)는 생략될 수 있다. 이하 설명의 편의를 위해 상기 픽셀 트랜지스터(TR1)를 제1 트랜지스터(TR1)이라 칭한다.
상기 표시 패널(10, 도 1에 도시됨)은 어레이 기판(11) 및 상기 어레이 기판(11)과 대향하는 대향 기판(12)을 포함할 수 있다.
상기 제1 트랜지스터(TR1)는 상기 어레이 기판(11)에 배치될 수 있다. 상기 제1 트랜지스터(TR1)는 상기 제i 게이트 라인(GLi)에 연결된 게이트, 상기 제j 데이터 라인(DLj)에 연결된 소스, 상기 레드 액정 커패시터(Cr) 및 상기 스토리지 커패시터(Cst)에 연결된 드레인을 포함한다.
상기 레드 액정 커패시터(Cr)의 제1 전극은 상기 어레이 기판(11)에 배치된 레드 픽셀 전극(PEr)일 수 있으며, 제2 전극은 대향 기판(12)에 배치된 공통 전극(CE)일 수 있다. 상기 레드 픽셀 전극(PEr)과 상기 공통 전극(CE) 사이에는 배치된 액정층(13)이 개재된다. 이 경우, 상기 액정층(13)은 유전체로서의 역할을 한다. 상기 액정층(13)은 예를 들어, 음의 유전율을 가지며, 수직 배향된 액정 분자들을 포함할 수 있다. 상기 레드 픽셀 전극(PEr)은 상기 제1 트랜지스터(TR1)의 드레인에 연결된다.
상기 공통 전극(CE)은 상기 대향 기판(12)에 전체적으로 형성될 수 있다. 그러나, 이에 한정되지 않고, 상기 공통 전극(CE)은 상기 어레이 기판(11)에 배치될 수 있다. 이러한 경우, 상기 레드 픽셀 전극(PEr) 및 상기 공통 전극(CE) 중 적어도 하나는 슬릿을 포함할 수 있다. 상기 레드 서브 픽셀(RPX)은 수평 전계에 의하여 구동 될 수 있다.
상기 스토리지 커패시터(Cst)는 상기 레드 픽셀 전극(PEr), 스토리지 라인(미 도시됨)으로부터 분기된 스토리지 전극(미 도시됨), 및 상기 레드 픽셀 전극(PEr)과 스토리지 전극 사이에 배치된 절연층을 포함할 수 있다. 상기 스토리지 라인은 상기 어레이 기판(11)에 배치되며, 상기 제i 게이트 라인(GLi)과 동일한 층에 동시에 형성될 수 있다. 상기 스토리지 전극은 상기 레드 픽셀 전극(PEr)과 부분적으로 오버랩될 수 있다.
상기 레드 서브 픽셀(RPX)은 레드를 나타내는 컬러 필터(CF)를 더 포함할 수 있다. 예시적인 실시 예로서 상기 컬러 필터(CF)는 상기 대향 기판(12)에 배치될 수 있다. 그러나, 이에 한정되지 않고, 상기 컬러 필터(CF)는 상기 어레이 기판(11)에 배치될 수 있다.
상기 제1 트랜지스터(TR1)는 상기 제i 게이트 라인(GLi)을 통해 제공받은 게이트 신호에 응답하여 턴온된다. 상기 제j 데이터 라인(DLj)을 통해 수신된 데이터 전압은 턴온된 상기 제1 트랜지스터(TR1)를 통해 상기 레드 액정 커패시터(Cr)의 상기 레드 픽셀 전극(PEr)에 제공된다. 상기 공통 전극(CE)에는 공통 전압(Vcom)이 인가된다.
상기 데이터 전압 및 상기 공통 전압(Vcom)의 전압 레벨의 차이에 의해 상기 레드 픽셀 전극(PEr)과 상기 공통 전극(CE) 사이에 전계가 형성된다. 상기 레드 픽셀 전극(PEr)과 상기 공통 전극(CE) 사이에 형성된 전계에 의해 상기 액정층(13)의 상기 액정 분자들이 구동된다. 상기 형성된 전계에 의해 구동된 상기 액정 분자들에 의해 광 투과율이 조절되어 영상이 표시될 수 있다.
상기 스토리지 라인에는 일정한 전압 레벨을 갖는 스토리지 전압(Vcst)이 인가될 수 있다. 그러나, 이에 한정되지 않고, 상기 스토리지 라인은 상기 공통 전압(Vcom)을 인가 받을 수 있다. 다시 말해, 상기 공통 전압(Vcom) 및 상기 스토리지 전압의 레벨은 동일 할 수 있다. 상기 스토리지 커패시터(Cst)는 상기 레드 액정 커패시터(Cr)에 충전된 전압을 유지해 주는 역할을 한다.
도 5는 도 2에 도시된 픽셀의 회로도 이다.
도 5를 참조하면, 제i-1 게이트 라인(GLi-1), 상기 제i 게이트 라인(GLi), 및 상기 제j 데이터 라인(DLj), 제j+1 및 제j+2 데이터 라인들(DLj+1, DLj+2)이 교차하여 정의한 영역에, 상기 화이트, 레드, 그린, 및 블루 서브 픽셀(WPX, RPX, GPX, BPX)이 제공된다.
상기 레드 서브 픽셀(RPX)은 상기 제1 트랜지스터(TR1) 및 상기 레드 액정 커패시터(Cr)을 포함한다. 상기 제1 트랜지스터(TR1) 및 상기 레드 액정 커패시터(Cr)에 대하여는 전술하였으므로, 중복되는 설명은 생략한다.
상기 그린 서브 픽셀(GPX)은 그린 픽셀 전극(PEg), 제2 트랜지스터(TR2) 및 그린 액정 커패시터(Cg)를 포함한다. 상기 제2 트랜지스터(TR2)는 상기 제i 게이트 라인(GLi)에 연결된 게이트, 제j+1 데이터 라인(DLj+1)에 연결된 소스, 상기 그린 액정 커패시터(Cg)에 연결된 드레인을 포함한다. 상기 그린 액정 커패시터(Cg)의 제1 전극은 상기 그린 픽셀 전극(PEg) 일 수 있으며, 제2 전극은 상기 공통 전극(CE)일 수 있다.
상기 블루 서브 픽셀(BPX)은 블루 픽셀 전극(PEb), 제3 트랜지스터(TR3) 및 블루 액정 커패시터(Cb)를 포함한다. 상기 제3 트랜지스터(TR3)는 상기 제i 게이트 라인(GLi)에 연결된 게이트, 제j+2 데이터 라인(DLj+2)에 연결된 소스, 상기 블루 액정 커패시터(Cb)에 연결된 드레인을 포함한다. 상기 블루 액정 커패시터(Cb)의 제1 전극은 상기 블루 픽셀 전극(PEb) 일 수 있으며, 제2 전극은 상기 공통 전극(CE)일 수 있다.
상기 화이트 서브 픽셀(WPX)은 화이트 픽셀 전극(PEw), 화이트 액정 커패시터(Cw) 및 제1 내지 제3 커플링 커패시터(CC1~CC3)를 포함한다.
상기 제1 커플링 커패시터(CC1)의 제1 전극은 예를 들어, 상기 제1 트랜지스터(TR1)의 드레인과 연결 될 수 있고, 상기 제1 커플링 커패시터(CC1)의 제2 전극은 상기 화이트 픽셀 전극(PEw)일 수 있다. 상기 제1 커플링 커패시터(CC1)는 상기 제1 커패시턴스(c1)를 형성 할 수 있다.
상기 제2 커플링 커패시터(CC2)의 제1 전극은 예를 들어, 상기 제2 트랜지스터(TR2)의 드레인과 연결 될 수 있고, 상기 제2 커플링 커패시터(CC2)의 제2 전극은 상기 화이트 픽셀 전극(PEw)일 수 있다. 상기 제2 커플링 커패시터(CC2)는 상기 제2 커패시턴스(c2)를 형성할 수 있다.
상기 제3 커플링 커패시터(CC3)의 제1 전극은 예를 들어, 상기 제3 트랜지스터(TR3)의 드레인과 연결 될 수 있고, 상기 제3 커플링 커패시터(CC3)의 제2 전극은 상기 화이트 픽셀 전극(PEw)일 수 있다. 상기 제3 커플링 커패시터(CC3)는 상기 제3 커패시턴스(c3)를 형성할 수 있다.
상기 픽셀(PX)은 초기화 트랜지스터(TRi)를 더 포함할 수 있다. 상기 초기화 트랜지스터(TRi)는 제i-1 게이트 라인(GLi-1)과 연결되는 게이트 및 초기화 전압(Vini)를 수신 받는 소스 및 상기 화이트 픽셀 전극(PEw)과 연결되는 드레인 전극을 포함한다. 본 발명의 일 예로, 상기 초기화 트랜지스터(TRi)의 게이트는 상기 스토리지 라인과 연결되고, 상기 스토리지 라인으로부터 스토리지 전압(Vcst)를 상기 초기화 전압(Vini)로써 수신 받을 수 있다.
이하, 본 발명의 동작을 설명한다. 먼저, 상기 제i-1 게이트 라인(GLi-1)에 i-1번째 게이트 신호가 인가 된다. 상기 초기화 트랜지스터(TRi)는 상기 i-1번째 게이트 신호에 의하여 턴온 되고, 상기 초기화 트랜지스터(TRi)의 소스에 인가된 상기 스토리지 전압(Vcst)을 상기 화이트 픽셀 전극(PEw)에 출력 한다.
그러나 상기 초기화 트랜지스터(TRi)는 이에 한정되지 않고 상기 제i-1 게이트 라인(GLi-1)로부터 수신되는 상기 i-1번째 게이트 신호와 다른 초기화 제어 신호에 응답하여 턴온 될 수도 있다. 또한, 상기 제i-1 게이트 라인(GLi-1)이 아닌 제k 게이트 라인으로부터 수신되는 k번째 게이트 신호에 응답하여 턴온 될 수도 있다. 여기서 k는 i보다 작은 자연수 이다.
보다 구체적으로, 상기 화이트 픽셀 전극(PEw) 및 상기 공통 전극(CE)에는 동일한 레벨의 상기 스토리지 전압(Vcst) 및 상기 공통 전압(Vcom)이 인가 된다. 그에 따라, 상기 화이트 서브 픽셀(WPX)은 상기 초기화 전압(Vini)에 의하여 초기화 된다. 초기화된 상기 화이트 서브 픽셀(WPX)는 0계조의 화이트 영상을 표시 한다.
이후, 상기 제i 게이트 라인(GLi)에 i번째 게이트 신호가 인가 된다. 상기 제1 트랜지스터(TR1)는 상기 제i 게이트 라인(GLi)로부터 수신 받은 상기 i번째 게이트 신호에 의하여 턴온 되고, 상기 제j 데이터 라인(DLj)으로부터 수신한 레드 데이터 전압(DVr)을 상기 레드 픽셀 전극(PEr)에 출력 한다. 그에 따라, 상기 레드 서브 픽셀(RPX)은 상기 레드 데이터 전압(DVr) 및 상기 공통 전압(Vcom)의 차에 의하여 형성된 전계에 대응되는 영상을 표시 한다. 또한, 상기 제1 트랜지스터(TR1)는 상기 레드 데이터 전압(DVr)을 상기 제1 커플링 커패시터(CC1)에 제공한다.
또한, 상기 제2 트랜지스터(TR2)는 상기 제i 게이트 라인(GLi)로부터 수신 받은 상기 i번째 게이트 신호에 의하여 턴온 되고, 상기 제j+1 데이터 라인(DLj+1)으로부터 수신한 그린 데이터 전압(DVg)을 상기 그린 픽셀 전극(PEg)에 출력 한다. 그에 따라, 상기 그린 서브 픽셀(GPX)은 상기 그린 데이터 전압(DVg) 및 상기 공통 전압(Vcom)의 차에 의하여 형성된 전계에 대응되는 영상을 표시 한다. 또한, 상기 제2 트랜지스터(TR2)은 상기 그린 데이터 전압(DVg)을 상기 제2 커플링 커패시터(CC2)에 제공한다.
또한, 상기 제3 트랜지스터(TR3)는 상기 제i 게이트 라인(GLi)로부터 수신 받은 상기 i번째 게이트 신호에 의하여 턴온 되고, 상기 제j+2 데이터 라인(DLj+2)으로부터 수신한 블루 데이터 전압(DVb)을 상기 블루 픽셀 전극(PEb)에 출력 한다. 그에 따라, 상기 블루 서브 픽셀(BPX)은 상기 블루 데이터 전압(DVb) 및 상기 공통 전압(Vcom)의 차에 의하여 형성된 전계에 대응되는 영상을 표시 한다. 또한, 상기 제3 트랜지스터(TR3)은 상기 블루 데이터 전압(DVb)을 상기 제3 커플링 커패시터(CC3)에 제공한다.
상기 화이트 픽셀 전극(PEw)은 상기 제1 내지 제3 커플링 커패시터(CC1~CC3)에 의하여 상기 레드, 그린, 및 블루 트랜지스터(TRr, TRg, TRb)의 드레인 전극들과 커플링 되어 있다. 따라서, 상기 레드, 그린, 및 블루 서브 픽셀(RPX, GPX, BPX)에 상기 레드, 그린, 및 블루 데이터 전압(DVr, DVg, DVb)이 인가 되면, 상기 레드, 그린, 및 블루 데이터 전압(DVr, DVg, DVb)에 의해 상기 화이트 픽셀 전극(PEw)에는 커플링 전압이 커플링 될 수 있다. 결과적으로, 상기 화이트 서브 픽셀(WPX)은 상기 커플링 전압 및 상기 공통 전압(Vcom)의 차에 의하여 형성된 전계에 대응되는 영상을 표시 할 수 있다.
상기 커플링 전압은 상기 레드, 그린, 및 블루 데이터 전압(DVr, DVg, DVb) 및 상기 제1 내지 제3 커패시턴스(c1~c3)에 의하여 결정 될 수 있다. 보다 구체적으로, 커플링 커패시턴스(c1~c3)가 커질수록 대응되는 서브 픽셀에 인가된 데이터 전압에 영향을 더 많이 받는다. 또한, 상기 레드, 그린, 및 블루 데이터 전압(DVr, DVg, DVb)이 커질수록 인가되는 상기 커플링 전압의 크기도 커진다.
상기 커플링 전압은 대략 아래의 근사화된 수학식 1을 만족할 수 있다.
[수학식 1]
Figure pat00001
여기서, Vcp는 상기 커플링 전압이고, c4는 상기 화이트 액정 커패시터(Cw)의 커패시턴스 이다. 상기 데이터 전압들(DVr, DVg, DVb) 및 커플링 커패시턴스(c1~c3)가 커질수록 상기 커플링 전압이 커질 수 있다.
이와 같이, 상기 화이트 서브 픽셀(WPX)이 상기 제1 내지 제3 커플링 캐패시터(CC1~CC3)를 포함하는 경우, 상기 화이트 서브 픽셀(WPX)은 상기 레드, 그린, 및 블루 데이터 전압(DVr, DVg, DVb)에 의해서 결정되는 상기 커플링 전압에 대응되는 영상을 표시 하므로, 상기 화이트 서브 픽셀(WPX)을 구동하기 위한 별도의 데이터 라인이나, 상기 화이트 서브 픽셀(WPX)에 제공되는 데이터 전압을 생성하기 위한 상기 데이터 구동부(30, 도 1에 도시됨)의 구동 회로 및, 상기 제어부(40, 도 1에 도시됨)가 처리해야 되는 알고리즘이 불필요 하다. 그에 따라, 상기 표시 패널(10), 상기 데이터 구동부(30), 및 상기 제어부(40)의 구조가 간단해진다. 또한, 상기 표시 장치(1000, 도 1에 도시됨)의 소비 전력이 감소된다.
도 6은 본 발명의 일 실시예에 따른 도 5에 도시된 픽셀을 포함하는 표시 패널의 평면도이고, 도 7은 Ⅰ-Ⅰ' 및 Ⅱ-Ⅱ'을 따라 절단한 도 5에 도시된 픽셀의 단면도 이다. 이하, 도 6 및 도 7을 참조하여, 상기 픽셀(PX)의 개략적인 레이아웃을 설명한다.
상기 제1 트랜지스터(TR1)는 제1 게이트 전극(GE1), 제1 액티브 패턴(AP1), 제1 소오스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함한다. 상기 제1 게이트 전극(GE1)은 상기 제i 게이트 라인(GLi)으로부터 분기되고, 상기 제1 액티브 패턴(AP1)은 제1 절연막(L1)을 사이에 두고 상기 제1 게이트 전극(GE1) 위에 배치될 수 있다. 상기 제1 소오스 전극(SE1)은 상기 제j 데이터 라인(DLj)으로부터 분기되어 상기 제1 액티브 패턴(AP1)과 접촉되고, 상기 제1 드레인 전극(DE1)은 상기 제1 소오스 전극(SE1)과 이격되어 상기 제1 액티브 패턴(AP1)과 접촉된다.
제2 절연막(L2)은 상기 제1 트랜지스터(TR1)를 커버한다. 상기 레드 픽셀 전극(PEr)은 상기 제2 절연막(L2) 위에 배치되고, 상기 레드 픽셀 전극(PEr)은 상기 제2 절연막(L2)을 관통하여 형성된 제1 콘택홀(CNT1)을 통해 상기 제1 드레인 전극(DE1)과 접촉된다.
이 실시예에서는, 상기 제1 액티브 패턴(AP1)은 비정질 실리콘 및 결정질 실리콘과 같은 반도체 물질을 포함할 수 있다. 하지만, 본 발명이 상기 반도체 물질의 종류에 한정되지는 않는다. 예를 들면, 다른 실시예에서는 상기 제1 액티브 패턴(AP1)은 IGZO, ZnO, SnO2, In2O3, Zn2SnO4, Ge2O3 및 HfO2와 같은 산화물 반도체(oxide semiconductor)를 포함할 수도 있고, GaAs, GaP 및 InP와 같은 화합물 반도체(compound semiconductor)를 포함할 수도 있다.
상기 제1 드레인 전극(DE1)은 제1 연결부(CP1) 및 제1 오버랩부(OP1)를 포함한다. 상기 제1 연결부(CP1)의 일단은 상기 제1 게이트 전극(GE1) 측에 제공되고, 상기 제1 연결부(CP1)의 타단은 상기 제2 방향(D2)과 반대하는 제3 방향(D3)으로 연장된다. 상기 제1 연결부(CP1)는 상기 레드 서브 픽셀(RPX)의 투과율을 높이기 위하여, 상기 레드 픽셀 전극(PEr)의 일측의 일부분만 오버랩 된다.
상기 제1 오버랩부(OP1)는 상기 제1 연결부(CP1)의 타단으로부터 분기되며, 판형상을 갖는다. 상기 제1 오버랩부(OP1)는 상기 제2 절연막(L2) 위에 배치되는 상기 화이트 픽셀 전극(PEw)과 절연되고, 상기 화이트 픽셀 전극(PEw)의 적어도 일부와 오버랩 된다. 상기 제1 오버랩부(OP1)는 제1 오버랩 면적(OA1)에 대응하여 상기 화이트 픽셀 전극(PEw)과 오버랩 될 수 있다. 상기 제1 오버랩부(OP1)와 상기 화이트 픽셀 전극(PEw)의 오버랩에 의해서 상기 제1 커플링 커패시터(CC1)가 형성 될 수 있다. 이 경우, 상기 제1 오버랩 면적(OA1)에 의해 상기 제1 커패시턴스(c1)가 결정 된다. 보다 구체적으로, 상기 제1 오버랩 면적(OA1)이 커질수록 상기 제1 커패시턴스(c1)가 커진다. 또한, 상기 제1 오버랩부(OP1)는 상기 레드 서브 픽셀(RPX)의 투과율을 높이기 위하여, 상기 레드 픽셀 전극(PEr)과 오버랩 되지 않을 수 있다.
상기 제2 트랜지스터(TR2)는 제2 게이트 전극(GE2), 제2 소오스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함한다. 상기 제2 트랜지스터(TR2)는 상기 제1 트랜지스터(TR1)과 상기 제2 드레인 전극(DE2)을 제외하고는 동일하므로 중복되는 설명은 생략한다.
상기 제2 드레인 전극(DE2)은 제2 연결부(CP2) 및 제2 오버랩부(OP2)을 포함한다. 상기 제2 연결부(CP2)의 일단은 상기 제2 게이트 전극(GE2) 측에 제공되고, 상기 제2 연결부(CP2)의 타단은 상기 제3 방향(D3)으로 연장된다. 상기 제2 연결부(CP2)는 상기 그린 서브 픽셀(GPX)의 투과율을 높이기 위하여, 상기 그린 픽셀 전극(PEg)의 일측의 일부분만 오버랩 된다.
상기 제2 오버랩부(OP2)는 상기 제2 연결부(CP2)의 타단으로부터 분기되며, 판형상을 갖는다. 상기 제2 오버랩부(OP2)는 상기 화이트 픽셀 전극(PEw)과 절연되고, 상기 화이트 픽셀 전극(PEw)의 적어도 일부와 오버랩 된다. 상기 제2 오버랩부(OP2)는 제2 오버랩 면적(OA2)에 대응하여 상기 화이트 픽셀 전극(PEw)과 오버랩 될 수 있다. 오버랩되는 상기 제2 오버랩부(OP2)와 상기 화이트 픽셀 전극(PEw)에의 오버랩에 의해서 상기 제2 커플링 커패시터(CC2, 도 5에 도시됨)가 형성 될 수 있다. 이 경우, 상기 제2 오버랩 면적(OA2)에 의하여 상기 제2 커패시턴스(c2, 도 5에 도시됨)가 결정 된다. 보다 구체적으로, 상기 제2 오버랩 면적(OA2)이 커질수록 상기 제2 커패시턴스(c2)가 커진다. 또한, 상기 제2 오버랩부(OP2)는 상기 그린 서브 픽셀(GPX)의 투과율을 높이기 위하여, 상기 그린 픽셀 전극(PEg)과 오버랩 되지 않을 수 있다.
상기 제3 트랜지스터(TR3)는 제3 게이트 전극(GE3), 제3 소오스 전극(SE3) 및 제3 드레인 전극(DE3)을 포함한다. 상기 제3 트랜지스터(TR3)는 상기 제1 트랜지스터(TR1)와 상기 제3 드레인 전극(DE3)을 제외하고는 동일하므로 중복되는 설명은 생략한다.
상기 제3 드레인 전극(DE3)은 제3 연결부(CP3) 및 제3 오버랩부(OP3)을 포함한다. 상기 제3 연결부(CP3)의 일단은 상기 제3 게이트 전극(GE3) 측에 제공되고, 상기 제3 연결부(CP3)의 타단은 상기 제3 방향(D3)으로 연장된다. 상기 제3 연결부(CP3)는 상기 블루 서브 픽셀(BPX)의 투과율을 높이기 위하여, 상기 블루 픽셀 전극(PEb)의 일측의 일부분만 오버랩 된다.
상기 제3 오버랩부(OP3)는 상기 제3 연결부(CP3)의 타단으로부터 분기되며, 판형상을 갖는다. 상기 제3 오버랩부(OP3)는 상기 화이트 픽셀 전극(PEw)과 절연되고, 상기 화이트 픽셀 전극(PEw)의 적어도 일부와 오버랩 된다. 상기 제3 오버랩부(OP3)는 제3 오버랩 면적(OA3)에 대응하여 상기 화이트 픽셀 전극(PEw)과 오버랩 될 수 있다. 오버랩되는 상기 제3 오버랩부(OP3)와 상기 화이트 픽셀 전극(PEw)의 오버랩에 의해서 상기 제3 커플링 커패시터(CC3, 도 5에 도시됨)가 형성 될 수 있다. 이 경우, 상기 제3 오버랩 면적(OA3)에 의하여 상기 제3 커패시턴스(c3, 도 5에 도시됨)가 결정 된다. 보다 구체적으로, 상기 제3 오버랩 면적(OA3)이 커질수록 상기 제3 커패시턴스(c3)가 커진다. 또한, 상기 제3 오버랩부(OP3)는 상기 블루 서브 픽셀(BPX)의 투과율을 높이기 위하여, 상기 블루 픽셀 전극(PEb)과 오버랩 되지 않을 수 있다.
상기 제1 내지 제3 오버랩 면적(OA1~OA3)은 서로 상이 할 수 있다. 예를 들어, 상기 제2 오버랩 면적(OA2)이 가장 넓고, 상기 제3 오버랩 면적(OA3)이 가장 좁을 수 있다. 그에 따라 상기 제2 커패시턴스(c2)가 제일 크고, 상기 제3 커패시턴스(c3)가 제일 작을 수 있다. 이와 같이, 상기 제1 내지 제3 커패시턴스(c1~c3)를 결정 함으로써, 상기 화이트 서브 픽셀(WPX)에서 표시되는 화이트 영상의 계조가, 상기 그린 데이터 전압(DVg)에 의해 주로 결정되도록 하고, 상기 블루 데이터 전압(DVb)에 의해서는 적게 영향을 받도록 하여, 상기 화이트 영상에 의하여 원래의 영상이 왜곡되는 것을 방지 할 수 있다.
도 8은 Ⅲ-Ⅲ'을 따라 절단한 도 5에 도시된 픽셀의 단면도 이다.
이하, 도 6 및 도 8을 참조하여 상기 초기화 트랜지스터(TRi)의 레이아웃을 설명한다.
본 발명의 일 예로 상기 표시 패널(10)은 상기 초기화 전압(Vini)을 공급하는 초기화 라인(IL)을 더 포함한다. 상기 초기화 라인(IL)은 예를 들어, 상기 제1 방향(D1)으로 연장되고, 상기 제i-1 게이트 라인(GLi-1) 및 상기 화이트 픽셀 전극(PEw) 사이에 배치될 수 있다. 상기 초기화 라인(IL)은 상기 게이트 라인들(GLi-1, GLi) 및 상기 데이터 라인들(DLj, DLj+1, DLj+2)과 절연된다. 상기 초기화 라인(IL)은 상기 제1 절연막(L1) 및 상기 어레이 기판(11) 사이에 배치될 수 있다.
상기 초기화 트랜지스터(TRi)는 제4 게이트 전극(GE4), 제4 액티브 패턴(AP4), 제4 소오스 전극(SE4) 및 제4 드레인 전극(DE4)을 포함한다. 상기 제4 게이트 전극(GE4)은 상기 제i-1 게이트 라인(GLi-1)으로부터 분기된다. 상기 제4 게이트 전극(GE4)는 상기 초기화 라인(IL)과 동일한 층에 형성 될 수 있다.
상기 제4 액티브 패턴(AP4)은 상기 제1 절연막(L1)을 사이에 두고 상기 제4 게이트 전극(GE4) 위에 배치될 수 있다. 상기 제4 소오스 전극(SE4)의 일단은 상기 제4 액티브 패턴(AP4)과 접촉되고, 상기 제4 소오스 전극(SE4)의 타단은 상기 제1 절연막(L1)을 관통하여 형성된 제4 콘택홀(CNT4)을 통해 상기 초기화 라인(IL)과 접촉된다. 상기 제4 드레인 전극(DE4)은 상기 제4 소오스 전극(SE4)과 이격되어 상기 제4 액티브 패턴(AP4)과 접촉된다.
상기 제2 절연막(L2)은 상기 초기화 트랜지스터(TRi)를 커버한다. 상기 화이트 픽셀 전극(PEw)은 상기 제2 절연막(L2) 위에 배치된다. 상기 화이트 픽셀 전극(PEw)은 상기 제2 절연막(L2)을 관통하여 형성된 제5 콘택홀(CNT5)을 통해 상기 제4 드레인 전극(DE4)과 접촉된다.
도 9는 본 발명의 다른 실시예에 따른 픽셀의 개략적인 평면도 이다. 도 9에 도시된 픽셀(PX)은 도 2에 도시된 상기 픽셀(PX)과 유사하므로 중복되는 설명은 생략한다.
도 9를 참조하면, 상기 레드 서브 픽셀(RPX)은 레드 하이 픽셀(RHP) 및 레드 로우 픽셀(RLP)을 포함한다. 상기 레드 하이 픽셀(RHP)에 제공되는 전압의 레벨은 상기 레드 로우 픽셀(RLP)에 제공되는 전압의 레벨 보다 높다. 그에 따라, 상기 레드 하이 픽셀(RHP)에서 표시되는 영상의 휘도는 상기 레드 로우 픽셀(RLP)에서 표시 되는 영상의 휘도 보다 크다.
상기 그린 서브 픽셀(GPX)은 그린 하이 픽셀(GHP) 및 그린 로우 픽셀(GLP)을 포함한다. 상기 그린 하이 픽셀(GHP)에 제공되는 전압의 레벨은 상기 그린 로우 픽셀(GLP)에 제공되는 전압의 레벨 보다 높다. 그에 따라, 상기 그린 하이 픽셀(GHP)에서 표시되는 영상의 휘도는 상기 그린 로우 픽셀(GLP)에서 표시 되는 영상의 휘도 보다 크다.
상기 블루 서브 픽셀(BPX)은 블루 하이 픽셀(BHP) 및 블루 로우 픽셀(BLP)을 포함한다. 상기 블루 하이 픽셀(BHP)에 제공되는 전압의 레벨은 상기 블루 로우 픽셀(BLP)에 제공되는 전압의 레벨 보다 높다. 그에 따라, 상기 블루 하이 픽셀(BHP)에서 표시되는 영상의 휘도는 상기 블루 로우 픽셀(BLP)에서 표시 되는 영상의 휘도 보다 크다.
본 발명의 일 예로, 상기 로우 픽셀들(RLP, GLP, BLP)은 상기 화이트 서브 픽셀(WPX)에 인접하게 배치된다. 보다 구체적으로, 상기 로우 픽셀들(RLP, GLP, BLP)은 각각 상기 화이트 서브 픽셀(WPX) 및 상기 하이 픽셀들(RHP, GHP, BHP) 사이에 제공 된다.
이와 같이 상기 서브 픽셀들(RPX, GPX, BPX) 각각이 하이 픽셀들(RHP, GHP, BHP) 및 로우 픽셀들(RLP, GLP, BLP)을 포함함으로써, 상기 픽셀(PX)에서 표시되는 영상이 사용자가 시청하는 시야각에 따라 왜곡되는 것을 방지 할 수 있다. 즉, 상기 픽셀(PX)의 시야각이 개선 될 수 있다.
상기 화이트 서브 픽셀(WPX)은 상기 로우 픽셀들(RLP, GLP, BLP)과 오버랩 되고, 상기 로우 픽셀들(RLP, GLP, BLP)과 용량성 커플링 된다. 보다 구체적으로, 상기 화이트 서브 픽셀(WPX) 및 상기 레드 로우 픽셀(RLP) 사이에는 제1 커패시턴스(c1)가 형성되고, 상기 화이트 서브 픽셀(WPX) 및 상기 그린 로우 픽셀(GLP) 사이에는 제2 커패시턴스(c2)가 형성되고, 상기 화이트 서브 픽셀(WPX) 및 상기 블루 로우 픽셀(BLP) 사이에는 제3 커패시턴스(c3)가 형성될 수 있다. 상기 제1 내지 제3 커패시턴스(c1~c3)는 서로 상이한 값을 가질 수 있다.
이와 같이, 상기 화이트 서브 픽셀(WPX)은 상기 레드, 그린, 및 블루 서브 픽셀(RPX, GPX, BPX)과 커플링 되어 종속적으로 구동 될 수 있다. 그에 따라, 상기 화이트 서브 픽셀(WPX)을 구동하기 위한 별도의 데이터 라인이나, 상기 화이트 서브 픽셀(WPX)에 제공되는 데이터 전압을 생성하기 위한 상기 데이터 구동부(30, 도 1에 도시됨)의 구동 회로 및, 상기 제어부(40)가 처리해야 되는 알고리즘이 불필요 하다. 그에 따라, 상기 표시 패널(10), 상기 데이터 구동부(30), 및 상기 제어부(40)의 구조가 간단해진다. 또한, 상기 표시 장치(1000)의 소비 전력이 감소된다.
특히, 상기 화이트 서브 픽셀(WPX)은 상기 하이 픽셀들(RHP, GHP, BHP)에 비해 상대적으로 낮은 레벨의 전압을 인가 받는 상기 로우 픽셀들(RLP, GLP, BLP)과 커플링 되므로, 상기 화이트 서브 픽셀(WPX)은 미세한 계조 표현이 가능하다.
예를 들어, 상기 레드, 그린, 및 블루 서브 픽셀(RPX, GPX, BPX)에 200 계조에 대응되는 상기 레드, 그린, 및 블루 데이터 전압(DVr, DVg, DVb)가 인가되는 경우, 상기 로우 픽셀들(RLP, GLP, BLP)에는 대략 100 계조에 대응되는 전압이 인가 되고, 상기 로우 픽셀들(RLP, GLP, BLP)은 상기 화이트 서브 픽셀(WPX)에 각각 대략 20, 50, 5 계조에 대응되는 전압들을 커플링 시킨다. 그 결과, 총합 75계조에 대응되는 전압이 상기 화이트 서브 픽셀(WPX)에 인가되므로, 상기 화이트 서브 픽셀(WPX)는 75계조에 대응되는 화이트 영상을 표시 한다.
또한 이에 한정되지 않고, 상기 화이트 서브 픽셀(WPX)는 상기 로우 픽셀들(RLP, GLP, BLP) 대신 상기 하이 픽셀들(RHP, GHP, BHP)과 용량성 커플링 될 수 있다. 상기 제1 내지 제3 케패시턴스(c1~c3)는 상기 화이트 서브 픽셀(WPX)로 하여금 255계조의 영상 까지 표시하도록 상기 화이트 서브 픽셀(WPX)을 구동하기에 부족할 수 있다. 이 경우, 상기 로우 픽셀들(RLP, GLP, BLP)에 비해 상대적으로 큰 레벨의 전압을 인가 받는 상기 하이 픽셀들(RHP, GHP, BHP)과 상기 화이트 서브 픽셀(WPX)를 커플링 시킴으로써, 상기 화이트 서브 픽셀(WPX)로 하여금 255계조의 영상 까지 표시 하도록 상기 화이트 서브 픽셀(WPX)을 구동 시킬 수 있다.
도 10은 도 9에 도시된 픽셀을 포함하는 표시 패널의 평면도 이다.
이하, 도 10을 참조하면, 상기 제i-1 게이트 라인(GLi-1), 상기 제i 게이트 라인(GLi), 및 상기 제j, 제j+1, 제j+2 데이터 라인들(DLj, DLj+1, DLj+2)이 교차하여 정의한 영역에, 상기 화이트, 레드, 그린, 및 블루 서브 픽셀(WPX, RPX, GPX, BPX)이 제공된다.
상기 레드 로우 픽셀(RLP) 및 상기 레드 하이 픽셀(RHP)은 상기 제i 게이트 라인(GLi)을 사이에 두고 상기 제2 방향(D2)을 따라 순차적으로 제공된다.
상기 레드 로우 픽셀(RLP)는 제1 및 제2 로우 트랜지스터(LTR1, LTR2), 레드 로우 픽셀 전극(PErl) 및 레드 로우 액정 커패시터(Crl)을 포함한다. 상기 레드 하이 픽셀(RHP)은 제1 하이 트랜지스터(HTR1), 레드 하이 픽셀 전극(PErh) 및 레드 하이 액정 커패시터(Crh)을 포함한다.
상기 레드 로우 액정 커패시터(Crl)의 제1 전극은 상기 레드 로우 픽셀 전극(PErl) 일 수 있으며, 제2 전극은 상기 공통 전극(CE)일 수 있다. 상기 레드 하이 액정 커패시터(Crh)의 제1 전극은 상기 레드 하이 픽셀 전극(PErh) 일 수 있으며, 제2 전극은 상기 공통 전극(CE)일 수 있다.
상기 제1 하이 트랜지스터(HTR1)는 상기 제i 게이트 라인(GLi)에 연결된 게이트, 제j 데이터 라인(DLj)에 연결된 소스, 상기 레드 하이 액정 커패시터(Crh)에 연결된 드레인을 포함한다.
따라서, 상기 제1 하이 트랜지스터(HTR1)가 게이트 신호에 의해 턴-온 되는 경우에, 상기 레드 데이터 전압(DVr)이 상기 레드 하이 픽셀 전극(PErh) 측으로 제공될 수 있다.
상기 제1 및 제2 로우 트랜지스터(LTR1, LTR2)는 상기 레드 데이터 전압(DVr)과 상이한 서브 레드 데이터 전압을 상기 레드 로우 픽셀 전극(PErl)측으로 제공한다. 여기서, 상기 서브 레드 데이터 전압은 상기 레드 데이터 전압(DVr)에 근거하여 결정된다.
상기 제1 로우 트랜지스터(LTR1)는 상기 제i 게이트 라인(GLi)에 연결된 게이트, 제j 데이터 라인(DLj)에 연결된 소스, 상기 레드 로우 액정 커패시터(Crl)에 연결된 드레인을 포함한다.
상기 제2 로우 트랜지스터(LTR2)는 상기 제i 게이트 라인(GLi)에 연결된 게이트, 상기 제2 로우 트랜지스터(LTR2)의 드레인에 연결된 드레인, 및 상기 스토리지 전압(Vcst)를 수신하는 소스를 포함한다. 그러나, 상기 제2 로우 트랜지스터(LTR2)의 드레인이 수신하는 전압(이하, 다운 전압)은 상기 스트리지 전압(Vcst)에 한정되지 않는다. 상기 다운 전압은 상기 레드 데이터 전압(DVr)보다 낮은 전압이면 충분하다.
상기 제1 하이 트랜지스터(HTR1)의 크기와 상기 제1 로우 트랜지스터(LTR1)의 크기는 동일하게 설정될 수 있다. 상기 제2 로우 트랜지스터(LTR2)의 크기는 상기 제1 로우 트랜지스터(LTR1)의 크기보다 작게 설정될 수 있다.
상기 제1 및 제2 로우 트랜지스터(LTR1, LTR2)는 상기 제i 게이트 라인(GLi)을 통해 제공받는 게이트 신호에 응답하여 턴온된다. 턴온된 상기 제1 로우 트랜지스터(LTR1)는 상기 제j 데이터 라인(DLj)을 통해 수신된 상기 레드 데이터 전압(DVr)을 상기 레드 로우 픽셀 전극(PErl)에 제공한다. 제2 로우 트랜지스터(LTR2)는 상기 스토리지 전압(Vcst)을 상기 레드 로우 픽셀 전극(PErl)에 제공하여 상기 레드 데이터 전압(DVr)의 전압 레벨을 다운 시킨다.
보다 구체적으로, 상기 레드 로우 픽셀 전극(PErl)에 걸리는 전압은 상기 제1 로우 트랜지스터(LTR1) 및 상기 제2 로우 트랜지스터(LTR2)의 턴온시 저항 상태의 저항값에 의해 분배된 전압이다. 여기서, 상기 레드 로우 픽셀 전극(PErl)에 걸리는 전압은, 상술한 상기 서브 레드 데이터 전압의 전압이라 정의된다. 상기 서브 레드 데이터 전압의 레벨은 상기 레드 데이터 전압(DVr) 및 상기 스토리지 전압(Vcst)의 중간 정도의 레벨을 가진다.
상술 내용을 종합하면, 상기 제1 및 제2 로우 트랜지스터(LTR1, LTR2) 및 상기 제1 하이 트랜지스터(HTR1)는 게이트 신호에 의해 턴-온 된다. 이 경우에, 상기 제1 하이 트랜지스터(HTR1)을 통해 상기 레드 하이 픽셀 전극(PErh) 측으로 상기 레드 데이터 전압(DVr)가 제공되고, 상기 제1 로우 트랜지스터(LTR1)를 통해 상기 레드 로우 픽셀 전극(PErl) 측으로 상기 서브 레드 데이터 전압이 제공될 수 있다. 따라서, 상기 레드 로우 픽셀 전극(PErl) 및 상기 레드 하이 픽셀 전극(PErh)이 서로 다른 상 데이터 전압들로 구동되어 상기 레드 로우 픽셀(RLP) 및 상기 레드 하이 픽셀(RHP)이 서로 다른 계조의 영상을 각각 표시 할 수 있다.
한편, 상기 그린 로우 픽셀(GLP) 및 상기 그린 하이 픽셀(GHP)은 상기 제i 게이트 라인(GLi)를 사이에 두고 상기 제2 방향(D2)을 따라 순차적으로 제공된다. 상기 그린 로우 픽셀(GLP)은 제3 및 제4 로우 트랜지스터(LTR3, LTR4), 그린 로우 픽셀 전극(PEgl) 및 그린 로우 액정 커패시터(Cgl)을 포함한다. 상기 그린 하이 픽셀(GHP)은 제2 하이 트랜지스터(HTR2), 그린 하이 픽셀 전극(PEgh) 및 그린 하이 액정 커패시터(Cgh)을 포함한다.
상기 그린 로우 액정 커패시터(Cgl)의 제1 전극은 상기 그린 로우 픽셀 전극(PEgl) 일 수 있으며, 제2 전극은 상기 공통 전극(CE)일 수 있다. 상기 그린 하이 액정 커패시터(Cgh)의 제1 전극은 상기 그린 하이 픽셀 전극(PEgh) 일 수 있으며, 제2 전극은 상기 공통 전극(CE)일 수 있다.
또한, 이와 유사 하게, 상기 블루 로우 픽셀(BLP) 및 상기 블루 하이 픽셀(BHP)은 상기 제i 게이트 라인(GLi)를 사이에 두고 상기 제2 방향(D2)을 따라 순차적으로 제공된다. 상기 블루 로우 픽셀(BLP)은 제5 및 제6 로우 트랜지스터(LTR5, LTR6), 블루 로우 픽셀 전극(PEbl) 및 블루 로우 액정 커패시터(Cbl)을 포함한다. 상기 블루 하이 픽셀(BHP)은 제3 하이 트랜지스터(HTR3), 블루 하이 픽셀 전극(PEbh) 및 블루 하이 액정 커패시터(Cbh)을 포함한다.
상기 블루 로우 액정 커패시터(Cbl)의 제1 전극은 상기 블루 로우 픽셀 전극(PEbl) 일 수 있으며, 제2 전극은 상기 공통 전극(CE)일 수 있다. 상기 블루 하이 액정 커패시터(Cbh)의 제1 전극은 상기 블루 하이 픽셀 전극(PEbh) 일 수 있으며, 제2 전극은 상기 공통 전극(CE)일 수 있다.
상기 그린 로우 픽셀(GLP) 및 상기 블루 로우 픽셀(BLP)는 상기 레드 로우 픽셀(RLP)과 유사하고, 상기 그린 하이 픽셀(GHP) 및 상기 블루 하이 픽셀(BHP)는 상기 레드 하이 픽셀(RHP)과 유사하므로, 중복되는 설명은 생략 한다.
상기 화이트 서브 픽셀(WPX)은 화이트 픽셀 전극(PEw), 화이트 액정 커패시터(Cw) 및 제1 내지 제3 커플링 커패시터(CC1~CC3)를 포함한다.
상기 제1 커플링 커패시터(CC1)의 제1 전극은 예를 들어, 상기 제1 로우 트랜지스터(LTR1)의 드레인과 연결 될 수 있고, 상기 제1 커플링 커패시터(CC1)의 제2 전극은 상기 화이트 픽셀 전극(PEw)일 수 있다. 상기 제1 커플링 커패시터(CC1)는 상기 제1 커패시턴스(c1)를 형성 할 수 있다.
상기 제2 커플링 커패시터(CC2)의 제1 전극은 예를 들어, 상기 제3 로우 트랜지스터(LTR3)의 드레인과 연결 될 수 있고, 상기 제2 커플링 커패시터(CC2)의 제2 전극은 상기 화이트 픽셀 전극(PEw)일 수 있다. 상기 제2 커플링 커패시터(CC2)는 상기 제2 커패시턴스(c2)를 형성할 수 있다.
상기 제3 커플링 커패시터(CC3)의 제1 전극은 예를 들어, 상기 제5 로우 트랜지스터(LTR5)의 드레인과 연결 될 수 있고, 상기 제3 커플링 커패시터(CC3)의 제2 전극은 상기 화이트 픽셀 전극(PEw)일 수 있다. 상기 제3 커플링 커패시터(CC3)는 상기 제3 커패시턴스(c3)를 형성할 수 있다.
상기 픽셀(PX)은 상기 초기화 트랜지스터(TRi)를 더 포함할 수 있다. 상기 초기화 트랜지스터(TRi)에 대한 중복되는 설명은 생략한다.
도 11은 본 발명의 또 다른 실시예에 따른 도 5에 도시된 픽셀을 포함하는 표시 패널의 평면도이고, 도 12는 Ⅰ-Ⅰ 및 Ⅳ-Ⅳ'을 따라 절단한 도 11에 도시된 픽셀의 단면도 이다. 이하, 도 11 및 도 12를 참조하여, 도 11에 도시된 픽셀(PX)의 개략적인 레이아웃을 설명한다.
상기 픽셀(PX)의 구조는 상기 오버랩부들(OP1, OP2, OP3) 대신 상기 레드, 그린, 및 블루 픽셀 전극(PEr, PEg, PEb)이 상기 화이트 픽셀 전극(PEw)과 오버랩된다는 점을 제외하고는 도 6을 통해 설명한 상기 픽셀(PX)의 구조와 동일하므로, 중복되는 설명은 생략 한다.
도 11을 참조하면, 상기 레드 픽셀 전극(PEr)은 제1 오버랩 픽셀 전극(OPE1)을 포함한다. 상기 제1 오버랩 픽셀 전극(OPE1)은 상기 화이트 서브 픽셀(WPX)과 인접하는 상기 레드 픽셀 전극(PEr)의 일측으로부터 상기 제3 방향(D3)으로 분기된다. 상기 제1 오버랩 픽셀 전극(OPE1)은 상기 화이트 서브 픽셀(WPX)의 적어도 일부와 오버랩된다. 보다 구체적으로, 상기 제1 오버랩 픽셀 전극(OPE1)은 상기 제1 오버랩 면적(OA1)에 대응하여 상기 화이트 픽셀 전극(PEw)과 오버랩 될 수 있다.
상기 그린 픽셀 전극(PEg)은 제2 오버랩 픽셀 전극(OPE2)을 포함한다. 상기 제2 오버랩 픽셀 전극(OPE2)은 상기 화이트 서브 픽셀(WPX)과 인접하는 상기 그린 픽셀 전극(PEg)의 일측으로부터 상기 제3 방향(D3)으로 분기된다. 상기 제2 오버랩 픽셀 전극(OPE2)은 상기 화이트 서브 픽셀(WPX)의 적어도 일부와 오버랩된다. 보다 구체적으로, 상기 제2 오버랩 픽셀 전극(OPE2)은 상기 제2 오버랩 면적(OA2)에 대응하여 상기 화이트 픽셀 전극(PEw)과 오버랩 될 수 있다.
이와 마찬 가지로, 상기 블루 픽셀 전극(PEb)은 제3 오버랩 픽셀 전극(OPE3)을 포함한다. 상기 제3 오버랩 픽셀 전극(OPE3)은 상기 화이트 서브 픽셀(WPX)과 인접하는 상기 블루 픽셀 전극(PEb)의 일측으로부터 상기 제3 방향(D3)으로 분기된다. 상기 제3 오버랩 픽셀 전극(OPE3)은 상기 화이트 서브 픽셀(WPX)의 적어도 일부와 오버랩된다. 보다 구체적으로, 상기 제3 오버랩 픽셀 전극(OPE3)은 상기 제3 오버랩 면적(OA3)에 대응하여 상기 화이트 픽셀 전극(PEw)과 오버랩 될 수 있다.
도 12에 도시된 바와 같이, 상기 표시 패널(10)은 상기 제2 절연막(L2) 및 상기 레드 픽셀 전극(PEr)를 커버하는 제3 절연막(L3)을 더 포함한다. 상기 제3 절연막(L3)은 상기 화이트 픽셀 전극(PEw) 및 상기 레드, 그린, 및 블루 픽셀 전극(PEr, PEg, PEb)을 절연 시킨다.
이와 같이, 상기 레드, 그린, 및 블루 픽셀 전극(PEr, PEg, PEb)을 상기 화이트 픽셀 전극(PEw)과 직접 용량성 커플링 시키면, 도 6에 도시된 연결부들(RCP, GCP, BCP) 및 오버랩부들(OP1, OP2, OP3)에 의한 차광을 제거 할 수 있으므로, 상기 픽셀(PX)의 투과율을 향상 시킬 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
10: 표시 패널 20: 게이트 구동부
30: 데이터 구동부 40: 제어부
WPX: 화이트 서브 픽셀 CC1~CC3: 제1 내지 제3 커플링 커패시터

Claims (23)

  1. 서로 다른 컬러를 표시 하는 복수의 컬러 서브 픽셀; 및
    상기 컬러 서브 픽셀들 중 적어도 하나의 컬러 서브 픽셀과 오버랩 되어 용량성 커플링 되고, 상기 복수의 컬러 서브 픽셀의 컬러와 상이한 컬러를 표시 하는 커플링 서브 픽셀을 구비하는 픽셀을 포함하는 것을 특징으로 하는 표시 패널.
  2. 제1 항에 있어서,
    상기 적어도 하나의 컬러 서브 픽셀은 컬러 픽셀 전극 및 픽셀 트랜지스터를 포함하고,
    상기 커플링 서브 픽셀은 커플링 픽셀 전극을 포함하고,
    상기 픽셀 트랜지스터의 드레인 전극은 상기 컬러 픽셀 전극과 접촉되고, 상기 커플링 픽셀 전극과 절연되고, 상기 커플링 픽셀 전극의 적어도 일부와 오버랩되는 것을 특징으로 하는 표시 패널.
  3. 제2 항에 있어서,
    초기화 제어 신호에 응답하여, 상기 커플링 픽셀 전극에 초기화 전압을 인가하여 상기 커플링 서브 픽셀을 초기화 시키는 초기화 트랜지스터를 포함하는 것을 특징으로 하는 표시 패널.
  4. 제3 항에 있어서,
    상기 초기화 제어 신호는 k번째 게이트 신호 이며,
    상기 픽셀 트랜지스터는 i번째 게이트 신호에 응답하여 턴-온 되고, 상기 i는 자연수 이고, 상기 k는 상기 i보다 작은 자연수 인 것을 특징으로 하는 표시 패널.
  5. 제4 항에 있어서,
    i번째 행에 제공되는 제i 게이트 라인 및 k번째 행에 제공되는 제k 게이트 라인을 더 포함하고,
    상기 초기화 트랜지스터는 상기 제k 게이트 라인과 연결되고, 상기 제k 게이트 라인으로부터 상기 k번째 게이트 신호를 수신하고,
    상기 픽셀 트랜지스터는 상기 제i 게이트 라인과 연결되고, 상기 i번째 게이트 신호를 수신하는 것을 특징으로 하는 표시 패널.
  6. 제5 항에 있어서,
    상기 제i 게이트 라인 및 상기 제k 게이트 라인과 절연되고 상기 초기화 전압을 수신 받는 초기화 라인을 더 포함하고,
    상기 초기화 트랜지스터는 상기 제k 게이트 라인과 연결되는 게이트 전극, 상기 초기화 라인과 연결되는 소스 전극 및 상기 커플링 픽셀 전극과 연결되는 드레인 전극을 포함하는 것을 특징으로 하는 표시 패널.
  7. 제6 항에 있어서,
    상기 픽셀 트랜지스터는 상기 제i 게이트 라인과 연결되는 소스 전극 및 상기 컬러 픽셀 전극과 연결되고, 상기 커플링 픽셀 전극과 오버랩 및 절연되는 드레인 전극을 포함하는 것을 특징으로 하는 표시 패널.
  8. 제6 항에 있어서,
    상기 초기화 라인은 상기 픽셀 트랜지스터의 게이트 전극 및 상기 커플링 트랜지스터의 게이트 전극과 동일한 층에 배치되는 것을 특징으로 하는 표시 패널.
  9. 제2 항에 있어서,
    상기 커플링 픽셀 전극은 상기 컬러 픽셀 전극과 동일한 층에 배치되는 것을 특징으로 하는 표시 패널.
  10. 제2 항에 있어서,
    상기 적어도 하나의 컬러 서브 픽셀은 제1 및 제2 컬러 서브 픽셀들을 포함하고,
    상기 제1 컬러 서브 픽셀 및 상기 커플링 서브 픽셀 간의 용량성 커플링에 의해 상기 제1 컬러 서브 픽셀 및 상기 커플링 서브 픽셀 사이에는 제1 커패시턴스가 형성되고,
    상기 제2 컬러 서브 픽셀 및 상기 커플링 서브 픽셀 간의 용량성 커플링에 의해 상기 제2 컬러 서브 픽셀 및 상기 커플링 서브 픽셀 사이에는 제2 커패시턴스가 형성되고,
    상기 제1 커패시턴스는 상기 제2 커패시턴스 보다 큰 것을 특징으로 하는 표시 패널.
  11. 제10 항에 있어서,
    상기 적어도 하나의 컬러 서브 픽셀은 제3 컬러 서브 픽셀을 더 포함하고,
    상기 제3 컬러 서브 픽셀 및 상기 커플링 서브 픽셀 간의 용량성 커플링에 의해 상기 제3 컬러 서브 픽셀 및 상기 커플링 서브 픽셀 사이에는 제3 커패시턴스가 형성되고,
    상기 제3 커패시턴스는 상기 제2 커패시턴스 보다 작은 것을 특징으로 하는 표시 패널.
  12. 제11 항에 있어서,
    상기 제1 컬러 서브 픽셀의 제1 픽셀 트랜지스터의 제1 드레인 전극이 상기 커플링 픽셀 전극과 오버랩되는 제1 면적은 상기 제2 컬러 서브 픽셀의 제2 픽셀 트랜지스터의 제2 드레인 전극이 상기 커플링 픽셀 전극과 오버랩되는 제2 면적보다 큰 것을 특징으로 하는 표시 패널.
  13. 제12 항에 있어서,
    상기 제3 컬러 서브 픽셀의 제3 픽셀 트랜지스터의 제3 드레인 전극이 상기 커플링 픽셀 전극과 오버랩되는 제3 면적은 상기 제2 면적 보다 작은 것을 특징으로 하는 표시 패널.
  14. 제11 항에 있어서,
    상기 제1 컬러 서브 픽셀은 그린을 표시 하는 그린 서브 픽셀이고, 상기 커플링 서브 픽셀은 화이트를 표시 하는 화이트 서브 픽셀 인 것을 특징으로 하는 표시 패널.
  15. 제14 항에 있어서,
    상기 제2 컬러 서브 픽셀은 레드를 표시 하는 레드 서브 픽셀 이고, 상기 제3 컬러 서브 픽셀은 블루를 표시 하는 블루 서브 픽셀 인 것을 특징으로 하는 표시 패널.
  16. 제1 항에 있어서,
    상기 적어도 하나의 컬러 서브 픽셀은 하이 서브 픽셀, 및 상기 하이 서브 픽셀에서 표시되는 영상의 휘도 보다 낮은 휘도의 영상을 표시 하는 컬러 로우 픽셀을 포함하고,
    상기 커플링 서브 픽셀은 상기 컬러 로우 픽셀과 오버랩되어 상기 용량성 커플링 되는 것을 특징으로 하는 표시 패널.
  17. 제16 항에 있어서,
    상기 컬러 로우 픽셀은 데이터 전압을 수신하는 제1 트랜지스터 및 다운 전압을 수신하고, 상기 다운 전압을 이용하여 상기 데이터 전압을 다운 시키는 제2 트랜지스터를 포함하는 것을 특징으로 하는 표시 패널.
  18. 제17 항에 있어서,
    상기 제1 트랜지스터는 상기 데이터 전압을 수신하는 소스 전극, i번째 게이트 신호를 수신하는 게이트 전극, 및 드레인 전극을 포함하고,
    상기 제2 트랜지스터는 상기 제1 트랜지스터의 드레인 전극과 연결되는 드레인 전극, 상기 i번째 게이트 신호를 수신하는 게이트 전극, 및 상기 다운 전압을 수신 받는 소스 전극을 포함하는 것을 특징으로 하는 표시 패널.
  19. 제18 항에 있어서,
    상기 적어도 하나의 컬러 서브 픽셀은 컬러 픽셀 전극을 포함하고,
    상기 커플링 서브 픽셀은 커플링 픽셀 전극을 포함하며,
    상기 제1 및 제2 트랜지스터의 드레인 전극들은 상기 컬러 픽셀 전극과 접촉 되고, 상기 커플링 픽셀 전극과 절연되고, 상기 커플링 픽셀 전극의 적어도 일부와 오버랩는 것을 특징으로 하는 표시 패널.
  20. 제19 항에 있어서,
    상기 컬러 픽셀 전극 및 상기 커플링 픽셀 전극과 대향하는 공통 전극을 더 포함하는 것을 특징으로 하는 표시 패널.
  21. 제1 항에 있어서,
    상기 커플링 서브 픽셀은 데이터 라인과 연결되지 않는 것을 특징으로 하는 표시 패널.
  22. 제1 항에 있어서,
    상기 커플링 서브 픽셀은 상기 커플링 픽셀 전극을 포함하고,
    상기 적어도 하나의 컬러 서브 픽셀은 상기 커플링 픽셀 전극의 적어도 일부와 오버랩되는 컬러 픽셀 전극을 포함하는 것을 특징으로 하는 표시 패널.
  23. 제22 항에 있어서,
    상기 커플링 픽셀 전극 및 상기 컬러 픽셀 전극에 사이에 개재되는 절연막을 더 포함하는 것을 특징으로 하는 표시 패널.

KR1020150004131A 2015-01-12 2015-01-12 표시패널 KR20160087022A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150004131A KR20160087022A (ko) 2015-01-12 2015-01-12 표시패널
US14/819,327 US10217436B2 (en) 2015-01-12 2015-08-05 Display panel having a reduced number of data lines and a reduced number of channels for a driver
CN201610015744.XA CN105788503B (zh) 2015-01-12 2016-01-11 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150004131A KR20160087022A (ko) 2015-01-12 2015-01-12 표시패널

Publications (1)

Publication Number Publication Date
KR20160087022A true KR20160087022A (ko) 2016-07-21

Family

ID=56367960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150004131A KR20160087022A (ko) 2015-01-12 2015-01-12 표시패널

Country Status (3)

Country Link
US (1) US10217436B2 (ko)
KR (1) KR20160087022A (ko)
CN (1) CN105788503B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102550732B1 (ko) * 2017-12-13 2023-07-03 삼성디스플레이 주식회사 표시장치
CN108732812B (zh) * 2018-05-28 2021-05-14 厦门天马微电子有限公司 显示面板和显示装置
CN108803188B (zh) * 2018-08-30 2021-05-11 京东方科技集团股份有限公司 一种像素结构、其驱动方法、电子纸及显示装置
CN109307942A (zh) * 2018-10-30 2019-02-05 惠科股份有限公司 一种显示面板、显示装置和制作方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1173158A (ja) * 1997-08-28 1999-03-16 Seiko Epson Corp 表示素子
US8853696B1 (en) * 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
EP1580708A4 (en) * 2002-11-27 2011-01-05 Semiconductor Energy Lab DISPLAY APPARATUS AND ELECTRONIC DEVICE
WO2004051614A1 (ja) * 2002-11-29 2004-06-17 Semiconductor Energy Laboratory Co., Ltd. 表示装置とその駆動方法、および電子機器
JP4623939B2 (ja) * 2003-05-16 2011-02-02 株式会社半導体エネルギー研究所 表示装置
US7206048B2 (en) * 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
KR100589785B1 (ko) 2004-11-01 2006-06-19 주식회사 대우일렉트로닉스 유기 ｅｌ 디스플레이 장치의 화소구조
JP4571845B2 (ja) * 2004-11-08 2010-10-27 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置及びその駆動方法
TWI339835B (en) * 2005-02-03 2011-04-01 Chimei Innolux Corp Pixel structure for a color display device, organic light emitting device module, electronic device and method of rendering color of a pixel in a display device
US7705924B2 (en) * 2005-02-22 2010-04-27 Samsung Electronics Co., Ltd. Liquid crystal display and test method thereof
JP4438665B2 (ja) * 2005-03-29 2010-03-24 シャープ株式会社 液晶表示装置
US20070063192A1 (en) * 2005-09-20 2007-03-22 Toppoly Optoelectronics Corp. Systems for emitting light incorporating pixel structures of organic light-emitting diodes
KR100729077B1 (ko) * 2005-11-14 2007-06-14 삼성에스디아이 주식회사 유기 발광 표시장치
JPWO2007091365A1 (ja) * 2006-02-06 2009-07-02 シャープ株式会社 表示装置、アクティブマトリクス基板、液晶表示装置、テレビジョン受像機
TWI355632B (en) * 2006-09-26 2012-01-01 Au Optronics Corp The device for liquid crystal display with rgbw co
TWI326789B (en) * 2007-02-15 2010-07-01 Au Optronics Corp Active device array substrate and driving method thereof
JP4989309B2 (ja) * 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
KR20080112855A (ko) 2007-06-22 2008-12-26 삼성전자주식회사 표시 패널
KR101402913B1 (ko) * 2007-07-04 2014-06-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
US8184223B2 (en) * 2008-04-25 2012-05-22 Sharp Kabushiki Kaisha Liquid crystal display device and television receiver
KR101499843B1 (ko) 2008-07-04 2015-03-06 삼성디스플레이 주식회사 표시장치
US8169389B2 (en) * 2008-07-16 2012-05-01 Global Oled Technology Llc Converting three-component to four-component image
KR101574130B1 (ko) * 2008-09-01 2015-12-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101589974B1 (ko) * 2009-05-06 2016-02-01 삼성디스플레이 주식회사 액정 표시 장치
KR101279120B1 (ko) 2009-05-15 2013-06-26 엘지디스플레이 주식회사 영상표시장치
KR101101007B1 (ko) * 2009-10-09 2011-12-29 삼성모바일디스플레이주식회사 액정표시장치
KR101296909B1 (ko) 2010-09-28 2013-08-14 엘지디스플레이 주식회사 입체 영상 표시장치
KR101296904B1 (ko) 2010-12-24 2013-08-20 엘지디스플레이 주식회사 입체영상 표시장치 및 그 구동방법
KR101787598B1 (ko) * 2011-02-07 2017-10-19 삼성디스플레이 주식회사 액정 표시 장치
KR101791579B1 (ko) * 2011-04-08 2017-10-31 삼성디스플레이 주식회사 액정 표시 장치
TWI494674B (zh) * 2011-04-22 2015-08-01 Chimei Innolux Corp 顯示面板
TWI446079B (zh) * 2011-06-29 2014-07-21 Au Optronics Corp 畫素結構及其驅動方法
US9341903B2 (en) * 2011-12-26 2016-05-17 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display panel including the same
TWI475546B (zh) * 2012-02-02 2015-03-01 Innocom Tech Shenzhen Co Ltd 顯示裝置及其驅動方法
KR101970537B1 (ko) * 2012-04-12 2019-04-22 삼성디스플레이 주식회사 표시 장치
KR20140021749A (ko) * 2012-08-09 2014-02-20 삼성디스플레이 주식회사 액정 표시 장치
JP6115274B2 (ja) * 2013-04-11 2017-04-19 ソニー株式会社 表示装置および電子機器
KR102094741B1 (ko) * 2013-08-12 2020-03-31 삼성디스플레이 주식회사 액정 표시 장치
US9466236B2 (en) * 2013-09-03 2016-10-11 Synaptics Incorporated Dithering to avoid pixel value conversion errors
US9082361B2 (en) * 2013-10-12 2015-07-14 Shenzhen China Star Optoelectronics Technology Co., Ltd. Polarized three-dimensional display panel and pixel cell thereof
KR20150083370A (ko) * 2014-01-09 2015-07-17 삼성디스플레이 주식회사 액정 표시 장치
KR20160029892A (ko) * 2014-09-05 2016-03-16 삼성디스플레이 주식회사 표시 장치 및 그것의 구동 방법
CN104361862A (zh) * 2014-11-28 2015-02-18 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示面板、显示装置
KR102360758B1 (ko) * 2015-05-27 2022-02-09 삼성디스플레이 주식회사 표시 장치
CN104932137B (zh) * 2015-07-03 2018-06-05 京东方科技集团股份有限公司 一种彩膜基板、阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
US20160203789A1 (en) 2016-07-14
CN105788503B (zh) 2020-10-16
CN105788503A (zh) 2016-07-20
US10217436B2 (en) 2019-02-26

Similar Documents

Publication Publication Date Title
KR101538320B1 (ko) 표시 장치
CN106205515B (zh) 显示装置
KR101563265B1 (ko) 표시장치 및 그 구동 방법
KR101100889B1 (ko) 액정표시장치와 그 구동방법
KR101499843B1 (ko) 표시장치
US9928791B2 (en) Display apparatus and method of driving with pixels alternatively connected to adjacent gate lines
CN106842739B (zh) 液晶显示器设备
US9978301B2 (en) Display apparatus
KR102216659B1 (ko) 액정표시장치의 픽셀 어레이
CN105741735A (zh) 数据控制电路和包含该数据控制电路的平板显示装置
CN109509439B (zh) 显示设备
KR20090084166A (ko) 액정 표시 장치
JP2016130850A (ja) ゲート駆動回路
KR20160087022A (ko) 표시패널
US20160104448A1 (en) Display apparatus
KR101178913B1 (ko) 액정표시장치
KR20160045208A (ko) 표시 장치
KR20070080314A (ko) 액정 표시 패널 및 그의 구동 장치
KR20150080118A (ko) 표시장치
KR101855235B1 (ko) 표시 장치
KR20080089988A (ko) 액정표시장치 및 이의 구동방법
US9940891B2 (en) Display apparatus
KR102170549B1 (ko) 표시장치
KR101949384B1 (ko) 액정표시장치 및 그 구동방법
KR20160069601A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application