WO2004051614A1

WO2004051614A1 - 表示装置とその駆動方法、および電子機器

Info

Publication number: WO2004051614A1
Application number: PCT/JP2003/014539
Authority: WO
Inventors: Yoshifumi Tanada; Aya Anzai
Original assignee: Semiconductor Energy Laboratory Co., Ltd.
Priority date: 2002-11-29
Filing date: 2003-11-14
Publication date: 2004-06-17
Also published as: US20040263499A1; TWI360095B; JP4494214B2; AU2003280806A1; CN100580753C; US7403177B2; EP1580718B1; DE60329422D1; CN1742305A; TW200419507A; EP1580718A1; KR20050085054A; EP1580718A4; KR101003405B1; JPWO2004051614A1

Abstract

積層形成された第１～第３の発光素子１１２～１１４の発光・非発光を選択する映像信号は、唯一のスイッチング用トランジスタ１０７を介して入力され、第１～第３の電流供給線１０３～１０５の電位を制御することによって特定の発光素子を選択的に発光させることを特徴とする。

Description

明細書表示装置とその駆動方法、および電子機器

技術分野

本発明は、発光素子を備えた表示装置、特に多色表示を行う表示部を備えた表示装置およびその駆動方法に関するものである。背景技術

近年、発光装置として、液晶素子を用いた画素を有する液晶- ( L C D ) に代わり、エレクト口ルミネッセンス（E L ) 素子等を代表とする自発光素子を用いた表示装置の研究開発が進められている。これらの発光装置は、自発光型ゆえの高画質、広視野角、バックライトを必要としないことによる薄型、軽量等の利点を活かして、携帯電話の表示画面やディスプレィ装置として幅広い利用が期待されている。

また、携帯電話等においては、その使用目的の多角化により、表示装置自体にも高機能化が求められ、既に多色表示を行うカラー表示装置も幅広く利用されている。

一般的なカラー表示装置の一例を図 5 (A) に示す。基板 5 0 0上に、画素部 5 0 1、ソース信号線駆動回路 5 0 2、ゲート信号線駆動回路 5 0 3が形成されている。前記駆動回路への信号入力、および画素部 5 0 1への電流供給は、外部よりフレキシブルプリント基板（F P C ) 5 0 4を介して行われる。図 5 (A) 中、点線枠 5 1 0で示した部分が 1画素である。画素部 50 1 の一部を拡大したものを図 5 (B) に示す。各画素がそれぞれ、映像信号を入力するためのソース信号線 5 1 1、行選択をするためのゲート信号線 5 1 2、 EL素子 5 1 6に電流を供給するための電流供給線 5 1 3、スィッチング用トランジスタ 5 14、駆動用トランジスタ 5 1 5、電源線 5 1 7、保持容量 5 1 8等を有する。このような、 1画素を 2つのトランジスタを用いて構成し、負荷（ここでは EL素子を例としている）を駆動する回路構成に関しては、特許文献 1等にその記載がある。

このような、 EL素子を用いた表示装置において、多階調表示を行う方法の 1つとして、デジタル階調方式と時間階調方式とを組み合わせた駆動方法がある（特許文献 2参照）。この方法によると、 EL素子の状態は発光 ·非発光の 2状態のみを制御出来れば良いため、素子の特性ばらつき等が画質に影響しにくいといつた利点がある。

(特許文献 1) 特開 2000— 147569号公報

(特許文献 2) 特開 200 1— 343933号公報

カラ一表示を行う場合は、例えば図 5 (A) に点線枠 520で示した、隣接した 3画素を用いて RGBのそれぞれの発光を制御し、その混色によって多色表示を行う。つまり、 1 ドットの表示には 3画素を要する。

多色表示が可能なカラー表示装置における画素は、モノクロ表示を行う場合の画素に比べて、その構成要素が多く、表示領域を占める面積も大きい。したがって、開口率が低下する。所望の輝度を得ようとする場合には、開口率が低下した分、発光輝度を高くする必要がある。発光輝度を高くするには、画素あたりの電流密度を上げなければならないが、これは EL素子の寿命低下につながる。発明の開示

本発明は以上の課題に鑑みてなされたものであり、新規の構成を用いた、多色表示が可能な表示装置を提供するものである。

前述の課題を解決するために、本発明においては以下のような手段を講じた。

従来、 1画素を RGBの 3つのサブ画素として構成していたのに対し、本発明では、 RGBそれぞれの発光色を呈する EL素子を積層して形成する。ソース信号線、ゲート信号線は、 RGBそれぞれに設けるのではなく、各 1 つの信号線を 3画素で共有する。

RGBの発光は、それぞれ別の期間に行う。つまり、 1フレーム期間内で RGBが順次発光する、フィールドシ一ケンシャル方式を採用する。

映像信号入力、行選択に対する、 RGB発光の選択は、電流供給線の電位選択によって RGBを選択し、所望の発光色を得ることが出来る。

本発明の構成を以下に記す。

本発明の表示装置は、異なる発光色を呈する複数の発光素子を有する画素がマトリクス状に配置された画素部を有し、前記複数の発光素子のいずれか 1つを選択し、順次発光せしめることを特徴とする。

本発明の表示装置は、異なる発光色を呈する第 1乃至第 n (nは自然数、 2≤n) の発光素子を有する画素が、マトリクス状に配置された画素部を有し、前記第 1乃至第 nの発光素子のいずれか 1つを選択し、順次発光せしめることを特徴とする。

本発明の表示装置は、第 1乃至第 n + 1 ( nは自然数、 2≤n ) の画素電極と、前記第 1乃至第 n + 1の画素電極に挟まれるように設けられた、異なる発光色を呈する第 1乃至第 nの発光素子とを有する画素が、マトリクス状に配置された画素部を有し、前記画素は、第 1乃至第 nの電流供給線と、電源線と、第 1乃至第 nの駆動用トランジスタを有し、前記第 m (mは自然数、 1≤m≤n ) の画素電極は、前記第 mの駆動用トランジスタを介して前記第 mの電流供給線と電気的に接続され、前記第 n + 1の画素電極は、前記電源線と電気的に接続され、前記表示装置は、少なくとも第 1乃至第 nの発光期間を有し、前記第 mの発光期間において、前記第 mの発光素子を挟む前記画素電極間に電位差を設け、前記第 mの発光素子を選択的に発光せしめることを特徴とする。

本発明の表示装置は、第 1乃至第 n + 1 ( nは自然数、 2≤n ) の画素電極と、前記第 1乃至第 n + 1の画素電極部に挟まれるように設けられた、異なる発光色を呈する第 1乃至第 nの発光素子とを有する画素が、マトリクス状に配置された画素部を有し、前記画素は、ソース信号線と、ゲート信号線と、第 1乃至第 nの電流供給線と、電源線と、スイッチング用トランジスタと、第 1乃至第 nの駆動用トランジスタとを有し、前記スイッチング用トランジス夕のゲート電極は前記ゲート信号線と電気的に接続され、第 1の電極は前記ソース信号線と電気的に接続され、第 2の電極は前記第 1乃至第 nの駆動用トランジスタのゲート電極と電気的に接続され、前記第 m (mは自然数、 l≤m≤n ) の画素電極は、前記第 mの駆動用トランジスタを介して前記第 mの電流供給線と電気的に接続され、前記第 n + 1の画素電極は、前記電源線と電気的に接続されていることを特徴とする。

本発明の表示装置は、消去用ゲート信号線と、消去用トランジスタとを有し、前記消去用トランジスタのゲート電極は前記消去用ゲート信号線と電気的に接続され、第 1の電極は前記第 1乃至第 nの駆動用トランジス夕のゲ一ト電極と電気的に接続され、第 2の電極は前記第 1乃至第 nの電流供給線のいずれか一と電気的に接続されていることを特徴とする。

本発明の表示装置は、消去用ゲート信号線と、消去用トランジスタと、保持容量線とを有し、前記消去用トランジスタのゲート電極は前記消去用ゲート信号線と電気的に接続され、第 1の電極は前記第 1乃至第 nの駆動用トランジス夕のゲート電極と電気的に接続され、第 2の電極は前記保持容量線と電気的に接続されていることを特徴とする。

本発明の表示装置は、消去用ゲート信号線と、第 1乃至第 nの消去用トランジス夕とを有し、前記第 1乃至第 nの消去用トランジスタのゲート電極は、前記消去用ゲート信号線と電気的に接続され、前記第 1乃至第 nの画素電極と、前記第 1乃至第 nの駆動用トランジスタとの間に設けられていることを特徴とする。

本発明の表示装置において、前記第 2乃至第 nの画素電極は、いずれも透光性を有する層を用いてなることを特徴とする。

本発明の表示装置において、前記第 1乃至第 nの発光素子と、前記第 1乃至第 n + 1の画素電極とは、積層されてなることを特徴とする。本発明の表示装置の駆動方法は、異なる発光色を呈する複数の発光素子を有する画素が、マトリクス状に配置された画素部を有する表示装置の駆動方法であって、前記複数の発光素子のいずれか 1つを選択し、順次発光せしめることを特徴とする。

本発明の表示装置の駆動方法は、異なる発光色を呈する第 1乃至第 n ( n は自然数、 2≤n ) の発光素子を有する画素が、マトリクス状に配置された画素部を有する表示装置の駆動方法であって、前記第 1乃至第 nの発光素子のいずれか 1つを選択し、順次発光せしめることを特徴とする。図面の簡単な説明

第 1図は、本発明の一実施形態を示す図である。

第 2図は、本発明の一実施形態を示す図である。

第 3図は、フィールドシーケンシャル駆動のタイミングを説明する図である。

第 4図は、デジ夕ル時間階調方式とフィールドシ一ケンシャル駆動を組み合わせたタイミングを説明する図である。

第 5図は、従来の表示装置の構成を示す図である。

第 6図は、ソース信号線駆動回路の構成例を示す図である。

第 7図は、ソース信号線駆動回路の構成例を示す図である。

第 8図は、ゲート信号線駆動回路の構成例を示す図である。

第 9図は、本発明の画素における発光手段を説明する図である。

第 1 0図は、本発明の一実施形態を示す図である。第 1 1図は、本発明の一実施例を示す図である。

第 1 2図は、本発明の一実施例を示す図である。

第 1 3図は、本発明が適用可能な電子機器の例を示す図である。

第 14図は、フィールドシーケンシャル駆動のコントロール回路を示す図である。発明を実施するための最良の形態

(実施の形態 1)

図 1に、本発明の表示装置における画素部の構成を示す。なお、以降はトランジス夕として、絶縁体上に形成された薄膜トランジスタ（以下 TFTと標記）を例にとって説明するが、本発明はこれに限定するものではなく、有機薄膜トランジスタ、 MOSトランジスタ、分子トランジスタ等を用いて構成した場合も全て含むものとする。また、 TFTにおいては、ソース領域とドレイン領域とは、その構造や動作条件によって、分別が難しいため、一方を第 1の電極、他方を第 2の電極として表記する。発光素子としては、 EL 素子を例として説明するが、これに限定されず、 2端子間に電位差を与えることによって電流を生じ、当該電流によって発光を得ることの出来る素子を対象に含むものとする。

図 1において、点線枠 1 00で囲まれた部分が 1画素である。それぞれの画素は、ソース信号線 1 0 1、ゲート信号線 1 02、第 1〜第 3の電流供給線 10 3〜 1 05、保持容量線 1 06、スイッチング用 TFT 1 07、第 1 〜第 3の駆動用 TFT 1 08〜： L 1 0、保持容量 1 1 1、第 1〜第 3の E L 素子 1 1 2〜 1 14、電源線 1 1 5を有する。

スイッチング用 T FT 1 07のゲート電極は、ゲート信号線 1 02と電気的に接続され、第 1の電極はソース信号線 1 0 1と電気的に接続され、第 2 の電極は第 1〜第 3の駆動用 T FT 1 08〜 1 1 0のゲート電極と電気的に接続されている。第 1の駆動用 TFT 1 08の第 1の電極は第 1の電流供給線 1 03と電気的に接続され、第 2の電極は第 1の EL素子 1 1 2の第 1の電極と電気的に接続されている。第 2の駆動用 T FT 1 09の第 1の電極は第 2の電流供給線 1 04と電気的に接続され、第 2の電極は第 2の EL素子 1 1 3の第 1の電極と電気的に接続されている。第 3の駆動用 T FT 1 1 0 の第 1の電極は第 3の電流供給線 1 05と電気的に接続され、第 2の電極は第 3の EL素子 1 14の第 1の電極と電気的に接続されている。保持容量線 1 06と、第 1〜第 3の駆動用 T FT 1 08〜1 1 0のゲート電極との間には、保持容量 1 1 1が形成され、第 1〜第 3の駆動用 TFT 108〜 1 1 0 のゲ一卜電極の電位を保持する。なお、ここでは独立した保持容量線 1 0 6 を用いて、保持容量 1 1 1を形成しているが、特にこの構成には限定しない。つまり、第 1〜第 3の駆動用 T FT 1 08〜 1 1 0のゲート電極と、いずれかの一定電位との間に保持容量 1 1 1を設ければ良い。

第 1〜第 3の EL素子 1 1 2〜1 14は、積層形成されている。つまり、第 1の EL素子 1 1 2の第 2の電極は、第 2の EL素子 1 1 3の第 1の電極を兼ね、第 2の E L素子 1 1 3の第 2の電極は、第 3の E L素子 1 14の第 1の電極を兼ねる。第 3の EL素子 1 14の第 2の電極は、電源線 1 1 5と電気的に接続されており、第 1〜第 3の電源供給線 1 03〜 105と電位差を有する。

第 1〜第 3の電流供給線 1 03〜 1 0 5は、図 14のコントロール回路 1 40 1と接続している。コントロール回路 140 1は、スィッチ 1402〜 1404の接続をそれぞれ切り替えることによって、電流供給線 1 0 3〜 1 0 5の電位を V_Aまたは V_cに制御する。これによつてフィールドシ一ケンシャル駆動を行う。なお、コントロール回路の構成は図 14に限定されない。図 14では V_Aと V_cの 2つの電位を用いた構成になっているが、 3つ以上の電位を切り替える構成にしてもよい。

第 1〜第 3の EL素子 1 1 2〜 1 14において、第 2、第 3の EL素子 1 1 3、 1 14の第 1の電極は、ともに透明導電材料を用いて形成される。また、第 1の EL素子 1 1 2の第 1の電極と、第 3の EL素子 1 14の第 2の電極のいずれか一方もまた、透明導電材料を用いて形成される。第 1〜第 3 の EL素子 1 1 2〜 1 14からの出射光は、第 1の EL素子 1 1 2の第 1の電極と、第 3の EL素子 1 14の第 2の電極のうち、透明導電材料で形成された電極を通して外部に現れる。

画素部における発光動作について、図 1および図 9を参照して説明する。なお、ここでは TF Tの状態について、 ONもしくは OF Fと表記するが、 ONとは、 TFTのゲート ·ソース間電圧の絶対値がそのしきい値の絶対値を上回り、ソース ' ドレイン間に電流が流れる状態をいい、 OFFとは、 T FTのゲート ·ソース間電圧の絶対値がそのしきい値の絶対値を下回り、ソ —ス ' ドレイン間に電流が流れない（微小なリーク電流は含めない）状態をいう。ゲート信号線 1 02が選択されると、スィツチング用 TFT 1 0 7が ON し、図 9 (A) に示すように、映像信号がソース信号線 10 1より、スイツチング用 T FT 1 0 7を介して第 1〜第 3の駆動用 TFT 1 08〜 1 1 0のゲート電極に入力される。図 9 (A) の例では、スイッチング用 TFT 1 0 7は N型 TFT、第 1〜第 3の駆動用 TFT 1 08〜1 10は P型 TFTを用いているので、映像信号の電位が L電位のとき、第 1〜第 3の駆動用 TF T 1 08〜 1 1 0が ONする。

続いて、各 E L素子の発光について説明する。本発明においては、 EL素子は積層されており、図 1に示した構成の場合、映像信号は共通に第 1〜第 3の駆動用 T FT 1 08〜 1 1 0のゲ一ト電極に入力されるので、各 EL素子の発光 ·非発光の制御は、第 1〜第 3の電流供給線 1 03〜 1 0 5の電位を制御することによって行う。

まず、第 1の発光色（R) が発光する場合について述べる（図 9 (B))。今、電源線の電位を対向電位 V_cとし、第 1〜第 3の電流供給線 1 0 3〜 1 05の電位をそれぞれ、 V_A、 V_c、 V_cとする（ただし V_cく V_A：)。

このとき、第 1の EL素子 1 1 2においては、第 1の電極の電位はおおむね V_Aとなり、第 2の電極の電位はおおむね V_cとなる。よって第 1の電極と第 2の電極との間に電位差が生じ、第 1の駆動用 T FT 1 08を介して電流が流れ込み、発光する。一方、第 2の E L素子 1 1 3の第 1の電極の電位は、つまり第 1の EL素子 1 1 2の第 2の電極の電位であるからおおむね V_c、第 2の電極の電位もまたおおむね V_cであるから、第 2の EL素子 1 1 3には電流が流れない。すなわち第 2の EL素子 1 1 3はこのときは発光しない。したがって、第 1の電流供給線 1 03ょり第1の£ 素子1 1 2に流れ込んだ電流は、第 2の駆動用 TFT 109を介して、第 2の電流供給線 1 04へと流れる。同様に、第 3の EL素子 1 14においても、第 1の電極と第 2の電極間には電位差が生じないため、電流が流れない。すなわち発光しない。続いて、第 2の発光色（G) が発光する場合について述べる（図 9 (C))。今、電源線の電位を対向電位 V_cとし、第 1〜第 3の電流供給線 1 0 3〜 1 05の電位をそれぞれ、 V_A、 V_A、 V_cとする。

このとき、第 1の EL素子 1 12においては、第 1の電極の電位はおおむね V_Aとなり、第 2の電極の電位もまたおおむね V_Aとなる。したがって第 1 の EL素子 1 1 2には電流が流れない。すなわち発光しない。一方、第 2の EL素子 1 1 3においては、第 1の電極の電位は、つまり第 1の EL素子 1 1 2の第 2の電極の電位であるからおおむね V_A、第 2の電極の電位はおおむね V_cであるから、第 1の電極と第 2の電極間に電位差が生じ、第 2の駆動用 TFT 1 09を介して電流が流れ込み、発光する。また、第 3の EL素子 1 14においては、第 1の電極の電位はおおむね V_c、第 2の電極の電位も V_cであるから、第 1の電極と第 2の電極間には電位差が生じないため、電流が流れない。すなわち発光しない。

続いて、第 3の発光色（B)が発光する場合について述べる（図 9 (D))。今、電源線の電位を対向電位 V_eとし、第 1〜第 3の電流供給線 1 0 3〜 1 05の電位はいずれも V_Aとする。

このとき、第 1の EL素子 1 1 2においては、第 1の電極の電位はおおむね V_Aとなり、第 2の電極の電位もまたおおむね ν_Λとなる。したがって第 1 の E L素子 1 1 2には電流が流れない。すなわち発光しない。同様に、第 2 の E L素子 1 1 3においても、第 1の電極と第 2の電極間には電位差が生じないため、電流が流れない。すなわち発光しない。一方、第 3の E L素子 1 1 4においては、第 1の電極の電位はおおむね V _Aとなり、第 2の電極の電位は V _cである。よって第 1の電極と第 2の電極間に電位差が生じ、第 3の駆動用 T F T 1 1 0を介して電流が流れ込み、発光する。

以上の動作により、積層形成された E L素子は、選択的に発光させることが出来る。なお、上記の説明では、第 1〜第 3の E L素子 1 1 2〜 1 1 4は、第 1の電極と第 2の電極間の電位差、つまり陽極一陰極間電圧が V_A— V _cとされているが、 E L素子の場合、発光色によって、同一の輝度を得るのに必要な陽極一陰極間電圧はそれぞれ異なるのが一般的であるので、上記の条件には限定しないものとする。つまり、 E L素子の特性によって、適宜電圧を設定すれば良い。

なお、ここでは例として、一般的なカラー表示装置において用いられている R、 G、 Bの 3色の発光素子を有する場合について述べてきたが、本発明の主旨は、複数の発光素子を有する場合、ある期間において、いずれか 1つの発光素子を選択的に発光せしめる点にあり、例えば 3色以上の場合においても、同様の手法で容易に実現が可能であるので、ここでは特に発光素子の数は限定しない。

また、ここでは第 1乃至第 3の発光素子は積層構造としているが、必ずしもそれぞれの発光素子が積層されていなくとも、本発明が適用.出来る。ただし、発光領域を広く確保出来るという点において、積層構造をとるのが望ましいといえる。

(実施の形態 2)

本発明を実施の形態 1とは異なる構成の画素に適用した例を図 2に示す。図 1に示した構成に加え、消去用ゲート信号線 20 1、消去用 TFT 20 2 を追加している。その他の構成は図 1に従うので、図番は省略する。

図 2に示す構成の画素は、特開 200 1— 343933号広報記載の、デジタル時間階調方式による表示を行う際、発光時間を制御するために、所望のタイミングで、発光している E L素子を強制的に非発光の状態とすることが出来る。具体的には、発光を終了させたいタイミングで、消去用ゲート信号線 20 1に行選択パルスを出力することにより、消去用 TFT 2 02が〇 Nする。これにより、駆動用 TFT 1 08〜 1 1 0のゲート電極の電位は保持容量線の電位に等しくなり、 OFFする。したがって、 EL素子への電流供給の経路が絶たれ、非発光の状態となる。

ここで、保持容量線 1 06の電位は、駆動用 T F T 1 08〜 1 1 0が確実に OF Fする電位とする必要がある。具体的には、駆動用 TFT 1 08〜 1 1 0が P型 TFTである場合、保持容量線 106の電位は、いずれの電流供給線の電位よりも高くしておく。つまり、駆動用 TFT 1 08〜 1 1 0のゲート電極の電位が保持容量線 1 06の電位に等しくなつた場合、駆動用 TF T 1 08〜 1 1 0のゲ一ト ·ソース間電圧がいずれも正となるようにしておく。逆に、駆動用 T FT 1 08〜1 1 0が N型である場合、保持容量線 1 0 6の電位は、いずれの電流供給線の電位よりも低くしておけば良い。

ここでは、消去用 TFT 202は、駆動用 T FT 1 08〜 1 1 0のゲ一ト電極と、保持容量線 106との間に設けられているが、駆動用 TFT 1 08 〜 1 1 0のゲート電極と、第 1〜第 3の電流供給線 1 03〜 1 05のいずれかとの間に設けても良い。

また、消去用 TFT 202については、図 2のような配置に限定されない。所望のタイミングで消去用 TFTを制御し、それによつて EL素子への電流供給を遮断出来れば良い。例えば図 1 0に示すように、消去用 TFT 1 00 2〜 1 004を、駆動用 T FT 1 08〜 1 1 0のドレイン端子と、 E L素子との間に設け、消去用 TFT 1 002〜 1 004が ONしている期間は、駆動用 TFT 1 08〜 1 1 0のいずれかを介して EL素子に電流が流れ、所望のタイミングで消去用 T FT 1 002〜 1004を OFFさせることによつて、 E L素子への電流を強制的に遮断することが出来る。

(実施例）

[実施例 1 ]

本実施例においては、本発明を用いて構成された画素を制御するための駆動回路の構成について説明する。

図 6は、主に映像信号として、アナログ形式の映像信号を用いて表示を行うための、ソース信号線駆動回路の構成例を示している。

図 6 (A) の例では、フリップフロップ 60 1を複数段用いてなるシフトレジス夕 602、 NAND 603、レベルシフ夕 604、ノッファ 60 5、サンプリングスィッチ 606を有している。

動作について説明する。クロック信号（S— CK、 S - CKb) およびスタートパルス（S— S P) にしたがって、シフトレジス夕 602は順次サンプリングパルスを出力する。連続した 2つのサンプリングパルスは、互いにパルスが重複する期間を有する場合があり、そのような場合には、 NAND 603によって前後のサンプリングパルスと演算を行う。シフトレジスタ 6 02の構成によっては、 NAND 603は必要としない場合もある。

NAND 603から出力されたサンプリングパルスは、必要とあればレべルシフ夕 60 によって振幅変換を受け、バッファ 60 5によって増幅され、サンプリングスィツチ 606へと入力される。サンプリングスィツチ 606 においては、サンプリングパルスの入力された夕イミングにおいて入力されているアナログ映像信号（V i d e o) を取り込み、それぞれのソース信号線 Sェ〜。に点順次で出力する。

ここで、レベルシフタ 604、バッファ 6 0 5については、シフトレジス夕 602、もしくは NAND 603自体が、大きな負荷を駆動するだけの能力が十分であれば特に必要としない。

図 6 (B) は、基本的な構成は図 6 (A) と同様であるが、バッファ 60 5において、 1段あたり複数のサンプリングスィッチ 606を駆動している点が異なる。このような構成とすると、サンプリングパルスが 1つ出力されるタイミングで、同時に複数の列で、映像信号の取り込みを行うことが出来るため、図 6 (A) の構成と比べ、ソース信号線駆動回路の動作周波数を低くすることが出来る。一般に、 1つのサンプリングパルスによって、 k本同時に映像信号の取り込みを行うような駆動を、 k分割駆動といい、ソース信号線の本数が同じであれば、図 6 (A) に示した構成に対し、 lZkの動作周波数で良い。ただし、同時に k本の映像信号の取り込みを行うため、並列に k本の映像信号の入力が必要となる。

図 7は、主に映像信号として、デジタル形式の映像信号を用いて表示を行うための、ソース信号線駆動回路の構成例を示している。

図 7 (A) の例では、フリップフロップ 7 0 1を複数段用いてなるシフトレジスタ 7 0 2、 N AN D 7 0 3、第 1のラッチ回路 7 0 4、第 2のラッチ回路 7 0 5、 DZA変換回路 7 0 6を有している。

動作について説明する。ただし、シフトレジスタ〜 N A N Dの動作については、図 6に示したものと同様であるから、省略する。

サンプリングパルスが入力されるタイミングにしたがって、第 1のラッチ回路 7 0 4において、デジタル映像信号（D a t a )の取り込みが行われる。ここでは、並列した 3つの第 1のラッチ回路 7 0 4によって、 3ビット分のデジタル映像信号の取り込みが同時に行われる。取り込まれたデジタル映像信号は、第 1のラッチ回路 7 0 4のそれぞれにおいて、保持される。

前述の動作が、 1列目から順に行われる。最終列の第 1のラッチ回路 7 0 4におけるデジタル映像信号の取り込みが終了した後、ラッチ信号（L A T ) が入力されると、第 1のラッチ回路 7 0 4において保持されていたデジタル映像信号は、一斉に第 2のラッチ回路 7 0 5へと転送される。その後は、 1 行分のデジタル映像信号は並列に処理される。

第 2のラッチ回路 7 0 5に転送されたデジタル映像信号は、続いて D ZA 変換回路 7 0 6に入力され、 D ZA変換を受け、アナログの電圧信号へと変換され、ソース信号線 Sェ〜 _nに出力される。

図 7 ( B ) の例では、デジタル時間階調方式による表示を行う場合の構成について示している。第 1のラッチ回路 704、第 2のラッチ回路 70 5は 1列あたり 1つ配置され、デジタル映像信号（D a t a) は、 1本の信号線より、直列に入力される。例としては、 1列目第 1ビットデータ→2列目第 1ビットデータ→ · · .→最終列第 1ビットデータ→ 1列目第 2ビットデ一夕— 2列目第 2ピットデータ— ' · '—最終列第 2ビットデータ→ · ■ '→ 1列目最下位ビットデータ→2列目最下位ビットデータ— · · ·→最終列最下位ビットデータといったように入力されるが、この限りではない。なお、各部の動作については、図 7 (A) と同様であるので、ここでは説明を省略する。

図 8は、ゲート信号線駆動回路の構成例を示している。

図 8の例では、ソース信号線駆動回路と同様、フリップフロップ 80 1を複数段用いてなるシフトレジスタ 8 02、 NAND 803レベルシフ夕 80 4、バッファ 805を有している。ここでも、ソース信号線駆動回路の場合と同様、 NAND 802、レベルシフタ 803、バッファ 804については、必要に応じて設ければ良い。

動作もソース信号線駆動回路の項で説明したのと同様、シフトレジスタ 8 02から順次行選択パルスが出力され、 NAND 803において隣接パルス間での演算を行い、レベルシフタ 804において振幅変換を受け、バッファ 80 5を介して、ゲート信号線 Gi Gmに出力され、 1行目から順に選択される。ゲート信号線駆動回路は、前述したソース信号線駆動回路のいずれと組み合わせて使用しても良い。 [実施例 2 ]

本発明の構成を用いて表示を行う際の動作夕イミングについて、図 3を用いて説明する。

図 3 (A) に示すように、表示装置においては、表示期間では繰り返し画面の書き換えと表示とを行っている。この書き換え回数は、一般的には 1秒間に 6 0回程度とすることで、視認者がちらつき（フリツ力）を感じないとされている。ここで、画面の書き換え、表示の一連の動作を 1回行う期間、つまり図 3 (A) 中、 3 0 1で示した期間を、 1フレーム期間と表記する。本発明においては、第 1〜第 3の発光色を呈する画素への映像信号は、共通のソース信号線から入力される。よって、発光色ごとに、異なった期間で書き込みを行う必要があるため、フィ一ルドシーケンシャル方式を用いる。つまり、図 3 ( B ) に示すように、 1フレーム期間内を 3つの期間に分割し、それぞれの期間で、発光色ごとに書き込みと発光を行う。視認者には、残像効果によって、混色されて認識され、多色表示が可能となる。

図 3 ( B ) において、 T a 1〜T a 3で示された期間が、映像信号を画素に書き込む期間であり、以後、アドレス（書き込み）期間と表記する。 T s 1〜T s 3で示された期間が、書き込まれた映像信号に応じて、所望の輝度で発光する期間であり、以後、サスティン（発光）期間と表記する。ァドレス（書き込み）期間においては、図 3 ( C ) に示すように、 1行目から順に、 m行目（最終行）までの行選択が行われている。ここで、 3 0 2で示す期間、つまり 1行あたりの選択期間を、 1水平期間と表記する。 1水平期間内に、 n列分のドッ卜データの書き込みが行われる。図 3 ( D ) は、 1水平期間内のドットデータの書き込みが線順次で行われる場合の例である。実施例 1で説明したように、 3 0 3で示される期間で、 1列目から順次、 n列目までのドットデ一夕のサンプリングが第 1のラッチ回路において行われ、 1行分のデータのサンプリングが終了すると、 3 0 4 で示される帰線期間内に、 3 0 5で示されるようなタイミングでラッチパルスが入力され、このとき 1行分のデータが一斉に第 2のラッチ回路へと転送される。

図 3 ( E ) は、 1水平期間内のドットデータの書き込みが点順次で行われる場合の例である。実施例 1で説明したように、 3 0 6で示される期間で、 1列目から順次、 n列目までのドットデータのサンプリングが行われ、各列では直ちに、ソース信号線へと出力される。

以上が、' アナログ階調方式における動作である。続いて、デジタル時間階調方式における動作について説明する。

図 4 (A ) に示すように、デジタル時間階調方式においても、フィールドシ一ケンシャル方式を用いる。図 4 ( A ) 中、 4 0 1で示される 1フレーム期間を、 4 0 2〜4 0 4で示される 3つの期間に分割し、各期間で、各発光色における書き込み、表示を行う。

ここでは、例として 3ビットデジタル映像信号を用いた場合を挙げて説明する。デジタル時間階調方式の場合、フレーム期間 3 0 2を、さらに複数のサブフレ一ム期間に分割する。ここでは 3ビットであるので、 3つのサブフレーム期間に分割している。

各サブフレーム期間は、アドレス（書き込み）期間 T a # ( #は自然数）と、サスティン（発光）期間 T s #を有する。図 4 (A) においては、サスティン（発光）期間の長さを、 T s 1 ： T s 2 ： T s 3 = 4 ： 2 ： 1とし、各サスティン（発光）期間で、発光もしくは非発光を制御することにより、 2³= 8階調を表現する。つまり、サスティン（発光）期間の長さを、 T s 1 ： T s 2 ： T s 3 = 2 ⁽ⁿ-^1}： 2 ⁽ⁿ— ²⁾ : · · · ： 2¹ ： 2⁰というように、 2のべき乗の比とする。例えば、 T S 3のみが発光し、 T s l、 T s 2においては非発光である場合、すべてのサスティン（発光）期間のうち、約 1 4 % の期間だけ発光していることになる。すなわち、約 1 4%の輝度が表現出来る。丁 3 1と丁 3 2が発光し、 T s 3が非発光である塲合には、すべてのサスティン（発光）期間のうち、約 8 6 %の期間だけ発光していることになる。すなわち、約 8 6 %の輝度が表現出来る。

この動作を、第 1〜第 3の発光色において繰り返すことによって、視認者においては残像効果によつて多色表現が実現する。

この方式によると、アドレス（書き込み）期間とサスティン（発光）期間とが完全に分離されているため、サスティン（発光）期間の長さを自由に設定出来るといったメリットがあるが、アドレス（書き込み）期間において、ある行で書き込みが行われている間、他の行では書き込みも発光も行われていない。つまり、全体としてデュ一ティ一比が低くなつてしまう。

そこで、アドレス（書き込み）期間とサスティン（発光）期間とを分離しない、図 4 (B) に示すようなタイミングでの動作について説明する。

図 4 (B) 中、 4 1 1で示される 1フレ一ム期間を、 4 1 2〜4 14で示される 3つの期間に分割する点は同様であるが、各サブフレーム期間において、アドレス（書き込み）期間とサスティン（発光）期間とが分離していない様子がわかる。つまり、 i行目での書き込みが完了すると、 i行目では直ちに発光が始まる。その後、 i + 1行目での書き込みが行われている時には、すでに i行目はサスティン（発光）期間に入っていることになる。このようなタイミングとすることにより、デューティ一比を高くすることが出来る。ただし、図 4 (B) のようなタイミングの場合、アドレス（書き込み）期間よりもサスティン（発光）期間が短くなると、あるサブフレーム期間におけるアドレス（書き込み）期間と、次のサブフレーム期間におけるアドレス (書き込み）期間とが重複する期間が生じてしまう。そこで、図 2、図 1 0 に示したように、消去用 TFTを用いて、サスティン（発光）期間が終了する時点から、次のアドレス（書き込み）期間が開始されるまでの間、強制的に消去期間 T r l ₃、 T r 2₃、 T r 3₃を設けている。この消去期間により、異なるサブフレーム期間におけるアドレス（書き込み）期間同士が重複するのを回避出来る。具体的には、消去用 T FTを制御するための、第 2のゲート信号線駆動回路を用レ消去用の選択パルスを出力して、 1行目から順に、所望のタイミングで消去用 TFTを ONさせる。なお、この第 2のゲート信号線駆動回路は、通常の書き込みを行う第 1のゲート信号線駆動回路と同じ構成で良い。よって、消去用信号の書き込みを行う期間（以後、リセット期間と表記する） T e l ₃、 T e 2₃、 T e 3₃は、それぞれ、アドレス（書き込み）期間と長さが等しい。

なお、ここでは階調表示ビット数とサブフレーム数が等しい場合を例としたが、さらに多くの期間に分割されていても良い。また、サスティン（発光）期間の長さの比も、必ずしも 2のべき乗としなくても、階調表現は可能である。

[実施例 3 ]

図 1 1を用いて、図 2、図 1 0に示したような、消去用 T FTを有する画素を駆動するための表示装置の構成について説明する。

基板 1 1 00上に、画素部 1 1 0 1、ソース信号線駆動回路 1 1 02、第 1のゲート信号線駆動回路 1 1 0 3および第 2のゲート信号線駆動回路 1 1 04が形成されている。前記駆動回路への信号入力、および画素部 1 1 0 1 への電流供給は、外部よりフレキシブルプリント基板（FPC) 1 1 0 5を介して行われる。点線枠 1 1 10で示した部分が 1画素である。

第 1のゲート信号線駆動回路 1 1 03と、第 2のゲート信号線駆動回路 1 1 04とは、画素部 1 1 0 1を挟んで対向配置される。回路構成、動作周波数等に関しては、第 1のゲート信号線駆動回路 1 1 03、第 2のゲート信号線駆動回路 1 104とも、同様で良い。

[実施例 4]

図 12を用いて、本発明の表示装置の画素部の断面構成の例を説明する。石英、無アルカリガラス、プラスチック等の絶縁基板（可撓性基板も可） 300 1上に、下地膜 3 002が形成され、その上に第 1〜第 3の駆動用 T FT 3004〜4006をはじめとする能動素子群が形成される。 30 03 は TFT 3004〜 30 06のゲート絶縁膜である。さらに、第 1、第 2の層間絶縁膜 3007、 3 008が形成され、当該絶縁層にコンタクトホールを開口後、配線（図示せず）および第 1の画素電極 3009が形成される。次いで、第 1のエッジカバ一膜 3 0 1 7として、アクリル等を代表とする有機樹脂膜、もしくは酸化ケィ素、酸化窒化ゲイ素膜などの無機膜を形成し、第 1の E L層 3 0 1 0が形成される部位を開口する。次いで、当該開口部に第 1の E L層 3 0 1 0を形成する。この際、 E L層の形成方法としては、ィンクジエツト法が望ましい。ただし、塗布位置を高精度に制御出来るならば、他の方法によって形成されても良い。

その後、第 2の画素電極 3 0 1 1を形成し、以後、第 1のエッジカバー膜 3 0 1 7と同様に、第 2のエッジカバー膜 3 0 1 8を形成し、第 2の E L層 3 0 1 2が形成される部位を開口する。次いで、当該開口部に第 2の E L層 3 0 1 2を形成する。

その後、第 3の画素電極 3 0 1 3を形成し、以後、第 2のエッジカバー膜 3 0 1 8と同様に、第 3のエッジカバ一膜 3 0 1 9を形成し、第 3の E L層 3 0 1 4が形成される部位を開口する。次いで、当該開口部に第 3の E L層 3 0 1 4を形成する。

次いで、対向電極 3 0 1 5を形成する。ここで、 E L層からの出射光が、能動素子群が形成されている基板 3 0 0 1側に現れる構造（下面出射：ポトムェミツションともいう）である場合には、第 1〜第 3の画素電極 3 0 0 9、 3 0 1 1、 3 0 1 3は透光性を有する必要がある。例えば、 I T O等に代表される透明導電性材料を用いて形成しても良いし、低抵抗な金属材料を用いてごく薄く電極を形成し、透光性をもたせても良い。対して、 E L層からの出射光が、能動素子群が形成されている基板 3 0 0 1とは反対方向に現れる構造（上面出射：トップェミッションともいう）である場合には、第 2、第 3の画素電極 30 1 1、 301 3および対向電極 30 1 5は透光性を有する必要がある。さらに、 EL層からの出射光が、能動素子群が形成されている基板 300 1側及び 300 1と反対側の両方に現れる構造（両面出射：デュアルエミッションともいう）である場合には、第 1〜第 3の画素電極 300 9、 30 1 1、 30 1 3及び対向電極 30 1 5は透光性を有する必要がある。最後に、第 1〜第 3の E L層 30 1 0、 30 1 2、 30 14への水分等の浸入を防止するためのバリア層 30 1 6を形成し、表示装置とする。第 1の画素電極 30 09、第 1の EL層 30 1 0、第 2の画素電極 30 1 1によつて、図 1における第 1の EL素子 1 1 2が構成され、第 2の画素電極 30 1 1、第 2の EL層 30 1 2、第 3の画素電極 30 1 3によって、図 1における第 2の EL素子 1 1 3が構成され、第 3の画素電極 30 1 3、第 3の EL 層 30 14、対向電極 30 1 5によって、図 1における第 3の EL素子 1 1 4が構成される。

[実施例 5 ]

本発明の半導体装置には様々な用途がある。本実施例では、本発明の適用が可能な電子機器の例について説明する。

このような電子機器には、携帯情報端末（電子手帳、モバイルコンピュー夕、携帯電話等）、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図 1 3に示す。

図 1 3 (A) は ELディスプレイであり、筐体 330 1、支持台 33 02、表示部 330 3等を含む。本発明の表示装置は表示部 3303にて用いることが出来る。図 1 3 (B) はビデオカメラであり、本体 3 3 1 1、表示部 33 1 2、音声入力部 33 1 3、操作スィッチ 33 14、ノッテリ一 33 1 5、受像部 3 31 6等を含む。本発明の表示装置は表示部 33 1 2にて用いることが出来る。

図 1 3 (C) はパーソナルコンピュータであり、本体 332 1、筐体 3 3 22、表示部 3323、キーボード 3324等を含む。本発明の表示装置は表示部 3323にて用いることが出来る。

図 1 3 (D) は携帯情報端末であり、本体 33 3 1、スタイラス 33 32、表示部 333 3、操作ポタン 3334、外部インタ一フェイス 333 5等を含む。本発明の表示装置は表示部 3333にて用いることが出来る。

図 1 3 (E) は携帯電話であり、本体 340 1、音声出力部 3402、音声入力部 3403、表示部 3404、操作スィツチ 3405、アンテナ 34 06を含む。本発明の表示装置は表示部 3404にて用いることが出来る。図 1 3 (F) はデジタルカメラであり、本体 350 1、表示部（A) 3 5 02、接眼部 35 03、操作スィツチ 3 504、表示部（B) 3 50 5、ノッテリー 3 5 06を含む。本発明の表示装置は、表示部（A) 3 502、表示部（B) 3 50 5にて用いることが出来る。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例 1〜実施例 4 に示したいずれの構成を適用しても良い。産業上の利用可能性 RGB 3色を積層構造とすることにより、各画素での電流密度を低く抑え，かつ 1画素あたりの開口率を高くすることが出来る。よって、 EL素子の長寿命化に寄与することが出来る。

Claims

請求の範囲

( 1 ) 異なる発光色を呈する第 1乃至第 n (nは自然数、 2≤n) の発光素子を有する画素を有し、

前記第 1乃至第 nの発光素子のいずれか 1つが順次選択され発光する表示装置。

(2) 第 1乃至第 n + 1 (nは自然数、 2≤n) の画素電極と、

前記第 1乃至第 n + 1の画素電極に挟まれるように設けられた、異なる発光色を呈する第 1乃至第 nの発光素子と、

第 1乃至第 nの駆動用トランジスタを有する画素と、

第 1乃至第 nの電流供給線と、

電源線と、

前記第 m (mは自然数、 l≤m≤n) の画素電極は、前記第 mの駆動用トランジスタを介して前記第 mの電流供給線と電気的に接続され、

前記第 n + 1の画素電極は、前記電源線と電気的に接続され、前記第 mの発光素子を挟む前記画素電極間の電位差が順次調節され、前記第 mの発光素子が選択的に発光する表示装置。

(3) 第 1乃至第 n + 1 (nは自然数、 2≤n) の画素電極と、

前記第 1乃至第 n + 1の画素電極部に挟まれるように設けられた、異なる発光色を呈する第 1乃至第 nの発光素子と、

スィツチング用トランジスタと、

第 1乃至第 nの駆動用トランジスタを有する画素と、ソース信号線と、

ゲ一卜信号線と、

第 1乃至第 nの電流供給線と、

電源線と、

前記スィツチング用トランジスタのゲ一ト電極は前記ゲー卜信号線と電気的に接続され、

前記スイッチング用トランジスタの第 1の電極は前記ソース信号線と電気的に接続され、

前記スィツチング用トランジスタの第 2の電極は前記第 1乃至第 n の駆動用トランジスタのゲート電極と電気的に接続され、

前記第 m (mは自然数、 l≤m≤n ) の画素電極は、前記第 mの駆動用トランジスタを介して前記第 mの電流供給線と電気的に接続され、

前記第 n + 1の画素電極は、前記電源線と電気的に接続されている表

( 4 ) 請求項 3において、前記表示装置はさらに、

消去用ゲート信号線と、

消去用トランジスタとを有し、

前記消去用トランジスタのゲ一ト電極は前記消去用ゲ一ト信号線と電気的に接続され、

前記消去用トランジスタの第 1の電極は前記第 1乃至第 nの駆動用 f—卜電極と電気的に接続され、

前記消去用トランジスタの第 2の電極は前記第 1乃至第 _nの電流供給線のいずれか一と電気的に接続されている表示装置。

( 5 ) 請求項 3において、前記表示装置はさらに、

消去用ゲ一卜信号線と、

消去用トランジスタと、

保持容量線とを有し、

前記消去用トランジスタのゲート電極は前記消去用ゲート信号線と電気的に接続され、

前記消去用トランジスタの第 1の電極は前記第 1乃至第 nの駆動用トランジスタのゲート電極と電気的に接続され、

前記消去用トランジスタの第 2の電極は前記保持容量線と電気的に接続されている表示装置。

( 6 ) 請求項 3において、前記表示装置さらには、

消去用ゲート信号線と、

第 1乃至第 nの消去用トランジスタとを有し、

前記第 1乃至第 nの消去用トランジスタのゲート電極は、前記消去用ゲート信号線と電気的に接続され、

前記第 1乃至第 nの消去用トランジスタは前記第 1乃至第 nの画素電極と、前記第 1乃至第 nの駆動用トランジスタとの間に設けられている表

( 7 ) 請求項 1において、前記第 2乃至第 nの画素電極は、いずれも透光性を有する物質を用いてなる表示装置。

( 8 ) 請求項 2において、前記第 2乃至第 nの画素電極は、いずれも透光性を有する物質を用いてなる表示装置。

(9) 請求項 3において、前記第 2乃至第 nの画素電極は、いずれも透光性を有する物質を用いてなる表示装置。

(1 0) 請求項 4において、前記第 2乃至第 nの画素電極は、いずれも透光性を有する物質を用いてなる表示装置。

(1 1) 請求項 5において、前記第 2乃至第 nの画素電極は、いずれも透光性を有する物質を用いてなる表示装置。

(1 2) 請求項 6において、前記第 2乃至第 nの画素電極は、いずれも透光性を有する物質を用いてなる表示装置。

(1 3) 請求項 7において、前記第 1乃至第 nの発光素子と、前記第 1乃至第 n+ 1の画素電極とは、積層されてなる表示装置。

(14) 請求項 8において、前記第 1乃至第 nの発光素子と、前記第 1乃至第 n+ 1の画素電極とは、積層されてなる表示装置。

(1 5) 請求項 9において、前記第 1乃至第 nの発光素子と、前記第 1乃至第 n+ 1の画素電極とは、積層されてなる表示装置。

(1 6) 請求項 1 0において、前記第 1乃至第 nの発光素子と、前記第 1乃至第 n+ 1の画素電極とは、積層されてなる表示装置。

(1 7) 請求項 1 1において、前記第 1乃至第 nの発光素子と、前記第 1乃至第 n+ 1の画素電極とは、積層されてなる表示装置。

(1 8) 請求項 12において、前記第 1乃至第 nの発光素子と、前記第 1乃至第 n+ 1の画素電極とは、積層されてなる表示装置。

(1 9)画素に含まれる、異なる発光色を呈する第 1乃至第 n (nは自然数、 2≤n ) の発光素子のいずれか 1つを順次選択し、

前記選択された発光素子の二つの電極間の電位を制御し、

順次発光せしめるというステップを有する表示装置の駆動方法。 ( 2 0 ) 請求項 1乃至請求項 1 8に記載の表示装置、または請求項 1 9に記載の表示装置の駆動方法を用いた電子機器。