JP2002297083A - 画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 回路構成を複雑とせず、かつ回路占有面積を
増大させることなく、発光効率の異なるＲ，Ｇ，Ｂの発
光輝度差を低減する。 【解決手段】 画素１は、走査線２と信号線３とに接続
された画素選択用ＮＭＯＳトランジスタ５により選択さ
れ、信号線３より画像信号を取り込み、画像信号保持回
路６によって記憶する。画像表示スイッチング素子８は
ＮＭＯＳトランジスタであり、ゲート電極が画像表示選
択線４に接続され、ソース電極が画像信号保持回路６に
接続され、ドレイン電極が画素電極７に接続されてい
る。従って、信号線３から入力された画像信号の画素電
極７への供給は、画像表示スイッチング素子８のオン、
オフ、すなわち画像表示選択線４により制御される構成
となっている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブマトリ
ックス型の画像表示装置に関するものであり、特に、電
子または正孔を注入することにより発光する発光表示装
置のフルカラー表示を容易に可能とする画像表示装置に
関するものである。

【０００２】

【従来の技術】現在、平面型の画像表示装置としては、
液晶ディスプレイ、プラズマディスプレイ、ＥＬＤ、Ｆ
ＥＤが実用化されている。この中で、ＥＬＤ(Electro L
uminescence Display)およびＦＥＤ(Field Emission Di
splay)は自発光型のディスプレイで、しかも高精細化が
可能なため、ＣＲＴ（Cathode Ray Tube）に代わる次世
代のテレビ受像機として開発が進められている。

【０００３】しかしながら、これらのディスプレイを単
純マトリックス駆動で行う場合、表示が高精細になるに
従いデューティ比が小さくなり、十分な輝度が得られな
いという問題が生じていた。また、十分な輝度を得るた
めに電流を増大させると、発光素子の劣化や発光材料
(蛍光体等)の劣化が生じるという問題が生じていた。そ
こで、これらの問題点を改善するための技術として、ア
クティブマトリックス駆動のディスプレイが提案されて
いる。

【０００４】図１０は、例えば特許第２６５６８４３号
公報において提案されている、従来のＦＥＤの画素内駆
動回路を示している。一画素毎に設けられた画素内駆動
回路は、画素選択用ＮＭＯＳトランジスタ１０１と、電
流駆動用ＮＭＯＳトランジスタ１０２と、信号電圧保持
用のキャパシタ１０３とを備えた構成である。画素選択
用ＮＭＯＳトランジスタ１０１のソース電極またはドレ
イン電極の一方が信号線（図１０においては信号線ｊ
(R)、 信号線ｊ(G)、 信号線ｊ(B)と示されている）に
接続され、他方がキャパシタ１０３と電流駆動用ＮＭＯ
Ｓトランジスタ１０２のゲート電極とに接続されてい
る。このため、画素選択用ＮＭＯＳトランジスタ１０１
がオフした後も信号に応じた電流を駆動用ＮＭＯＳトラ
ンジスタ１０２が流し続ける。従って、画素が非選択の
状態であっても発光を維持することが可能となり、輝度
の高いディスプレイが実現できる。このような構成の場
合、単純マトリックス駆動のように大電流のエミッショ
ン電流を流さなくても十分な輝度が得られるため、エミ
ッタの寿命および蛍光体の寿命が長くなる。

【０００５】なお、ここでは、同じ走査線に接続された
赤（Ｒ）表示部、緑（Ｇ）表示部、青（Ｂ）表示部に対
応する３画素を１絵素としている。すなわち、図１０に
おいては、ｉ行ｊ列目と（ｉ＋１）行ｊ列目の絵素が示
されている。信号線ｊ(R)、信号線ｊ(G)、 信号線ｊ(B)
は、ｊ列目の絵素のＲ，Ｇ，Ｂ各表示部に画像信号を供
給する信号線である。また、１０４は引出電極を示して
いる。

【０００６】図１１は、図１０に示した画素内駆動回路
を用いた場合の駆動タイミングを示す波形図である。１
フレームを、Ｒ，Ｇ，Ｂ各表示部に対応させて、第１フ
ィールド（第１ＦＬＤ）、第２フィールド（第２ＦＬ
Ｄ）、第３フィールド（第３ＦＬＤ）の３つのフィール
ドに分割している。フィールド毎に１からｎ番目までの
走査線を順次選択し、各画素に画像信号を読み込ませ
る。図示していないが、１本の走査線が選択されると、
その走査線に接続されているｍ個の画素の画素選択用Ｎ
ＭＯＳトランジスタ１０１がオンし、信号線より画像信
号を読み込む。読み込まれた画像信号は信号電圧保持用
のキャパシタ１０３に保持され、対応する陽極電極が選
択されている間、エミッション電流を流し続ける。陽極
電極はＲ，Ｇ，Ｂに分割して選択されるため、１フレー
ム期間中に各Ｒ，Ｇ，Ｂに対応する３つの発光期間（３
フィールド）が形成される。ここで、各フィールド期間
は走査線のパルス周期と同じであるため、１フレームを
３分割した時間が１フィールド期間となり、各Ｒ，Ｇ，
Ｂに対応するフィールド期間は同じとなる。

【０００７】

【発明が解決しようとする課題】以上のような構成にお
いては、蛍光体の発光輝度がＲ，Ｇ，Ｂにより異なる場
合、信号電圧を変更してＲ，Ｇ，Ｂの輝度を調節する必
要がある。このため、パネルに入力されるＲ，Ｇ，Ｂの
信号がアナログの場合には、その信号の電圧振幅をＲ，
Ｇ，Ｂ毎に調節した後画素に入力して、電流駆動用ＮＭ
ＯＳトランジスタ１０２の電流を制御する。例えば、Ｇ
の蛍光体の発光輝度が高く、Ｂの蛍光体の発光輝度が低
い場合には、Ｇの信号電圧振幅を小さくし、Ｂの信号電
圧振幅を大きくするための回路が必要となる。

【０００８】また、パネルに入力されるＲ，Ｇ，Ｂの信
号がディジタルで、ＤＡコンバータにより信号をアナロ
グに変換することによって階調制御する場合には、Ｒ，
Ｇ，Ｂ毎に電圧振幅を変えるための回路を別々に形成す
るか、或いは回路に供給する電源電圧をそれぞれ別にす
る必要がある。また、ディジタル信号を用いてディジタ
ル階調を行う場合には、例えば１フレームを複数のサブ
フィールド期間に分割し、サブフィールドを選択するか
選択しないかによって階調を行うが、この方法の場合は
Ｒ，Ｇ，Ｂ毎に選択時間を変えるための回路が必要とな
る。

【０００９】このように、従来の構成においてＲ，Ｇ，
Ｂの輝度を調節するに際には、パネルを駆動するための
ドライバ回路が複雑になり、かつ回路占有面積の増大に
よるコスト増大化が生じるという問題があった。特に、
周辺駆動回路を画素毎に設けられるトランジスタと同様
に多結晶ポリシリコン薄膜トランジスタで形成する場合
には周辺駆動回路占有面積の低減が重要であるため、回
路占有面積の増大は問題であった。

【００１０】本発明はこれらの問題を解決するために、
画素内に画像信号電圧を保持する機能を備えた自発光型
のアクティブマトリックス型画像表示装置において、回
路構成を複雑とせず、かつ回路占有面積を増大させるこ
となく、発光効率の異なるＲ，Ｇ，Ｂの発光輝度差を低
減することを目的とする。

【００１１】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の画像表示装置は、複数の画素と、複数の
走査線と、複数の信号線とを備えたアクティブマトリッ
クス型の画像表示装置において、さらに複数の画像表示
選択線を備え、前記画素が、画素選択トランジスタ、画
像信号保持回路、および前記画像表示選択線に供給され
る信号により制御される画像表示スイッチング素子を有
しており、前記画像信号保持回路は前記画素選択トラン
ジスタを介して取り込まれた画像信号を保持し、前記画
像表示スイッチング素子は接続されている画像表示選択
線が選択されることにより動作して、前記画像信号保持
回路の画像信号にて画像を表示させることを特徴とす
る。

【００１２】この構成によれば、信号線より取り込まれ
た画像信号は画像信号保持回路により保持されるが、画
像表示スイッチ素子が動作するまでは、画像が表示され
ない。従って、画像表示スイッチ素子を動作させる画像
表示選択線が複数本あり、それぞれを独立に走査させる
と、画像表示選択線に対応した領域の画像表示時間を別
々に設定することが可能となる。その結果、例えばＲ，
Ｇ，Ｂに対応する蛍光体の発光輝度が異なるような場合
には、それぞれの発光時間を画像表示選択線の選択時間
により変えることが可能となるため、Ｒ，Ｇ，Ｂの輝度
を揃えることができる。従って、Ｒ，Ｇ，Ｂ毎に画像信
号を変える必要がなく、信号線のドライバ回路が複雑に
なることが避けられる。

【００１３】これにより、発光効率の異なるＲ，Ｇ，Ｂ
により表示を行う場合に、回路構成を複雑とせず、かつ
回路占有面積を増大させることなく、各色間の発光輝度
差を低減することが可能となる。

【００１４】さらに、前記複数の画素のうち表示時間を
同一とする画素の画像表示スイッチング素子は、同一の
画像表示選択線に接続されることが望ましい。これによ
り、簡単な構成で各画素の表示時間を調整することがで
きる。

【００１５】さらに、画像の表示は、前記画像信号保持
回路における前記画像信号の保持動作と並行して、或い
は保持動作後に行うことが可能である。

【００１６】さらに、前記画像表示スイッチング素子が
画素電極と前記画像信号保持回路との間に直列に接続さ
れたトランジスタにより構成されており、前記トランジ
スタは、前記画像表示選択線の電圧変動により導通し
て、画像表示に必要な電圧および電流を前記画素電極に
供給する構成とすることが可能である。この構成はどの
ような発光素子の場合にも適用でき、また画像表示スイ
ッチング素子を低電圧で駆動することもできる。

【００１７】また、前記画像表示装置がフィールドエミ
ッションディスプレイであって、前記画像表示スイッチ
ング素子が、前記画像信号保持回路と接続されエミッタ
を有する画素電極と、前記エミッタに高電界を与え電子
を引き出す引出電極とから構成され、前記引出電極が、
前記画像表示選択線に接続されている構成とすることも
可能である。画像表示スイッチング素子をこのような構
成とすることにより、エミッタからのエミッション電流
を放出させ易くする引出電極を、画像表示スイッチング
素子のオン、オフ制御電極として用いることができる。
これにより、新たにスイッチング素子を設けることな
く、画像表示のオン、オフ制御を行える。

【００１８】また、前記画像表示スイッチング素子が、
電圧を与えることによって発光する発光体を挟む１対の
画素電極から構成され、一方の画素電極が前記画像信号
保持回路と接続され、他方の画素電極が前記画像表示選
択線に接続されている構成とすることも可能である。こ
の構成の場合も、新たにスイッチング素子を設けること
なく、画像表示のオン、オフ制御を行える。

【００１９】また、画像表示選択線の駆動方法として、
前記複数の画像表示選択線が順次選択され、かつ複数の
画像表示選択線の選択時間が互いに異なるような方法を
用いる場合には、パネル全体に流れる平均的な電流が常
に一定となり、電圧降下による電流変動の影響を受けに
くい安定した表示が得られる。また、画像表示選択線の
駆動方法として、前記複数の画像表示選択線が同時に選
択され、かつ複数の画像表示選択線の選択時間が互いに
異なる方法を用いた場合には、発光時間を長くすること
が可能なため、高輝度の画像が得られる。

【００２０】また、１フレーム内を複数に分割したサブ
フィールド期間を有し、各サブフィールド期間に画像を
表示するか否かによって階調を行う方法であって、各サ
ブフィールド期間において、異なる画像表示選択線の選
択時間の割合が同じである方法を用いることも可能であ
る。発光回数で階調制御するディジタル階調の場合、従
来は複数の電源電圧を用意するか、またはＲ，Ｇ，Ｂ毎
に回路を変更して輝度の調整を行う必要があったが、こ
のような本発明の構成によれば、画像表示スイッチング
素子のオン、オフで発光時間を制御することにより、単
一電源で同一回路でも輝度調整が可能となるため、周辺
駆動回路の簡略化が可能となる。

【００２１】また、前記画像表示選択線を、画像表示の
赤、緑、青に対応した３本、又は前記３色を２分割した
２本で構成することが可能である。この構成によれば、
Ｒ，Ｇ，Ｂに対応する発光材料や発光素子が異なった発
光効率を有する場合であっても、画像表示選択線をＲ，
Ｇ，Ｂ毎に分割して、それぞれの発光時間を変えること
によって、同じ輝度が得られる。従って、Ｒ，Ｇ，Ｂ毎
に輝度を調整するための信号電圧の補正が必要となら
ず、周辺駆動回路を簡略化できる。

【００２２】

【発明の実施の形態】(実施の形態１)以下、本発明の第
１の実施の形態について、図１〜図５を参照しながら説
明する。本実施の形態においては、本発明における画像
表示スイッチング素子がＮＭＯＳトランジスタの場合に
ついて説明する。

【００２３】図１には、本実施の形態に係る画像表示装
置の一画素当りの回路構成例が示されている。画素１
は、走査線２と信号線３とに接続された画素選択用ＮＭ
ＯＳトランジスタ５により選択され、信号線３より画像
信号を取り込み、画像信号保持回路６によって記憶す
る。本実施の形態における画像信号保持回路６は、一個
のキャパシタ６ａと、一個の電流駆動用ＮＭＯＳトラン
ジスタ６ｂと、信号電圧を固定するための接地電位線６
ｃとから構成されている。画像信号保持回路６内の電流
駆動用ＮＭＯＳトランジスタ６ｂは、画像信号に応じた
電流を流すためのものである。

【００２４】画像表示スイッチング素子８はＮＭＯＳト
ランジスタであり、ゲート電極が画像表示選択線４に接
続され、ソース電極が画像信号保持回路６に接続され、
ドレイン電極が画素電極７に接続されている。従って、
信号線３から入力された画像信号により、画像信号保持
回路６の電流駆動用ＮＭＯＳトランジスタ６ｂがオンし
ていても、画像表示スイッチング素子８がオンしていな
ければ、画素電極７には電圧が供給されない。画像表示
スイッチング素子８をオンさせるには、画像表示選択線
４を０ＶからＮＭＯＳトランジスタの閾値電圧以上に上
げる必要がある。 また、画像信号保持回路６の電流駆
動用ＮＭＯＳトランジスタ６ｂで画像信号に応じた電流
を流すには、画像表示スイッチング素子８のＮＭＯＳト
ランジスタは、線形領域で駆動することが望ましい。従
って、画像表示スイッチング素子８のＮＭＯＳトランジ
スタの電流駆動力が大きくなるように、ＮＭＯＳトラン
ジスタのチャネル幅およびチャネル長を調整するか、或
いは画像表示選択線４の選択電圧を大きくする必要があ
る。

【００２５】尚、画像表示スイッチング素子８は、画像
信号保持回路６内に組み込むことも可能である。しかし
ながら、例えば画像信号保持回路６内の電流駆動用ＮＭ
ＯＳトランジスタ６ｂのソース電極側に組み込むと、ソ
ース電極電位が変動するため画像信号に応じた電流を流
すことが困難となる。また、画像信号保持回路６内の電
流駆動用ＮＭＯＳトランジスタ６ｂのゲート電極側に組
み込む場合には、スイッチング回数を増大させる必要が
あるため好ましくない。従って、画像信号保持回路６と
画素電極７の間に、画像表示スイッチング素子８を配置
することが好ましい。

【００２６】以上のように、本実施の形態に係る画像表
示装置では、記憶が保持されただけでは画像は表示され
ず、画像表示選択線４が選択され画像表示スイッチング
素子８がオンされることにより電流が流れて画像が表示
される。なお、画像表示選択線４は複数に分割されてい
るため、分割された複数の領域の表示時間を別々に設定
することが可能であり、さらに、分割された一部の領域
のみを表示することも可能である。

【００２７】図２には、図１に示した画素内駆動回路を
ＦＥＤに適用した場合の例が示されている。赤（Ｒ）、
緑（Ｇ）、青（Ｂ）各表示に対応する３画素を１絵素と
すると、図２に示されているのはｉ行ｊ列目と(ｉ＋１)
行ｊ列目の２絵素分に相当する。引出電極９は、画素電
極上に形成された電子放出源であるエミッタ１０から、
電子を放出させやすくするためのもので、エミッタ１０
の極近傍または陽極電極（図示せず）とエミッタ１０と
の間に配置され、エミッタ１０に対して数十Ｖの正電圧
を印加する。本実施の形態においては、引出電極９には
全画素共通で画像表示時に常に正電圧が印加されてい
る。

【００２８】また、画像表示スイッチング素子８である
ＮＭＯＳトランジスタのゲート電極は、Ｒ，Ｇ，Ｂに対
応した画像表示選択線４(R)、 画像表示選択線４(G)、
画像表示選択線４(B)に接続されている。そして各画像
表示選択線４(R) ，４(G)，４(B)は、他の列の各画像表
示選択線４(R) ，４(G)，４(B)とそれぞれ接続されるた
め、パネル全体としては３組の画像表示選択線を備えて
いる構成となる。従って、画像表示選択線４(R) ，４
(G)，４(B)の選択時間、すなわち画像表示スイッチング
素子８のオン時間をＲ，Ｇ，Ｂに応じて変化させてＲ，
Ｇ，Ｂ毎に発光時間を異ならせることにより、Ｒ，Ｇ，
Ｂの輝度を調整することが可能となる。

【００２９】なお、本実施の形態において用いられてい
るトランジスタは全てＮＭＯＳトランジスタであるが、
ＰＭＯＳトランジスタを用いてもよい。また、画像信号
保持回路６の接地電位線６ｃを他電位の電流供給線とす
ることもできる。

【００３０】次に、図２に示した前記画素駆動回路を用
いた場合の駆動タイミングについて説明する。図３は、
本実施の形態における画素部の駆動タイミングを示す波
形図である。図３に示すように、アドレス期間において
パネル全画素に画像信号を入力した後、画像表示選択線
４(R) ，４(G)，４(B)を順次選択して、画像表示選択線
４(R) ，４(G)，４(B)に対応する領域を表示する。１フ
レーム期間とはパネル全画素に１回表示を行わせる期間
であり、一般に１／６０秒が用いられる。画像信号は、
走査線が選択されると信号線を通じてアナログ信号、す
なわち電圧の大きさとして入力され、各画素の画像信号
保持回路６に記憶される。その後、画像表示選択線４
(R) ，４(G)，４(B)を選択する。ここでは、画像表示選
択線４(R)，４(G)，４(B)の全てを順次選択しているた
め、パネル全体の発光に要する平均電流は第１フィール
ド（第１ＦＬＤ）〜第３フィールド（第３ＦＬＤ）まで
ほぼ一定となり、配線抵抗起因の電圧降下による電圧変
動がなく、安定した画像表示が可能である。この駆動方
法によれば、画像表示選択線４(R) ，４(G)，４(B)を
Ｒ，Ｇ，Ｂに対応させることにより、蛍光体の発光効率
差によらずにＲ，Ｇ，Ｂ全ての輝度を同一にすることが
できる。

【００３１】なお、画像表示選択線４(R) ，４(G)，４
(B)は全て選択する必要はなく、任意の２つの画像表示
選択線を同時に選択することや、選択期間を同一に設定
することも可能である。図４には、画像表示選択線４
(R) ，４(G)，４(B)の選択期間は全て異なるが、選択開
始時間は同一とした駆動タイミングの例が示されてい
る。また、図５に示すように、選択開始時間を画像信号
入力後ではなく、画像信号入力と同時にすることも可能
である。このように選択開始時間を画像信号入力と同時
にすることによって、発光のための通電時間が長くな
り、輝度を増大させることが可能となる。

【００３２】ここで、各画像表示選択線４(R) ，４
(G)，４(B)の選択開始時間および選択終了時間の設定
は、走査線を順次選択するシフトレジスタの駆動周期と
同じクロックをカウンタにより計数し、一定の値になっ
た後、選択開始パルスおよび選択終了パルスを発生させ
ることにより設定することができる。尚、各画像表示選
択線４(R) ，４(G)，４(B)の選択期間は、複数の選択期
間を予め用意しておき、その中から最適な選択期間を選
択することによって輝度調整を行うことも可能である。

【００３３】以上のように、本実施の形態の構成によれ
ば、Ｒ，Ｇ，Ｂ表示部毎に画像信号を変えることなく、
それぞれの発光時間を画像表示選択線４(R) ，４(G)，
４(B)の選択時間を変化させることによってＲ，Ｇ，Ｂ
の発光輝度を揃えることができる。これにより、信号線
のドライバ回路を複雑にせず、かつ周辺駆動回路占有面
積を増加させることなく、発光効率が互いに異なるＲ，
Ｇ，Ｂの発光輝度差を低減することが可能となる。

【００３４】（実施の形態２）以下、本発明の第２の実
施の形態について、図６及び図７を参照しながら説明す
る。本実施の形態においては、本発明における画像表示
スイッチング素子が、エミッタが形成されている画素電
極と、前記エミッタに高電界を与え電子を引き出すため
の引出電極とから構成されたＦＥＤである場合について
説明する。

【００３５】図６は、本実施の形態に係る画像表示装置
の一画素当りの回路構成例を示す図である。画素１１
は、走査線１２と信号線１３に接続された画素選択用ト
ランジスタ１５により選択され、信号線１３より画像信
号を取り込み、その画像信号を画像信号保持回路１６に
よって記憶する。本実施の形態における画像信号保持回
路は、一個のキャパシタ１６ａと、一個の電流駆動用Ｎ
ＭＯＳトランジスタ１６ｂと、信号電圧を固定するため
の接地電位線１６ｃとから構成されている。画像信号保
持回路１６内の電流駆動用ＮＭＯＳトランジスタ１６ｂ
は、画像信号に応じた電流を流すためのものである。

【００３６】画像表示スイッチング素子１８は、エミッ
タ２０が形成されている画素電極１７と、エミッタ２０
に高電界を与え電子を引き出すための引出電極１９とか
ら構成されたＦＥＤである。ここで、画像表示スイッチ
ング素子１８がオンしなければ、エミッタ２０からエミ
ッション電流は流れないため画像は表示されない。画像
表示スイッチング素子１８は、エミッション電流放出の
閾値電圧以上の電圧がエミッタ２０と引出電極１９との
間に印加されるとオンする。実際には、閾値電圧よりも
２０Ｖ〜３０Ｖ高い電圧を引出電極１９に印加し、エミ
ッション電流を画像信号保持回路１６内のＮＭＯＳトラ
ンジスタによって制御する。エミッション電流の閾値電
圧が６０Ｖの場合、引出電極の電圧を８０Ｖと５０Ｖに
切り替えることで、画素表示スイッチング素子をオン、
オフできる。引出電極１９は画像表示選択線１４と接続
されているため、画像表示選択線１４の選択状態が８０
Ｖであり、非選択状態が５０Ｖとなる。

【００３７】図７には、図６に示した画素内の回路をＦ
ＥＤに適用した場合の例が示されている。赤（Ｒ）、緑
（Ｇ）、青（Ｂ）各表示に対応する３画素を１絵素とす
ると、図２に示されているのはｉ行ｊ列目と(ｉ＋１)行
ｊ列目の２絵素分に相当する。画像表示選択線１４はパ
ネル内で複数に分割されているため、画像表示選択線１
４が選択された領域のみ画像が表示される。図７におい
ては、Ｒ，Ｇ，Ｂ各表示部に対応させて、画像表示選択
線１４が画像表示選択線１４(R)、 画像表示選択線１４
(G)、 画像表示選択線１４(B)に分割されている。画像
表示スイッチング素子１８を構成している引出電極１９
は、画像表示選択線１４(R)、 画像表示選択線１４
(G)、 画像表示選択線１４(B)に接続されている。そし
て各画像表示選択線１４(R) ，１４(G)，１４(B)は、他
の列の各画像表示選択線１４(R) ，１４(G)，１４(B)と
それぞれ接続されるため、パネル全体としては３本の画
像表示選択線を備えている構成となる。従って、画像表
示選択線１４(R) ，１４(G)，１４(B)の選択時間、すな
わち画像表示スイッチング素子１８のオン時間をＲ，
Ｇ，Ｂに応じて変化させてＲ，Ｇ，Ｂ毎に発光時間を異
ならせることにより、Ｒ，Ｇ，Ｂの輝度を調整すること
が可能となる。

【００３８】また、図７に示した前記画素駆動回路を用
いた場合の駆動タイミングの説明は、実施の形態１の場
合と同様のためここでは省略する。

【００３９】以上のように、本実施の形態の構成によれ
ば、Ｒ，Ｇ，Ｂ表示部毎に画像信号を変えることなく、
それぞれの発光時間を画像表示選択線１４(R) ，１４
(G)，１４(B)の選択時間を変化させることによってＲ，
Ｇ，Ｂの発光輝度を揃えることができる。これにより、
信号線のドライバ回路を複雑にせず、かつ周辺駆動回路
占有面積も増加させることなく、発光効率が互いに異な
るＲ，Ｇ，Ｂの発光輝度差を低減することが可能とな
る。

【００４０】（実施の形態３）以下、本発明の第３の実
施の形態について、図８を参照しながら説明する。本実
施の形態においては、本発明における画像表示スイッチ
ング素子が電圧を与えることによって発光する発光体を
挟む１対の画素電極から構成され、一方の画素電極が画
像信号保持回路と接続され、他方の画素電極が画像表示
選択線に接続されている構成である。

【００４１】図８には、前記の構成を有機ＥＬＤ(Elect
ro Luminescence Display)に適用した場合の回路構成が
示されている。図８において、２５は画素選択用ＮＭＯ
Ｓトランジスタ、２６は画像信号保持回路、２８は画像
表示スイッチング素子、２４(R) ，２４(G) ，２４(B)
はＲ，Ｇ，Ｂ各表示部に対応する画像表示選択線であ
る。また、２１は画像信号保持回路２６に電源を供給す
る電源供給線である。ここでは、画像表示スイッチング
素子２８は有機ＥＬを挟む一対の画素電極から構成され
る。図に示すように、ダイオードが画像表示スイッチン
グ素子２８であり、ダイオードの陰極側が画像表示選択
線２４(R)，２４(G) ，２４(B)に接続される。

【００４２】この場合は、画像表示選択線２４(R)，２
４(G) ，２４(B)が接続された画素電極の電圧を変える
ことにより、画像表示スイッチング素子２８をオン、オ
フさせる。ＦＥＤの場合には、このスイッチングのオ
ン、オフを数百Ｖ以上の範囲で行う必要があるが、有機
ＥＬＤの場合には、１０Ｖ以下で可能となる。従って有
機ＥＬＤのように低電圧で発光が可能な場合には、消費
電力が小さいため、本方式の駆動方法が非常に有効であ
る。

【００４３】なお、本実施の形態における駆動タイミン
グの詳細な説明は、実施の形態１の場合と同様のため、
ここでは省略する。

【００４４】（実施の形態４）以下、本発明の第４の実
施の形態について、図９を参照しながら説明する。本実
施の形態においては、実施の形態１〜３で説明した画素
内駆動回路の駆動に用いられる駆動タイミングの他の例
について説明する。

【００４５】図９は、ディジタル階調を行った場合の駆
動タイミングを示す波形図である。尚、図９において
は、実施の形態１で説明した画素内駆動回路に対して用
いた場合が示されている。ここでは１６階調の場合を示
しており、１フレーム内に４回のアドレス期間が存在す
る。アドレス期間後に発光を行うサブフィールド期間
は、それぞれ１：２：４：８の時間に分割されている。
これにより、各サブフィールド期間に発光を行うか行わ
ないかで１６階調を制御することができる。さらに、各
サブフィールド期間において、異なる画像表示選択線４
(R)，４(G) ，４(B)の選択時間の割合は同じである 例えば、最小サブフィールド期間を１ｍｓとした場合、
他のサブフィールド期間は２ｍｓ、４ｍｓ、８ｍｓとな
る。ここで、同一電流および同一電力での発光輝度が、
１００：７５：５０の３種類の蛍光体または発光素子を
用いてカラーディスプレイを形成する場合を考える。こ
の蛍光体または発光素子を、それぞれ画像表示選択線４
(R)、 画像表示選択線４(G)、 画像表示選択線４(B)で
駆動すると、サブフィールド期間内のデューティ比は、
それぞれ５０％、７５％、１００％で各蛍光体または発
光素子の輝度が同じとなる。従って、画像表示選択線１
の各フィールドにおける選択期間は、０．５ｍｓ、１ｍ
ｓ、２ｍｓ、４ｍｓとなる。この方法によれば、Ｒ，
Ｇ，Ｂ三色の蛍光体を用いてＦＥＤを駆動する場合に、
従来のようにＲ，Ｇ，Ｂ毎に電圧振幅等を変えるための
回路を形成しなくても良好なカラー表示ができることが
確認された。

【００４６】

【発明の効果】以上に説明したように、本発明の画像表
示装置によれば、画素内に画像信号電圧を保持する機能
を備えた自発光型のアクティブマトリックス型画像表示
装置において、回路構成を複雑とせず、かつ回路占有面
積を増大させることなく、発光効率の異なるＲ，Ｇ，Ｂ
の発光輝度差を低減することが可能となる。

【図面の簡単な説明】

【図１】 本発明の第１の実施の形態に係る画像表示装
置の画素内駆動回路を示す回路図である。

【図２】 前記画素内駆動回路をＦＥＤに適用した場合
の回路構成図である。

【図３】 前記画像表示装置における画素部の駆動タイ
ミング例を示す波形図である。

【図４】 前記画像表示装置における画素部の駆動タイ
ミング例を示す波形図である。

【図５】 前記画像表示装置における画素部の駆動タイ
ミング例を示す波形図である。

【図６】 本発明の第２の実施の形態に係る画像表示装
置の画素内駆動回路を示す回路図である。

【図７】 前記画素内駆動回路をＦＥＤに適用した場合
の回路構成図である。

【図８】 本発明の第３の実施の形態に係る画像表示装
置の画素内駆動回路を有機ＥＬＤに適用した場合の回路
構成図である。

【図９】 本発明の第４の実施の形態に係る画像表示装
置における画素部の駆動タイミングを示す波形図であ
る。

【図１０】 従来の画像表示装置の画素内駆動回路を示
す回路図である。

【図１１】 前記従来の画像表示装置における駆動タイ
ミングを示す波形図である。

【符号の説明】

１，１１ 画素 ２，１２ 走査線 ３，１３ 信号線 ４，１４ 画像表示選択線 ５，１５，２５ 画素選択用ＮＭＯＳトランジスタ ６，１６，２６ 画像信号保持回路 ７，１７ 画素電極 ８，１８，２８ 画像表示スイッチング素子 ９，１９ 引出電極 １０，２０ エミッタ ２１ 電源供給線

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｊ 29/96 Ｈ０１Ｊ 29/96 31/12 31/12 Ｃ Ｆターム(参考） 5C032 AA01 5C036 EE04 EF01 EF06 EF09 EG48 EH04 5C080 AA06 AA18 BB05 CC03 DD30 FF11 HH10 JJ03 JJ04

Claims (11)

【特許請求の範囲】
1. 【請求項１】 複数の画素と、複数の走査線と、複数の
   信号線とを備えたアクティブマトリックス型の画像表示
   装置において、 さらに複数の画像表示選択線を備え、 前記画素が、画素選択トランジスタ、画像信号保持回
   路、および前記画像表示選択線に供給される信号により
   制御される画像表示スイッチング素子を有しており、前
   記画像信号保持回路は前記画素選択トランジスタを介し
   て取り込まれた画像信号を保持し、前記画像表示スイッ
   チング素子は接続されている画像表示選択線が選択され
   ることにより動作して、前記画像信号保持回路の画像信
   号にて画像を表示させることを特徴とする画像表示装
   置。
2. 【請求項２】 前記複数の画素のうち表示時間を同一と
   する画素の画像表示スイッチング素子は、同一の画像表
   示選択線に接続されていることを特徴とする請求項１に
   記載の画像表示装置。
3. 【請求項３】 画像の表示が、前記画像信号保持回路に
   おける前記画像信号の保持動作と並行して行われること
   を特徴とする請求項１に記載の画像表示装置。
4. 【請求項４】 画像の表示が、前記画像信号保持回路に
   おける前記画像信号の保持動作後に行われることを特徴
   とする請求項１に記載の画像表示装置。
5. 【請求項５】 前記画像表示スイッチング素子が画素電
   極と前記画像信号保持回路との間に直列に接続されたト
   ランジスタにより構成されており、 前記トランジスタは、前記画像表示選択線の電圧変動に
   より導通して、画像表示に必要な電圧および電流を前記
   画素電極に供給することを特徴とする請求項１に記載の
   画像表示装置。
6. 【請求項６】 前記画像表示装置がフィールドエミッシ
   ョンディスプレイであって、 前記画像表示スイッチング素子が、前記画像信号保持回
   路と接続されエミッタを有する画素電極と、前記エミッ
   タに高電界を与え電子を引き出す引出電極とから構成さ
   れ、 前記引出電極が、前記画像表示選択線に接続されている
   ことを特徴とする請求項１に記載の画像表示装置。
7. 【請求項７】 前記画像表示スイッチング素子が、電圧
   を与えることによって発光する発光体を挟む１対の画素
   電極から構成され、一方の画素電極が前記画像信号保持
   回路と接続され、他方の画素電極が前記画像表示選択線
   に接続されていることを特徴とする請求項１に記載の画
   像表示装置。
8. 【請求項８】 前記複数の画像表示選択線が順次選択さ
   れ、かつ複数の画像表示選択線の選択時間が互いに異な
   ることを特徴とする請求項１〜７の何れか一項に記載の
   画像表示装置。
9. 【請求項９】 前記複数の画像表示選択線が同時に選択
   され、かつ複数の画像表示選択線の選択時間が互いに異
   なることを特徴とする請求項１〜７の何れか一項に記載
   の画像表示装置。
10. 【請求項１０】 １フレーム内を複数に分割したサブフ
    ィールド期間を有し、各サブフィールド期間に画像を表
    示するか否かによって階調を行う方法であって、各サブ
    フィールド期間において、異なる画像表示選択線の選択
    時間の割合が同じであることを特徴とする請求項８また
    は９に記載の画像表示装置。
11. 【請求項１１】 前記画像表示選択線が、画像表示の
    赤、緑、青に対応した３本、又は前記３色を２分割した
    ２本で構成されていることを特徴とする請求項１〜１０
    の何れか一項に記載の画像表示装置。