JP2006507531A - アクティブマトリクスエレクトロルミネッセンス表示装置 - Google Patents

Abstract

カラーアクティブマトリクスＥＬ表示装置は、電力ライン（２６）に駆動トランジスタ（２２）を直列に接続されたエレクトロルミネッセンス表示素子（２）を各々有する、カラー画素（１）の行及び列アレイを有する。行における異なる色の画素はそれぞれ個別の電力ライン（２６´、２６″及び２６″´）に接続されている。画素の行に対応付けられた個別の電力ラインの各々へのそれぞれの電力供給は、行における異なる色の画素のデューティサイクルの制御を可能にするように、個々にスイッチング（４５，４８）可能である。このように、表示素子においても散られる異なる色のＥＬ材料の異なる効率が割り当てられることができ、各々の色の相対輝度の調節を達成することができる。

Description

本発明は、カラーアクティブマトリクスエレクトロルミネッセンス表示装置に関し、例えば、高分子ＬＥＤのような有機エレクトロルミネッセンス素子を用いたアクティブマトリクス表示装置に関する。

エレクトロルミネッセンス（ＥＬ）発光装置を用いるマトリクス型表示装置は周知である。その表示素子は、例えば、高分子材料を用いる有機薄膜エレクトロルミネッセンス素子、又は、従来のＩＩＩ−Ｖ族化合物半導体を用いる発光ダイオード（ＬＥＤ）を有することが可能である。有機エレクトロルミネッセンス材料であって、特に高分子材料における近年の研究は、映像表示装置に対して実際に使用されるそれらの能力を示してきた。それらの材料は、典型的には、一対の電極間に挟まれた半導体性共役系高分子の１層又はそれ以上の数の層を有し、それら電極の一方は透明であり、他方は高分子層にホール又は電子を注入するために適する材料から成る。

高分子材料層は、ＰＶＤプロセスを用いて形成することができ、又は可溶性共役高分子の溶液を用いて、スピンコーティング技術により簡単に形成することができる。有機エレクトロルミネッセンス材料は、ダイオードのようなＩ−Ｖ族半導体材料の特性を示し、それ故、それらの材料は表示機能及びスイッチング機能両方を備えることができ、受動型表示装置において用いられることができる。又、表示素子を流れる電流を制御するためのスイッチング素子及び表示素子を有する各々の画素を有するアクティブマトリクス表示装置に対して、それらの材料が用いられることが可能である。

表示素子を通って流れる電流を決定する電流源トランジスタに供給されるゲート電圧を、画素構成の一部としての電流源トランジスタに印加することが知られている。保持容量はアドレスフェーズの後、ゲート電圧を維持する。

図１は、既知のアクティブマトリクスアドレスエレクトロルミネッセンス表示装置を示している。その表示装置は、ブロック１により表される、一定間隔を置いた画素の行列マトリクスアレイを有するパネルを有し、行（選択）列（データ）アドレス導体４及び６の交差部分の集合間の交差点に位置付けられた、関連スイッチング手段を共なったエレクトロルミネッセンス表示素子２を有する。実際には、数百の画素の行及び列が存在することが可能である。画素１は、それぞれの導体の集合の端部に接続された、列、データ、駆動回路９と行、走査、駆動回路とを有する周辺駆動回路により、行及び列のアドレス導体の集合によりアドレス指定される。

エレクトロルミネッセンス表示素子２は、ここでは、ダイオード素子（ＬＥＤ）として表され、１つ又はそれ以上の有機エレクトロルミネッセンス材料の活性層が間に挟まれた一対の電極を有する、有機発光ダイオードを有する。アレイを有する表示素子は、絶縁基板の一方側に、関連アクティブマトリクス回路構成と共に支持されている。表示素子の陰極か又は陽極のどちらかは、透明導電材料から構成されている。下方に発光する構成に対して、その基板はガラスのような透明材料から成り、基板に最も近い表示素子２の電極は、その基板の他方側においてビューアが見ることができるように、エレクトロルミネッセンス層により生成された光がそれらの電極及び基板を透過するように、ＩＴＯのような透明導電材料から成る。表示素子２に対して用いることができる適切な有機エレクトロルミネッセンス材料の典型的な例については、欧州特許第０７１７４４６号明細書に記載されており、既知である。国際公開第９６／３６９５９号パンフレットに記載されているような共役高分子材料が又、使用されることができる。

図２は、電圧アドレス指定動作のための既知の画素及び駆動回路構成の配置を、簡単化した模式図で示している。各々の画素１は、ＥＬ表示素子２と関連駆動回路構成とを有している。その駆動回路構成は、行導体４における行アドレスパルスによりオンにされるアドレストランジスタ１６を有している。アドレストランジスタ１６がオンにされるとき、列導体６の電圧は残りの画素に渡すことができる。特に、アドレストランジスタ１６は、駆動トランジスタ２２と保持容量２４とを有する電流源２０に列導体電圧を印加する。列電圧は駆動トランジスタ２２のゲートに印加され、ゲートは、行アドレスパルスが終了した後に保持容量２４によりこの電圧に維持される。駆動トランジスタ２２は、同じ行における画素全てに共通である電力供給ライン２６から電流を引き出し、ＥＬ表示素子１を通って流れるこの電流は、光が表示素子により生成されるようにする。発光輝度はピーク電流に比例し、それ故、印加される列電圧（データ信号）の値に依存する。

この回路における駆動トランジスタ２２は、ＰＭＯＳ−ＴＦＴとして実施され、それ故、保持容量２４は固定されたゲートソース電圧に保たれる。この結果、トランジスタを通って流れる固定されたソースドレイン電流が得られ、それ故、画素の所望の電流源動作が与えられる。

上記の基本的な画素回路は電圧アドレス指定画素であり、又、駆動電流をサンプリングする電流アドレス指定画素が存在する。しかしながら、画素構成全ては、各々の画素に供給される電流を必要とする。

カラー表示装置においては、各々の画素行は、異なる色であって、典型的には、赤色、緑色及び青色の光出力を生成する画素を有する。それぞれのカラーフィルター要素と共に白色発光エレクトロルミネッセンス（ＥＬ）表示素子を用いることにより、異なる色を生成することが可能である。好適には、しかしながら、異なる色の光出力は、赤色、緑色及び青色ＥＬ表示素子に対して異なるＥＬ材料を用いることにより、得られ、これは、通常、最も効率的な方法である。

そのようなカラー表示装置のもつ問題点は、一般に、各々の画素から同様の光量（即ち、輝度レベル）を生成するためにＥＬ表示素子に印加する必要がある電圧及び電流が著しく変化することである。これは、部分的に、青色又は赤色光より緑色光に対してより感度がある、眼の応答の関数であり、又、異なる色の画素に対して用いられる異なるＥＬ材料は異なる光生成効率を有することによる。現在、使用可能である高分子ＬＥＤ材料を用いる典型的な例としては、赤色画素は、バランスのよい白色を生成するためには、緑色画素の電流及び電圧の数倍を必要とする。通常の駆動スキームにおいては、画素アレイのための駆動回路は、好適には、画素全てを駆動することができる必要があり、画素に電力を供給するラインの電圧は、最小効率でカラー画素を適切に駆動するのに十分である必要がある。しかしながら、このことは、駆動回路が必要とされるより大きい電力を浪費する結果、比較的大きい電圧において動作する電力ラインにより駆動される最大効率のカラーＥＬ素子に繋がる。

異なる色のＥＬ素子のための駆動トランジスタにより印加される駆動電流は、それらのチャネル寸法を適切にスケーリングすることにより異なる光生成効率を占めるように調節されることが可能であるが、これは、異なる色の画素に対して、異なる問題であって、例えば、より複雑は製造及び異なる画素開口特性をもたらす。

本発明に従って、表示画素の行及び列アレイを有するカラーアクティブマトリクスエレクトロルミネッセンス表示装置であって、各々の画素は、エレクトロルミネッセンス表示素子と表示素子を通って流れる電流を駆動するための駆動トランジスタとを有し、駆動トランジスタ及び表示素子は、表示素子に又は表示素子から制御可能電流を供給する又は引き出すための電力ラインと共通電位ラインとの間に直列に接続され、表示画素の各々の
行は異なる色の光出力を生成するための異なるカラー表示画素を有し、行における各々の色の表示画素はそれぞれの個別の電力ラインに対応付けられ、そして、各々の電力ラインへの電力供給は、関連表示画素のデューティサイクルを制御するように個別にスイッチング可能である。

デューティサイクルを制御する能力、即ち、この方式で個別の電力ラインを用いて異なるカラー表示画素の一フレーム期間又は走査サイクルにおける、画素が光を発光する時間対光を発光しない時間の比は、上記の種類の問題を回避し、又、更なる優位性を提供する。画素のＥＬ表示素子が、通常の場合のような実質的に全フレーム期間ではなく、有効なフレーム期間の一部のみの間に光出力を生成するように電力供給される場合、ビューアが眼で確認できる表示素子の輝度は減少する。発光持続時間の変化は、ＬＥＤ素子のピーク電流における変化に対応する。フレーム期間の１／Ｘに対する輝度レベルＹにおいて電力供給された表示素子は、Ｙ／Ｘの時間において輝度を平均で有するように見える。それ故、ＥＬ表示素子が異なる効率を有する異なる色の表示画素の場合には、例えば、表示素子が消費する電流を低く保つように、実質的に全体のフレーム期間に対して低い効率のＥＬ表示素子に電力供給することが、及び、低い効率の素子のそれと同じオーダーであるように、表示素子た消費する電流を増加させるためにフレーム期間の比較的短い割合のみの間、高い効率のＥＬ素子に電力供給することが、個々のデューティサイクルの制御により、可能となる。この点で、異なる色の画素に対する駆動電流ができるだけ等しくなるようにすることは、駆動回路構成の考慮から好ましい。更に、個別に制御される表示画素の異なる色の各々のデューティサイクルが、それぞれの電力供給ラインへの電力供給を制御されるようにすることにより、各々の色の相対輝度の調節を容易に実行することができる。

色深度及びガンマに必ずしも影響を与えることなく、全表示（画像）出力の輝度及び異なる色の輝度を個別に制御するための能力はかなり有用であることが理解されるであろう。

行の画素に対する電流は複数の電力ラインにより流されるため、各々の電力ラインは、行における画素全てに対して用いられる単一の電力ラインの幅又は厚さに比べて、その幅又は厚さを減少させることができる。

好適な実施形態においては、画素の各々の行は、赤色、緑色及び青色表示画素を有し、赤色、緑色及び青色表示画素にそれぞれ接続された３種類の電力ラインを備えている。アレイの画素は、それぞれの行アドレス（ライン）期間において従来の方式でプログラムされることができる。それらアレイの画素は、決定された駆動ＴＦＴゲート電圧と列導体に印加される電圧データ信号とを用いて電圧プログラムされることが可能であり、それにより、保持容量において維持されることが可能であり、又は、例えば、例えば、米国特許第６，３５９，６０５号明細書に記載されているような各々の画素回路におけるカレントミラーであって、その文献の援用によって本発明の説明の一部を代替する、カレントミラーを用いて、駆動電流をサンプリングすることにより電流プログラム去れることが可能である。前者の場合、行の電力ラインへの電力はオフにされる一方、行の表示画素は、行アドレス期間においてアドレス指定され且つプログラムされ、その後、ＥＬ素子に電力供給するようにオンにされる。その結果、アドレス期間中、電力ラインからＥＬ素子を分離するように動作する付加ＴＦＴを各々の画素において備えることの必要性は、好ましいプログラム状態を変える電力ラインに沿って生じさせることができる電圧降下の影響を補償するために、ときどき必要である。

表示素子の行に対応付けられた電力ラインは、スイッチング構成のそれぞれのスイッチによりそれぞれの電力レールにアレイの一方側において好適に接続され、電力レールは、表示画素の行すべての電力ラインにより共有されている。好適には、スイッチング構成は、電力ラインに対応付けられた表示画素に対する好ましいデューティサイクルにとって適切な時間の間、それぞれの電力レールに１つの画素行の各々の電力ラインを接続するように、順次に動作する行である。例えば、シフトレジスタ型回路を使用して、この方式におけるスイッチング構成の時間調節動作を達成することが可能である。

本発明の実施形態については、以下、添付図面を参照しながら、例示として詳述する。

図は単なる概要であることに留意する必要がある。同じ参照番号は、同じ又は類似する部分を示すように、全体の図を通して付けられている。

図３を参照するに、２つの隣接する行ｒ及びｒ＋１の各々における隣接する列Ｃ乃至Ｃ＋５における６つの表示画素を有する、本発明に従ったカラーアクティブマトリクスＥＬ表示装置の代表的な一部を示している。典型的には、そのＥＬ表示装置は、表示画素の数百の列及び数百の行を有する。各々の画素１は、それぞれの色の光出力を生成するように動作し、図３において、ラベルＲ、Ｇ及びＢにより表しているように、列Ｃ、Ｃ＋３等における画素は赤色光を生成し、列Ｃ＋１、Ｃ＋４等における画素は青色光を生成し、そして列Ｃ＋２、Ｃ＋５等における画素は緑色光を生成する。それ故、行における３つの隣接画素の群はカラートリプレットを成す。

各々の画素１は、ここで、ＰＭＯＳ ＴＦＴの形のアドレストランジスタ１６を有する関連ドライバ回路構成とＥＬ表示素子を有する、図２の画素に類似する従来の形態を有し、そのトランジスタ１６のソース電極及びドレイン電極は又、ＰＭＯＳ ＴＦＴの形で列導体６と駆動トランジスタ２２のゲートとの間に接続され、そのトランジスタ２２のゲートは行導体４に接続されている。保持容量２４は、トランジスタ１６及び２２の間のノードに接続されている。行導体４は同じ行における画素全てにより共有され、列導体６は同じ列における画素全てにより共有されている。

行における画素全てのＥＬ表示素子２の陰極は共通電位ライン３０に接続されている。実際には、このラインは、通常、アレイにおける画素全てに共通の連続シート電極の形で備えられている。

駆動トランジスタ２２は、行方向に伸びている関連電力供給ライン２６とＥＬ素子２の陽極との間に接続され、そのトランジスタ２２に、保持容量２４の他の側が又、接続されている。

同じ行における画素全ては単一の電力供給ラインを共有する、従来の画素回路構成とは異なり、３つの個別の電力ライン２６´、２６″及び２６″´は各々の画素行に対して使用され、それぞれの色のそれらの画素の各々に接続されている。それ故、１つの画素の行においては、列Ｃ及びＣ＋３における赤色発光画素は電力供給ライン２６´に対応付けられ、列Ｃ＋１及びＣ＋４における青色発光画素は電力供給ライン２６″に対応付けられ、そして、列Ｃ＋２及びＣ＋５における緑色発光画素は電力供給ライン２６″´に対応付けられている。同じ行における他の画素全ては、同様の方式でそれぞれのそれらの電力供給ラインに接続されており、対応する３つの電力ラインの集合が他の画素の行の各々に備えられている。

画素１は、一般に、上記と同じように動作する。各々の画素の行は、行アドレス（選択）パルス信号が行の画素のアドレストランジスタ１６をオンにするように関連行導体４に印加される、それぞれの行アドレス期間に順に個別にアドレス指定される。このとき、個々の列導体に印加されるデータ（輝度情報）電圧信号は、それ故、トランジスタ１６により、行の各々の画素における保持容量２４と駆動トランジスタ２２のゲートに渡される。アドレスパルスの終了時に、トランジスタ１６はオフにされ、駆動トランジスタ２２のゲートは、画素の保持容量２４によりデータ信号電圧に対応するレベルに保たれる。これらの保持電圧は、次いで、続く駆動位相において関連駆動トランジスタ２２によりそれぞれのＥＬ表示素子を流れる電流を決定し、それ故、その位相の期間におけるＥＬ素子からの光出力を決定する。駆動トランジスタ２２は、その電流を既定するそのソースとそのゲートとの間の電圧によりトランスコンダクタンスモードで動作する。ＥＬ表示素子に電流を供給する電力ラインへの電力は続く行アドレス期間に供給される。

アレイにおける画素行全ては、フレーム期間において順に、このようにしてアドレス指定され、続くフレーム期間において繰り返してアドレス指定され、フレーム期間Ｔ_ｆはＮｘＴ_ｒに略等しく、ここで、Ｎは画素行の数であり、Ｔ_ｒは行アドレス期間である。

この動作は、従来の方法に従うものであり、それ故、詳細説明はここでは省略することにする。その動作に関する更なる情報については、画素回路基準について、欧州特許第０７１７４４６号明細書のような上記の文献に記載されており、その文献には又、それら回路構成の詳細について記載されている。

既知の表示装置においては、画素は、光生成効率のような、異なるカラーＬＥＤ表示素子２の特性における差に拘わらず、通常、再びアドレス指定されるまで、実質的に全体の残りのフレーム期間の間の行アドレス期間中に印加されるデータ電圧信号に従って発光するように動作する。

異なる色の画素のデューティサイクルが独立して変えられることにより、それら画素のそれぞれの効率のような動作特性における違いに対する特定の補償として、そして図３の装置における異なるカラー画素のために、個別の電力供給ラインを備えることにより、その装置の異なる色の画素の大きい制御性が可能になる。

画素の行に対応付けられる３つの電力ライン２６´、２６″及び２６″´は、電源４０に接続されたそれぞれの電力レール３２、３３及び３４に行の一端部において接続され、個別に制御可能なスイッチ３６、３７及び３８によりアレイの一方側に沿って伸びている。

所定の一定電圧が、電源４０によりそれら電力レールに印加される。電力レール３２、３３及び３４は、画素行全ての電力ライン２６´、２６″及び２６″´により共有されている。行全てと共に対応付けられたスイッチ３６、３７及び３８は、スイッチ３６、３７及び３８がそれぞれの電力ライン２６´、２６″及び２６″´への電力の供給を効果的に制御する、スイッチング構成４５を構成する。それ故、スイッチ３６は赤色画素への電力供給を制御し、スイッチ３７は青色画素への電力供給を制御し、そしてスイッチ３８は緑色画素への電力供給を制御する。１つの画素行に対応付けられたスイッチ３６、３７及び３８の動作は、それ故、行における異なる色の画素の３つの集合のそれぞれの動作の制御を可能にし、それ故、それら３つの集合のデューティサイクルが個別に決定されることを可能にする。この点で、スイッチング構成４５におけるスイッチ３６、３７及び３８の開状態及び閉状態は制御回路４８により制御され、その制御回路は、例えば、シフトレジスタ回路の形態をとることが可能である。制御回路４８を含む、スイッチング構成４５及び電力レールは、便利であることに、導体４、６、３０及び２６と画素回路構成を支持する基板上に集積されることが可能であり、共通の堆積層により同時に製造されることが可能であり、スイッチ３６、３７及び３８並びに制御回路における部分は、例えば、ポリシリコンＴＦＴから構成される。

スイッチ３６、３７及び３８は、それらが電源４０に接続されていないとき、基準電位であって、例えば、アースに電力ラインを接続するように備えられることが可能である。
電力レール３２、３３及び３４も印加される電圧は、それらが対応付けられる異なる色のＥＬ素子の要求に従って、異なっており、そして選択されることが可能である。他方、同じ電圧が画素全てに対して用いられる場合、次いで、１つの電力レールのみが必要である。

スイッチング構成４５の動作は、それ故、行における異なる色の画素の３つの集合の各々が電力供給され、それらスイッチの時間調節動作を変化させることにより、異なる色の画素に対するデューティサイクルが個別に変化される、フレーム期間の割合を決定する。このように、３つの集合のデューティサイクルを変化させることにより、それらの異なる効率は、存在する場合、補償されることができ、アレイからの表示出力の色成分はより良好に制御されることができる。全フレーム期間の一部のみに対して発光するように電力供給された画素は、全体のフレーム期間の間、電力供給された画素を比べて、輝度が減少したように見える。印加されたデータ信号に従った駆動トランジスタ２２の電流制御により、そして全フレーム期間の１／Ｘに対して、輝度出力レベルＹを生成するように、画素が電力供給される場合、ビューアは、時間Ｙ／Ｘに亘って平均輝度を有するとして知覚する。異なる効率のＬＥＧ材料を用いて画素のそれぞれのデューティサイクルを調節することにより、画素が消費する電流を等しくすること及び／又は最適化することが可能になる。小さい効率の画素は、その画素の電流消費を小さく保つようにアドレシングに続く全フレーム期間の間、電力供給されることができ、大きい効率の画素は、類似する量の電流を消費するように、全フレーム期間の一部のみの間、電力供給されることができる。更に、異なる色の画素のデューティサイクルを変化させる能力は、知覚される異なる色の輝度が別個に制御されること、及び、アレイ出力の全体的な輝度が調節されることを可能にする。更に、表示出力に対する簡単な色制御が、ガンマに影響を与えることなく、効果を現すことができる。電圧プログラムされる画素の場合、上記のように、電力ライン２６´、２６″及び２６″´への電力は、関連行アドレス期間中、関連スイッチ３６、３７及び３８を動作させることにより好適に回避され、次いで、画素に電力供給されるように直後にそれらのスイッチを閉状態する。これは、アドレシング中の電力ラインに沿って生じ得る電圧降下が、プログラムされた電圧に影響を及ぼさないように及び画素出力の不均一性に導かないようにする効果を有する。

ここで、異なる色の画素に対して異なるデューティサイクルを用いて表示装置を動作する方法の例について、図４を参照して説明する。図４は、図３に示す画素アレイの一部にある６本の電力ライン２６´、２６″及び２６″´に印加される例示としての波形を示している。Ｔ軸は時間を表す。図４ａ及４ｅは、行ｒ及びｒ＋１それぞれに対する行導体４に印加される行アドレスパルスを示し、これらのパルスは、フレーム期間Ｔ_ｆの初期の一部における行アドレス期間Ｔ_ｒの間、印加される。それ故、行ｒにおける画素ｌは、画素においてプログラムされた関連データ信号電圧を用いて、それぞれの行アドレス期間においてアドレス指定され、その直後に、行ｒ＋１における画素が同様にアドレス指定され、それぞれのフレーム期間において順に続く画素行すべてにより後続される。図４ｂ、４ｃ及び４ｄは、画素行ｒの電力ライン２６´、２６″及び２６″´それぞれに電力を供給する場合のスイッチ３６、３７及び３８の動作を示している一方、図４ｆ、４ｇ及び４ｈは、画素行ｒ＋１に対応付けられた電力ライン２６´、２６″及び２６″´に対する同じ種類の動作を示している。この例から理解できるように、赤色画素に対応付けられた電力ライン２６´に供給される電力に対する持続時間は、緑色画素に対応付けられた電力ライン２６″´に供給される電力に対する持続時間より長い、青色画素に対応付けられた電力ライン２６″に供給される電力に対する持続時間より長い。波形の立ち下がり端部における矢印はこれらの持続時間における可能な変化を示している。いずれの一の電力ラインの電力供給の持続時間は、フレーム期間Ｔｆの略終了に対応する最大値に対して減少又は増加することが可能である。

図から明らかであるように、スイッチ３６、３７及び３８は順次に行を制御する。それ故、１つの行に対応付けられた３つのスイッチ３６、３７及び３８は、制御回路４８による適切な制御により、選択された時間に動作され、この一連の動作は、次の行に対応付けられたスイッチについて繰り返され、一行アドレス期間だけ遅延される。

当業者は、種々の変形が可能であることを理解しているであろう。

例えば、３つの個別の電力レール３２、３３及び３４は、電力ライン２６´、２６″及び２６″´の各々の集合に対して、備えられているが、電力ライン全てがスイッチにより接続されている単一の電力レールを用いることが可能であるが、異なる色の画素の３つの集合の各々に対して異なる供給電圧レベルを用いることは可能ではない。

簡単な、電圧アドレス指定された、画素回路の形態は、上記の実施形態の駆動において使用されたが、他の既知の種類の画素回路を使用することが可能である。例えば、駆動トランジスタの閾値電圧補償のための又はエージング補償のための付加回路素子を用いる既知の画素回路を使用することが可能である。更に、電流アドレス指定タイプの画素回路であって、典型的には、行アドレシング中に駆動電流をサンプリングするためのカレントミラー回路を用いる、画素回路を使用することが可能である。これらの代替の画素回路は、ＮＭＯＳ、ＰＭＯＳ又はＣＭＯＳ技術を用いることが可能である。

本明細書を読むことにより、他の変形が可能であることを、当業者は理解するであろう。そのような変形は、上で既に説明した特徴に加えて又はそれらに代えて使用することが可能である、並びに、アクティブマトリクスＥＬ表示装置及びその構成要素の分野で周知である、他の特徴を有することが可能である。

既知のアクティブマトリクスＥＬ表示装置の模式図である。 アクティブマトリクスＥＬ表示装置におけるＥＬ表示画素を電圧アドレシングするための基地の画素回路の簡略化された模式図である。 本発明に従ってカラーアクティブマトリクスＥＬ表示装置における２つの隣接行の幾つかの表示画素の回路の模式図である。 図３の表示画素の駆動において用いられる波形の例を示す図である。

Claims (11)

1. 表示画素の行及び列アレイを有するカラーアクティブマトリクスエレクトロルミネッセンス表示装置であって：
   各々の画素は、前記表示装置により電流を駆動するための駆動トランジスタとエレクトロルミネッセンス表示素子とを有し；そして
   前記駆動トランジスタ及び前記表示素子は、共通電位ラインと前記表示素子から又はそれに制御可能な電流を引き出す又は供給するための電力ラインとの間に直列に接続されている；
   表示装置であって、
   表示画素の各々の行は、異なる色の光出力を生成するための異なる色の表示画素を有し；
   行において各々の色の表示画素はそれぞれの個別の電力ラインと対応付けられており；
   各々の電力ラインに対する電源は、対応付けられた表示画素のデューティサイクルを制御するように個別にスイッチング可能である；
   ことを特徴とする表示装置。
2. 請求項１に記載の表示装置であって、前記の画素の行に対応付けられた電力ラインは、行の一端部においてスイッチング構成により電源に接続されている、ことを特徴とする表示装置。
3. 請求項２に記載の表示装置であって、前記の画素の行に対応付けられた電力ラインは、前記スイッチング構成のそれぞれのスイッチにより少なくとも１つの電源レールに接続されている、ことを特徴とする表示装置。
4. 請求項３に記載の表示装置であって、前記電源の数は、画素の行に対応付けられた電力ラインの数に対応し、前記電源レールは前記画素の行の全てにより共有されている、ことを特徴とする表示装置。
5. 請求項３又は４に記載の表示装置であって、各々のフレーム期間に、各々の画素の行は、前記画素の前記駆動トランジスタの動作を制御するための駆動信号を記憶するように、それぞれの行アドレス期間に順次アドレス指定されるように備えられている、ことを特徴とする表示装置。
6. 請求項５に記載の表示装置であって、前記スイッチング構成は、前記電力ラインに対応付けられた前記表示画素の前記デューティサイクルを決定するアドレシングに続く所定期間の間、前記電源に画素の行に対応付けられた前記電力ラインの各々を接続するように動作可能である、ことを特徴とする表示装置。
7. 請求項６に記載の表示装置であって、前記の行の電力ラインは、前記行アドレス期間にすぐに続く所定の期間の間、前記電源に接続される、ことを特徴とする表示装置。
8. 請求項５乃至７のいずれ一項に記載の表示装置であって、各々の画素は、前記行アドレス期間の間、前記駆動トランジスタのゲートに対してデータ電圧をスイッチングするためのアドレストランジスタと前記駆動トランジスタのデート電圧を記憶するための保持容量とを有し、前記スイッチング構成は、前記アドレス期間の間、前記電源から画素の行の前記電力ラインの接続を切るように動作する、ことを特徴とする表示装置。
9. 請求項５乃至７のいずれ一項に記載の表示装置であって、前記画素各々は、前記行アドレス期間中、駆動電流をサンプリングするための電流サンプリング回路と、サンプリング駆動回路に対応する前記駆動トランジスタに対してゲート−ソース電圧を記憶するための保持容量とを有する、ことを特徴とする表示装置。
10. 請求項２乃至７のいずれ一項に記載の表示装置であって、前記スイッチング構成は、前記表示素子と電力ラインとを支持する前記装置の基板上に形成されている、ことを特徴とする表示装置。
11. 請求項１乃至１０のいずれ一項に記載の表示装置であって、各々の表示画素の行は、赤色、緑色及び青色の画素を有し、前記の異なる色の画素はそれぞれの電力ラインに接続されている、ことを特徴とする表示装置。

Images