JP3538093B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP3538093B2 JP3538093B2 JP36190599A JP36190599A JP3538093B2 JP 3538093 B2 JP3538093 B2 JP 3538093B2 JP 36190599 A JP36190599 A JP 36190599A JP 36190599 A JP36190599 A JP 36190599A JP 3538093 B2 JP3538093 B2 JP 3538093B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- signal line
- drain
- source
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置もしく
は類似の表示装置に関する。本発明は、特にアクティブ
マトリクス方式の表示装置およびその表示方法ならびに
その作製方法に関する。本発明の目的の１つは白黒表示
のディスプレーであって、階調表示のような高度な動作
や高速動作が要求されないかわりに、見やすさと低価格
が要求されるディスプレーに関する。特にこのような機
能を備えるディスプレーは、各種のインフォメーション
ディスプレーのような読出専用の表示装置に使用される
ものである。
は類似の表示装置に関する。本発明は、特にアクティブ
マトリクス方式の表示装置およびその表示方法ならびに
その作製方法に関する。本発明の目的の１つは白黒表示
のディスプレーであって、階調表示のような高度な動作
や高速動作が要求されないかわりに、見やすさと低価格
が要求されるディスプレーに関する。特にこのような機
能を備えるディスプレーは、各種のインフォメーション
ディスプレーのような読出専用の表示装置に使用される
ものである。
【０００２】
【従来の技術】近年の各種ＯＡ機器の小型化、省電力化
に伴い、ディスプレー装置も、従来の陰極線管（ＣＲ
Ｔ）から、液晶ディスプレー（ＬＣＤ）やプラズマディ
スプレーのようなフラットパネルディスプレー（ＦＰ
Ｄ）に置き換えられつつある。特にＬＣＤは電力消費量
が小さいため携帯型の機器に用いられることとなった。
に伴い、ディスプレー装置も、従来の陰極線管（ＣＲ
Ｔ）から、液晶ディスプレー（ＬＣＤ）やプラズマディ
スプレーのようなフラットパネルディスプレー（ＦＰ
Ｄ）に置き換えられつつある。特にＬＣＤは電力消費量
が小さいため携帯型の機器に用いられることとなった。
【０００３】しかしながら、ＬＣＤにはまだ、解決すべ
き問題が多くある。現在、多く使用されているＬＣＤは
単純マトリクス型ＬＣＤと呼ばれるもので、液晶材料の
名前を取って、ＳＴＮＬＣＤと称されることがある。Ｓ
ＴＮＬＣＤは作製が簡単であるので、コストが低く、広
く普及している。
き問題が多くある。現在、多く使用されているＬＣＤは
単純マトリクス型ＬＣＤと呼ばれるもので、液晶材料の
名前を取って、ＳＴＮＬＣＤと称されることがある。Ｓ
ＴＮＬＣＤは作製が簡単であるので、コストが低く、広
く普及している。
【０００４】しかし、液晶材料としてのＳＴＮは、その
材料本来の特徴である応答速度が極めて遅く、高速で動
く物体の表示をおこなった場合には、物体に追従でき
ず、表示できないという問題がある。
材料本来の特徴である応答速度が極めて遅く、高速で動
く物体の表示をおこなった場合には、物体に追従でき
ず、表示できないという問題がある。
【０００５】また、動作の方式から、１フレーム（通常
は１０〜３０ｍｓｅｃ）に１つの画素が点灯している時
間は、数１０μｓｅｃから、数ｍｓｅｃである。これは
マトリクスの行数に反比例し、２００行のマトリクスで
は、１フレーム３０ｍｓｅｃとして、約１５０μｓｅｃ
しか点灯しない。このため、画面のコントラストは低
く、また、画面を斜めから見たときに非常に見づらいと
いう欠点を有している。さらに、画面の一部に非常に明
るい、あるいは暗い部分があると、その周囲にまで影響
がでてしまう現象（クロストーク）が生じる。
は１０〜３０ｍｓｅｃ）に１つの画素が点灯している時
間は、数１０μｓｅｃから、数ｍｓｅｃである。これは
マトリクスの行数に反比例し、２００行のマトリクスで
は、１フレーム３０ｍｓｅｃとして、約１５０μｓｅｃ
しか点灯しない。このため、画面のコントラストは低
く、また、画面を斜めから見たときに非常に見づらいと
いう欠点を有している。さらに、画面の一部に非常に明
るい、あるいは暗い部分があると、その周囲にまで影響
がでてしまう現象（クロストーク）が生じる。
【０００６】一方、近年では各画素にアクティブ素子を
有し、これによって画素のスイッチングをおこなわせる
という方式を有するＬＣＤも提案され、市販されてい
る。これらはアクティブマトリクス型ＬＣＤと総称され
るが、アクティブ素子の種類によって、ＴＦＴＬＣＤや
ＭＩＭＬＣＤと呼ばれる。ＴＦＴとは、薄膜トランジス
タのことであり、ＭＩＭとは、金属／絶縁体／金属とい
う構造を有するダイオードのことである。
有し、これによって画素のスイッチングをおこなわせる
という方式を有するＬＣＤも提案され、市販されてい
る。これらはアクティブマトリクス型ＬＣＤと総称され
るが、アクティブ素子の種類によって、ＴＦＴＬＣＤや
ＭＩＭＬＣＤと呼ばれる。ＴＦＴとは、薄膜トランジス
タのことであり、ＭＩＭとは、金属／絶縁体／金属とい
う構造を有するダイオードのことである。
【０００７】これらのＬＣＤでは、１フレームの間に画
素の点灯する時間は、１フレームにほぼ等しいためコン
トラストが高く、また視野角も広い。しかしながら、技
術的な問題からその製造歩留りが低く、コストや販売価
格が高く、現在のところ、高級なコンピュータのディス
プレー程度にしか実用化されていない。
素の点灯する時間は、１フレームにほぼ等しいためコン
トラストが高く、また視野角も広い。しかしながら、技
術的な問題からその製造歩留りが低く、コストや販売価
格が高く、現在のところ、高級なコンピュータのディス
プレー程度にしか実用化されていない。
【０００８】また、現在のＬＣＤの需要は、主として携
帯型のコンピュータに使用されている程度であるが、今
後は、より広範囲な応用が期待されている。例えば、コ
ードレス電話、携帯電話に付属したディスプレー、ある
いは携帯型の電子辞書等のインフォメーションディスプ
レーという用途がある。そのような場合には、見やすさ
と低価格が要求され、さらには省電力も要求される。し
かしながら、従来のＬＣＤはその点で満足できるもので
はなかった。
帯型のコンピュータに使用されている程度であるが、今
後は、より広範囲な応用が期待されている。例えば、コ
ードレス電話、携帯電話に付属したディスプレー、ある
いは携帯型の電子辞書等のインフォメーションディスプ
レーという用途がある。そのような場合には、見やすさ
と低価格が要求され、さらには省電力も要求される。し
かしながら、従来のＬＣＤはその点で満足できるもので
はなかった。
【０００９】例えば、ＳＴＮＬＣＤはコストが低いので
あるが、上記のような問題点から見にくいものであっ
た。また、ＴＦＴＬＣＤには、大きく分けてアモルファ
スシリコンを使用したＴＦＴを用いるＴＦＴＬＣＤ（以
下、ａ−ＳｉＴＦＴＬＣＤという）とポリシリコンを使
用したＴＦＴを用いるＴＦＴＬＣＤ（以下、ポリシリコ
ンＴＦＴＬＣＤという）の２種類があるが、前者も後者
も画像の見やすさには問題がないが、コスト的にはＳＴ
ＮＬＣＤには太刀打ちできないものである。
あるが、上記のような問題点から見にくいものであっ
た。また、ＴＦＴＬＣＤには、大きく分けてアモルファ
スシリコンを使用したＴＦＴを用いるＴＦＴＬＣＤ（以
下、ａ−ＳｉＴＦＴＬＣＤという）とポリシリコンを使
用したＴＦＴを用いるＴＦＴＬＣＤ（以下、ポリシリコ
ンＴＦＴＬＣＤという）の２種類があるが、前者も後者
も画像の見やすさには問題がないが、コスト的にはＳＴ
ＮＬＣＤには太刀打ちできないものである。
【００１０】特にａ−ＳｉＴＦＴＬＣＤを小型の読出専
用ディスプレーとして使用する場合に、もっともコスト
を上昇させる要因の１つは駆動回路を内蔵できないた
め、ドライバーＩＣをＴＡＢ法等によって接続しなけれ
ばならず、このＩＣの費用がコストアップの大きな部分
を占めるようになる。
用ディスプレーとして使用する場合に、もっともコスト
を上昇させる要因の１つは駆動回路を内蔵できないた
め、ドライバーＩＣをＴＡＢ法等によって接続しなけれ
ばならず、このＩＣの費用がコストアップの大きな部分
を占めるようになる。
【００１１】図３には、ＬＣＤの画素数（ドット数）
と、コストの関係を示してある。この関係は概念的なも
のであり、半定量的なものである。ＳＴＮＬＣＤのよう
な単純マトリクス方式では、マトリクスの作製自体は比
較的容易であり、小規模マトリクスのコストの大部分は
ドライバーＩＣによって占められる。すなわち、ドライ
バーＩＣの数はマトリクスの端子数に比例するのに対
し、ドット数は端子数の２乗に比例し、結局、ドライバ
ーＩＣの価格はドット数の平方根に比例し、小規模マト
リクスではＩＣの価格によってコストが支配される。図
の単純マトリクス：ＴＡＢにその様子を示す。
と、コストの関係を示してある。この関係は概念的なも
のであり、半定量的なものである。ＳＴＮＬＣＤのよう
な単純マトリクス方式では、マトリクスの作製自体は比
較的容易であり、小規模マトリクスのコストの大部分は
ドライバーＩＣによって占められる。すなわち、ドライ
バーＩＣの数はマトリクスの端子数に比例するのに対
し、ドット数は端子数の２乗に比例し、結局、ドライバ
ーＩＣの価格はドット数の平方根に比例し、小規模マト
リクスではＩＣの価格によってコストが支配される。図
の単純マトリクス：ＴＡＢにその様子を示す。
【００１２】ａ−ＳｉＴＦＴＬＣＤでは、マトリクスの
作製が複雑で自体の歩留りが低く、単純マトリクスに比
べて全体的に上方にシフトする。図のａ−ＳｉＴＦＴ：
ＴＡＢにその様子を示す。ａ−ＳｉＴＦＴＬＣＤでは小
規模マトリクスと大規模マトリクスでその価格に占める
要素が異なる。小規模マトリクスではＳＴＮＬＣＤと同
様にドライバーＩＣの価格がコストの大きな部分を占め
る。一方、大規模マトリクスでは、マトリクスの歩留り
低下によるコストが大きな要素となる。
作製が複雑で自体の歩留りが低く、単純マトリクスに比
べて全体的に上方にシフトする。図のａ−ＳｉＴＦＴ：
ＴＡＢにその様子を示す。ａ−ＳｉＴＦＴＬＣＤでは小
規模マトリクスと大規模マトリクスでその価格に占める
要素が異なる。小規模マトリクスではＳＴＮＬＣＤと同
様にドライバーＩＣの価格がコストの大きな部分を占め
る。一方、大規模マトリクスでは、マトリクスの歩留り
低下によるコストが大きな要素となる。
【００１３】ポリシリコンＴＦＴＬＣＤでは、ドライバ
ーＩＣは、ポリシリコンによってマトリクス作製と同時
に作製できるのでＩＣを装着する必要はなく、したがっ
て、ドライバーＩＣはコストの要因には入らない。特に
ドライバーＩＣの装着は技術的にも問題があり、小型化
を思考する目的は本来適さないものである。したがっ
て、ポリシリコンＴＦＴＬＣＤは、小型化が可能である
ことも特徴とする。しかしながら、ポリシリコンＴＦＴ
ＬＣＤはａ−ＳｉＴＦＴＬＣＤ以上にマトリクス自体の
作製が難しく、ドット数が増加するにしたがって、コス
トは著しく増加する。しかしながら、小規模マトリクス
ではドライバーＩＣのコスト要因がないため、図の完全
ポリシリコンＴＦＴにその様子を示すように、ａ−Ｓｉ
ＴＦＴＬＣＤと競合できるコストとなっている。
ーＩＣは、ポリシリコンによってマトリクス作製と同時
に作製できるのでＩＣを装着する必要はなく、したがっ
て、ドライバーＩＣはコストの要因には入らない。特に
ドライバーＩＣの装着は技術的にも問題があり、小型化
を思考する目的は本来適さないものである。したがっ
て、ポリシリコンＴＦＴＬＣＤは、小型化が可能である
ことも特徴とする。しかしながら、ポリシリコンＴＦＴ
ＬＣＤはａ−ＳｉＴＦＴＬＣＤ以上にマトリクス自体の
作製が難しく、ドット数が増加するにしたがって、コス
トは著しく増加する。しかしながら、小規模マトリクス
ではドライバーＩＣのコスト要因がないため、図の完全
ポリシリコンＴＦＴにその様子を示すように、ａ−Ｓｉ
ＴＦＴＬＣＤと競合できるコストとなっている。
【００１４】さて、ａ−ＳｉＴＦＴＬＣＤでも、ドライ
バーをａ−Ｓｉで構成できれば図の点線（完全ａ−Ｓｉ
ＴＦＴ）に示すように、ＳＴＮＬＣＤと競合できる。し
かしながら、従来のＴＦＴＬＣＤ方式ではそれは不可能
であった。すなわち、例えば、１６０×１００の比較的
小規模なマトリクスを考えた場合に、通常の動作ではフ
レーム周波数が３０Ｈｚであるので、特にデータ線のド
ライバーには、４８０ｋＨｚの信号が入力される。しか
しながら、ａ−ＳｉＴＦＴでは、このような高速動作に
追随できない。同様なことは、カドミウム・セレニウム
（ＣｄＳｅ）系の半導体等の化合物半導体においてもな
りたつ。これらの半導体材料がアクティブ素子として積
極的に用いられない背景には、その毒性や資源的な問題
もあるが、その応答速度が低いということも重大な問題
となっている。
バーをａ−Ｓｉで構成できれば図の点線（完全ａ−Ｓｉ
ＴＦＴ）に示すように、ＳＴＮＬＣＤと競合できる。し
かしながら、従来のＴＦＴＬＣＤ方式ではそれは不可能
であった。すなわち、例えば、１６０×１００の比較的
小規模なマトリクスを考えた場合に、通常の動作ではフ
レーム周波数が３０Ｈｚであるので、特にデータ線のド
ライバーには、４８０ｋＨｚの信号が入力される。しか
しながら、ａ−ＳｉＴＦＴでは、このような高速動作に
追随できない。同様なことは、カドミウム・セレニウム
（ＣｄＳｅ）系の半導体等の化合物半導体においてもな
りたつ。これらの半導体材料がアクティブ素子として積
極的に用いられない背景には、その毒性や資源的な問題
もあるが、その応答速度が低いということも重大な問題
となっている。
【００１５】この困難を避けるにはフレーム周波数を低
下させればよい。特に、動画を表示する必要のない場合
にはフレーム周波数の低下は何ら問題がないように思え
るのであるが、現在のＴＦＴＬＣＤの技術的な問題か
ら、フレーム走査の様子が目に見え、画面が極めて見に
くくなる。
下させればよい。特に、動画を表示する必要のない場合
にはフレーム周波数の低下は何ら問題がないように思え
るのであるが、現在のＴＦＴＬＣＤの技術的な問題か
ら、フレーム走査の様子が目に見え、画面が極めて見に
くくなる。
【００１６】従来の液晶材料としてＴＮ液晶を用いたＴ
ＦＴＬＣＤの画素回路とその動作例を図２に示す。ＴＦ
Ｔのゲイト電極は選択線（ゲイト線ともいう）に、ま
た、ドレインはデータ線（ドレイン線ともいう）に接続
され、ソースは画素電極に接続されている。そして、画
素電極の対向電極は共通電極として通常は一定の電圧に
保たれている。一般には接地されている。
ＦＴＬＣＤの画素回路とその動作例を図２に示す。ＴＦ
Ｔのゲイト電極は選択線（ゲイト線ともいう）に、ま
た、ドレインはデータ線（ドレイン線ともいう）に接続
され、ソースは画素電極に接続されている。そして、画
素電極の対向電極は共通電極として通常は一定の電圧に
保たれている。一般には接地されている。
【００１７】図２（Ｂ）に示すように、選択線には、周
期的にパルスを印加し、また、データ線には画素の情報
を電圧信号として印加する。選択線のパルスの周期は、
通常の動作では１フレームの周期であり、典型的には１
０〜３０ｍｓｅｃである。また、パルスの幅は、周期を
マトリクスの行数で割ったもの程度、もしくはそれ以下
であり、例えばインフォメーションディスプレー等に使
用されるような比較的小型の１００行のマトリクスでは
１００〜３００μｓｅｃである。
期的にパルスを印加し、また、データ線には画素の情報
を電圧信号として印加する。選択線のパルスの周期は、
通常の動作では１フレームの周期であり、典型的には１
０〜３０ｍｓｅｃである。また、パルスの幅は、周期を
マトリクスの行数で割ったもの程度、もしくはそれ以下
であり、例えばインフォメーションディスプレー等に使
用されるような比較的小型の１００行のマトリクスでは
１００〜３００μｓｅｃである。
【００１８】また、データ線の信号は、画素を点灯状態
するときには電圧状態とし、消灯状態とするときは非電
圧状態とする。また、電圧状態の極性は周期的に入れ換
えられる。これは、ＴＮ液晶材料に長時間にわたって、
直流をかけた場合には、電気分解を起こして劣化してし
まうからである。この動作を交流化という。
するときには電圧状態とし、消灯状態とするときは非電
圧状態とする。また、電圧状態の極性は周期的に入れ換
えられる。これは、ＴＮ液晶材料に長時間にわたって、
直流をかけた場合には、電気分解を起こして劣化してし
まうからである。この動作を交流化という。
【００１９】さて、このような信号の印加されたＴＦＴ
のソース側の信号はＶ1 に示すようになる。最初に選択
線のパルスの印加によって、ＴＦＴはＯＮ状態となっ
て、ソースの電圧はドレインの電圧と同じになろうと上
昇する。しかし、パルスが切れると同時に、ＴＦＴのゲ
イト電極とソース領域の間の寄生容量のためにΔＶだけ
電圧の効果がある。その後は、ＴＦＴはＯＦＦ状態にな
るので、画素電極は電気的に浮いた状態となり、ＴＦＴ
のリーク電流によって次第に電圧は低下する。
のソース側の信号はＶ1 に示すようになる。最初に選択
線のパルスの印加によって、ＴＦＴはＯＮ状態となっ
て、ソースの電圧はドレインの電圧と同じになろうと上
昇する。しかし、パルスが切れると同時に、ＴＦＴのゲ
イト電極とソース領域の間の寄生容量のためにΔＶだけ
電圧の効果がある。その後は、ＴＦＴはＯＦＦ状態にな
るので、画素電極は電気的に浮いた状態となり、ＴＦＴ
のリーク電流によって次第に電圧は低下する。
【００２０】次に、再び、選択線にパルスが印加され、
ＴＦＴがＯＮ状態となるとソースの電圧は、今度は負の
ドレイン電圧に近づく。その後、パルスが切れるととも
に、やはり寄生容量の影響でΔＶだけ電圧が負にシフト
し、リーク電流によって電圧は減衰する。最後の選択線
のパルスが印加されたときにはドレインの電圧は０であ
るので、画素電極に蓄えられていた電荷が放出され、Ｖ
1 は０となる。
ＴＦＴがＯＮ状態となるとソースの電圧は、今度は負の
ドレイン電圧に近づく。その後、パルスが切れるととも
に、やはり寄生容量の影響でΔＶだけ電圧が負にシフト
し、リーク電流によって電圧は減衰する。最後の選択線
のパルスが印加されたときにはドレインの電圧は０であ
るので、画素電極に蓄えられていた電荷が放出され、Ｖ
1 は０となる。
【００２１】もし、フレーム周波数を低下させると、こ
のような電圧の変動がフレーム周波数で目に見えるよう
になる。フレーム周波数の低下は１０Ｈｚが限度であ
る。
のような電圧の変動がフレーム周波数で目に見えるよう
になる。フレーム周波数の低下は１０Ｈｚが限度であ
る。
【００２２】もう１つの解決方法は、ドライバーＩＣだ
けをポリシリコンで作製しようとするものであるが、ガ
ラス基板の種類を限定しないためには、通常行われるよ
うな高温でのアニールができないため、レーザーアニー
ル等の高度な技術を採用しなければならない。しかしな
がら、レーザーアニールはまだ、その技術が確立してい
ない上、量産性に劣る方法である。
けをポリシリコンで作製しようとするものであるが、ガ
ラス基板の種類を限定しないためには、通常行われるよ
うな高温でのアニールができないため、レーザーアニー
ル等の高度な技術を採用しなければならない。しかしな
がら、レーザーアニールはまだ、その技術が確立してい
ない上、量産性に劣る方法である。
【００２３】
【発明が解決しようとする課題】本発明は、特に動画を
表示する必要のない表示装置において、コストの面で単
純マトリクス方式に対抗でき、アクティブマトリクス方
式と同等な画質を実現できる新しいアクティブマトリク
ス方式と、その表示装置を提供するものである。
表示する必要のない表示装置において、コストの面で単
純マトリクス方式に対抗でき、アクティブマトリクス方
式と同等な画質を実現できる新しいアクティブマトリク
ス方式と、その表示装置を提供するものである。
【００２４】特に本発明は、画素マトリクスと周辺のド
ライバー回路をａ−ＳｉＴＦＴあるいはそれと同様な比
較的低温で作製できるＴＦＴで同時に形成することによ
ってドライバーＩＣを不要とし、歩留りの向上と低コス
ト化を実現せんとするものである。
ライバー回路をａ−ＳｉＴＦＴあるいはそれと同様な比
較的低温で作製できるＴＦＴで同時に形成することによ
ってドライバーＩＣを不要とし、歩留りの向上と低コス
ト化を実現せんとするものである。
【００２５】
【問題を解決するための手段】先に述べたように、特に
動画を表示する必要のないディスプレーにおいてはフレ
ーム周波数を低下させることはａ−ＳｉＴＦＴあるいは
ＣｄＳｅ系半導体様な低移動度半導体を用いたＴＦＴを
ドライバー回路に使用するうえで重要な方法である。し
かしながら、フレーム周波数の低下によってちらつきの
ような目に見える画質の劣化を引き起こすことがあって
はならない。
動画を表示する必要のないディスプレーにおいてはフレ
ーム周波数を低下させることはａ−ＳｉＴＦＴあるいは
ＣｄＳｅ系半導体様な低移動度半導体を用いたＴＦＴを
ドライバー回路に使用するうえで重要な方法である。し
かしながら、フレーム周波数の低下によってちらつきの
ような目に見える画質の劣化を引き起こすことがあって
はならない。
【００２６】ところで、従来の考えでは、フレーム周波
数には、交流化の周波数という意味と書換えの周波数と
いう意味が重なっていた。仮にその両者が分離されてい
たとしても、書換え周波数は交流化の周波数よりも大き
いのが当然であった。ここで、本文で使用する書換えと
いう言葉について注意しておく。本文では、書換えは表
示内容の変化だけを意味するのではなく、表示内容は同
じであっても、あらたに外部から信号が注入されるこ
と、あるいはその機会があることを意味する。したがっ
て、従来のＴＦＴＬＣＤにおいて、あるフレームで点灯
状態であった画素が、次のフレームでも点灯状態を維持
することも、そのために選択線にパルスが印加されると
同時にデータ線に信号が送られるので、書き換えられた
と表現することとする。
数には、交流化の周波数という意味と書換えの周波数と
いう意味が重なっていた。仮にその両者が分離されてい
たとしても、書換え周波数は交流化の周波数よりも大き
いのが当然であった。ここで、本文で使用する書換えと
いう言葉について注意しておく。本文では、書換えは表
示内容の変化だけを意味するのではなく、表示内容は同
じであっても、あらたに外部から信号が注入されるこ
と、あるいはその機会があることを意味する。したがっ
て、従来のＴＦＴＬＣＤにおいて、あるフレームで点灯
状態であった画素が、次のフレームでも点灯状態を維持
することも、そのために選択線にパルスが印加されると
同時にデータ線に信号が送られるので、書き換えられた
と表現することとする。
【００２７】さて、フレーム周波数は視覚的な問題から
１０Ｈｚ以下とすることはできないことは先に述べた。
本発明では、交流化と書換えを明確に区別し、両者を独
立に制御することによって、先のような問題点を解決し
ようとするのである。これらの要素が分離された場合に
は、視覚に影響を及ぼすのは交流化周波数であって、書
換えの周波数ではないことは明らかであろう。例えば、
セグメント方式のＬＣＤでは、実質的に書換えという動
作は交流化の動作とは全く別のものである。実際、電卓
のＬＣＤの書換えの周波数は極めて遅い。しかしなが
ら、交流化の周波数は３０Ｈｚ程度である。電池の消耗
等によってＬＣＤの表示がちらつくのは、交流化周波数
の低下によるものであって、書換えの周期が落ちたから
ではない。
１０Ｈｚ以下とすることはできないことは先に述べた。
本発明では、交流化と書換えを明確に区別し、両者を独
立に制御することによって、先のような問題点を解決し
ようとするのである。これらの要素が分離された場合に
は、視覚に影響を及ぼすのは交流化周波数であって、書
換えの周波数ではないことは明らかであろう。例えば、
セグメント方式のＬＣＤでは、実質的に書換えという動
作は交流化の動作とは全く別のものである。実際、電卓
のＬＣＤの書換えの周波数は極めて遅い。しかしなが
ら、交流化の周波数は３０Ｈｚ程度である。電池の消耗
等によってＬＣＤの表示がちらつくのは、交流化周波数
の低下によるものであって、書換えの周期が落ちたから
ではない。
【００２８】本発明においても、ちらつきを防止するた
めには交流化の周波数は１０Ｈｚ以上としなければなら
ない。しかしながら、書換えの周波数は１Ｈｚあるいは
それ以下とすることを必要とする。
めには交流化の周波数は１０Ｈｚ以上としなければなら
ない。しかしながら、書換えの周波数は１Ｈｚあるいは
それ以下とすることを必要とする。
【００２９】例えば、書換えを１Ｈｚとすれば、１６０
×１００ドットのＬＣＤのデータ線のドライバーに送ら
れる信号は、従来の３０分の１の１６ｋＨｚであり、ａ
−ＳｉＴＦＴでも十分に駆動可能な速度である。
×１００ドットのＬＣＤのデータ線のドライバーに送ら
れる信号は、従来の３０分の１の１６ｋＨｚであり、ａ
−ＳｉＴＦＴでも十分に駆動可能な速度である。
【００３０】さて、このような目的を達成するために
は、従来のようなＴＦＴＬＣＤ方式は極めて不適切なも
のである。従来のＴＦＴＬＣＤでは、１つのＴＦＴに、
画素の選択と、画素への電圧の供給という２つの役割を
担わせていたからである。したがって、本発明ではこの
２つの役割をそれぞれのアクティブ素子に分離して担わ
せる。ここでは、画素の選択をおこなう素子を第１素
子、第１素子の出力を受けて画素への電圧の供給をおこ
なう素子を第２素子とする。
は、従来のようなＴＦＴＬＣＤ方式は極めて不適切なも
のである。従来のＴＦＴＬＣＤでは、１つのＴＦＴに、
画素の選択と、画素への電圧の供給という２つの役割を
担わせていたからである。したがって、本発明ではこの
２つの役割をそれぞれのアクティブ素子に分離して担わ
せる。ここでは、画素の選択をおこなう素子を第１素
子、第１素子の出力を受けて画素への電圧の供給をおこ
なう素子を第２素子とする。
【００３１】これらの素子は、ＴＦＴや各種ダイオード
のようなアクティブ素子、あるいはそれらと抵抗、コン
デンサーのような受動素子によって構成される。これら
の作製に際しては、ａ−Ｓｉもしくはそれと同等な条件
で作製されるものが望まれ、６００℃以上の高温プロセ
スの採用は避けられる。
のようなアクティブ素子、あるいはそれらと抵抗、コン
デンサーのような受動素子によって構成される。これら
の作製に際しては、ａ−Ｓｉもしくはそれと同等な条件
で作製されるものが望まれ、６００℃以上の高温プロセ
スの採用は避けられる。
【００３２】もっとも単純には、図１（Ａ）に示すよう
に２つのＴＦＴを、それぞれ第１素子（Ｔｒ1）、第２
素子（Ｔｒ2）としたものである。本発明では画素の書
換えにかかわらず、交流化をおこなうという意味で従来
のＴＦＴＬＣＤ方式にはない、電圧供給線をもうける必
要がある。各配線との接続に関しては、図に示すように
Ｔｒ1のソース又はドレインの一方をデータ線に、ゲイ
ト電極を選択線に接続し、ソース又はドレインの他方は
Ｔｒ2のゲイト電極に接続する。また、Ｔｒ2のソース又
はドレインの一方は電圧供給線に、ソース又はドレイン
の他方は画素電極にそれぞれ接続する。
に２つのＴＦＴを、それぞれ第１素子（Ｔｒ1）、第２
素子（Ｔｒ2）としたものである。本発明では画素の書
換えにかかわらず、交流化をおこなうという意味で従来
のＴＦＴＬＣＤ方式にはない、電圧供給線をもうける必
要がある。各配線との接続に関しては、図に示すように
Ｔｒ1のソース又はドレインの一方をデータ線に、ゲイ
ト電極を選択線に接続し、ソース又はドレインの他方は
Ｔｒ2のゲイト電極に接続する。また、Ｔｒ2のソース又
はドレインの一方は電圧供給線に、ソース又はドレイン
の他方は画素電極にそれぞれ接続する。
【００３３】この例についての動作を、図１（Ｂ）を参
考に以下に記す。ここでは、簡単のために、交流化が２
回おこなわれる間に、書換えが１回おこなわれるものと
する。もちろん、交流化が１０回おこなわれる間に書換
えが１回おこなわれる場合や、交流化が３０回おこなわ
れる間に書換えが１回おこなわれる場合も同様に拡張し
て考えられる。
考に以下に記す。ここでは、簡単のために、交流化が２
回おこなわれる間に、書換えが１回おこなわれるものと
する。もちろん、交流化が１０回おこなわれる間に書換
えが１回おこなわれる場合や、交流化が３０回おこなわ
れる間に書換えが１回おこなわれる場合も同様に拡張し
て考えられる。
【００３４】この例では、最初、消灯状態であった画素
が、点灯されて、つぎの書換えの際に再び、消灯される
ものとする。選択線ＶG には、従来のようにパルスが規
則的に印加される。一方、データ線にも必要な信号が印
加される。データ線に印加される信号は正と負の２値、
あるいは電圧状態と非電圧状態の２値とする。ここでは
Ｔｒ1 もＴｒ2 もＮＭＯＳであるとする。また、画素の
対向電極の電位を０とする。
が、点灯されて、つぎの書換えの際に再び、消灯される
ものとする。選択線ＶG には、従来のようにパルスが規
則的に印加される。一方、データ線にも必要な信号が印
加される。データ線に印加される信号は正と負の２値、
あるいは電圧状態と非電圧状態の２値とする。ここでは
Ｔｒ1 もＴｒ2 もＮＭＯＳであるとする。また、画素の
対向電極の電位を０とする。
【００３５】最初に選択線にパルスが印加されたときに
は、データ線の信号が正であったので、Ｔｒ1 のソース
側の電位Ｖ1 は、正の値となり、従来のＴＦＴＬＣＤの
場合と同様に電圧が増大して、パルスの終了によって下
落し、以後、自然に放電する。この放電に要する時間
は、Ｔｒ1 のＯＦＦ抵抗と、Ｔｒ2 のゲイト電極とチャ
ネル間の容量Ｃによって決定される。例えば、ａ−Ｓｉ
ＴＦＴでは、ＯＦＦ抵抗として１０13Ω程度であり、ま
た、Ｃとしては１０-13 Ｆ程度であるので、減衰定数は
１秒程度である。すなわち１秒経過後に電圧は約４０％
になっている。よりＣを大きくすることによって、この
時間を延ばすことも可能である。
は、データ線の信号が正であったので、Ｔｒ1 のソース
側の電位Ｖ1 は、正の値となり、従来のＴＦＴＬＣＤの
場合と同様に電圧が増大して、パルスの終了によって下
落し、以後、自然に放電する。この放電に要する時間
は、Ｔｒ1 のＯＦＦ抵抗と、Ｔｒ2 のゲイト電極とチャ
ネル間の容量Ｃによって決定される。例えば、ａ−Ｓｉ
ＴＦＴでは、ＯＦＦ抵抗として１０13Ω程度であり、ま
た、Ｃとしては１０-13 Ｆ程度であるので、減衰定数は
１秒程度である。すなわち１秒経過後に電圧は約４０％
になっている。よりＣを大きくすることによって、この
時間を延ばすことも可能である。
【００３６】さて、一方、電圧供給線には選択線のパル
スに同期した信号が送られるが、この電圧供給線は画素
駆動の交流化という目的から、図に示すように交流パル
スが送られる。ここでは、選択パルス１回につき、電圧
供給線の信号極性は、正と負に２回変化する。もちろ
ん、選択パルス１回について、より多く極性を変化させ
ても構わない。
スに同期した信号が送られるが、この電圧供給線は画素
駆動の交流化という目的から、図に示すように交流パル
スが送られる。ここでは、選択パルス１回につき、電圧
供給線の信号極性は、正と負に２回変化する。もちろ
ん、選択パルス１回について、より多く極性を変化させ
ても構わない。
【００３７】Ｔｒ2 のゲイト電極には既に正の電圧がか
かっているので、Ｔｒ2 はＯＮ状態であり、電圧供給線
の電圧がそのまま画素電極に印加され、画素電極の電圧
Ｖ2は、図１（Ｂ）に示すように最初、負の値をとり、
その後、電圧供給線の電圧が反転するにしたがって、正
の値をとる。本発明の特徴とも言えることであるが、こ
のような２段階の動作によって、画素には、電圧供給線
の電圧と実質的に同じ電圧が供給され、しかも、これは
従来のように自然放電によって減少することはない。し
たがって、明確に白黒が判別される。
かっているので、Ｔｒ2 はＯＮ状態であり、電圧供給線
の電圧がそのまま画素電極に印加され、画素電極の電圧
Ｖ2は、図１（Ｂ）に示すように最初、負の値をとり、
その後、電圧供給線の電圧が反転するにしたがって、正
の値をとる。本発明の特徴とも言えることであるが、こ
のような２段階の動作によって、画素には、電圧供給線
の電圧と実質的に同じ電圧が供給され、しかも、これは
従来のように自然放電によって減少することはない。し
たがって、明確に白黒が判別される。
【００３８】次に、再び、選択線にパルスが印加され
る。このときにはデータ線の電圧は０であるので、Ｃに
蓄えられていた電荷は放電し、Ｖ1 は０となる。これに
よって、Ｔｒ2 もＯＦＦ状態となり、画素への電圧の供
給はストップする。
る。このときにはデータ線の電圧は０であるので、Ｃに
蓄えられていた電荷は放電し、Ｖ1 は０となる。これに
よって、Ｔｒ2 もＯＦＦ状態となり、画素への電圧の供
給はストップする。
【００３９】従来であれば、交流化の周期は書換えの周
期と同じかもしくは長かったために、選択線に点線で示
すようなパルスを印加しなければならなかった。しかし
ながら、本発明によって、そのパルスは不要となり、動
作信号は２分の１となる。
期と同じかもしくは長かったために、選択線に点線で示
すようなパルスを印加しなければならなかった。しかし
ながら、本発明によって、そのパルスは不要となり、動
作信号は２分の１となる。
【００４０】本発明の効果をさらに考えてみれば、例え
ば、図１と同様な手法によって、１秒に１回書換えをす
るとすれば、これは従来の速度の３０分の１である。と
いうことは、選択線に印加されるパルスもデータ線の信
号も３０倍長くできる。例えば、選択線のパルスであれ
ば、従来は２００行のマトリクスでは１００μｓｅｃ程
度であったが、本発明ではその３０倍の３ｍｓｅｃとで
きる。このことは、ＴＦＴの動作が遅くとも、確実に応
答して必要な電圧を充電・供給できることを意味してい
る。従来では、ａ−ＳｉＴＦＴの動作が困難な短時間で
の応答であったので、各ＴＦＴの特性のばらつきによっ
て、充電の十分な画素とそうでない画素が生じ、画質の
悪化につながった。
ば、図１と同様な手法によって、１秒に１回書換えをす
るとすれば、これは従来の速度の３０分の１である。と
いうことは、選択線に印加されるパルスもデータ線の信
号も３０倍長くできる。例えば、選択線のパルスであれ
ば、従来は２００行のマトリクスでは１００μｓｅｃ程
度であったが、本発明ではその３０倍の３ｍｓｅｃとで
きる。このことは、ＴＦＴの動作が遅くとも、確実に応
答して必要な電圧を充電・供給できることを意味してい
る。従来では、ａ−ＳｉＴＦＴの動作が困難な短時間で
の応答であったので、各ＴＦＴの特性のばらつきによっ
て、充電の十分な画素とそうでない画素が生じ、画質の
悪化につながった。
【００４１】本発明では、すでに２段のＴＦＴの動作に
よって、半アナログ的な電圧が画素に印加されることは
ないが、さらに、このような特徴によって、ＴＦＴの不
良を減らし、歩留りの向上に寄与する。
よって、半アナログ的な電圧が画素に印加されることは
ないが、さらに、このような特徴によって、ＴＦＴの不
良を減らし、歩留りの向上に寄与する。
【００４２】この説明ではＴＦＴとしては、ａ−ＳｉＴ
ＦＴを用いることが望ましい。そして、どちらにもＮＭ
ＯＳのａ−ＳｉＴＦＴを用いてもよいが、Ｔｒ1 にはエ
ンハンスメント型のＴＦＴを、Ｔｒ2 にはデプレッショ
ン型のＴＦＴを用いてもよい。ａ−ＳｉＴＦＴを用いる
にあたっては、ＰＭＯＳは動作速度が著しく遅いので目
的に適さない。しかしながら、アモルファスシリコンと
ポリシリコンの中間的な状態のシリコン半導体ではホー
ルの移動度もかなり大きいので、ＰＭＯＳが使用でき
る。その場合には周辺回路もＣＭＯＳとすることができ
る。
ＦＴを用いることが望ましい。そして、どちらにもＮＭ
ＯＳのａ−ＳｉＴＦＴを用いてもよいが、Ｔｒ1 にはエ
ンハンスメント型のＴＦＴを、Ｔｒ2 にはデプレッショ
ン型のＴＦＴを用いてもよい。ａ−ＳｉＴＦＴを用いる
にあたっては、ＰＭＯＳは動作速度が著しく遅いので目
的に適さない。しかしながら、アモルファスシリコンと
ポリシリコンの中間的な状態のシリコン半導体ではホー
ルの移動度もかなり大きいので、ＰＭＯＳが使用でき
る。その場合には周辺回路もＣＭＯＳとすることができ
る。
【００４３】本発明の装置の全体的な構成の例を図４に
示す。このＬＣＤのドット数は、例えば３２０×４８０
（通常のラップトップ型コンピュータの画面の半分）と
する。しかしながら、画面は大きくは上下左右に４分割
され、それぞれ、ＬＣＤマトリクス（４０６）の横に配
置された４つの選択線および電圧供給線のドライバー
（４０１）によって駆動される。さらに、４つに分割さ
れた画面はそれぞれさらに半分に分割され、上下に設け
られたデータ線のドライバー（４０２）によって駆動さ
れる。各ドライバーは、ワイヤボンディング端子（４０
３）から、ワイヤボンディング法によって接続された配
線（４０５）によって外部の回路と接続される。
示す。このＬＣＤのドット数は、例えば３２０×４８０
（通常のラップトップ型コンピュータの画面の半分）と
する。しかしながら、画面は大きくは上下左右に４分割
され、それぞれ、ＬＣＤマトリクス（４０６）の横に配
置された４つの選択線および電圧供給線のドライバー
（４０１）によって駆動される。さらに、４つに分割さ
れた画面はそれぞれさらに半分に分割され、上下に設け
られたデータ線のドライバー（４０２）によって駆動さ
れる。各ドライバーは、ワイヤボンディング端子（４０
３）から、ワイヤボンディング法によって接続された配
線（４０５）によって外部の回路と接続される。
【００４４】例えば、左下の画面に注目すれば、ここに
ある画素は全体の８分の１の、１９２００である。も
し、１秒間に１回だけ書き換えるという動作をおこなう
のであれば、データ線のドライバー４０２に配線４０５
から送られる信号の周波数は、１９．２ｋＨｚである。
また、選択線および電圧供給線に送られる信号は、電圧
供給線には最低でも１つの行について３０Ｈｚの信号が
送られる必要があり、行数は２４０行の半分の１２０行
（他の１２０行は反対側のドライバーが受け持つ）なの
で、３．６ｋＨｚの信号が送られる。いずれも、周波数
としては極めて小さいものであって、ドライバーをａ−
ＳｉＴＦＴで構成したとしてもほとんど問題とならな
い。
ある画素は全体の８分の１の、１９２００である。も
し、１秒間に１回だけ書き換えるという動作をおこなう
のであれば、データ線のドライバー４０２に配線４０５
から送られる信号の周波数は、１９．２ｋＨｚである。
また、選択線および電圧供給線に送られる信号は、電圧
供給線には最低でも１つの行について３０Ｈｚの信号が
送られる必要があり、行数は２４０行の半分の１２０行
（他の１２０行は反対側のドライバーが受け持つ）なの
で、３．６ｋＨｚの信号が送られる。いずれも、周波数
としては極めて小さいものであって、ドライバーをａ−
ＳｉＴＦＴで構成したとしてもほとんど問題とならな
い。
【００４５】さらに、このようにドライバー回路をマト
リクスと同時に形成した場合には、そのためによる歩留
りの低下はほとんど無視できる。本発明ではＴｒ2 のゲ
イト電極とチャネル間の容量Ｃが特に問題となる。先に
述べたように、Ｖ1 の電位を維持するにあたって、Ｔｒ
1 のＯＦＦ抵抗とＣがそのパラメータとなる。ＴＦＴの
ＯＦＦ抵抗はチャネルの厚さや幅を変更することによっ
てある程度可変である。しかし、１０13Ω以上の高抵抗
を達成することは難しい。一方、Ｃは、Ｔｒ2 のゲイト
電極のサイズによって決定される。例えば、１０×１０
０μｍ2 のゲイト電極で、絶縁膜の厚さが１００ｎｍで
あれば、Ｃは１０-13 〜１０-12 Ｆである。絶縁膜とし
て誘電率の高い窒化珪素を用いればＣは大きくなる。
リクスと同時に形成した場合には、そのためによる歩留
りの低下はほとんど無視できる。本発明ではＴｒ2 のゲ
イト電極とチャネル間の容量Ｃが特に問題となる。先に
述べたように、Ｖ1 の電位を維持するにあたって、Ｔｒ
1 のＯＦＦ抵抗とＣがそのパラメータとなる。ＴＦＴの
ＯＦＦ抵抗はチャネルの厚さや幅を変更することによっ
てある程度可変である。しかし、１０13Ω以上の高抵抗
を達成することは難しい。一方、Ｃは、Ｔｒ2 のゲイト
電極のサイズによって決定される。例えば、１０×１０
０μｍ2 のゲイト電極で、絶縁膜の厚さが１００ｎｍで
あれば、Ｃは１０-13 〜１０-12 Ｆである。絶縁膜とし
て誘電率の高い窒化珪素を用いればＣは大きくなる。
【００４６】Ｔｒ2 のゲイト電極に１０×１００μｍも
の面積を使用することは開口率の低下につながり望まし
くない。実際、これ以上、大きな面積をＴＦＴのために
割くことは賢明ではない。そこで、この矛盾を解決する
には、電圧供給線に、Ｔｒ1のソース電極・配線を重ね
るとよい。このようにすると、開口率を落とさずに大き
な容量を得ることができる。その際には、層間絶縁物に
誘電率の大きな材料を使用することも方法の１つであ
る。
の面積を使用することは開口率の低下につながり望まし
くない。実際、これ以上、大きな面積をＴＦＴのために
割くことは賢明ではない。そこで、この矛盾を解決する
には、電圧供給線に、Ｔｒ1のソース電極・配線を重ね
るとよい。このようにすると、開口率を落とさずに大き
な容量を得ることができる。その際には、層間絶縁物に
誘電率の大きな材料を使用することも方法の１つであ
る。
【００４７】このように、Ｔｒ1 に大きなＣを接続する
ので、Ｔｒ1 のＯＮ／ＯＦＦの動作速度の低下を懸念す
る人がいるかもしれない。しかしながら、本発明では、
各データ線の信号も選択線のパルスの従来よりかなり長
く、例えば、３０倍の長い間持続する。一方、従来のＴ
ＦＴＬＣＤでは、負荷である画素電極の容量は１０-1 3
Ｆ程度であった。本発明の場合には、従来と同程度もし
くは１桁程度大きな負荷容量が要求されるが、応答速度
が１０分の１以下に低下しているので、全く問題はない
ばかりか、従来よりも余裕をもって応答・動作すること
ができる場合もある。
ので、Ｔｒ1 のＯＮ／ＯＦＦの動作速度の低下を懸念す
る人がいるかもしれない。しかしながら、本発明では、
各データ線の信号も選択線のパルスの従来よりかなり長
く、例えば、３０倍の長い間持続する。一方、従来のＴ
ＦＴＬＣＤでは、負荷である画素電極の容量は１０-1 3
Ｆ程度であった。本発明の場合には、従来と同程度もし
くは１桁程度大きな負荷容量が要求されるが、応答速度
が１０分の１以下に低下しているので、全く問題はない
ばかりか、従来よりも余裕をもって応答・動作すること
ができる場合もある。
【００４８】本発明によって、表示の書換え（維持も含
む）をおこなう場合には、交流化のタイミングにあわせ
て適当な行数ごとにおこなう方法がある。例えば図５に
示すような方法である。例えば、１００行のマトリクス
としよう。そして、第１行と第２１行と第４１行と第６
１行と第８１行の５つの行の電圧供給線は同期して同じ
信号を印加されるものとする。同様に、第２行と第２２
行と第４２行と第６２行と第８２行の５つの行、および
他の行もそれぞれ組を作り、それぞれ同期して動作する
ものとする。
む）をおこなう場合には、交流化のタイミングにあわせ
て適当な行数ごとにおこなう方法がある。例えば図５に
示すような方法である。例えば、１００行のマトリクス
としよう。そして、第１行と第２１行と第４１行と第６
１行と第８１行の５つの行の電圧供給線は同期して同じ
信号を印加されるものとする。同様に、第２行と第２２
行と第４２行と第６２行と第８２行の５つの行、および
他の行もそれぞれ組を作り、それぞれ同期して動作する
ものとする。
【００４９】最初の交流化のとき（図５（Ａ））には、
第１行から第２０行までの画素の書換えが行われるもの
としよう。このとき、第１行の画素には選択線にパルス
と電圧供給線には正の電圧が印加される。一方、第２１
行やその他の第１行に同期して動く他の画素についても
電圧供給線には電圧が印加されるが、選択線にはパルス
は印加されない。したがって、このときには５つの組と
なって動作する行のうち、第１行しか書換えはおこなわ
れない。他の組についても同様で、結局、このときには
第１行から第２０行までだけが書換えられる。
第１行から第２０行までの画素の書換えが行われるもの
としよう。このとき、第１行の画素には選択線にパルス
と電圧供給線には正の電圧が印加される。一方、第２１
行やその他の第１行に同期して動く他の画素についても
電圧供給線には電圧が印加されるが、選択線にはパルス
は印加されない。したがって、このときには５つの組と
なって動作する行のうち、第１行しか書換えはおこなわ
れない。他の組についても同様で、結局、このときには
第１行から第２０行までだけが書換えられる。
【００５０】次に、第２１行には選択線にパルスと同時
に電圧供給線には負の電圧が印加されたとしよう。しか
し、このときには同期して動作する第１行やその他の行
には選択線にパルスは印加されない。電圧供給線には第
２１行と同様に電圧が印加される。他の行の組について
も同様で、図５（Ｂ）に示すように、第２１行から第４
０行までだけが書き換えられる。
に電圧供給線には負の電圧が印加されたとしよう。しか
し、このときには同期して動作する第１行やその他の行
には選択線にパルスは印加されない。電圧供給線には第
２１行と同様に電圧が印加される。他の行の組について
も同様で、図５（Ｂ）に示すように、第２１行から第４
０行までだけが書き換えられる。
【００５１】以後、同様な操作を繰り返す。図５（Ｃ）
では第４１行から第６０行までが書き換えられるが、こ
のときには電圧供給線には正の電圧が印加される。図５
（Ｄ）では第６１行から第８０行までが書き換えられる
が、このときには電圧供給線には負の電圧が印加され
る。図５（Ｅ）では第８１行から第１００行までが書き
換えられるが、このときには電圧供給線には正の電圧が
印加される。
では第４１行から第６０行までが書き換えられるが、こ
のときには電圧供給線には正の電圧が印加される。図５
（Ｄ）では第６１行から第８０行までが書き換えられる
が、このときには電圧供給線には負の電圧が印加され
る。図５（Ｅ）では第８１行から第１００行までが書き
換えられるが、このときには電圧供給線には正の電圧が
印加される。
【００５２】このようにして、図５（Ｆ）では、再び第
１行から第２０行までが書き換えられることとなる。こ
のとき、電圧供給線に印加される電圧は負である。図５
（Ａ）から（Ｅ）までの間に、各画素は１回書き換えら
れたのであるが、画素の電圧は正、負、正、負、正とい
うように５回変化している。このことこそ、まさに本発
明の特徴となるべきことである。すなわち、交流化の周
期よりも書換えの周期の方が長い。特に本発明ではこの
周期の比率を３０倍やそれ以上とすることによってドラ
イバー回路の負担を著しく減少させるのである。
１行から第２０行までが書き換えられることとなる。こ
のとき、電圧供給線に印加される電圧は負である。図５
（Ａ）から（Ｅ）までの間に、各画素は１回書き換えら
れたのであるが、画素の電圧は正、負、正、負、正とい
うように５回変化している。このことこそ、まさに本発
明の特徴となるべきことである。すなわち、交流化の周
期よりも書換えの周期の方が長い。特に本発明ではこの
周期の比率を３０倍やそれ以上とすることによってドラ
イバー回路の負担を著しく減少させるのである。
【００５３】さて、本発明では、ＬＣＤ駆動のための電
力も削減できる。従来のＴＦＴＬＣＤあるいはＳＴＮＬ
ＣＤでは、各データ線に出力される信号の周波数は、
（行数×３０）Ｈｚであった。しかし、本発明では、例
えば書換えを１秒間に１回だけおこなうとすると（行数
×１）Ｈｚである。
力も削減できる。従来のＴＦＴＬＣＤあるいはＳＴＮＬ
ＣＤでは、各データ線に出力される信号の周波数は、
（行数×３０）Ｈｚであった。しかし、本発明では、例
えば書換えを１秒間に１回だけおこなうとすると（行数
×１）Ｈｚである。
【００５４】一方、従来のＬＣＤでは各選択線に出力さ
れる信号の周波数は３０Ｈｚであるのに対し、本発明で
は１Ｈｚである。しかしながら、本発明では電圧供給線
に３０Ｈｚの信号が出力されるので、この点では、従来
とほとんど互角である。
れる信号の周波数は３０Ｈｚであるのに対し、本発明で
は１Ｈｚである。しかしながら、本発明では電圧供給線
に３０Ｈｚの信号が出力されるので、この点では、従来
とほとんど互角である。
【００５５】結局、データ線の信号を減らすことによる
消費電力の低減が計れる。また、従来のＳＴＮＬＣＤで
は、ダイナミックモードでの動作であるので画面を見や
すくするためにバックライトによって画面を照らし出す
必要があったが、本発明ではスタティックッモードでの
動作であるので、バックライトがなくとも良好な視認性
を得ることができる。
消費電力の低減が計れる。また、従来のＳＴＮＬＣＤで
は、ダイナミックモードでの動作であるので画面を見や
すくするためにバックライトによって画面を照らし出す
必要があったが、本発明ではスタティックッモードでの
動作であるので、バックライトがなくとも良好な視認性
を得ることができる。
【００５６】本発明を実施せんとすれば、公知の薄膜半
導体作製技術を援用すればよい。その詳細についてはい
ちいち述べないが、以下に実施例を示し、説明する。
導体作製技術を援用すればよい。その詳細についてはい
ちいち述べないが、以下に実施例を示し、説明する。
【００５７】
【実施例】図６に本発明を実施する為の画素の駆動回路
例およびその作製方法を示す。これは画素の回路を上か
らみたときの様子を示している。本実施例の回路は３重
金属配線の逆スタガー型２重ＴＦＴを有している。この
ような回路を作製するには以下のようにすればよい。
例およびその作製方法を示す。これは画素の回路を上か
らみたときの様子を示している。本実施例の回路は３重
金属配線の逆スタガー型２重ＴＦＴを有している。この
ような回路を作製するには以下のようにすればよい。
【００５８】まず、適当な基板上にアルミニウム等の金
属材料でできた選択線（Ｔｒ1 のゲイト電極・配線とな
る）６０１をパターニングする（マスク１）。このと
き、選択線の表面に陽極酸化法等の方法によって、絶縁
性のよい金属酸化物膜を形成しておくと、後のプロセス
で不良が発生する確率が小さくなる。そして、ゲイト絶
縁膜および層間絶縁物として機能する第１絶縁物層を成
膜する。次に、ＣＶＤ法等によってアモルファスシリコ
ンあるいはポリシリコン膜を形成し、それをパターニン
グする（マスク２）。次に、マスク１を用いて、窒化珪
素膜等のエッチングストッパーを選択線に重なるように
形成する。あるいは、基板の裏面から光を照射して、セ
ルフアライン的にこのエッチングストッパーを、選択線
に重なるようにパターニングしてもよい。
属材料でできた選択線（Ｔｒ1 のゲイト電極・配線とな
る）６０１をパターニングする（マスク１）。このと
き、選択線の表面に陽極酸化法等の方法によって、絶縁
性のよい金属酸化物膜を形成しておくと、後のプロセス
で不良が発生する確率が小さくなる。そして、ゲイト絶
縁膜および層間絶縁物として機能する第１絶縁物層を成
膜する。次に、ＣＶＤ法等によってアモルファスシリコ
ンあるいはポリシリコン膜を形成し、それをパターニン
グする（マスク２）。次に、マスク１を用いて、窒化珪
素膜等のエッチングストッパーを選択線に重なるように
形成する。あるいは、基板の裏面から光を照射して、セ
ルフアライン的にこのエッチングストッパーを、選択線
に重なるようにパターニングしてもよい。
【００５９】次に、不純物ドープされた半導体膜を形成
・パターニングする（マスク３）。このようにして、第
１のＴＦＴの半導体領域６０２を作製する。図６（Ａ）
にその様子を示す。
・パターニングする（マスク３）。このようにして、第
１のＴＦＴの半導体領域６０２を作製する。図６（Ａ）
にその様子を示す。
【００６０】次に、データ線６０３を金属材料で形成す
る。データ線は第１のＴＦＴのソース又はドレインの一
方に接続するように形成される（マスク４）。また、同
時に同じ材料で第１のＴＦＴのソース又はドレインの他
方と接続する電極から延びる配線６０４を形成する。こ
のとき、この金属配線６０４がこのような複雑な計上を
呈しているのは、後に電圧供給線と重なるようにするた
めである。その様子を図６（Ｂ）に示す。
る。データ線は第１のＴＦＴのソース又はドレインの一
方に接続するように形成される（マスク４）。また、同
時に同じ材料で第１のＴＦＴのソース又はドレインの他
方と接続する電極から延びる配線６０４を形成する。こ
のとき、この金属配線６０４がこのような複雑な計上を
呈しているのは、後に電圧供給線と重なるようにするた
めである。その様子を図６（Ｂ）に示す。
【００６１】さらに、第１のＴＦＴを作製した場合と同
じように、第２の絶縁膜（第２のＴＦＴのゲイト絶縁膜
となる）を形成し、第２のＴＦＴの活性化半導体膜をパ
ターニングし（マスク５）、次に、マスク４を用いて、
エッチングストッパーを形成し、不純物ドープされた半
導体膜を形成・パターニングする（マスク６）。このよ
うにして第２のＴＦＴの半導体領域６０５を形成する。
さらに、金属材料で電圧供給線６０６を形成し（マスク
７）、第２のＴＦＴのドレインとコンタクトを形成す
る。このようにして、図６（Ｃ）に示されるような回路
を得る。最後に、図６（Ｄ）に示すように、透明導電膜
６０７をパターニングして（マスク８）回路が完成す
る。
じように、第２の絶縁膜（第２のＴＦＴのゲイト絶縁膜
となる）を形成し、第２のＴＦＴの活性化半導体膜をパ
ターニングし（マスク５）、次に、マスク４を用いて、
エッチングストッパーを形成し、不純物ドープされた半
導体膜を形成・パターニングする（マスク６）。このよ
うにして第２のＴＦＴの半導体領域６０５を形成する。
さらに、金属材料で電圧供給線６０６を形成し（マスク
７）、第２のＴＦＴのドレインとコンタクトを形成す
る。このようにして、図６（Ｃ）に示されるような回路
を得る。最後に、図６（Ｄ）に示すように、透明導電膜
６０７をパターニングして（マスク８）回路が完成す
る。
【００６２】以上の工程では、全部で８枚のマスクを必
要とし、また、マスクプロセスは１０回必要である。マ
スクプロセスを積極的に減らす為にはセルフアラインプ
ロセスの導入が望ましい。また、エッチングストッパー
を用いないでＴＦＴを形成する為には、最初にソース、
ドレイン領域となる不純物半導体をパターニングして形
成し、その後、活性化半導体膜を形成してもよい。
要とし、また、マスクプロセスは１０回必要である。マ
スクプロセスを積極的に減らす為にはセルフアラインプ
ロセスの導入が望ましい。また、エッチングストッパー
を用いないでＴＦＴを形成する為には、最初にソース、
ドレイン領域となる不純物半導体をパターニングして形
成し、その後、活性化半導体膜を形成してもよい。
【００６３】この回路では、電圧供給線と第２のＴＦＴ
のゲイト電極配線は意図的に重なるように設計されてい
る。これは、この両者の容量（図１（Ａ）のＣに相当）
を大きくして、第２のＴＦＴのゲイト電極に蓄積されて
いる電荷の保持時間を長くし、書換えの回数を減らすこ
とを意図したからである。
のゲイト電極配線は意図的に重なるように設計されてい
る。これは、この両者の容量（図１（Ａ）のＣに相当）
を大きくして、第２のＴＦＴのゲイト電極に蓄積されて
いる電荷の保持時間を長くし、書換えの回数を減らすこ
とを意図したからである。
【００６４】
【発明の効果】本発明によって、見やすさに関してはＴ
ＦＴＬＣＤ等のアクティブマトリクス方式と同等であ
り、かつ、価格的にはＳＴＮＬＣＤ方式に対抗できるＬ
ＣＤを提供することができる。
ＦＴＬＣＤ等のアクティブマトリクス方式と同等であ
り、かつ、価格的にはＳＴＮＬＣＤ方式に対抗できるＬ
ＣＤを提供することができる。
【００６５】本発明の目的は、動画を表示する必要のな
い表示装置に用いるＬＣＤを提供することにある。例え
ば、電気機器の付属品として、機器の操作の方法や機器
の動作状態を表示する用途に使用するもの等である。従
来、このような用途は極めて限られており、マーケット
は小さかった。従来は読出専用ディスプレーには、セグ
メント方式のＬＣＤやＳＥＴＮＬＣＤが用いられた。
い表示装置に用いるＬＣＤを提供することにある。例え
ば、電気機器の付属品として、機器の操作の方法や機器
の動作状態を表示する用途に使用するもの等である。従
来、このような用途は極めて限られており、マーケット
は小さかった。従来は読出専用ディスプレーには、セグ
メント方式のＬＣＤやＳＥＴＮＬＣＤが用いられた。
【００６６】しかしながら、セグメント方式では表示容
量に限りがあった。また、ＳＴＮＬＣＤではドライバー
ＩＣを装着する必要があった。現在、このようなＩＣを
実装する技術としてはＴＡＢ方式が一般に用いられてい
るが、画素が小さくなることによって、ＴＡＢ方式を採
用することは技術的に難しくなる。一般に、画素の一辺
が１００μｍ以下となるとＴＡＢ方式は使用できない。
量に限りがあった。また、ＳＴＮＬＣＤではドライバー
ＩＣを装着する必要があった。現在、このようなＩＣを
実装する技術としてはＴＡＢ方式が一般に用いられてい
るが、画素が小さくなることによって、ＴＡＢ方式を採
用することは技術的に難しくなる。一般に、画素の一辺
が１００μｍ以下となるとＴＡＢ方式は使用できない。
【００６７】本発明ではドライバーＩＣも一体化して形
成されるためこのような問題はない。しかしながら、従
来のａ−ＳｉＴＦＴＬＣＤでは、その動作方法の困難か
ら、ドライバーＩＣをａ−ＳｉＴＦＴで構成することは
困難であった。本発明はこの点を見事に解決した。
成されるためこのような問題はない。しかしながら、従
来のａ−ＳｉＴＦＴＬＣＤでは、その動作方法の困難か
ら、ドライバーＩＣをａ−ＳｉＴＦＴで構成することは
困難であった。本発明はこの点を見事に解決した。
【００６８】本発明によって、読出専用ＬＣＤの全く新
しい用途が期待される。例えば、本発明では外付けのＩ
Ｃを必要としないため、極めて小型化が可能である。し
たがって、カード型の表示装置に使用できる。例えば、
カード型のポケットベルや各種クレジットカードの表示
装置等に使用できる。このような用途は期待されること
はあっても、適切な表示装置、ＬＣＤがなかったため実
用できなかったものである。現在はこのような目的の市
場規模は小さいが、莫大な潜在需要があるものと期待さ
れ、大きなマーケットに成長することが期待される。
しい用途が期待される。例えば、本発明では外付けのＩ
Ｃを必要としないため、極めて小型化が可能である。し
たがって、カード型の表示装置に使用できる。例えば、
カード型のポケットベルや各種クレジットカードの表示
装置等に使用できる。このような用途は期待されること
はあっても、適切な表示装置、ＬＣＤがなかったため実
用できなかったものである。現在はこのような目的の市
場規模は小さいが、莫大な潜在需要があるものと期待さ
れ、大きなマーケットに成長することが期待される。
【００６９】本発明では、ＴＦＴの材料としては６００
℃以下の低温で作製される材料を用いることが望まし
い。実施例ではａ−ＳｉＴＦＴを取り上げたが、ＣｄＳ
やＣｄＳｅ等の化合物半導体であっても特に問題はな
い。
℃以下の低温で作製される材料を用いることが望まし
い。実施例ではａ−ＳｉＴＦＴを取り上げたが、ＣｄＳ
やＣｄＳｅ等の化合物半導体であっても特に問題はな
い。
【図１】本発明のＴＦＴＬＣＤの画素の回路例とその動
作例を示す。
作例を示す。
【図２】従来のＴＦＴＬＣＤの画素の回路例とその動作
例を示す。
例を示す。
【図３】各種ＬＣＤの画素数とコストの関係の概略を示
す。
す。
【図４】本発明のＴＦＴＬＣＤのパネルの構成例を示
す。
す。
【図５】本発明のＴＦＴＬＣＤの表示方法の例を示す。
【図６】本発明のＴＦＴＬＣＤの画素の回路例およびそ
の作製方法の例を示す。
の作製方法の例を示す。
４０１・・・・選択線・電圧供給線ドライバー回路
４０２・・・・データ線ドライバー回路
４０３・・・・ボンディングパット
４０５・・・・ボンディングワイヤー
４０６・・・・マトリクス領域
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭60−169837（ＪＰ，Ａ)
特開 平２−272521（ＪＰ，Ａ)
特開 昭59−119379（ＪＰ，Ａ)
特開 昭58−140781（ＪＰ，Ａ)
特開 昭62−65375（ＪＰ，Ａ)
特開 昭57−132191（ＪＰ，Ａ)
特開 昭62−148928（ＪＰ，Ａ)
特開 昭58−74080（ＪＰ，Ａ)
特開 昭57−115870（ＪＰ，Ａ)
特開 昭63−307431（ＪＰ，Ａ)
特開 平２−224255（ＪＰ，Ａ)
特開 平３−239370（ＪＰ，Ａ)
特開 昭58−4180（ＪＰ，Ａ)
特開 昭63−11989（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/1368
G02F 1/133 550
G09F 9/30 338
H01L 29/78
Claims (9)
- 【請求項１】基板と、 前記基板上に形成された第１の信号線と、 前記基板上に形成され、ポリシリコンからなるチャネル
領域を有し、かつ前記第１の信号線に接続されたゲート
を有する第１の素子と、 前記基板上に形成され、かつ前記第１の素子のソースま
たはドレインの一方に接続された第２の信号線と、 前記基板上に形成され、ポリシリコンからなるチャネル
領域を有し、かつ前記第１の素子のソースまたはドレイ
ンの他方に接続されたゲートを有する第２の素子と、 前記基板上に形成され、かつ前記第２の素子のソースま
たはドレインの一方に接続された電圧供給線と、 前記基板上に形成され、かつ前記第２の素子のソースま
たはドレインの他方に接続された画素電極と、 前記基板上に形成され、ポリシリコンからなるチャネル
領域を有する第３の素子を有し、前記第１の信号線また
は前記第２の信号線に信号を印加する駆動回路と、 を有し、 前記第２の信号線から前記第２の素子のゲートへ少なく
とも前記第１の素子を通して信号が供給される表示装置
であって、 前記第１の素子にはエンハンスメント型の素子を用い、
前記第２の素子にはデプレッション型の素子を用いる こ
とを特徴とする表示装置。 - 【請求項２】基板と、 前記基板上に形成された第１の信号線と、 前記基板上に形成され、ポリシリコンからなるチャネル
領域を有し、かつ前記第１の信号線に接続されたゲート
を有する逆スタガ型の第１の素子と、 前記基板上に形成され、かつ前記第１の素子のソースま
たはドレインの一方に接続された第２の信号線と、 前記基板上に形成され、ポリシリコンからなるチャネル
領域を有し、かつ前記第１の素子のソースまたはドレイ
ンの他方に接続されたゲートを有する逆スタガ型の第２
の素子と、 前記基板上に形成され、かつ前記第２の素子のソースま
たはドレインの一方に接続された電圧供給線と、 前記基板上に形成され、かつ前記第２の素子のソースま
たはドレインの他方に接続された画素電極と、 前記基板上に形成され、ポリシリコンからなるチャネル
領域を有する第３の素子を有し、前記第１の信号線また
は前記第２の信号線に信号を印加する駆動回路と、 を有し、 前記第２の信号線から前記第２の素子のゲートへ少なく
とも前記第１の素子を通して信号が供給される表示装置
であって、 前記第１の素子にはエンハンスメント型の素子を用い、
前記第２の素子にはデプレッション型の素子を用いる こ
とを特徴とする表示装置。 - 【請求項３】基板と、 前記基板上に形成された第１の信号線と、 前記基板上に形成され、ポリシリコンからなるチャネル
領域を有し、かつ前記第１の信号線に接続されたゲート
を有する第１の素子と、 前記基板上に形成され、かつ前記第１の素子のソースま
たはドレインの一方に接続された第２の信号線と、 前記基板上に形成され、ポリシリコンからなるチャネル
領域を有し、かつ前記第１の素子のソースまたはドレイ
ンの他方に接続されたゲートを有する第２の素子と、 前記基板上に形成され、かつ前記第２の素子のソースま
たはドレインの一方に接続された電圧供給線と、 前記基板上に形成され、かつ前記第２の素子のソースま
たはドレインの他方に接続された画素電極と、 を有し、 前記第２の信号線から前記第２の素子のゲートへ少なく
とも前記第１の素子を通して信号が供給される表示装置
であって、 前記第１の素子にはエンハンスメント型の素子を用い、
前記第２の素子にはデプレッション型の素子を用いる こ
とを特徴とする表示装置。 - 【請求項４】基板と、 前記基板上に形成された第１の信号線と、 前記基板上に形成され、ポリシリコンからなるチャネル
領域を有し、かつ前記第１の信号線に接続されたゲート
を有する逆スタガ型の第１の素子と、 前記基板上に形成され、かつ前記第１の素子のソースま
たはドレインの一方に接続された第２の信号線と、 前記基板上に形成され、ポリシリコンからなるチャネル
領域を有し、かつ前記第１の素子のソースまたはドレイ
ンの他方に接続されたゲートを有する逆スタガ型の第２
の素子と、 前記基板上に形成され、かつ前記第２の素子のソースま
たはドレインの一方に接続された電圧供給線と、 前記基板上に形成され、かつ前記第２の素子のソースま
たはドレインの他方に接続された画素電極と、 を有し、 前記第２の信号線から前記第２の素子のゲートへ少なく
とも前記第１の素子を通して信号が供給される表示装置
であって、 前記第１の素子にはエンハンスメント型の素子を用い、
前記第２の素子にはデプレッション型の素子を用いる こ
とを特徴とする表示装置。 - 【請求項５】前記第１の素子、前記第２の素子および前
記第３の素子は、いずれも薄膜トランジスタであること
を特徴とする請求項１または請求項２に記載の表示装
置。 - 【請求項６】前記第１の素子および前記第２の素子は、
いずれも薄膜トランジスタであることを特徴とする請求
項３または請求項４に記載の表示装置。 - 【請求項７】前記第３の素子は薄膜トランジスタであ
り、前記薄膜トランジスタはＣＭＯＳ回路を構成してい
ることを特徴とする請求項１または請求項２に記載の表
示装置。 - 【請求項８】前記表示装置は、インフォメーションディ
スプレイであることを特徴とする請求項１乃至７のいず
れか一に記載の表示装置。 - 【請求項９】前記表示装置は、フラットパネルディスプ
レイであることを特徴とする請求項１乃至７のいずれか
一に記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36190599A JP3538093B2 (ja) | 1991-10-29 | 1999-12-20 | 表示装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8208961A JPH095794A (ja) | 1991-10-29 | 1996-07-18 | 電気光学表示装置およびその駆動方法 |
| JP36190599A JP3538093B2 (ja) | 1991-10-29 | 1999-12-20 | 表示装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8208961A Division JPH095794A (ja) | 1991-10-29 | 1996-07-18 | 電気光学表示装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000147569A JP2000147569A (ja) | 2000-05-26 |
| JP3538093B2 true JP3538093B2 (ja) | 2004-06-14 |
Family
ID=32774108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36190599A Expired - Lifetime JP3538093B2 (ja) | 1991-10-29 | 1999-12-20 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3538093B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE60329422D1 (de) | 2002-11-29 | 2009-11-05 | Semiconductor Energy Lab | Display und ansteuerverfahren dafür und elektronisches gerät |
| WO2005104072A1 (en) | 2004-04-22 | 2005-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and driving method of the same |
-
1999
- 1999-12-20 JP JP36190599A patent/JP3538093B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000147569A (ja) | 2000-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7116302B2 (en) | Process of operating active matrix display device having thin film transistors | |
| US6759680B1 (en) | Display device having thin film transistors | |
| EP0760966B1 (en) | Large aperture ratio array architecture for active matrix liquid crystal displays | |
| US7071910B1 (en) | Electrooptical device and method of driving and manufacturing the same | |
| JP2722291B2 (ja) | 液晶電気光学表示装置の表示方法 | |
| JP3538093B2 (ja) | 表示装置 | |
| US20030214472A1 (en) | Display circuit structure for liquid crystal display | |
| JP3547687B2 (ja) | 表示装置の作製方法 | |
| JP3540228B2 (ja) | 電気機器 | |
| US7253440B1 (en) | Semiconductor device having at least first and second thin film transistors | |
| JP3538094B2 (ja) | 表示装置 | |
| JP3423666B2 (ja) | 表示装置 | |
| JP3560886B2 (ja) | 電気機器及びその動作方法 | |
| JP3399907B2 (ja) | 表示装置の表示方法 | |
| JP3688699B2 (ja) | 電気機器 | |
| JPH10148848A (ja) | 電気光学表示装置及びその駆動方法 | |
| JPH095794A (ja) | 電気光学表示装置およびその駆動方法 | |
| JP2000147573A (ja) | 電気機器の動作方法 | |
| JP2000147570A (ja) | インフォメ―ションディスプレイおよびフラットパネルディスプレイ | |
| JP2000155303A (ja) | 電気光学表示装置 | |
| JP2000147461A (ja) | 電気光学表示装置 | |
| JP2000147562A (ja) | 電気光学表示装置 | |
| JP2000147467A (ja) | 電気光学表示装置の駆動方法 | |
| JP2000147561A (ja) | 電気光学表示装置 | |
| JP2000147566A (ja) | 電気光学表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040318 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |