KR101296909B1

KR101296909B1 - 입체 영상 표시장치

Info

Publication number: KR101296909B1
Application number: KR1020100093934A
Authority: KR
Inventors: 문태웅; 서지연
Original assignee: 엘지디스플레이 주식회사
Priority date: 2010-09-28
Filing date: 2010-09-28
Publication date: 2013-08-14
Also published as: KR20120032338A

Abstract

본 발명은 입체 영상 표시장치에 관한 것으로, 데이터라인들, 상기 데이터라인들과 교차되는 게이트라인들, 상기 게이트라인들로부터의 게이트펄스에 응답하여 온/오프되는 TFT들, 및 각각 제1 및 제2 분할셀들로 분할된 다수의 픽셀들을 포함하는 표시패널을 포함한다. 상기 제1 분할셀은 n 번째 게이트라인으로부터의 게이트펄스에 응답하여 데이터전압을 제1 액정셀의 화소전극에 공급하는 제1 TFT를 포함한다. 제2 분할셀은 상기 n 번째 게이트라인으로부터의 게이트펄스에 응답하여 상기 데이터전압을 제1 노드에 공급하는 제2 TFT, 및 n+1 번째 게이트라인으로부터의 게이트펄스에 응답하여 상기 제1 노드의 전압을 제2 액정셀의 화소전극에 공급하는 제3 TFT를 포함한다.

Description

입체 영상 표시장치{STEREOSCOPIC IMAGE DISPLAY}

본 발명은 2차원 평면 영상(이하, '2D 영상')과 3차원 입체 영상(이하, '3D 영상')을 구현할 수 있는 입체 영상 표시장치에 관한 것이다.

입체 영상 표시장치는 양안시차방식(stereoscopic technique) 또는 복합시차지각방식(autostereoscopic technique)을 이용하여 3D 영상을 구현한다.

양안시차방식은 입체 효과가 큰 좌우 눈의 시차 영상을 이용하며, 안경방식과 무안경방식으로 나뉘어질 수 있다. 안경방식은 직시형 표시소자나 프로젝터에 좌우 시차 영상의 편광 방향을 바꿔서 또는 시분할 방식으로 표시하고, 편광 안경 또는 액정셔터 안경을 사용하여 입체 영상을 구현한다 무안경 방식은 일반적으로 좌우 시차 영상의 광축을 분리하기 위한 패럴렉스 베리어, 렌티큘러 렌즈 등의 광학 부품을 표시 화면의 앞에 또는 뒤에 설치하여 입체 영상을 구현한다.

도 1은 액정표시소자로 구현된 입체 영상 표시장치의 일예를 나타낸다. 도 1과 같은 안경 방식의 입체 영상 표시장치는 표시패널(3) 상에 배치된 패턴 리타더(Patterned Retarder)(5)의 편광 특성과, 사용자가 착용한 편광 안경(6)의 편광특성을 이용하여 입체 영상을 구현한다. 표시패널(3)은 이웃하는 표시라인들에 좌안 영상(L)와 우안 영상(R)를 분리하여 표시한다. 패턴 리타더(5)는 좌안 영상(L)의 빛과 우안 영상(R)의 편광 특성을 서로 다르게 변환하여 좌안 영상(L)와 우안 영상(R)의 편광을 분리한다. 편광 안경(6)의 좌안 렌즈는 좌안 영상(L)의 편광을 투과시키고 우안 영상(R)의 편광을 차단한다. 편광 안경(6)의 우안렌즈는 우안 영상(R)의 편광을 투과시키고 좌안 영상(L)의 편광을 차단한다. 도 1에서 도면부호 '1'은 표시패널(3)에 빛을 조사하는 백라이트 유닛을, 도면부호 '2' 및 '4'는 표시패널(3)의 상판과 하판에 각각 에 부착되는 편광필름을 나타낸다.

종래의 입체 영상 표시장치는 상하 시야각 위치에서 발생되는 크로스토크(Crosstalk)로 인해 3D 영상에서 시인성이 떨어지는 단점이 있다. 사용자가 3D 영상의 입체감을 제대로 느끼기 위해서는 사용자의 좌안에 좌안 영상의 빛만 통과하고 사용자의 우안에 우안 영상의 빛만 통과하여야 한다. 그러나 종래의 입체 영상 표시장치는 사용자의 좌안과 우안에 좌안 영상의 빛과 우안 영상의 빛이 모두 입사되는 시간이 존재하여 사용자가 좌안 또는 우안을 통해 좌안 영상과 우안 영상의 빛을 동시에 보는 좌/우안 크로스토크를 느낄 수 있다.

사용자가 표시패널(3)을 정면에서 보는 것이 아니라 위에서 바라 보거나 아래에서 바라 볼 때 정면 시야각 대비 소정의 각도 이상으로 큰 상하 시야각에서부터 좌안 패턴 리타더(5a)와 우안 패턴 리타더(5b) 각각에서 좌안 영상의 빛과 우안 영상의 빛이 함께 통과되는 크로스토크가 발생할 수 있다. 따라서, 종래의 입체 영상 표시장치에서 크로스토크가 없는 3D 영상을 볼 수 있는 상하 시야각은 매우 좁다.

일본 공개특허공보 제2002-185983호는 입체 영상 표시장치의 상하 시야각을 넓히기 위한 방법으로 도 2와 같이 패턴 리타더(5)에 블랙 스트라이프(BS)를 형성하는 방법을 제안한 바 있다. 사용자가 입체 영상 표시장치로부터 일정 거리(D)만큼 떨어진 위치에서 그 입체 영상 표시장치를 관찰할 때, 도 2에서 이론적으로 크로스토크가 발생하지 않는 상하 시야각(α)은 표시패널(3)에 형성된 블랙 매트릭스(BM)의 사이즈, 패턴 리타더(5)에 형성된 블랙 스트라이프(BS)의 사이즈, 그리고 표시패널(3)과 패턴 리타더(5) 간의 거리(S)에 의존한다. 상하 시야각(α)은 블랙 매트릭스(BM)의 사이즈와 블랙 스트라이프(BS)의 사이즈가 커질수록 또한, 표시패널(3)과 패턴 리타더(5) 간의 거리가 작을수록 넓어진다. 그런데, 일본 공개특허공보 제2002-185983호에서 제안된 입체 영상 표시장치는 표시패널(3)에 형성된 블랙 매트릭스(BM)와 상호 작용하여 모아레(Moire)를 유발하고, 패턴 리타더(5)에 형성된 블랙 스트라이프로 인하여 입체 영상 표시장치에 2D 영상을 표시할 때 2D 영상의 휘도가 크게 떨어지는 단점이 있다.

본원 출원인은 도 3과 같이 표시패널의 RGB 서브픽셀들(PIX) 각각을 2 개의 분할셀들(10, 20)로 분할하고 그 중 어느 하나를 액티브 블랙 스트라이프(Active Black stripe)로 제어하는 패널 구조와 그 구동방법을 대한민국 특허출원 제10-2009-0033534호(2009. 04. 17)에서 제안한 바 있다. 도 3에서, 제1 분할셀(10)은 데이터라인(D1)과 제n(n은 자연수) 게이트라인의 교차부에 형성된 TFT(Thin Film Transistor, T1), 및 TFT(T1)에 접속된 제1 액정셀(Clc1)을 포함한다. 제2 분할셀(20)은 데이터라인(D1)과 제n+1 게이트라인의 교차부에 형성된 TFT(T2), 및 TFT(T2)에 접속된 제2 액정셀(Clc2)을 포함한다. 제2 분할셀(20)은 2D 모드에서 2D 영상 데이터가 기입되는 픽셀로 동작하고, 3D 모드에서 블랙 데이터가 기입되는 액티브 블랙 스트라이프로 동작할 수 있다.

대한민국 특허출원 제10-2009-0033534호(2009. 04. 17)에서 제안된 입체 영상 표시장치치는 일본 공개특허공보 제2002-185983호에 개시된 입체 영상 표시장치의 문제점들을 해결할 수 있다. 대한민국 특허출원 제10-2009-0033534호(2009. 04. 17)에서 제안된 입체 영상 표시장치는 픽셀들(PIX) 각각을 2 분할하고 2D 모드에서 분할된 픽셀들 각각에 2D 영상을 기입하여 2D 영상의 휘도 저하를 방지할 수 있고, 3D 모드에서 상하 시야각을 확대하여 2D 영상과 3D 영상 모두에서 시인성을 개선할 수 있는 등 기존의 입체 영상 표시장치에 비하여 탁월한 표시품질을 구현할 수 있다. 그런데, 대한민국 특허출원 제10-2009-0033534호(2009. 04. 17)에서 제안된 입체 영상 표시장치는 게이트라인들의 개수와 게이트 드라이브 IC(Integrated Circuit)의 개수가 2 배 증가되는 단점이 있다.

본 발명은 게이트 라인 개수의 증가없이 액티브 블랙 스트라이프를 구현할 수 있는 입체 영상 표시장치를 제공한다.

본 발명의 입체 영상 표시장치는 데이터라인들, 상기 데이터라인들과 교차되는 게이트라인들, 상기 게이트라인들로부터의 게이트펄스에 응답하여 온/오프되는 TFT들, 및 각각 제1 및 제2 분할셀들로 분할된 다수의 픽셀들을 포함하는 표시패널을 포함한다.

상기 제1 분할셀은 n 번째 게이트라인으로부터의 게이트펄스에 응답하여 데이터전압을 제1 액정셀의 화소전극에 공급하는 제1 TFT를 포함한다.

제2 분할셀은 상기 n 번째 게이트라인으로부터의 게이트펄스에 응답하여 상기 데이터전압을 제1 노드에 공급하는 제2 TFT, 및 n+1 번째 게이트라인으로부터의 게이트펄스에 응답하여 상기 제1 노드의 전압을 제2 액정셀의 화소전극에 공급하는 제3 TFT를 포함한다.

본 발명은 픽셀들 각각을 상기 제1 및 제2 분할셀들로 분할함으로써 액티브 블랙 스트라이프를 구현하고 그 분할셀들을 구동하기 위한 게이트라인들의 개수와 게이트 드라이브 IC의 개수를 줄일 수 있다.

도 1은 안경방식의 입체 영상 표시장치를 보여주는 도면이다.
도 2는 패턴 리타더에 블랙 스트라이프가 형성된 입체 영상 표시장치를 보여 주는 도면이다.
도 3은 액티브 블랙 매트릭스 구현 방법을 보여 주는 도면이다.
도 4는 본 발명의 실시예에 따른 영상표시장치의 표시패널, 패턴 리타더 및 편광 안경을 보여 주는 분해 사시도이다.
도 5는 도 4에 도시된 표시패널의 구동회로들을 보여 주는 블록도이다.
도 6은 도 4에 도시된 표시패널의 일부 픽셀들을 보여 주는 회로도이다.
도 7은 3D 모드에서 제1 및 제2 분할셀의 동작을 보여 주는 도면이다.
도 8은 2D 모드에서 제1 및 제2 분할셀의 동작을 보여 주는 도면이다.
도 9는 3D 모드에서 게이트펄스들을 보여 주는 파형도이다.
도 10은 2D 모드에서 게이트펄스들을 보여 주는 파형도이다.
도 11 내지 도 14는 본 발명의 시뮬레이션 결과를 보여 주는 파형도들이다.
도 15는 게이트 구동회로의 게이트 드라이브 IC 회로 구성을 보여 주는 회로도이다.
도 16은 3D 모드에서 발생되는 게이트 타이밍 제어신호를 보여 주는 파형도이다.
도 17은 2D 모드에서 발생되는 게이트 타이밍 제어신호를 보여 주는 파형도이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 4 내지 도 6은 본 발명의 실시예에 따른 입체 영상 표시장치를 보여 주는 도면들이다.

도 4 내지 도 7을 참조하면, 본 발명의 실시예에 따른 입체 영상 표시장치는 표시패널(100), 패턴 리타더(130), 편광 안경(140), 표시패널 구동회로 등을 포함한다.

표시패널(100)은 2D 모드에서 2D 영상 데이터를 표시하고 3D 모드에서 3D 영상 데이터를 표시한다. 표시패널(100)은 액정표시소자(Liquid Crystal Display, LCD), 전계 방출 표시소자(Field Emission Display, FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 및 무기 전계발광소자와 유기발광다이오드소자(Organic Light Emitting Diode, OLED)를 포함한 전계발광소자(Electroluminescence Device, EL), 전기영동 표시소자(Electrophoresis, EPD) 등의 평판 표시소자로 구현될 수 있다. 자발광 표시소자에는 편광필름(16a, 16b)과 백라이트 유닛(120)이 생략될 수 있다. 이하에서, 표시패널(100)을 액정표시소자의 표시패널을 중심으로 설명하지만 액정표시소자(LCD)에 한정되지 않는다.

표시패널(100)은 두 장의 유리기판들 사이에 액정층이 형성된다. 표시패널(100)은 데이터라인들(105)과 게이트라인들(106)의 교차 구조에 의해 매트릭스 형태로 배치된 픽셀들을 포함한다. 표시패널(100)의 하부 유리기판에는 도 6과 같은 TFT 어레이가 형성된다. TFT 어레이는 데이터라인들(105, D1~D6), 게이트라인들(106, G1~G4), TFT들, 및 도시하지 않은 스토리지 커패시터(Storage Capacitor, Cst) 등을 포함한다. 픽셀들의 액정은 TFT에 접속된 화소전극들과 공통전극 사이의 전계에 의해 구동된다. 표시패널(100)의 상부 유리기판에는 컬러필터 어레이가 형성된다. 컬러필터 어레이는 블랙 매트릭스, 컬러필터, 공통전극 등을 포함한다. 상부 유리기판과 하부 유리기판 각각에는 편광필름(16a, 16b)이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극과 함께 하부 유리기판 상에 형성된다. 유리기판들 사이에는 액정층의 셀갭(Cell gap)을 유지하기 위한 컬럼 스페이서가 형성될 수 있다.

표시패널(100)은 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛(120)이 필요하다. 백라이트 유닛(120)은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.

패턴 리타더(130)는 표시패널(100)의 상부 편광필름(16a)에 접착되어 표시패널(100)의 화면과 대향한다. 패턴 리타더(130)은 제1 리타더와, 제2 리타더를 포함한다. 패턴 리타더(130)의 제1 리타더들은 표시패널(100)에서 좌안 영상이 표시되는 픽셀들과 대향하여 그 픽셀들로부터 입사되는 빛을 제1 편광(원편광 또는 선편광)으로 변환하여 투과시킨다. 패턴 리타더(130)의 제2 리타더들은 표시패널(100)에서 우안 영상이 표시되는 픽셀들과 대향하여 그 픽셀들로부터 입사되는 빛을 제2 편광(원편광 또는 선편광)으로 변환하여 투과시킨다. 제1 편광과 제2 편광은 광축이 서로 직교될 수 있다. 패턴 리타더(130)에는 별도의 블랙 스트라이프가 형성될 필요가 없다. 이는 도 6과 같이 표시패널(100)에 형성된 픽셀들 각각이 2 개로 공간적으로 분리되고 그 중 하나가 액티브 블랙 스트라이프 역할을 하기 때문이다.

픽셀들 각각은 적색 서브픽셀(R), 녹색 서브픽셀(G), 및 청색 서브픽셀(B)을 포함한다. 서브픽셀들 각각은 제1 분할셀(PIXA)과 제2 분할셀(PIXB)로 분할된다.

제1 분할셀들(PIXA)은 제1 TFT(T11), 제1 TFT(T11)에 접속된 제1 액정셀(Clc11), 도시하지 않은 스토리지 커패시터 등을 포함한다. 제1 액정셀(Clc11)은 데이터전압이 공급되는 화소전극(2)과, 공통전압(Vcom)이 공급되는 공통전극(4)을 포함하여 데이터전압에 따라 액정층의 액정분자들을 구동한다. 제1 분할셀들(PIXA)은 도 7 및 도 8과 같이 2D 모드에서 2D 영상 데이터 전압을 충전하여 2D 영상 데이터를 표시하고, 3D 모드에서 3D 영상의 좌안 영상 또는 우안 영상 데이터전압을 충전하여 3D 영상 데이터를 표시한다. 제1 TFT(T11)는 n 번째 게이트라인(Gn)으로부터의 게이트펄스에 응답하여 데이터라인(Dm, Dm+1)으로부터의 2D/3D 영상 데이터전압을 제1 분할 화소전극(PIXE1)에 공급한다. 제1 TFT(T11)의 게이트전극은 n 번째 게이트라인(Gn)에 접속된다. 제1 TFT(T11)의 드레인전극은 데이터라인(Dm, Dm+1)에 접속되고, 그 소스전극은 제1 액정셀의 화소전극(2)에 접속된다.

제2 분할셀들(PIXB)은 제2 TFT(T12), 제3 TFT(T13), 제3 TFT(T13)에 접속된 제2 액정셀(Clc12), 도시하지 않은 스토리지 커패시터 등을 포함한다. 제2 액정셀(Clc12)은 데이터전압이 공급되는 화소전극(2)과, 공통전압(Vcom)이 공급되는 공통전극(4)을 포함하여 데이터전압에 따라 액정층의 액정분자들을 구동한다. 제2 분할셀들(PIXB)은 도 7 및 도 8과 같이 2D 모드에서 2D 영상 데이터전압을 충전하여 2D 영상 데이터를 표시하고, 3D 모드에서 블랙 계조 전압을 충전한다. 따라서, 제2 분할셀들(PIXB)은 액티브 블랙 스트라이프로 동작한다. 제2 TFT(T12)는 n 번째 게이트라인(Gn)으로부터의 게이트펄스에 응답하여 데이터라인(Dm, Dm+1)으로부터의 2D 영상 데이터전압 또는 블랙 계조 전압을 제1 노드(n1)를 경유하여 제3 TFT(T13)에 공급한다. 제3 TFT(T13)는 n+1 번째 게이트라인(Gn+1)으로부터의 게이트펄스에 응답하여 2D 모드에서 제2 TFT(T12)로부터의 2D 영상 데이터전압을 제2 액정셀(Clc12)의 화소전극(2)에 공급하고, 3D 모드에서 제2 TFT(T12)로부터의 블랙 계조 전압을 제2 액정셀(Clc12)의 화소전극에 공급한다. 제2 TFT(T12)의 게이트전극은 n 번째 게이트라인(Gn)에 접속된다. 제2 TFT(T12)의 드레인전극은 데이터라인(Dm, Dm+1)에 접속되고, 그 소스전극은 제1 노드(n1)를 경유하여 제3 TFT(T13)의 드레인전극에 접속된다. 제3 TFT(T13)의 게이트전극은 n+1 번째 게이트라인(Gn+1)에 접속된다. 제3 TFT(T13)의 드레인전극은 제1 노드(n1)를 경유하여 제2 TFT(T12)의 소스전극에 접속되고, 그 소스전극은 제2 액정셀(Clc12)의 화소전극(2)에 접속된다.

편광 안경(140)의 좌안 편광필터는 패턴 리타더(130)의 제1 리타더와 동일한 광흡수축을 가진다. 편광 안경(140)의 우안 편광필터는 패턴 리타더(130)의 제2 리타더와 동일한 광흡수축을 가진다. 예들 들면, 편광 안경(140)의 좌안 편광필터는 좌원편광 필터로 선택될 수 있고, 편광 안경(140)의 우안 편광필터는 우원편광 필터로 선택될 수 있다. 사용자는 3D 영상을 감상할 때 편광 안경(140)을 착용하고, 2D 영상을 감상할 때 편광 안경(140)을 벗어야 한다.

표시패널 구동회로는 데이터 구동회로(102), 게이트 구동회로(103), 타이밍 콘트롤러(101), 데이터 정렬부(200), 호스트 시스템(104) 등을 포함한다.

데이터 구동회로(102)는 타이밍 콘트롤러(101)의 제어 하에 2D/3D 영상의 디지털 비디오 데이터(RGB) 또는 디지털 블랙 계조 데이터를 래치한다. 데이터 구동회로(102)는 극성제어신호(POL)에 응답하여 디지털 비디오 데이터(RGB)를 아날로그 정극성 감마보상전압과 부극성 감마보상전압으로 변환하여 데이터전압의 극성을 반전시킨다. 데이터 구동회로(102)는 극성제어신호(POL)에 응답하여 데이터라인들(Dm, Dm+1)로 출력되는 데이터전압들의 극성을 반전시킨다.

게이트 구동회로(103)는 도 15와 같은 다수의 게이트 드라이브 IC들을 포함하여 타이밍 콘트롤러(101)의 제어 하에 게이트펄스를 게이트라인들(Gn, Gn+1)에 순차적으로 공급한다. 게이트펄스들은 3D 모드에서 도 9, 도 11, 및 도 13과 같이 대략 1 수평기간(1H)의 펄스폭을 가지며, 서로 중첩되지 않는다. 2D 모드에서 발생되는 게이트펄스는 데이터라인들(Dm, Dm+1)에 공급되는 2D 영상 데이터전압에 동기된다. 이에 비하여, 게이트펄스들은 2D 모드에서 도 10, 도 12, 및 도 14와 같이 대략 2 수평기간(2H)의 펄스폭을 가지며, 대략 1 수평기간만큼 서로 중첩된다. 3D 모드의 첫 번째 프레임기간 동안 게이트펄스는 데이터라인들(Dm, Dm+1)에 공급되는 블랙 계조 데이터전압에 동기된다.

타이밍 콘트롤러(101)는 호스트 시스템(104)과 데이터 정렬부(200)를 통해 입력되는 2D/3D 영상의 디지털 비디오 데이터(RGB)와, 내부에서 생성된 디지털 블랙 계조 데이터를 재정렬하여 데이터 구동회로(102)로 전달한다. 타이밍 콘트롤러(101)는 데이터 정렬부(200)를 경유하여 호스트 시스템(104)으로부터 입력되는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호에 기초하여 데이터 구동회로(102)와 게이트 구동회로(103)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. 데이터 구동회로(102)와 게이트 구동회로(103)의 제어신호들은 게이트 구동회로(103)의 동작 타임을 제어하기 위한 게이트 타이밍 제어신호, 데이터 구동회로(102)의 동작 타이밍과 데이터전압의 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다. 타이밍 콘트롤러(101)는 데이터 정렬부(200)를 통해 호스트 시스템(104)으로부터 입력되는 모드신호(Mode)를 입력 받아 2D/3D 모드를 판단할 수 있다.

게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트펄스를 발생하는 게이트 구동회로(103)의 첫 번째 드라이브 IC(Integrated Circuit)에 인가되어 첫 번째 게이트펄스의 출력 타이밍을 지시한다. 게이트 쉬프트 클럭(GSC)은 게이트 구동회로(103)의 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다. 본 발명의 게이트 타이밍 제어신호는 전술한 게이트 구동회로(103)로부터 2D/3D 모드별로 게이트펄스가 다른 형태로 출력될 수 있도록 도 16 및 도 17과 같이 2D 모드와 3D 모드에서 서로 다른 형태로 발생된다.

데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동회로의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동회로(102) 내에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 극성제어신호(POL)는 데이터 구동회로(102)로부터 출력되는 데이터전압의 극성을 제어한다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로(102)의 출력 타이밍을 제어한다. 데이터 구동회로(102)에 입력될 디지털 비디오 데이터가 mini LVDS(Low Voltage Differential Signaling) 인터페이스 규격으로 전송된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.

데이터 정렬부(200)는 3D 모드에서 호스트 시스템(104)으로부터 입력되는 3D 영상으로부터 좌안 영상 데이터와 우안 영상 데이터를 표시패널(100)의 라인 별로 분리하여 타이밍 콘트롤러(101)로 전송한다. 데이터 정렬부(200)는 2D 모드에서 호스트 시스템(104)으로부터 입력되는 2D 영상 데이터를 그대로 타이밍 콘트롤러(101)로 전송한다. 데이터 정렬부(200)는 타이밍 콘트롤러(101)에 내장될 수 있다.

호스트 시스템(104)은 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 2D 영상 또는 3D 영상 데이터(RGB)를 데이터 정렬부(200)에 공급하고, 타이밍신호들(Vsync, Hsync, DE, CLK)을 데이터 정렬부(200)를 통해 타이밍 콘트롤러(101)에 공급한다. 호스트 시스템(104)은 2D 모드와 3D 모드를 지시하는 모드신호(Mode)를 타이밍 콘트롤러(101)에 공급할 수 있다. 호스트 시스템(104)은 2D 모드에서 2D 영상의 디지털 비디오 데이터(RGB)을 데이터 정렬부(200)에 공급하는 반면, 3D 모드에서 좌안 영상과 우안 영상을 포함한 3D 영상의 디지털 비디오 데이터(RGB_L, RGB_R)을 데이터 정렬부(200)에 공급한다. 시스템 보드(104)는 60×N(N은 2 이상의 양의 정수)Hz의 프레임 주파수로 2D 영상의 데이터를 전송할 수 있다.

도 9는 3D 모드에서 게이트펄스들을 보여 주는 파형도이다. 도 10은 2D 모드에서 게이트펄스들을 보여 주는 파형도이다. 도 11 내지 도 14는 본 발명의 시뮬레이션 결과를 보여 주는 파형도들이다.

도 9 내지 도 14를 참조하면, 게이트 구동회로(103)는 타이밍 콘트롤러(101)의 제어 하에 3D 모드에서 대략 1 수평기간(1H)의 펄스폭을 갖는 게이트펄스를 순차적으로 게이트라인들(Gn, Gn+1)에 공급하되, 그 게이트펄스들을 시간적으로 중첩시키지 않는다. 또한, 게이트 구동회로(103)는 타이밍 콘트롤러(101)의 제어 하에 2D 모드에서 대략 2 수평기간(2H)의 펄스폭을 갖는 게이트펄스를 순차적으로 게이트라인들(Gn, Gn+1)에 공급하되, 제2 분할셀(PIXB)의 액정셀(Clc12)이 매 프레임기간마다 2D 영상 데이터전압을 충전할 수 있도록 그 게이트펄스들을 시간적으로 중첩시키지 않는다.

도 11 내지 도 14에서, "Sout"은 데이터 구동회로(102)로부터 출력되는 데이터전압, Vdata1은 제1 분할셀(PIXA)의 액정셀(Clc11)에 충전되는 데이터전압, Vdata2는 제2 분할셀(PIXB)의 액정셀(Clc12)에 충전되는 데이터전압, G1은 n 번째 게이트라인(Gn)에 공급되는 게이트펄스, G2는 n+1 번째 게이트라인(Gn+1)에 공급되는 게이트펄스를 각각 의미한다. 제2 분할셀(PIXB)의 액정셀(Clc12)은 도 11 및 도 13과 같이 3D 모드에서 n+1 번째 게이트펄스(G2)에 응답하여 블랙 계조 전압을 충전하고, 도 12 및 도 14와 같이 2D 모드에서 n 번째 게이트펄스(G1)와 n+1 번째 게이트펄스(G2)가 중첩되는 기간에 동기되는 2D 영상 데이터전압을 충전한다.

도 15는 게이트 구동회로(103)의 게이트 드라이브 IC 회로 구성을 보여 주는 회로도이다. 도 16은 3D 모드에서 발생되는 게이트 타이밍 제어신호를 보여 주는 파형도이다. 도 17은 2D 모드에서 발생되는 게이트 타이밍 제어신호를 보여 주는 파형도이다.

도 15 내지 도 17을 참조하면, 게이트 드라이브 IC는 쉬프트 레지스터(30), 레벨 쉬프터(36), 및 쉬프트 레지스터(30)와 레벨 쉬프터(36, L/S) 사이에 접속된 다수의 논리곱 게이트(이하, "AND 게이트"라 함)(34) 등을 포함한다.

쉬프트 레지스터(30)는 종속적으로 접속된 다수의 D-플립플롭을 이용하여 게이트 스타트 펄스(GSP)를 게이트 쉬프트 클럭(GSC)에 따라 순차적으로 쉬프트시킨다. AND 게이트들(34) 각각은 쉬프트 레지스터(30)의 D-플립플롭의 비반전 출력신호와 게이트 출력 인에이블신호(GOE)의 반전신호를 논리곱하여 출력을 발생한다. 게이트 출력 인에블신호(GOE)는 인버터(32)에 의해 반전되어 AND 게이트(34)의 일측 입력단자에 입력된다. 레벨 쉬프터(36)는 AND 게이트(34)의 출력전압 스윙폭을 표시패널(100)의 픽셀 어레이여 형성된 TFT의 동작이 가능한 스윙폭으로 쉬프트시킨다. 레벨 쉬프터(36)로부터 출력된 게이트펄스들은 버퍼(38, BUF)를 통해 게이트라인들에 순차적으로 공급된다.

게이트 스타트 펄스(GSP)는 3D 모드에서 도 16과 같이 대략 1 수평기간의 펄스폭으로 발생되고, 2D 모드에서 도 17과 같이 대략 2 수평기간의 펄스폭으로 발생된다.

게이트 출력 인에이블신호(GOE)는 제1 내지 제3 게이트 출력 인에이블신호들(GOE1, GOE2, GOE3)을 포함한다. 제1 게이트 출력 인에이블신호(GOE1)는 3k(k는 양의 정수)+1 번째 AND 게이트(34)에 입력되고, 제2 게이트 출력 인에이블신호(GOE2)는 3k+2 번째 AND 게이트(34)에 입력된다. 제3 게이트 출력 인에이블신호(GOE3)는 3k+3 번째 AND 게이트(34)에 입력된다. 따라서, 3k+1 번째 AND 게이트(34)는 제1 게이트 출력 인에이블신호(GOE1)의 반전 출력과 쉬프트 레지스터(30)의 3k+1 번째 D-플립 플롭의 비반전 출력을 논리곱하여 그 결과를 레벨 쉬프터(36)의 제1 스테이지에 공급한다. 3k+2 번째 AND 게이트(34)는 제2 게이트 출력 인에이블신호(GOE2)의 반전 출력과 쉬프트 레지스터(30)의 3k+2 번째 D-플립 플롭의 비반전 출력을 논리곱하여 그 결과를 레벨 쉬프터(36)의 제2 스테이지에 공급한다. 3k+3 번째 AND 게이트(34)는 제3 게이트 출력 인에이블신호(GOE3)의 반전 출력과 쉬프트 레지스터(30)의 3k+3 번째 D-플립 플롭의 비반전 출력을 논리곱하여 그 결과를 레벨 쉬프터(36)의 제1 스테이지에 공급한다.

제1 내지 제3 게이트 출력 인에이블신호(GOE1, GOE2, GOE3)는 도 16과 같이 3D 모드에서 대략 0보다 크고 1 수평기간보다 작은 펄스폭과 대략 1 수평기간의 주기(Cycle)를 가지며, 서로 동위상으로 발생된다. 이에 비하여, 제1 내지 제3 게이트 출력 인에이블신호(GOE1, GOE2, GOE3)는 도 17과 같이 2D 모드에서 대략 0보다 크고 1 수평기간보다 작은 펄스폭과 대략 2 수평기간의 주기를 가지며, 위상이 순차적으로 지연된다. 제2 게이트 출력 인에이블신호(GOE2)는 2D 모드에서 제1 게이트 출력 인에이블신호(GOE1)의 위상보다 대략 180°도 늦은 위상으로 발생된다. 제3 게이트 출력 인에이블신호(GOE3)는 2D 모드에서 제3 게이트 출력 인에이블신호(GOE2)의 위상보다 대략 180°도 늦은 위상으로 발생된다.

쉬프트 레지스터(30)는 게이트 쉬프트 클럭(GSC)의 라이징 에지에서 게이트 스타트 펄스(GSP)를 쉬프트시킨다. AND 게이트들(34)은 게이트 출력 인에이블신호(GOE1, GOE2, GOE3)의 로우논리기간 즉, 게이트 출력 인에이블신호의 이전 펄스의 폴링타임 직후로부터 그 다음 펄스의 라이징 타임 직전까지의 기간 동안 출력을 발생한다. 따라서, 3D 모드에서 도 16과 같은 게이트 스타트 펄스(GSP)와 게이트 출력 인에이블신호들(GOE1, GOE2, GOE3)이 게이트 드라이브 IC에 입력되면, 게이트 드라이브 IC는 대략 1 수평기간의 펄스폭을 갖는 게이트펄스를 순차적으로 게이트라인들로 출력한다. 2D 모드에서 도 17과 같은 게이트 스타트 펄스(GSP)와 게이트 출력 인에이블신호들(GOE1, GOE2, GOE3)이 게이트 드라이브 IC에 입력되면, 게이트 드라이브 IC는 대략 2 수평기간의 펄스폭을 가지며 대략 1 수평기간만큼 중첩되는 게이트펄스를 순차적으로 게이트라인들로 출력한다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

100 : 표시패널 101 : 타이밍 콘트롤러
102 : 데이터 구동회로 103 : 게이트 구동회로
200 : 데이터 정렬부 PIX : 픽셀
PIXA : 제1 분할셀 PIXB : 제2 분할셀

Claims

데이터라인들, 상기 데이터라인들과 교차되는 게이트라인들, 상기 게이트라인들로부터의 게이트펄스에 응답하여 온/오프되는 TFT들, 및 각각 제1 및 제2 분할셀들로 분할된 다수의 픽셀들을 포함하는 표시패널을 포함하고,
상기 제1 분할셀은 n(n은 자연수) 번째 게이트라인으로부터의 게이트펄스에 응답하여 데이터전압을 제1 액정셀의 화소전극에 공급하는 제1 TFT를 포함하고,
제2 분할셀은 상기 n 번째 게이트라인으로부터의 게이트펄스에 응답하여 상기 데이터전압을 제1 노드에 공급하는 제2 TFT, 및 n+1 번째 게이트라인으로부터의 게이트펄스에 응답하여 상기 제1 노드의 전압을 제2 액정셀의 화소전극에 공급하는 제3 TFT를 포함하는 것을 특징으로 하는 입체 영상 표시장치.
제 1 항에 있어서,
상기 표시패널의 표시면에 접착되어 3D 모드에서 좌안 영상이 표시되는 상기 표시패널의 제1 픽셀들에 대향하여 좌안 영상의 빛을 제1 편광으로 변환하고, 우안 영상이 표시되는 상기 표시패널의 제2 픽셀들에 대향하여 우안 영상의 빛을 제2 편광으로 변환하는 패턴 리타더를 더 포함하는 것을 특징으로 하는 입체 영상 표시장치.
제 2 항에 있어서,
디지털 비디오 데이터를 상기 픽셀들에 충전될 데이터전압으로 변환하여 2D 모드에서 상기 데이터라인들에 2D 영상 데이터전압을 공급하고, 상기 3D 모드에서 상기 데이터라인들에 3D 영상 데이터전압을 공급하는 데이터 구동회로;
제1 게이트 타이밍 제어신호에 응답하여 상기 3D 모드에서 서로 비중첩되는 제1 게이트펄스들을 상기 게이트라인들에 순차적으로 공급하고, 제2 게이트 타이밍 제어신호에 응답하여 상기 2D 모드에서 서로 일부 기간이 중첩된 제2 게이트펄스들을 상기 게이트라인들에 순차적으로 공급하는 게이트 구동회로; 및
상기 디지털 비디오 데이터를 상기 데이터 구동회로에 공급하며, 데이터 타이밍 제어신호를 발생하여 상기 데이터 구동회로의 동작 타이밍을 제어하고, 상기 제1 및 제2 게이트 타이밍 제어신호들을 발생하여 상기 게이트 구동회로의 동작 타이밍을 제어하는 타이밍 콘트롤러를 더 포함하는 것을 특징으로 하는 입체 영상 표시장치.
제 3 항에 있어서,
상기 제2 게이트펄스의 펄스폭은 상기 제1 게이트펄스의 그것보다 넓은 것을 특징으로 하는 입체 영상 표시장치.
제 4 항에 있어서,
상기 제1 및 제2 게이트 타이밍 제어신호들 각각은,
첫 번째 게이트펄스의 출력 타이밍을 제어하는 게이트 스타트 펄스, 상기 게이트 스타트 펄스의 쉬프트 타이밍을 제어하는 게이트 쉬프트 클럭, 상기 게이트펄스의 출력 타이밍을 제어하는 게이트 출력 인에이블신호를 포함하는 것을 특징으로 하는 입체 영상 표시장치.
제 5 항에 있어서,
상기 게이트 구동회로는,
종속적으로 접속된 다수의 D-플립 플롭들을 이용하여 상기 게이트 스타트 펄스를 상기 게이트 쉬프트 클럭에 따라 순차적으로 쉬프트시키는 쉬프트 레지스터; 및
상기 쉬프트 레지스터의 비반전 출력신호와 상기 게이트 출력 인에이블신호의 반전신호를 논리곱하여 그 결과를 출력하는 다수의 AND 게이트들을 포함하는 것을 특징으로 하는 입체 영상 표시장치.
제 6 항에 있어서,
상기 2D 모드에서 발생되는 상기 게이트 스타트 펄스의 펄스폭은 상기 3D 모드에서 발생되는 상기 게이트 스타트 펄스의 그것 보다 넓은 것을 특징으로 하는 입체 영상 표시장치.
제 7 항에 있어서,
상기 게이트 출력 인에이블신호는 제1 내지 제3 게이트 출력 인에이블신호들을 포함하고,
상기 제1 게이트 출력 인에이블신호는 3k(k는 양의 정수)+1 번째 AND 게이트에 입력되고, 상기 제2 게이트 출력 인에이블신호는 3k+2 번째 AND 게이트에 입력되며, 상기 제3 게이트 출력 인에이블신호는 3k+3 번째 AND 게이트에 입력되고,
상기 3k+1 번째 AND 게이트는 상기 제1 게이트 출력 인에이블신호의 반전 출력과 상기 쉬프트 레지스터의 3k+1 번째 D-플립 플롭의 비반전 출력을 논리곱하여 그 결과를 출력하고, 상기 3k+2 번째 AND 게이트는 상기 제2 게이트 출력 인에이블신호의 반전 출력과 상기 쉬프트 레지스터의 3k+2 번째 D-플립 플롭의 비반전 출력을 논리곱하여 그 결과를 출력하며, 상기 3k+3 번째 AND 게이트는 상기 제3 게이트 출력 인에이블신호(GOE3)의 반전 출력과 쉬프트 레지스터(30)의 3k+3 번째 D-플립 플롭의 비반전 출력을 논리곱하여 그 결과를 출력하는 것을 특징으로 하는 입체 영상 표시장치.
제 8 항에 있어서,
상기 제1 내지 제3 게이트 출력 인에이블신호들은,
상기 3D 모드에서 0보다 크고 1 수평기간보다 작은 펄스폭과 1 수평기간의 주기를 가지며, 서로 동위상으로 발생되고,
상기 2D 모드에서 0보다 크고 1 수평기간보다 작은 펄스폭과 2 수평기간의 주기를 가지며, 위상이 순차적으로 지연되는 것을 특징으로 하는 입체 영상 표시장치.