KR20130037005A - 입체 영상 표시장치 - Google Patents

입체 영상 표시장치 Download PDF

Info

Publication number
KR20130037005A
KR20130037005A KR1020110101311A KR20110101311A KR20130037005A KR 20130037005 A KR20130037005 A KR 20130037005A KR 1020110101311 A KR1020110101311 A KR 1020110101311A KR 20110101311 A KR20110101311 A KR 20110101311A KR 20130037005 A KR20130037005 A KR 20130037005A
Authority
KR
South Korea
Prior art keywords
voltage
frame period
time
gate
mode
Prior art date
Application number
KR1020110101311A
Other languages
English (en)
Other versions
KR101868611B1 (ko
Inventor
김정기
백승호
김주아
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110101311A priority Critical patent/KR101868611B1/ko
Priority to CN201210371117.1A priority patent/CN103037232B/zh
Priority to US13/645,927 priority patent/US9257064B2/en
Publication of KR20130037005A publication Critical patent/KR20130037005A/ko
Application granted granted Critical
Publication of KR101868611B1 publication Critical patent/KR101868611B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B30/00—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images
    • G02B30/20—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes
    • G02B30/22—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes of the stereoscopic type
    • G02B30/24—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes of the stereoscopic type involving temporal multiplexing, e.g. using sequentially activated left and right shutters
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B30/00—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images
    • G02B30/20—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes
    • G02B30/22—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes of the stereoscopic type
    • G02B30/25—Optical systems or apparatus for producing three-dimensional [3D] effects, e.g. stereoscopic images by providing first and second parallax images to an observer's left and right eyes of the stereoscopic type using polarisation techniques
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/332—Displays for viewing with the aid of special glasses or head-mounted displays [HMD]
    • H04N13/337—Displays for viewing with the aid of special glasses or head-mounted displays [HMD] using polarisation multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N13/00—Stereoscopic video systems; Multi-view video systems; Details thereof
    • H04N13/30—Image reproducers
    • H04N13/356—Image reproducers having separate monoscopic and stereoscopic modes
    • H04N13/359—Switching between monoscopic and stereoscopic modes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 입체 영상 표시장치에 관한 것으로, 3D 모드에서 공통 게이트라인들에 위상이 순차적으로 시프트되는 교류 전압들을 공급하고, 상기 교류 전압들의 하이 전압 구간을 매 프레임 기간마다 늘리고 소정 시간 만큼 경과된 후에 상기 하이 전압 구간을 미리 설정된 디폴트 시간으로 리셋하는 3D 구동전압 발생회로를 포함한다.

Description

입체 영상 표시장치{STEREOSCOPIC IMAGE DISPLAY}
본 발명은 입체 영상 표시장치에 관한 것이다.
입체 영상 표시장치는 양안시차방식(stereoscopic techniquae) 또는 복합시차지각방식(autostereoscopic technique)을 이용하여 입체 영상 즉, 3차원(3D) 영상을 구현한다. 양안시차방식은 입체 효과가 큰 좌우 눈의 시차 영상을 이용하며, 안경방식과 무안경방식이 있고 두 방식 모두 실용화되고 있다. 안경 방식은 직시형 표시소자나 프로젝터에 좌우 시차 영상의 편광 방향을 바꿔서 또는 시분할 방식으로 표시하고, 편광 안경 또는 액정셔터 안경을 사용하여 입체 영상을 구현한다. 무안경 방식은 일반적으로 좌우 시차 영상의 광축을 분리하기 위한 패럴렉스 베리어 등의 광학판을 표시 화면의 앞에 설치하는 방식이다.
안경 방식의 입체 영상 표시장치는 편광 안경 방식과 셔터 안경 방식으로 나위어진다. 편광 안경 방식은 표시패널에 패턴 리타더(Patterned retarder)와 같은 편광 분리 소자를 합착하여야 한다. 패턴 리타더는 표시패널에 표시되는 좌안 영상과 우안 영상의 편광을 분리한다. 시청자는 편광 안경 방식의 입체 영상 표시장치에서 입체 영상을 감상할 때 편광 안경을 착용하여 편광 안경의 좌안 필터를 통해 좌안 영상의 편광을 보게 되고, 편광 안경의 우안 필터를 통해 우안 영상의 편광을 보게 되므로 입체감을 느낄 수 있다.
기존의 편광 안경 방식의 입체 영상 표시장치에서 표시패널은 액정표시패널로 적용될 수 있다. 액정표시패널의 상부 유리기판 두께와 상부 편광판의 두께로 인하여 액정표시패널의 픽셀 어레이와 패턴 리타더 간의 시차(parallax)에 의해 상하 시야각이 나쁘다. 시청자가 액정표시패널의 정면 보다 높거나 낮은 상하 시야각에서 편광 안경 방식의 입체 영상 표시장치에 표시된 입체 영상을 감상하면 단안(좌안 또는 우안)으로 볼 때 좌안 및 우안 영상이 겹쳐 보이는 3D 크로스토크를 느낄 수 있다.
편광 안경 방식의 입체 영상 표시장치에서 상하 시야각의 3D 크로스토크 문제를 해결하기 위하여, 일본 공개특허공보 제2002-185983호 등에서는 입체 영상 표시장치의 패턴 리타더(또는 3D 필름)에 블랙 스트라이프를 형성하는 방법을 제안한 바 있다. 이와 다른 방법으로, 액정표시패널에 형성된 블랙 매트릭스의 폭을 증가시킬 수 있다. 그런데, 패턴 리타더에 블랙 스트라이프를 형성하면 2D/3D 영상에서 휘도가 저하될 뿐만 아니라 블랙 매트릭스와 블랙 스트라이프의 상호 작용으로 인하여 모아레(Moire)를 유발할 수 있다. 블랙 매트릭스의 폭을 증가시키는 방법은 개구율을 떨어 뜨려 2D/3D 영상에서 휘도를 저하시킨다.
본원 출원인은 일본 공개특허공보 제2002-185983호에 개시된 입체 영상 표시장치의 문제점들을 해결하기 위하여, 표시패널의 픽셀들 각각을 2 개로 분할하고 그 중 어느 하나를 액티브 블랙 스트라이프(Active Black Stripe)로 제어하는 기술을 대한민국 특허출원 제10-2009-0033534호(2009. 04. 17), 미합중국 특허 출원 12/536,031(2009. 08. 05.) 등에서 제안한 바 있다. 본원 출원인에 의해 제안된 입체 영상 표시장치는 픽셀들 각각을 2 분할하고 2D 모드에서 분할된 픽셀들 각각에 2D 영상을 기입하여 2D 영상의 휘도 저하를 방지할 수 있고, 3D 영상에서 상하 시야각을 확대하여 2D 영상과 3D 영상 모두에서 시인성을 개선할 수 있는 등 기존의 입체 영상 표시장치에 비하여 탁월한 표시품질을 구현할 수 있다. 액티브 블랙 스트라이프는 박막트랜지스터(Thin Film Transistor, 이하 "TFT"라 함)와 액정셀을 포함할 수 있다.
본원 출원인에 의해 기 제안된 액티브 블랙 스트라이프 기술은 3D 모드에서 블랙 계조 전압까지 액정셀의 전압을 방전시켜야 한다. 이를 위하여, 액티브 블랙 스트라이프에 형성된 TFT의 게이트에는 일정시간 동안 그 TFT에 온 전류(On current)가 흐를 수 있도록 비교적 높은 3D 구동 전압이 직류 전압으로 인가될 수 있다. 그 결과, 액티브 블랙 스트라이프의 TFT는 게이트 바이어스 스트레스(Gate bias stress)로 인하여 문턱전압이 시프트(shift)되는 등 구동 특성이 열화될 수 있다.
이러한 문제를 고려하여, 액티브 블랙 스트라이프의 3D 구동 전압을 교류 전압으로 인가할 수 있다. 이 경우에, TFT의 게이트 바이어스 스트레스를 보상할 수 있지만, 3D 구동 전압이 공급되는 배선과, 공통전압이 인가되는 공통전극의 커플링(couping)으로 인하여 TFT의 게이트전압이 변할 때 공통전압이 변하고 픽셀들의 휘도가 변경될 수 있다. 따라서, 3D 구동전압이 변할 때 휘도 변화로 인하여 표시패널 상에서 노이즈가 보일 수 있다.
본 발명은 액티브 블랙 스트라이프들에 포함된 TFT의 구동 특성 열화를 줄이고, 그 TFT의 게이트 전압이 변할 때 노이즈가 보이는 현상을 줄일 수 있는 입체 영상 표시장치을 제공한다.
본 발명의 실시예에 따른 입체 영상 표시장치는 데이터라인들, 상기 데이터라인들과 교차되는 게이트라인들, 공통전압이 공급되는 공통전극, 교류 전압이 공급되는 다수의 공통 게이트라인, 및 다수의 픽셀들을 포함하고, 상기 픽셀들 각각이 메인 픽셀부 및 액티브 블랙 스트라이프로 분할된 액정표시패널; 2D 모드에서 2D 영상의 데이터전압을 상기 데이터라인들에 공급하고 3D 모드에서 3D 영상의 데이터 전압을 상기 데이터라인들에 공급하는 데이터 구동회로; 상기 2D 모드와 상기 3D 모드에서 게이트 로우 전압과 게이트 하이 전압 사이에서 스윙하는 게이트펄스를 게이트라인들에 순차적으로 공급하는 게이트 구동회로; 및 상기 3D 모드에서 위상이 순차적으로 시프트되는 교류 전압들을 상기 공통 게이트 라인들에 공급하고, 상기 교류 전압들의 하이 전압 구간을 매 프레임 기간마다 늘리고 소정 시간 만큼 경과된 후에 상기 하이 전압 구간을 미리 설정된 디폴트 시간으로 리셋하는 3D 구동전압 발생회로를 포함한다.
상기 액티브 블랙 스트라이프들 각각은 상기 공통 게이트 라인들을 통해 공급되는 상기 교류 전압의 하이 전압 구간 동안 블랙 계조의 전압까지 방전된다.
본 발명은 2D 모드에서 영상 데이터를 표시하고 3D 모드에서 블랙 계조를 표시하는 액티브 블랙 스트라이프를 액정표시패널 내에 구현하여 상하 시야각을 확대하고 2D 영상에서 휘도를 높일 수 있고 개구율을 높일 수 있다.
본 발명은 액정표시패널의 액티브 블랙 스트라이프들을 제어하는 공통 게이트 라인의 전압을 교류 전압으로 발생함으로써 액티브 블랙 스트라이프들에 형성된 TFT의 게이트 바이어스 스트레스를 보상하여 그 TFT의 구동 특성 열화를 방지한다. 나아가, 본 발명은 상기 교류 전압의 하이 전압 기간을 매 프레임 기간마다 변화시킴으로써 매 프레임 기간 마다 동일한 시점에 상기 교류 전압이 변할 때 보이는 노이즈를 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 입체 영상 표시장치를 개략적으로 보여 주는 도면이다.
도 2는 도 1에 도시된 입체 영상 표시장치의 구동 회로들을 보여 주는 블록도이다.
도 3은 도 1에 도시된 액정표시패널의 픽셀 어레이를 간략히 보여 주는 등가 회로도이다.
도 4는 도 3에서 1 서브 픽셀을 확대하여 보여 주는 회로도이다.
도 5는 게이트 펄스, 3D 구동전압, 데이터 전압, 액정셀 전압, 및 제3 TFT의 게이트 전압을 보여 주는 파형도이다.
도 6은 2D 모드에서 액티브 블랙 스트라이프의 동작을 보여 주는 도면이다.
도 7은 3D 모드에서 액티브 블랙 스트라이프의 동작을 보여 주는 도면이다.
도 8a 및 도 8b는 본 발명의 실시예에 따른 입체 영상 표시장치의 화면이 3D 모드에서 2 분할 구동되는 예를 보여 주는 도면들이다.
도 9는 입체 영상 표시장치의 화면이 3D 모드에서 2 분할 구동되는 경우에 제1 및 제2 공통 게이트라인들 각각에 공급되는 교류 전압들을 보여 주는 파형도이다.
도 10a 내지 도 10c는 본 발명의 실시예에 따른 입체 영상 표시장치의 화면이 3D 모드에서 3 분할 구동되는 예를 보여 주는 도면들이다.
도 11은 입체 영상 표시장치의 화면이 3D 모드에서 3 분할 구동되는 경우에 제1 내지 제3 공통 게이트라인들 각각에 공급되는 교류 전압들을 보여 주는 파형도이다.
도 12a 내지 도 12d는 본 발명의 실시예에 따른 입체 영상 표시장치의 화면이 3D 모드에서 4 분할 구동되는 예를 보여 주는 도면들이다.
도 13은 입체 영상 표시장치의 화면이 3D 모드에서 4 분할 구동되는 경우에 제1 내지 제4 공통 게이트라인들 각각에 공급되는 교류 전압들을 보여 주는 파형도이다.
도 14는 도 2에 도시된 3D 구동전압 발생회로를 상세히 보여 주는 도면이다.
도 15는 도 14에 도시된 V3D 발생기의 동작 예를 보여 주는 파형도이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
본 발명의 입체 영상 표시장치는 액정표시장치 기반으로 구현될 수 있다. 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 도면에서 생략된 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.
도 1 내지 도 4를 참조하면, 본 발명의 실시예에 따른 입체 영상 표시장치는 액정표시패널(DPNL), 패턴 리타더(PR), 편광 안경(310) 등을 포함한다.
액정표시패널(DPNL)은 2D 모드에서 2D 영상을 표시하고, 3D 모드에서 3D 영상을 표시한다. 액정표시패널(DPNL)은 두 장의 유리 기판들 사이에 형성된 액정층을 포함한다. 액정표시패널(DPNL)은 데이터 라인들(D1~Dm)과 게이트 라인들(G1~Gn)의 교차 구조에 의해 매트릭스 형태로 배치된 픽셀들을 포함한다.
액정표시패널(DPNL)의 TFT 어레이 기판에는 데이터 라인들(D1~Dm), 게이트 라인들(G1~Gn), 공통 게이트라인(G3D1, G3D2), 박막트랜지스터(Thin Film Transistor, 이하 "TFT"라 함)(T1~T3), 화소전극(PIX1, PIX2), 공통전극(COM1, COM2), 공통전극(COM1, COM2)과 연결된 공통전압 공급라인(COM), 스토리지 커패시터(Storage Capacitor, Cst) 등이 형성된다. TFT는 게이트 라인(G1~Gn)으로부터의 게이트펄스에 응답하여 데이터 라인(D1~Dm)으로부터의 데이터전압을 화소전극(PIX)에 공급한다.
액정표시패널(DPNL)의 컬러 필터 어레이 기판 상에는 블랙 매트릭스, 컬러 필터 등이 형성된다. 컬러 필터 어레이 기판 상에는 상판 공통전극이 형성될 수 있다.
액정표시패널(DPNL)의 TFT 어레이 기판과 컬러 필터 어레이 기판 각각에는 도시하지 않은 편광판이 접착된다. TFT 어레이 기판과 컬러 필터 어레이 기판 각각에서 액정과 접하는 면에는 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. TFT 어레이 기판과 컬러필터 어레이 기판사이에는 액정층의 셀갭(Cell gap)을 유지하기 위한 컬럼 스페이서가 형성된다.
액정표시패널(DPNL)은 전술한 구조에 한정되지 않고 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식이나 IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식으로 구현될 수 있고 나아가, 공지된 어떠한 액정 모드로도 구현될 수 있다.
액정표시패널(DPNL)의 픽셀들 각각은 액정셀을 포함하고, 적색(Red) 서브 픽셀, 녹색(Green) 서브 픽셀 및 청색(Blue) 서브 픽셀로 나뉘어질 수 있다. 서브 픽셀들은 RGB 서브픽셀들에 한정되지 않는다. 예를 들어, 픽셀들은 화이트(White), 시안(Cyan), 마젠타(Magenta) 색의 서브픽셀들 중 하나 이상을 더 포함할 수 있다.
서브 픽셀들(PIX) 각각은 메인 픽셀부(도 3 및 도 4의 MP)와, 액티브 블랙 스트라이프(도 3 및 도 4의 AB)를 포함한다.
메인 픽셀부(MP)는 2D 모드에서 2D 영상의 비디오 데이터를 표시하고, 3D 모드에서 3D 영상의 비디오 데이터를 표시한다. 이에 비하여, 액티브 블랙 스트라이프(AB)는 2D 모드에서 2D 영상의 비디오 데이터를 표시하는 픽셀 역할을 하는 반면, 3D 모드에서 공통전압의 전위까지 방전함으로써 블랙 계조를 표시하여 블랙 스트라이프 역할을 한다. 따라서, 액티브 블랙 스트라이프(AB)는 2D 모드에서 2D 영상의 개구율과 휘도를 높이고 3D 모드에서 3D 영상의 상하 시야각을 확대한다.
도 3 및 도 4와 같이 메인 픽셀부(MP)와 액티브 블랙 스트라이프(AB)를 구동하기 위한 TFT들(T1~T3)은 하나의 게이트라인에 접속된다. 따라서, 액티브 블랙 스트라이프(AB)를 선택하기 위한 별도의 게이트라인이 필요 없으므로 게이트라인들의 개수가 증가되지 않는다.
1 서브 픽셀 내에서 메인 픽셀부(MP)와 액티브 블랙 스트라이프(AB)의 크기와 형태는 패널 구동 특성, 표시 영상의 휘도, 3D 영상의 시야각, 응용 제품 특성 등을 고려하여 적절히 설계될 수 있다.
공통 게이트라인(G3D1, G3D2)은 2 개 이상의 공통 게이트라인들로 분리된다. 액티브 블랙 스트라이프들(AB)은 액정표시패널(DPNL)에서 상하로 분리된 2 개의 공통 게이트라인들(G3D1, GED2)에 의해 분할 구동될 수 있다. 이 경우에, 액정표시패널(DPNL)에서 상반부 블록에 형성된 제1 공통 게이트라인(G3D1)을 통해 상반부 블록 내에 형성된 액티브 블랙 스트라이프들(AB)의 TFT들의 게이트에 교류 전압이 공급된다. 액정표시패널(DPNL)에서 하반부 블록에 형성된 제2 공통 게이트라인(G3D2)을 통해 하반부 블록 내에 형성된 액티브 블랙 스트라이프들(AB)의 TFT들의 게이트에 교류 전압이 공급된다. 도 10a 내지 도 11의 실시예의 경우에, 공통 게이트 라인들은 3 개로 분리되고, 도 12a 내지 도 13의 실시예의 경우에, 공통 게이트 라인들은 4 개로 분리된다.
패턴 리타더(PR)는 액정표시패널(DPNL)의 상부 편광판에 접착된다. 패턴 리타더(PR)는 액정표시패널(DPNL)의 픽셀 어레이에서 기수 번째 라인과 대향하는 제1 위상 지연 패턴(300a)과, 액정표시패널(DPNL)의 픽셀 어레이에서 우수 번째 라인과 대향하는 제2 위상 지연 패턴(300b)을 포함한다. 제1 위상 지연 패턴(300a)과 제2 위상 지연 패턴(300b)의 광축은 서로 직교한다. 제1 위상 지연 패턴(300a)과 제2 위상 지연 패턴(300b) 각각은 입사광의 위상을 1/4 파장 만큼 지연시키는 복굴절 매질로 구현될 수 있다. 패턴 리타더(PR)는 유리 기판 기반의 글라스 패턴 리타더(Glass Patterned Retarder, GPR) 또는, 필름 기판 기반의 필름 패턴 리타더(Film Patterned Retarder, FPR)로 구현될 수 있다.
액정표시패널(DPNL)의 표시화면에서 기수 번째 라인은 좌안 영상을 표시할 수 있고 우수 번째 라인은 우안 영상을 표시할 수 있다. 이 경우에, 픽셀 어레이의 기수 번째 라인에 표시된 좌안 영상의 빛은 상부 편광판을 선편광으로 통과하여 패턴 리타더(PR)의 제1 위상 지연 패턴(300a)에 입사된다. 픽셀 어레이의 우수 번째 라인에 표시된 우안 영상의 빛은 상부 편광판을 선편광으로 통과하여 제2 위상 지연 패턴(300b)에 입사된다. 좌안 영상의 선평광과 우안 영상의 선편광은 상부 편광판을 통과하여 동일한 광축을 갖는 선편광으로 패턴 리타더(PR)에 입사된다. 상부 편광판을 통해 패턴 리타더(PR)에 입사되는 좌안 영상의 선편광은 패턴 리타더(PR)의 제1 위상 지연 패턴(300a)의 위상차값 만큼 위상 지연되어 제1 위상 지연 패턴(300a)을 통과한 후에 좌원편광으로 변하게 된다. 상부 편광판을 통해 패턴 리타더(PR)에 입사되는 우안 영상의 선편광은 제2 위상 지연 패턴(300b)의 위상차값만큼 위상 지연되어 제2 위상 지연 패턴(300b)을 통과한 후에 우원편광으로 변하게 된다.
편광 안경(310)의 좌안 편광 필터는 좌원편광만을 통과시키고, 우안 편광 필터는 우원편광만을 통과시킨다. 따라서, 3D 모드에서 시청자가 편광 안경(310)을 착용하면, 시청자는 좌안으로 좌안 영상이 표시되는 픽셀들만 보고, 우안으로 우안 영상이 표시되는 픽셀만 볼 수 있으므로 양안시차로 인한 입체감을 느끼게 된다.
본 발명의 입체 영상 표시장치는 데이터 구동회로(102), 게이트 구동회로(103), 3D 구동전압 발생회로(100), 데이터 포맷터(105), 타이밍 콘트롤러(101) 등을 포함한다.
데이터 구동회로(102)는 타이밍 콘트롤러(101)의 제어 하에 2D/3D 영상의 디지털 비디오 데이터(RGB)를 래치한다. 데이터 구동회로(102)는 극성제어신호(POL)에 응답하여 디지털 비디오 데이터(RGB)를 아날로그 정극성 감마보상전압과 부극성 감마보상전압으로 변환하여 데이터전압의 극성을 반전시킨다. 데이터 구동회로(102)는 소스 출력 인에이블신호(SOE)에 응답하여 정극성/부극성 데이터전압을 데이터 라인들(D1~Dm)로 출력한다. 데이터 구동회로(102)는 2D 모드에서 좌안 영상과 우안 영상의 구분이 없는 2D 영상의 데이터전압들을 출력한다. 데이터 구동회로(102)는 3D 모드에서 좌안 영상의 데이터전압과 우안 영상의 데이터전압을 데이터 라인들(D1~Dm)에 공급한다.
게이트 구동회로(103)는 시프트 레지스터(Shift register), 레벨 쉬프터(Level shifter) 등을 포함한다. 게이트 구동회로(103)는 타이밍 콘트롤러(101)의 제어 하에 데이터전압(Vdata)과 동기되는 게이트펄스(또는 스캔펄스)를 게이트 라인들(G1~Gn)에 순차적으로 공급한다. 게이트펄스는 게이트 로우 전압(Vgl)과 게이트 하이 전압(Vgh) 사이에서 스윙한다.
3D 구동전압 발생회로(100)는 타이밍 콘트롤러(101)의 제어 하에 2D 모드에서 게이트 로우 전압(도 5의 Vgl)을 공통 게이트라인들(G3D1~G3D4)에 공급한다. 3D 구동전압 발생회로(100)는 3D 모드에서 도 5, 도 9, 도 11, 및 도 13과 같은 교류 전압을 발생한다. 교류 전압은 3D 구동전압(V3D)과 게이트 로우 전압(Vgl) 사이에서 스윙한다. 게이트라인들(G3D1~G3D4)에 공급되는 교류 전압에서, 전압이 상승하는 라이징 타임과, 전압이 하강하는 폴링 타임은 액정표시패널(DPNL)의 화면에서 블록들 간의 경계부를 따르는 라인 형태의 노이즈가 보이지 않도록 짧은 시간 주기로 변한다.
데이터 포맷터(105)는 호스트 시스템(104)으로부터 입력되는 3D 영상 데이터를 입력 받아 좌안 영상 데이터와 우안 영상 데이터를 라인별로 분리하여 타이밍 콘트롤러(101)에 전송한다. 데이터 포맷터(105)는 2D 모드에서 호스트 시스템(104)으로부터 입력되는 2D 영상 데이터를 그대로 타이밍 콘트롤러(101)로 전송한다.
타이밍 콘트롤러(101)는 데이터 포맷터(105)를 통해 호스트 시스템(104)으로부터 입력되는 수직 동기신호(Vsync),수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(102)와 게이트 구동회로(103)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다.
타이밍 제어신호들은 게이트 구동회로(103)의 동작 타임을 제어하기 위한 게이트 타이밍 제어신호와, 데이터 구동회로(102)의 동작 타이밍과 데이터전압의 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다. 타이밍 콘트롤러(101)는 호스트 시스템(104)으로부터 모드 선택신호(SEL)를 입력 받아 구동 회로들 각각의 2D/3D 모드의 동작 상태를 스위칭할 수 있다.
게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 시프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 게이트 구동회로(103)의 스타트 동작 타이밍을 제어한다. 게이트 시프트 클럭(GSC)은 게이트 스타트 펄스(GSP)를 시프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 구동회로(103)의 출력 타이밍을 제어한다. 게이트 타이밍 제어신호는 2D 모드와 3D 모드에서 발생된다.
데이터 타이밍 제어신호는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 극성제어신호(Polarity : POL), 및 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동회로(102)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 소스 스타트 펄스(SSP)를 쉬프트시키기 위한 클럭신호로서, 데이터의 샘플링 타이밍을 제어한다. 극성제어신호(POL)는 데이터 구동회로(102)로부터 출력되는 데이터전압의 극성 반전 타이밍을 제어한다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로(102)의 데이터 전압 출력 타이밍과 차지 쉐어링(Charge sharing) 타이밍을 제어한다. 데이터 구동회로(102)에 입력될 디지털 비디오 데이터가 mini LVDS(Low Voltage Differential Signaling) 인터페이스 규격으로 전송된다면, 소스 스타트 펄스(SSP)와 소스 샘플링 클럭(SSC)은 생략될 수 있다.
타이밍 콘트롤러(101)는 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수×i(i는 양의 정수) Hz의 프레임 주파수로 구동회로들(102, 103)의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다.
호스트 시스템(104)은 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 2D/3D 영상 데이터와 타이밍신호들(Vsync, Hsync, DE, CLK)을 타이밍 콘트롤러(101)에 공급한다. 호스트 시스템(104)은 2D 모드와 3D 모드를 지시하는 모드 선택 신호(SEL)를 타이밍 콘트롤러(101)에 공급할 수 있다. 호스트 시스템(104)은 데이터 포맷터(105)를 통해 2D/3D 영상 데이터와 타이밍 신호들을 타이밍 콘트롤러(101)에 공급한다.
사용자는 사용자 입력장치(110)를 통해 2D 모드와 3D 모드를 선택할 수 있다. 사용자 입력장치(110)는 액정표시패널(DPNL) 상에 접착되거나 내장된 터치 스크린, 온 스크린 디스플레이(On screen display, OSD), 키보드, 마우스, 리모트 콘트롤러(Remote controller) 등을 포함한다.
호스트 시스템(104)은 사용자 입력장치(110)를 통해 입력되는 사용자 데이터에 응답하여 2D 모드 동작과 3D 모드 동작을 전환한다. 호스트 시스템(104)은 입력 영상의 데이터에 인코딩된 2D/3D 식별 코드 예를 들면, 디지털 방송 규격의 EPG(Electronic Program Guide) 또는 ESG(Electronic Service Guide)에 코딩될 수 있는 2D/3D 식별코드를 검출하여 2D 모드와 3D 모드를 구분할 수 있다.
도 3 및 도 4는 액정표시패널(DPNL)의 픽셀을 보여 주는 등가 회로도들이다.
도 3 및 도 4를 참조하면, 메인 픽셀부(MP)는 제1 TFT(T1), 제1 액정셀(Clc1), 및 제1 스토리지 커패시터(Cst1)를 포함한다.
제1 TFT(T1)는 게이트라인(G1)으로부터의 게이트펄스에 응답하여 데이터라인(D1)으로부터의 데이터전압을 제1 액정셀(Clc1)과 제1 스토리지 커패시터(Cst1)에 공급한다. 제1 TFT(T1)의 게이트전극은 게이트라인(G1)에 접속된다. 제1 TFT(T1)의 드레인전극은 데이터라인(D1)에 접속되고, 그 소스전극은 제1 액정셀(Clc1)의 화소전극(PIX1)과 제1 스토리지 커패시터(Cst1)의 제1 전극에 접속된다.
제1 액정셀(Clc1)은 2D 모드에서 제1 TFT(T1)를 통해 화소전극(PIX1)에 공급된 2D 영상의 데이터전압을 충전하여 2D 영상의 데이터를 표시한다. 제1 액정셀(Clc1)은 3D 모드에서 제1 TFT(T1)를 통해 화소전극(PIX1)에 공급된 3D 영상의 데이터전압을 충전하여 3D 영상의 데이터를 표시한다. 제1 액정셀(Clc1)의 액정 분자들은 데이터전압이 공급되는 화소전극(PIX1)과, 공통전압(Vcom)이 공급되는 공통전극(COM1) 간의 전계에 의해 회동하여 광 투과율을 조절한다. 제1 스토리지 커패시터(Cst1)는 제1 액정셀(Clc1)의 화소전극(PIX1)에 접속된 제1 전극, 공통전압(Vcom)이 공급되는 제2 전극, 및 그 전극들 사이에 형성된 유전층을 포함한다. 제1 스토리지 커패시터(Cst1)는 제1 액정셀(Clc)에 접속된다.
제1 액정셀(Clc1)의 공통전극(COM1)과 제1 스토리지 커패시터(Cst1)의 제2 전극에는 공통전압 공급라인(COM)을 통해 공통전압(Vcom)이 공급된다.
액티브 블랙 스트라이프(AB)는 제2 및 제3 TFT(T2, T3), 제2 액정셀(Clc2) 및 제2 스토리지 커패시터(Cst2)를 포함한다.
제1 및 제2 TFT(T1, T2)는 동일한 게이트라인으로부터의 게이트펄스에 따라 동시에 온/오프(on/off)된다. 제2 TFT(T2)는 게이트라인(G1)으로부터의 게이트펄스에 응답하여 제1 TFT(T1)와 동시에 턴-온(turn-on)되어 데이터라인(D1)으로부터의 데이터전압을 제2 액정셀(Clc2)과 제2 스토리지 커패시터(Cst2)에 공급한다. 제2 TFT(T2)의 게이트전극은 제1 TFT(T1)의 게이트전극이 접속된 게이트라인(G1)에 접속된다. 제2 TFT(T2)의 드레인전극은 제1 TFT(T1)의 드레인전극이 접속된 데이터라인(D1)에 접속된다. 제2 TFT(T2)의 소스전극은 제2 액정셀(Clc2)의 화소전극(PIX2)과 제2 스토리지 커패시터(Cst2)의 제1 전극에 접속된다.
제3 TFT(T3)의 드레인-소스간 전류는 공통 게이트라인(G3D)에 인가된 3D 구동전압(V3D)에 따라 조절된다. 공통 게이트라인(G3D)은 액정표시패널(DPNL)의 블록들 사이에서 분리된다. 따라서, 공통 게이트라인(G3D)은 블록들마다 독립적인 배선으로 형성된다. 공통 게이트라인(G3D)은 한 블록 내의 액티브 블랙 스트라이프들(AB)을 동시에 제어한다. 제3 TFT(T3)는 2D 모드에서 오프 상태를 유지하는 반면, 3D 모드에서 공통 게이트라인(G3D)으로부터의 3D 구동전압(V3D)에 따라 제2 액정셀(Clc2) 및 제2 스토리지 커패시터(Cst2)과, 공통전압원(Vcom) 사이의 전류 패스를 형성하여 제2 액정셀(Clc2) 및 제2 스토리지 커패시터(Cst2)의 전압을 블랙 계조 전압까지 방전시킨다. 여기서, 블랙 계조 전압은 공통전압(Vcom)이나 그와 유사한 전압이다. 공통전압(Vcom)은 6V ~ 8V 사이의 전압이다. 제3 TFT(T3)의 게이트전극은 공통 게이트라인(G3D)에 접속된다. 제3 TFT(T3)의 드레인전극은 제2 액정셀(Clc2)의 화소전극(PIX2)과 제2 스토리지 커패시터(Cst2)의 제1 전극에 접속된다. 제3 TFT(T3)의 소스전극은 제2 액정셀(Clc2)의 공통전극(COM2)과 제2 스토리지 커패시터(Cst2)의 제2 전극에 접속된다.
제2 액정셀(Clc2)은 2D 모드에서 제2 TFT(T2)를 통해 화소전극(PIX2)에 공급된 2D 영상의 데이터전압을 충전하여 2D 영상의 데이터를 표시한다. 3D 모드에서, 제2 액정셀(Clc2)는 제2 스토리지 커패시터(Cst2)와 함께 블랙 계조 전압까지 방전된다. 따라서, 제2 액정셀(Clc2)은 3D 모드에서 블랙 계조를 표시하여 블랙 스트라이프 역할을 한다. 제2 액정셀(Clc2)의 액정 분자들은 데이터전압이 공급되는 화소전극(PIX2)과, 공통전압(Vcom)이 공급되는 공통전극(COM2) 간의 전계에 의해 회동하여 광 투과율을 조절한다. 제2 스토리지 커패시터(Cst2)는 제2 액정셀(Clc2)의 화소전극(PIX2)에 접속된 제1 전극, 공통전압(Vcom)이 공급되는 제2 전극, 및 그 전극들 사이에 형성된 유전층을 포함한다. 제2 스토리지 커패시터(Cst2)는 제2 액정셀(Clc2)에 접속되어 2D 모드에서 제2 액정셀(Clc2)의 전압을 일정하게 유지시키는 반면, 3D 모드에서 제2 액정셀(Clc2)과 함께 블랙 계조 전압까지 방전된다.
도 5는 게이트 펄스, 3D 구동전압(V3D), 데이터 전압(Vdata), 액정셀 전압(Vclc1, Vclc2), 및 제3 TFT(T3)의 게이트 전압(Vt3)을 보여 주는 파형도이다. 도 5에서, "1FR"은 1 프레임기간이다. 도 6은 2D 모드에서 액티브 블랙 스트라이프(AB)의 동작을 보여 주는 도면이다. 도 7은 3D 모드에서 액티브 블랙 스트라이프(AB)의 동작을 보여 주는 도면이다.
도 5 내지 도 7을 참조하면, 2D 모드에서 게이트라인들(G1~Gn)에는 데이터 전압(Vdata)과 동기되는 게이트 펄스가 순차적으로 공급된다. 게이트 펄스는 게이트 로우 전압(Vgl)과 게이트 하이 전압(Vgh) 사이에서 스윙한다. 게이트 로우 전압(Vgl)은 TFT(T1~T3)의 문턱 전압 보다 낮은 0V~-5V 사이의 전압이다. 게이트 하이 전압(Vgh)은 TFT(T1~T3)의 문턱 전압 보다 높은 20V ~ 28V 사이의 전압이다. 픽셀 어레이의 픽셀들은 2D 모드에서 라인 단위로 순차적으로 선택되어 2D 영상의 데이터 전압(Vdata)을 충전한다. 여기서, 동일한 서브 픽셀(PIX)에 포함된 메인 픽셀부(MP)와 액티브 블랙 스트라이프(AB)는 동시에 2D 영상의 데이터전압(Vdata)을 충전한다. 메인 픽셀부(MP)와 액티브 블랙 스트라이프(AB)의 액정셀들(Clc1,Clc2)은 2D 모드에서 스토리지 커패시터(Cst1, Cst2)에 의해 2D 영상의 데이터전압을 1 프레임 기간 동안 유지한다.
2D 모드에서 공통 게이트라인(G3D)의 전압은 게이트 로우 전압(Vgl)을 유지한다. 따라서, 제3 TFT(T3)는 2D 모드에서 오프 상태를 유지한다. 2D 모드에서 메인 픽셀부(MP)와 액티브 블랙 스트라이프(AB)는 실질적으로 동일하게 동작하여 도 6과 같이 2D 영상의 데이터전압(Vdata)을 동시에 충전하고 그 데이터전압(Vdata)을 1 프레임 기간 동안 유지한다.
3D 모드에서 게이트라인들(G1~Gn)에는 게이트펄스가 순차적으로 공급된다. 게이트펄스는 게이트 로우 전압(Vgl)과 게이트 하이 전압(Vgh) 사이에서 스윙한다. 픽셀들은 3D 모드에서 라인 단위로 순차적으로 선택되어 좌안 또는 우안 영상의 3D 영상 데이터전압(Vdata)을 충전한다. 공통 게이트라인(G3D)에는 특정 시점부터 3D 구동전압(V3D)이 공급된다. 3D 구동전압(V3D)은 제3 TFT(T3)의 문턱 전압 이상이다. 3D 구동전압(V3D)은 제1 및 제2 TFT(T1, T2)에 비하여 제3 TFT(T3)의 온 전류가 작아지도록 공통전압(Vcom) 보다 높고 게이트 하이 전압(Vgh) 보다 낮은 전압으로 설정될 수 있다. 따라서, 공통 게이트라인(G3D)에 공통으로 접속된 액티브 블랙 스트라이프들(AB)의 제3 TFT(T3)는 자신의 게이트전극에 인가되는 3D 구동전압(V3D)에 의해 동시에 턴-온된다.
액티브 블랙 스트라이프들(AB)의 액정셀(Clc2)과 스토리지 커패시터(Cst2)의 전압은 제3 TFT(T3)를 통해 공통전압원(Vcom)으로 방전되므로 블랙 계조 전압까지 방전된다. 따라서, 3D 모드에서 메인 픽셀부(MP)는 3D 영상의 데이터전압(Vdata)을 충전하고 그 데이터전압(Vdata)을 1 프레임기간 동안 유지하는 반면, 액티브 블랙 스트라이프(AB)는 도 7과 같이 제3 TFT(T3)를 통해 블래 계조까지 방전된 후에 블랙 계조를 1 프레임 기간 동안 유지한다.
3D 모드에서 3D 구동전압(V3D)이 게이트 하이 전압(Vgh) 보다 낮기 때문에 제3 TFT(T3)의 온 전류는 제1 및 제2 TFT(T1, T2)의 온 전류보다 낮다. 3D 모드에서 제3 TFT(T3)의 게이트 전압이 게이트 하이 전압(Vgh) 정도로 높으면 제3 TFT(T3)의 온 전류가 제2 TFT(T2)와 동일한 수준으로 높아지게 된다. 제3 TFT(T3)의 온 전류가 높아지면 데이터라인(D1)에 공급된 3D 영상의 데이터전압이 제2 및 제3 TFT(T2, T3)을 통해 방전되어 메인 픽셀부(MP)의 액정셀(Clc1)과 스토리지 커패시터(Cst1)의 전압까지 방전될 수 있다. 따라서, 3D 모드에서 메인 픽셀부(MP)에 충전되는 3D 영상의 데이터 전압 왜곡을 방지하기 위해서는 제3 TFT(T3)의 온 전류가 제1 및 제2 TFT(T1, T2)의 온 전류보다 낮게 설정되어야 한다. 이를 위하여, 3D 구동 전압(V3D)은 공통전압(Vcom) 보다 높고 게이트 하이 전압(Vgh) 보다 낮은 전압으로 설정될 수 있다.
3D 모드에서 제3 TFT(T3)의 온 전류가 낮기 때문에 액티브 블랙 스트라이프(AB)의 액정셀(Clc2)이 블랙 계조 전압까지 방전하기까지의 시간(t0)이 필요하다. 이와 함께, 제3 TFT(T3)의 게이트 바이어스 스트레스를 보상하기 위하여 3D 모드에서 공통 게이트라인(G3D)의 전압을 교류 전압으로 인가할 필요가 있다. 공통 게이트라인(G3D)에 교류 전압을 인가할 때, 그 교류 전압의 라이징 타임과 폴링 타임이 매 프레임 기간마다 동일한 시점에 변하면 공통 게이트라인(G3D)과 전기적으로 커플링된 공통전극(COM1, COM2)의 전압이 매 프레임 기간마다 동일한 시점에 변한다. 그 결과, 매 프레임 기간 마다 동일 위치의 픽셀들의 휘도가 변하는 현상이 관찰자에게 보여질 수 있다. 이러한 노이즈는 매 프레임기간 동일한 위치 예컨대, 블록들 간의 경계에서 보이게 된다. 따라서, 본 발명은 액티브 블랙 스트라이프(AB)의 방전시간을 충분히 확보함과 아울러, 제3 TFT(T3)의 게이트 바이어스 스트레스를 보상하고 나아가, 공통 게이트라인(G3D)에 인가되는 교류 전압으로 인하여 초래되는 노이즈가 보이는 현상을 방지하기 위하여, 도 9, 도 11 및 도 13과 같이 매 프레임 기간마다 교류 전압의 라이징 타임과 폴링 타임 중 적어도 하나를 다르게 제어한다.
도 8a 및 도 8b는 본 발명의 실시예에 따른 입체 영상 표시장치의 화면이 3D 모드에서 2 분할 구동되는 예를 보여 주는 도면들이다. 도 8a 및 도 8b에서, "scaning"은 픽셀들에 기입될 데이터가 스캐닝되는 블록을 의미하고, "holding"은 픽셀들의 데이터가 유지되는 블록을 의미한다. 도 9는 입체 영상 표시장치의 화면이 3D 모드에서 2 분할 구동되는 경우에 제1 및 제2 공통 게이트라인들 각각에 공급되는 교류 전압들을 보여 주는 파형도이다.
도 8a 내지 도 9를 참조하면, 액정표시패널(DPNL)은 제1 블록(T)의 액티브 블랙 스트라이프들(AB)을 구동하기 위한 제1 공통 게이트라인(G3D1)과, 제2 블록(B)의 액티브 블랙 스트라이프들(AB)을 구동하기 위한 제2 공통 게이트라인(G3D2)을 포함한다. 제1 블록(T)은 액정표시패널(DPNL)의 상반부 블록일 수 있고, 제2 블록(B)은 액정표시패널(DPNL)의 한반부 블록일 수 있다.
제2 공통 게이트라인(G3D2)에 인가되는 제2 교류 전압의 위상은 제1 공통 게이트라인(G3D1)에 인가되는 제1 교류 전압의 그것보다 지연된다. 제1 교류 전압의 하이 전압 구간(V3D 구간)은 1 프레임기간(1FR(t))의 시작 시점부터 1/2 시점까지의 시간(SF1)으로 설정되고 매 프레임 기간마다 그 하이 전압 구간은 일정 시간씩 길어지고 일정 시간 뒤에 리셋된다. 제2 교류 전압의 하이 전압 구간(V3D 구간)은 1 프레임기간(1FR(t))의 1/2 시점으로부터 1 프레임 기간의 종료 시점까지의 시간(SF2)으로 설정되고 매 프레임 기간마다 그 하이 전압 구간은 일정 시간씩 길어지고 일정 시간 뒤에 리셋된다.
제1 공통 게이트라인(G3D1)에 인가되는 제1 교류 전압은 그 라이징 타임이 매 프레임기간마다 동일 시점으로 고정되는 반면, 폴링 타임이 매 프레임 기간마다 미리 설정된 시간만큼 늦어진다. 제1 교류 전압의 폴링 타임은 매 프레임 기간 마다 1μsec 만큼 늦어질 수 있다. 이 경우에, 제1 프레임 기간에 제1 교류 전압의 폴링 타임이 1 프레임 기간의 1/2 시점이라면, 그 폴링 타임은 제2 프레임 기간에 1 프레임 기간의 1/2 시점 + 1μsec로 늦어진 후에, 제3 프레임 기간에 1 프레임 기간의 1/2 시점 + 2μsec로 늦어질 수 있다. 제1 교류 전압의 라이징 타임은 다음 프레임 기간으로 이행되기 전에 설정된 버티컬 블랭크(Vertical blank) 기간 내의 특정 시점으로 고정될 수 있다. 블랭크 기간에는 입력 영상이 없고 액정표시패널의 스캐닝되지 않는다. 소정의 시간이 경과된 후 N(N은 3 이상의 양의 정수) 번째 프레임 기간에 도달할 때, 제1 교류 전압의 폴링 타임은 미리 설정된 디폴트(default) 폴링 타임(예를 들어, 프레임기간의 1/2 시점)으로 리셋된다. 이러한 과정은 N 프레임 기간 주기로 반복된다. 따라서, 제1 교류 전압의 하이 전압 구간(V3D 구간)은 N 번째 프레임 기간에 도달하지 전에 매 프레임기간 마다 이전 프레임 기간 보다 길어진다.
제2 공통 게이트라인(G3D2)에 인가되는 제2 교류 전압은 그 폴링 타임이 매 프레임기간마다 동일 시점으로 고정되는 반면, 라이징 타임이 매 프레임 기간마다 미리 설정된 시간만큼 빨라진다. 제2 교류 전압의 라이징 타임은 매 프레임 기간 마다 1μsec 만큼 빨라질 수 있다. 이 경우에, 제1 프레임 기간에 제2 교류 전압의 라이징 타임이 1 프레임 기간의 1/2 시점이라면, 그 라이징 타임은 제2 프레임 기간에 1 프레임 기간의 1/2 시점 - 1μsec로 빨라진 후에, 제3 프레임 기간에 1 프레임 기간의 1/2 시점 - 2μsec로 빨라질 수 있다. 제2 교류 전압의 폴링 타임은 다음 프레임 기간으로 이행되기 전에 설정된 버티컬 블랭크 기간 내의 특정 시점으로 고정될 수 있다. N 번째 프레임 기간에 도달할 때, 제2 교류 전압의 라이징 타임은 미리 설정된 디폴트 라이징 타임(예를 들어, 프레임기간의 1/2 시점)으로 리셋된다. 이러한 과정은 N 프레임 기간 주기로 반복된다. 따라서, 제2 교류 전압의 하이 전압 구간(V3D 구간)은 N 번째 프레임 기간에 도달하지 전에 매 프레임기간 마다 이전 프레임 기간 보다 길어진다.
도 10a 내지 도 10c는 본 발명의 실시예에 따른 입체 영상 표시장치의 화면이 3D 모드에서 3 분할 구동되는 예를 보여 주는 도면들이다. 도 11은 입체 영상 표시장치의 화면이 3D 모드에서 3 분할 구동되는 경우에 제1 내지 제3 공통 게이트라인들 각각에 공급되는 교류 전압들을 보여 주는 파형도이다.
도 10a 내지 도 11을 참조하면, 액정표시패널(DPNL)은 제1 블록의 액티브 블랙 스트라이프들(AB)을 구동하기 위한 제1 공통 게이트라인(G3D1), 제2 블록의 액티브 블랙 스트라이프들(AB)을 구동하기 위한 제2 공통 게이트라인(G3D2), 및 제3 블록의 액티브 블랙 스트라이프들(AB)을 구동하기 위한 제3 공통 게이트라인(G3D3)을 포함한다. 액정표시패널(DPNL)이 수직 방향으로 3 분할된다면, 제1 블록은 액정표시패널(DPNL)의 상단 블록이고, 제3 블록은 액정표시패널(DPNL)의 하단 블록이다. 그리고, 제2 블록은 제1 블록과 제3 블록 사이에 위치하는 블록이다.
제2 공통 게이트라인(G3D2)에 인가되는 제2 교류 전압의 위상은 제1 공통 게이트라인(G3D1)에 인가되는 제1 교류 전압의 그것보다 지연된다. 제3 공통 게이트라인(G3D3)에 인가되는 제3 교류 전압의 위상은 제2 공통 게이트라인(G3D2)에 인가되는 제2 교류 전압의 그것보다 지연된다. 따라서, 제1 내지 제3 교류 전압의 위상은 순차적으로 시프트된다. 제1 교류 전압의 하이 전압 구간(V3D 구간)은 1 프레임기간(1FR(t))의 시작 시점부터 1/3 시점까지의 시간(SF1)으로 설정되고 매 프레임 기간마다 그 하이 전압 구간은 일정 시간씩 길어지고 일정 시간 뒤에 리셋된다. 제2 교류 전압의 하이 전압 구간(V3D 구간)은 1 프레임기간(1FR(t))의 1/3 시점으로부터 1 프레임 기간의 2/3 시점까지의 시간(SF2)으로 설정되고 매 프레임 기간마다 그 하이 전압 구간은 일정 시간씩 길어지고 일정 시간 뒤에 리셋된다. 제3 교류 전압의 하이 전압 구간(V3D 구간)은 1 프레임기간(1FR(t))의 2/3 시점으로부터 1 프레임 기간의 종료 시점까지의 시간(SF3)으로 설정되고 매 프레임 기간마다 그 하이 전압 구간은 일정 시간씩 길어지고 일정 시간 뒤에 리셋된다.
제1 공통 게이트라인(G3D1)에 인가되는 제1 교류 전압은 그 라이징 타임이 매 프레임기간마다 동일 시점으로 고정되는 반면, 폴링 타임이 매 프레임 기간마다 미리 설정된 시간만큼 늦어진다. 제1 교류 전압의 폴링 타임은 매 프레임 기간 마다 1μsec 만큼 늦어질 수 있다. 이 경우에, 제1 프레임 기간에 제1 교류 전압의 폴링 타임이 1 프레임 기간의 1/3 시점이라면, 그 폴링 타임은 제2 프레임 기간에 1 프레임 기간의 1/3 시점 + 1μsec로 늦어진 후에, 제3 프레임 기간에 1 프레임 기간의 1/3 시점 + 2μsec로 늦어질 수 있다. 제1 교류 전압의 라이징 타임은 다음 프레임 기간으로 이행되기 전에 설정된 버티컬 블랭크 기간 내의 특정 시점으로 고정될 수 있다. 소정의 시간이 경과된 후 N 번째 프레임 기간에 도달할 때, 제1 교류 전압의 폴링 타임은 미리 설정된 디폴트 폴링 타임(예를 들어, 프레임기간의 1/3 시점)으로 리셋된다. 이러한 과정은 N 프레임 기간 주기로 반복된다. 따라서, 제1 교류 전압의 하이 전압 구간(V3D 구간)은 N 번째 프레임 기간에 도달하지 전에 매 프레임기간 마다 이전 프레임 기간 보다 길어진다.
제2 공통 게이트라인(G3D2)에 인가되는 제2 교류 전압의 라이징 타임은 매 프레임 기간마다 미리 설정된 시간만큼 빨라지고, 제2 교류 전압의 폴링 타임은 매 프레임 기간마다 미리 설정된 시간만큼 늦어진다. 제2 교류 전압의 라이징 타임은 매 프레임 기간 마다 1μsec 만큼 빨라질 수 있고, 제2 교류 전압의 폴링 타임은 매 프레임 기간 마다 1μsec 만큼 늦어질 수 있다. 이 경우에, 제1 프레임 기간에 제2 교류 전압의 라이징 타임이 1 프레임 기간의 1/3 시점이고 제2 교류 전압의 폴링 타임이 1 프레임 기간의 2/3 시점이라면, 그 라이징 타임은 제2 프레임 기간에 1 프레임 기간의 1/3 시점 - 1μsec 만큼 빨라지고 그 폴링 타임은 제2 프레임 기간에 1 프레임 기간의 2/3 시점 + 1μsec 만큼 늦어진다. 이어서, 제3 프레임 기간에 제2 교류 전압의 라이징 타임은 1 프레임 기간의 1/3 시점 - 2μsec 만큼 빨라지고, 제2 교류 전압의 폴링 타임은 1 프레임 기간의 2/3 시점 + 2μsec 만큼 늦어진다. N 번째 프레임 기간에 도달할 때, 제2 교류 전압의 라이징 타임은 미리 설정된 디폴트 라이징 타임(예를 들어, 프레임기간의 1/3 시점)으로 리셋되고, 제2 교류 전압의 폴링 타임은 미리 설정된 리셋 타임(예를 들어, 프레임기간의 2/3 시점)으로 리셋된다. 이러한 과정은 N 프레임 기간 주기로 반복된다. 따라서, 제2 교류 전압의 하이 전압 구간(V3D 구간)은 N 번째 프레임 기간에 도달하지 전에 매 프레임기간 마다 이전 프레임 기간 보다 길어진다.
제3 공통 게이트라인(G3D3)에 인가되는 제3 교류 전압은 그 폴링 타임이 매 프레임기간마다 동일 시점으로 고정되는 반면, 라이징 타임이 매 프레임 기간마다 미리 설정된 시간만큼 빨라진다. 제3 교류 전압의 라이징 타임은 매 프레임 기간 마다 1μsec 만큼 빨라질 수 있다. 이 경우에, 제1 프레임 기간에 제3 교류 전압의 라이징 타임이 1 프레임 기간의 2/3 시점이라면, 제2 프레임 기간에 1 프레임 기간의 2/3 시점 - 1μsec 만큼 빨라진 후에, 제3 프레임 기간에 1 프레임 기간의 2/3 시점 - 2μsec 만큼 빨라질 수 있다. 제3 교류 전압의 폴링 타임은 다음 프레임 기간으로 이행되기 전에 설정된 버티컬 블랭크 기간 내의 특정 시점으로 고정될 수 있다. 소정의 시간이 경과된 후 N 번째 프레임 기간에 도달할 때, 제3 교류 전압의 라이징 타임은 미리 설정된 디폴트 라이징 타임(예를 들어, 프레임기간의 2/3 시점)으로 리셋된다. 이러한 과정은 N 프레임 기간 주기로 반복된다. 따라서, 제3 교류 전압의 하이 전압 구간(V3D 구간)은 N 번째 프레임 기간에 도달하지 전에 매 프레임기간 마다 이전 프레임 기간 보다 길어진다.
도 12a 내지 도 12d는 본 발명의 실시예에 따른 입체 영상 표시장치의 화면이 3D 모드에서 4 분할 구동되는 예를 보여 주는 도면들이다. 도 13은 입체 영상 표시장치의 화면이 3D 모드에서 4 분할 구동되는 경우에 제1 내지 제4 공통 게이트라인들 각각에 공급되는 교류 전압들을 보여 주는 파형도이다.
도 12a 내지 도 13을 참조하면, 액정표시패널(DPNL)은 제1 블록의 액티브 블랙 스트라이프들(AB)을 구동하기 위한 제1 공통 게이트라인(G3D1), 제2 블록의 액티브 블랙 스트라이프들(AB)을 구동하기 위한 제2 공통 게이트라인(G3D2), 제3 블록의 액티브 블랙 스트라이프들(AB)을 구동하기 위한 제3 공통 게이트라인(G3D3), 및 제4 블록의 액티브 블랙 스트라이프들(AB)을 구동하기 위한 제4 공통 게이트라인(G3D4)을 포함한다. 액정표시패널(DPNL)이 수직 방향으로 4 분할된다면, 제1 블록은 액정표시패널(DPNL)의 상단 블록이고, 제4 블록은 액정표시패널(DPNL)의 하단 블록이다. 그리고, 제2 블록은 제1 블록과 제4 블록 사이에 위치하는 블록이고, 제3 블록은 제2 블록과 제4 블록 사이에 위치하는 블록이다.
제2 공통 게이트라인(G3D2)에 인가되는 제2 교류 전압의 위상은 제1 공통 게이트라인(G3D1)에 인가되는 제1 교류 전압의 그것보다 지연된다. 제3 공통 게이트라인(G3D3)에 인가되는 제3 교류 전압의 위상은 제2 공통 게이트라인(G3D2)에 인가되는 제2 교류 전압의 그것보다 지연된다. 제4 공통 게이트라인(G3D4)에 인가되는 제4 교류 전압의 위상은 제3 공통 게이트라인(G3D3)에 인가되는 제3 교류 전압의 그것보다 지연된다. 따라서, 제1 내지 제4 교류 전압의 위상은 순차적으로 시프트된다. 제1 교류 전압의 하이 전압 구간(V3D 구간)은 1 프레임기간(1FR(t))의 시작 시점부터 1/4 시점까지의 시간(SF1)으로 설정되고 매 프레임 기간마다 그 하이 전압 구간은 일정 시간씩 길어지고 일정 시간 뒤에 리셋된다. 제2 교류 전압의 하이 전압 구간(V3D 구간)은 1 프레임기간(1FR(t))의 1/4 시점으로부터 1 프레임 기간의 1/2 시점까지의 시간(SF2)으로 설정되고 매 프레임 기간마다 그 하이 전압 구간은 일정 시간씩 길어지고 일정 시간 뒤에 리셋된다. 제3 교류 전압의 하이 전압 구간(V3D 구간)은 1 프레임기간(1FR(t))의 1/2 시점으로부터 1 프레임 기간의 3/4 시점까지의 시간(SF3)으로 설정되고 매 프레임 기간마다 그 하이 전압 구간은 일정 시간씩 길어지고 일정 시간 뒤에 리셋된다. 제4 교류 전압의 하이 전압 구간(V3D 구간)은 1 프레임기간(1FR(t))의 3/4 시점으로부터 1 프레임 기간의 종료 시점까지의 시간(SF4)으로 설정되고 매 프레임 기간마다 그 하이 전압 구간은 일정 시간씩 길어지고 일정 시간 뒤에 리셋된다.
제1 공통 게이트라인(G3D1)에 인가되는 제1 교류 전압은 그 라이징 타임이 매 프레임기간마다 동일 시점으로 고정되는 반면, 폴링 타임이 매 프레임 기간마다 미리 설정된 시간만큼 늦어진다. 제1 교류 전압의 폴링 타임은 매 프레임 기간 마다 1μsec 만큼 늦어질 수 있다. 이 경우에, 제1 프레임 기간에 제1 교류 전압의 폴링 타임이 1 프레임 기간의 1/4 시점이라면, 그 폴링 타임은 제2 프레임 기간에 1 프레임 기간의 1/4 시점 + 1μsec로 늦어진 후에, 제3 프레임 기간에 1 프레임 기간의 1/4 시점 + 2μsec로 늦어질 수 있다. 제1 교류 전압의 라이징 타임은 다음 프레임 기간으로 이행되기 전에 설정된 버티컬 블랭크 기간 내의 특정 시점으로 고정될 수 있다. 소정의 시간이 경과된 후 N 번째 프레임 기간에 도달할 때, 제1 교류 전압의 폴링 타임은 미리 설정된 디폴트 폴링 타임(예를 들어, 프레임기간의 1/4 시점)으로 리셋된다. 이러한 과정은 N 프레임 기간 주기로 반복된다. 따라서, 제1 교류 전압의 하이 전압 구간(V3D 구간)은 N 번째 프레임 기간에 도달하지 전에 매 프레임기간 마다 이전 프레임 기간 보다 길어진다.
제2 공통 게이트라인(G3D2)에 인가되는 제2 교류 전압의 라이징 타임은 매 프레임 기간마다 미리 설정된 시간만큼 빨라지고, 제2 교류 전압의 폴링 타임은 매 프레임 기간마다 미리 설정된 시간만큼 늦어진다. 제2 교류 전압의 라이징 타임은 매 프레임 기간 마다 1μsec 만큼 빨라질 수 있고, 제2 교류 전압의 폴링 타임은 매 프레임 기간 마다 1μsec 만큼 늦어질 수 있다. 이 경우에, 제1 프레임 기간에 제2 교류 전압의 라이징 타임이 1 프레임 기간의 1/4 시점이고 제2 교류 전압의 폴링 타임이 1 프레임 기간의 1/2 시점이라면, 그 라이징 타임은 제2 프레임 기간에 1 프레임 기간의 1/4 시점 - 1μsec 만큼 빨라지고 그 폴링 타임은 제2 프레임 기간에 1 프레임 기간의 1/2 시점 + 1μsec 만큼 늦어진다. 이어서, 제3 프레임 기간에 제2 교류 전압의 라이징 타임은 1 프레임 기간의 1/4 시점 - 2μsec 만큼 빨라지고, 제2 교류 전압의 폴링 타임은 1 프레임 기간의 1/2 시점 + 2μsec 만큼 늦어진다. N 번째 프레임 기간에 도달할 때, 제2 교류 전압의 라이징 타임은 미리 설정된 리셋 타임(예를 들어, 프레임기간의 1/4 시점)으로 리셋되고, 제2 교류 전압의 폴링 타임은 미리 설정된 디폴트 폴링 타임(예를 들어, 프레임기간의 1/2 시점)으로 리셋된다. 이러한 과정은 N 프레임 기간 주기로 반복된다. 따라서, 제2 교류 전압의 하이 전압 구간(V3D 구간)은 N 번째 프레임 기간에 도달하지 전에 매 프레임기간 마다 이전 프레임 기간 보다 길어진다.
제3 공통 게이트라인(G3D3)에 인가되는 제3 교류 전압의 라이징 타임은 매 프레임 기간마다 미리 설정된 시간만큼 빨라지고, 제3 교류 전압의 폴링 타임은 매 프레임 기간마다 미리 설정된 시간만큼 늦어진다. 제3 교류 전압의 라이징 타임은 매 프레임 기간 마다 1μsec 만큼 빨라질 수 있고, 제3 교류 전압의 폴링 타임은 매 프레임 기간 마다 1μsec 만큼 늦어질 수 있다. 이 경우에, 제1 프레임 기간에 제3 교류 전압의 라이징 타임이 1 프레임 기간의 1/2 시점이고 제3 교류 전압의 폴링 타임이 1 프레임 기간의 3/4 시점이라면, 그 라이징 타임은 제2 프레임 기간에 1 프레임 기간의 1/2 시점 - 1μsec 만큼 빨라지고 그 폴링 타임은 제2 프레임 기간에 1 프레임 기간의 3/4 시점 + 1μsec 만큼 늦어진다. 이어서, 제3 프레임 기간에 제3 교류 전압의 라이징 타임은 1 프레임 기간의 1/2 시점 - 2μsec 만큼 빨라지고, 제3 교류 전압의 폴링 타임은 1 프레임 기간의 3/4 시점 + 2μsec 만큼 늦어진다. N 번째 프레임 기간에 도달할 때, 제3 교류 전압의 라이징 타임은 미리 설정된 디폴트 라이징 타임(예를 들어, 프레임기간의 1/2 시점)으로 리셋되고, 제3 교류 전압의 폴링 타임은 미리 설정된 리셋 타임(예를 들어, 프레임기간의 3/4 시점)으로 리셋된다. 이러한 과정은 N 프레임 기간 주기로 반복된다. 따라서, 제3 교류 전압의 하이 전압 구간(V3D 구간)은 N 번째 프레임 기간에 도달하지 전에 매 프레임기간 마다 이전 프레임 기간 보다 길어진다.
제4 공통 게이트라인(G3D4)에 인가되는 제4 교류 전압은 그 폴링 타임이 매 프레임기간마다 동일 시점으로 고정되는 반면, 라이징 타임이 매 프레임 기간마다 미리 설정된 시간만큼 빨라진다. 제4 교류 전압의 라이징 타임은 매 프레임 기간 마다 1μsec 만큼 빨라질 수 있다. 이 경우에, 제1 프레임 기간에 제4 교류 전압의 라이징 타임이 1 프레임 기간의 3/4 시점이라면, 제2 프레임 기간에 1 프레임 기간의 3/4 시점 - 1μsec 만큼 빨라진 후에, 제3 프레임 기간에 1 프레임 기간의 3/4 시점 - 2μsec 만큼 빨라질 수 있다. 제4 교류 전압의 폴링 타임은 다음 프레임 기간으로 이행되기 전에 설정된 버티컬 블랭크 기간 내의 특정 시점으로 고정될 수 있다. 소정의 시간이 경과된 후 N 번째 프레임 기간에 도달할 때, 제4 교류 전압의 라이징 타임은 미리 설정된 디폴트 라이징 타임(예를 들어, 프레임기간의 3/4 시점)으로 리셋된다. 이러한 과정은 N 프레임 기간 주기로 반복된다. 따라서, 제4 교류 전압의 하이 전압 구간(V3D 구간)은 N 번째 프레임 기간에 도달하지 전에 매 프레임기간 마다 이전 프레임 기간 보다 길어진다.
도 9, 도 11 및 도 13과 같이, 공통 게이트 라인들(G3D1~G3D4)에 공급되는 교류 전압들의 하이 전압 구간이 중첩되는 시간은 N 번째 프레임 기간에 도달되기 이전의 시간 동안 매 프레임 기간마다 이전 프레임기간에 비하여 더 길어진다. 공통 게이트 라인들(G3D1~G3D4)에 공급되는 교류 전압들의 하이 전압 구간이 중첩되는 시간은 N 번째 프레임 기간에 미리 설정된 디폴트 중첩 시간으로 리셋된다.
도 9, 도 11 및 도 13과 같이, 공통 게이트 라인들(G3D1~G3D4)에 공급되는 교류 전압들의 라이징 타임과 폴링 타임이 관찰자가 블록들 간의 경계에서 노이즈를 느낄 수 없을 정도로 짧은 시간 주기로 예컨대, 매 프레임 기간 주기로 변한다. 따라서, 본 발명의 입체 영상 표시장치는 공통 게이트 라인들(G3D1~G3D4)에 교류 전압을 공급할 때 블록들 간의 경계에서 보일 수 있는 노이즈를 방지할 수 있다.
도 14는 3D 구동전압 발생회로(100)를 상세히 보여 주는 도면이다. 도 14의 3D 구동전압 발생회로(100)는 제1 및 제2 교류 전압을 발생하는 회로 부분만을 도시한 것으로, 제3 및 제4 교류 전압을 발생하는 회로 부분이 생략되어 있다. 제3 및 제4 교류 전압을 발생하는 회로 부분은 도 14의 회로와 실질적으로 동일하다.
도 14를 참조하면, 3D 구동전압 발생회로(100)는 클럭 카운터(12), 프레임 카운터(18), 다수의 V3D 발생기(14a, 14b), 다수의 V3D 스플리터(Splitter, 16a, 16b), 다수의 출력 버퍼(20a, 20b) 등을 포함한다.
클럭 카운터(12)는 클럭 신호의 라이징 에지 또는 폴링 에지를 카운트하여 그 결과를 V3D 발생기들(14a, 14b)에 공급하고, N 번째 프레임기간의 시작 시점에 클럭 카운트값을 리셋한다. 클럭 카운터(12)의 출력은 공통 게이트라인들(G3D1~G3D4)에 공급되는 교류 전압의 라이징/폴링 타임을 변화시키는 기준 시간 정보로 이용된다. 클럭 카운터(12)에 입력되는 클럭 신호는 호스트 시스템(104)으로부터 입력되는 메인 클럭(CLK)일 수 있다. 메인 클럭(CLK)은 수십 MHz의 높은 주파수로 클럭 카운터(12)에 입력된다.
프레임 카운터(18)는 1 프레임 기간 주기로 변하는 프레임 신호를 입력 받아 그 프레임 신호의 라이징 에지 또는 폴링 에지를 카운트하여 그 결과를 V3D 스플리터들(16a, 16b)에 공급하고, N 번째 프레임기간의 시작 시점에 프레임 카운트값을 리셋한다. 프레임 신호는 수직 동기 신호, 게이트 스타트 펄스(GSP), 프레임 인버젼 기준의 극성제어신호(POL)와 같이 1 프레임 기간 주기로 발생되는 타이밍 신호이다. 프레임 카운터(18)의 출력은 프레임 기간 카운트의 기준 신호로 이용된다.
V3D 발생기들(14a, 14b) 각각은 클럭 카운터(12)로부터 입력되는 클럭 카운터 값을 미리 설정된 m(m은 양의 정수)과 m'(m'은 m 보다 큰 양의 정수)과 비교하고, 클럭 카운터 값이 m 일때 부터 m'이 될 때까지의 시간(도 15 참조) 동안 하이 로직 전압을 유지하고 나머지 시간 동안 로우 로직 전압을 유지하는 디지털 데이터를 출력한다. 여기서, m 및 m'은 블록들 각각에 독립적으로 할당되는 파라미터값으로서, 외부 메모리 또는 내장 메모리에 저장되고, 갱신 가능한 값이다. 외부 메모리는 게이트 타이밍 신호와 데이터 타이밍 신호 파형의 파형 정보를 저장하여 타이밍 콘트롤러(101)에 그 정보를 제공하는 기존의 EEPROM(Electrically Erasable Programmable Read-Only Memory)으로 구현될 수 있다. 제1 V3D 발생기(14a)의 출력은 제1 교류 전압의 디폴트 하이 전압 구간을 정의하고, 제2 V3D 발생기(14b)의 출력은 제2 교류 전압의 디폴트 하이 전압 구간을 정의한다.
V3D 스플리터들(16a, 16b) 각각은 V3D 발생기들(14a, 14b) 각각의 출력을 입력 받아 그 신호의 라이징/폴링 타임을 일정 시간씩 변화시켜 하이 전압 구간을 매 프레임 기간 마다 일정 시간씩 늘린다. 제1 V3D 스플리터(16a)는 제1 V3D 발생기(14a)의 출력을 입력 받아 그 신호의 폴링 타임을 일정 시간씩 변화시켜 제1 교류 전압의 하이 전압 구간을 매 프레임 기간 마다 일정 시간씩 늘린다. 제2 V3D 스플리터(16b)는 제2 V3D 발생기(14b)의 출력을 입력 받아 그 신호의 라이징/폴링 타임을 일정 시간씩 변화시켜 제2 교류 전압의 하이 전압 구간을 매 프레임 기간 마다 일정 시간씩 늘린다.
출력 버퍼들(20a, 20b)은 모드 선택 신호(SEL)에 따라 출력 전압을 조절한다. 모드 선택 신호(SEL)가 2D 모드를 지시하는 로우 로직 레벨이면, 출력 버퍼들(20a, 20b) 각각은 2D 모드에서 게이트 로우 전압(Vgl)을 공통 게이트라인들(G3D1~GSD4)에 공급한다. 반면에, 출력 버퍼들(20a, 20b)은 모드 선택 신호(SEL)가 3D 모드를 지시하는 하이 로직 레벨이면, 3D 모드에서 3D 구동전압(V3D)과 게이트 로우 전압(Vgl) 사이에서 스윙하는 교류 전압을 공통 게이트라인들(G3D1~GSD4)에 공급한다. 출력 버퍼들(20a, 20b)은 V3D 스플리터들(16a, 16b)의 출력에서 하이 전압 구간 동안 3D 구동 전압(V3D)을 공통 게이트라인들(G3D1~GSD4)에 공급하고, V3D 스플리터들(16a, 16b)의 출력에서 로우 전압 구간 동안 게이트 로우 전압(Vgl)을 공통 게이트라인들(G3D1~GSD4)에 공급한다. 제1 출력 버퍼(20a)의 출력은 제1 공통 게이트 라인(G3D1)에 공급되고, 제2 출력 버퍼(20b)의 출력은 제2 공통 게이트 라인(G3D2)에 공급된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명은 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
100 : 3D 구동전압 발생회로 101 : 타이밍 콘트롤러
102 : 데이터 구동회로 103 : 게이트 구동회로
104 : 호스트 시스템 105 : 데이터 포맷터
310 : 편광 안경 DPNL : 액정표시패널
PR : 패턴 리타더

Claims (6)

  1. 데이터라인들, 상기 데이터라인들과 교차되는 게이트라인들, 공통전압이 공급되는 공통전극, 교류 전압이 공급되는 다수의 공통 게이트라인, 및 다수의 픽셀들을 포함하고, 상기 픽셀들 각각이 메인 픽셀부 및 액티브 블랙 스트라이프로 분할된 액정표시패널;
    2D 모드에서 2D 영상의 데이터전압을 상기 데이터라인들에 공급하고 3D 모드에서 3D 영상의 데이터 전압을 상기 데이터라인들에 공급하는 데이터 구동회로;
    상기 2D 모드와 상기 3D 모드에서 게이트 로우 전압과 게이트 하이 전압 사이에서 스윙하는 게이트펄스를 게이트라인들에 순차적으로 공급하는 게이트 구동회로; 및
    상기 3D 모드에서 위상이 순차적으로 시프트되는 교류 전압들을 상기 공통 게이트 라인들에 공급하고, 상기 교류 전압들의 하이 전압 구간을 매 프레임 기간마다 늘리고 소정 시간 만큼 경과된 후에 상기 하이 전압 구간을 미리 설정된 디폴트 시간으로 리셋하는 3D 구동전압 발생회로를 포함하고,
    상기 액티브 블랙 스트라이프들 각각은 상기 공통 게이트 라인들을 통해 공급되는 상기 교류 전압의 하이 전압 구간 동안 블랙 계조의 전압까지 방전되는 것을 특징으로 하는 입체 영상 표시장치.
  2. 제 1 항에 있어서,
    상기 3D 구동전압 발생회로는,
    상기 3D 모드에서 상기 교류 전압의 하이 전압 구간 동안 3D 구동 전압을 상기 공통 게이트 라인들에 공급하고, 상기 교류 전압의 로우 전압 구간 동안 상기 게이트 로우 전압을 상기 게이트 라인들에 공급하며,
    상기 2D 모드에서 상기 게이트 로우 전압을 상기 공통 게이트 라인들에 공급하고,
    상기 3D 구동전압은 상기 공통전압 보다 높고 상기 게이트 하이 전압 보다 낮은 전압인 것을 특징으로 하는 입체 영상 표시장치.
  3. 제 2 항에 있어서,
    상기 3D 구동전압 발생회로는,
    상기 3D 모드에서 제1 공통 게이트라인에 공급되는 제1 교류 전압의 폴링 타임을 매 프레임기간마다 일정 시간씩 지연시키고 상기 소정 시간 만큼 경과된 후에 상기 제1 교류 전압의 폴링 타임을 디폴트 폴링 타임으로 리셋시키고,
    상기 3D 모드에서 제2 공통 게이트라인에 공급되는 제2 교류 전압의 라이징 타임을 매 프레임기간마다 일정 시간씩 빠르게 하고, 상기 소정 시간 만큼 경과된 후에 상기 제2 교류 전압의 라이징 타임을 디폴트 라이징 타임으로 리셋시키는 것을 특징으로 하는 입체 영상 표시장치.
  4. 제 3 항에 있어서,
    상기 3D 구동전압 발생회로는,
    상기 3D 모드에서 상기 제2 교류 전압의 폴링 타임을 매 프레임기간마다 일정 시간씩 지연시키고, 상기 소정 시간 만큼 경과된 후에 상기 제2 교류 전압의 폴링 타임을 제2 디폴트 라이징 타임으로 리셋시키는 것을 특징으로 하는 입체 영상 표시장치.
  5. 제 3 항에 있어서,
    상기 제1 교류 전압의 하이 전압 구간과 상기 제2 교류 전압의 하이 전압 구간의 중첩 시간은 매 프레임 기간 마다 길어지고, 상기 소정 시간 만큼 경과된 후에 디폴트 중첩 시간으로 리셋되는 것을 특징으로 하는 입체 영상 표시장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 메인 픽셀부는,
    특정 게이트 라인으로부터의 게이트펄스에 응답하여 제1 액정셀 및 제1 스토리지 커패시터에 특정 데이터라인으로부터의 데이터전압을 공급하는 제1 TFT를 포함하고,
    상기 액티브 블랙 스트라이프는,
    특정 게이트 라인으로부터의 게이트펄스에 응답하여 제2 액정셀 및 제2 스토리지 커패시터에 특정 데이터라인으로부터의 데이터전압을 공급하는 제2 TFT; 및
    상기 공통 게이트라인으로부터의 상기 3D 구동전압에 응답하여 제1 액정셀 및 제1 스토리지 커패시터의 전압을 상기 공통전압까지 방전시키는 제3 TFT를 포함하는 것을 특징으로 하는 입체 영상 표시장치.
KR1020110101311A 2011-10-05 2011-10-05 입체 영상 표시장치 KR101868611B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110101311A KR101868611B1 (ko) 2011-10-05 2011-10-05 입체 영상 표시장치
CN201210371117.1A CN103037232B (zh) 2011-10-05 2012-09-28 立体图像显示器
US13/645,927 US9257064B2 (en) 2011-10-05 2012-10-05 Stereoscopic image display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110101311A KR101868611B1 (ko) 2011-10-05 2011-10-05 입체 영상 표시장치

Publications (2)

Publication Number Publication Date
KR20130037005A true KR20130037005A (ko) 2013-04-15
KR101868611B1 KR101868611B1 (ko) 2018-06-20

Family

ID=48023651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110101311A KR101868611B1 (ko) 2011-10-05 2011-10-05 입체 영상 표시장치

Country Status (3)

Country Link
US (1) US9257064B2 (ko)
KR (1) KR101868611B1 (ko)
CN (1) CN103037232B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102102882B1 (ko) * 2013-06-25 2020-04-22 엘지디스플레이 주식회사 입체 영상 표시장치와 그 구동 방법
CN103728751B (zh) * 2013-12-27 2016-03-30 深圳市华星光电技术有限公司 切换显示二维和三维影像的液晶显示器
KR20160075946A (ko) * 2014-12-19 2016-06-30 삼성디스플레이 주식회사 액정 표시 장치 및 이의 구동 방법
CN114384698A (zh) * 2020-10-19 2022-04-22 宏碁股份有限公司 拓展眼盒的智能眼镜

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070043148A (ko) * 2005-10-20 2007-04-25 삼성에스디아이 주식회사 배리어 장치 및 이를 이용한 입체영상 표시장치
KR20110104861A (ko) * 2010-03-17 2011-09-23 엘지디스플레이 주식회사 영상표시장치
KR20110116706A (ko) * 2010-04-20 2011-10-26 엘지디스플레이 주식회사 입체 영상 표시장치와 그 구동방법
KR20110121826A (ko) * 2010-05-03 2011-11-09 엘지디스플레이 주식회사 입체영상 표시장치
KR20110123077A (ko) * 2010-05-06 2011-11-14 엘지디스플레이 주식회사 입체 영상 표시장치와 그 구동 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185983A (ja) 2000-12-13 2002-06-28 Arisawa Mfg Co Ltd ３ｄ映像表示体形成用フィルム及び３ｄ映像表示装置
KR100728112B1 (ko) * 2005-03-04 2007-06-13 삼성에스디아이 주식회사 배리어 장치, 이를 이용한 입체영상 표시장치 및 그의 구동방법
KR101354329B1 (ko) 2009-04-17 2014-01-22 엘지디스플레이 주식회사 영상표시장치
KR101301322B1 (ko) * 2009-07-22 2013-09-10 엘지디스플레이 주식회사 입체 영상표시장치와 그 구동방법
KR101623595B1 (ko) * 2009-12-17 2016-05-23 엘지디스플레이 주식회사 입체영상 표시장치
US8519908B2 (en) * 2010-03-17 2013-08-27 Lg Display Co., Ltd. Image display device
KR101446379B1 (ko) * 2011-05-06 2014-10-01 엘지디스플레이 주식회사 영상표시장치
KR101818251B1 (ko) * 2011-08-04 2018-01-15 엘지디스플레이 주식회사 입체 영상 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070043148A (ko) * 2005-10-20 2007-04-25 삼성에스디아이 주식회사 배리어 장치 및 이를 이용한 입체영상 표시장치
KR20110104861A (ko) * 2010-03-17 2011-09-23 엘지디스플레이 주식회사 영상표시장치
KR20110116706A (ko) * 2010-04-20 2011-10-26 엘지디스플레이 주식회사 입체 영상 표시장치와 그 구동방법
KR20110121826A (ko) * 2010-05-03 2011-11-09 엘지디스플레이 주식회사 입체영상 표시장치
KR20110123077A (ko) * 2010-05-06 2011-11-14 엘지디스플레이 주식회사 입체 영상 표시장치와 그 구동 방법

Also Published As

Publication number Publication date
CN103037232B (zh) 2015-04-08
US20130088654A1 (en) 2013-04-11
US9257064B2 (en) 2016-02-09
CN103037232A (zh) 2013-04-10
KR101868611B1 (ko) 2018-06-20

Similar Documents

Publication Publication Date Title
KR101446381B1 (ko) 영상표시장치
KR101291799B1 (ko) 입체영상 표시장치
US8890948B2 (en) Image display device and method for driving the same
KR101446379B1 (ko) 영상표시장치
KR101493555B1 (ko) 입체 영상 표시장치
US9046695B2 (en) Image display device including auxiliary display units in pixels for improving 2D/3D image display
KR102102882B1 (ko) 입체 영상 표시장치와 그 구동 방법
JP5583721B2 (ja) 立体映像表示装置
KR101868611B1 (ko) 입체 영상 표시장치
KR101296909B1 (ko) 입체 영상 표시장치
KR101643000B1 (ko) 입체영상 표시장치 및 그 구동방법
KR101818251B1 (ko) 입체 영상 표시장치
KR101924621B1 (ko) 영상표시장치
KR20130021073A (ko) 입체 영상 표시장치
KR20130043816A (ko) 입체영상 표시장치
KR101938881B1 (ko) 입체 영상 표시장치
KR20130107913A (ko) 입체 영상 표시장치
KR101953316B1 (ko) 입체 영상 표시장치
KR101780825B1 (ko) 입체 영상 표시장치
KR101777873B1 (ko) 입체 영상 표시장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant