JP2014174288A - 集積回路装置及びマスクレイアウトの作成方法 - Google Patents

集積回路装置及びマスクレイアウトの作成方法 Download PDF

Info

Publication number
JP2014174288A
JP2014174288A JP2013046012A JP2013046012A JP2014174288A JP 2014174288 A JP2014174288 A JP 2014174288A JP 2013046012 A JP2013046012 A JP 2013046012A JP 2013046012 A JP2013046012 A JP 2013046012A JP 2014174288 A JP2014174288 A JP 2014174288A
Authority
JP
Japan
Prior art keywords
wiring
shape
edge
core material
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013046012A
Other languages
English (en)
Inventor
Motohiro Okada
基宏 岡田
Shuhei Soda
周平 曽田
Takaki Hashimoto
隆希 橋本
Yasunobu Kai
康伸 甲斐
Kazuyuki Masukawa
和之 益川
Yuko Kono
祐子 河野
Chikaaki Kodama
親亮 児玉
Taiga Uno
太賀 宇野
Hiromitsu Mashita
浩充 間下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013046012A priority Critical patent/JP2014174288A/ja
Priority to US13/969,823 priority patent/US9257367B2/en
Publication of JP2014174288A publication Critical patent/JP2014174288A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18Manufacturability analysis or optimisation for manufacturability
    • GPHYSICS
    • G16INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS
    • G16ZINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR SPECIFIC APPLICATION FIELDS, NOT OTHERWISE PROVIDED FOR
    • G16Z99/00Subject matter not provided for in other main groups of this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Architecture (AREA)
  • Software Systems (AREA)

Abstract

【課題】微細化しても配線の欠陥が発生しにくい集積回路装置及びマスクレイアウトの作成方法を提供する。
【解決手段】実施形態に係るマスクレイアウトの作成方法は、集積回路装置の配線を形成するための露光用マスクのマスクレイアウトの作成方法であって、前記露光マスクの初期レイアウトに含まれるパターンのエッジに基づいて形成される配線の形状を推定する工程と、前記推定された配線の形状が要件を満たさない場合に、前記エッジの形状を修正する工程と、を備える。
【選択図】図2

Description

本実施形態は、集積回路装置及びマスクレイアウトの作成方法に関する。
近年、集積回路装置の微細化に伴い、配線を設計どおりの形状に加工することが困難になってきている。このため、設計段階では問題がないはずの配線レイアウトであっても、オープン欠陥(断線)やショート欠陥(短絡)等の欠陥が発生する場合がある。
特開2012−204494号公報
本実施形態は、微細化しても配線の欠陥が発生しにくい集積回路装置及びマスクレイアウトの作成方法を提供する。
実施形態に係る集積回路装置は、第1の方向から前記第1の方向に対して交差する第2の方向に向けて湾曲した湾曲部分を有する配線を備える。
実施形態に係るマスクレイアウトの作成方法は、集積回路装置の配線を形成するための露光用マスクのマスクレイアウトの作成方法であって、前記露光マスクの初期レイアウトに含まれるパターンのエッジに基づいて形成される配線の形状を推定する工程と、前記推定された配線の形状が要件を満たさない場合に、前記エッジの形状を修正する工程と、を備える。
第1の実施形態に係る集積回路装置を例示する平面図である。 第2の実施形態に係るマスクレイアウトの作成方法を例示するフローチャート図である。 図2のステップS5に相当するサブルーチンを例示するフローチャート図である。 第2の実施形態における露光用マスクの初期レイアウトを例示する平面図である。 (a)及び(b)は、堆積量の見積もり方法を例示する図であり、(a)は平面図であり、(b)は断面図である。 (a)〜(d)は、第2の実施形態におけるマスクレイアウトと配線との関係を例示する図である。 (a)〜(c)は、第2の実施形態におけるマスクレイアウトと配線との関係を例示する図である。 (a)〜(d)は、第2の実施形態におけるマスクレイアウトと配線との関係を例示する図である。 図2のステップS5に相当するサブルーチンを例示するフローチャート図である。 第3の実施形態における露光用マスクの初期レイアウトを例示する平面図である。 (a)〜(d)は、第3の実施形態におけるマスクレイアウトと第1側壁及び配線との関係を例示する図である。 (a)〜(d)は、第3の実施形態におけるマスクレイアウトと第1側壁及び配線との関係を例示する図である。 (a)及び(b)は、第3の実施形態の第1の変形例におけるマスクレイアウトと第1側壁及び配線との関係を例示する図である。 (a)及び(b)は、第3の実施形態の第2の変形例におけるマスクレイアウトと第1側壁及び配線との関係を例示する図である。 (a)は第3の実施形態の比較例における初期レイアウトを示す平面図であり、(b)は配線を示す平面図である。 第4の実施形態に係るマスクレイアウトの作成方法を例示するフローチャート図である。 (a)は、第4の実施形態における芯材パターンの初期レイアウトを例示する平面図であり、(b)は(a)に示す領域Cを拡大して示す一部拡大平面図であり、(c)は(a)に示す領域Dを拡大して示す一部拡大平面図である。 初期レイアウトにおける要修正部分の抽出方法を例示する平面図である。 芯材パターンのエッジ形状を表す変数を例示する平面図である。 (a)及び(b)は、芯材パターンのエッジ形状を表す変数を例示する平面図である。 (a)及び(b)は、芯材パターンのエッジ形状を表す変数を例示する平面図である。 (a)及び(b)は、配線の形状のシミュレーション結果を例示する平面図である。 横軸に最適化アルゴリズムの試行回数をとり、縦軸にコスト関数の値をとって、最適化アルゴリズムによるコスト関数の変化を例示するグラフ図である。 (a)〜(c)は、第5の実施形態における露光用マスクの初期レイアウトを例示する平面図である。 (a)及び(b)は、配線の形状のシミュレーション結果を例示する平面図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、第1の実施形態について説明する。
図1に示すように、本実施形態に係る集積回路装置1においては、シリコン基板等の半導体基板(図示せず)上に層間絶縁膜10が設けられており、その上に配線11が設けられている。配線11はリソグラフィ法によって形成されており、例えば、側壁法によって形成されている。
配線11は、回路上のある部分からX方向に引き出された後、他の部分に接続されるために、Y方向に向かって湾曲している。X方向とY方向は相互に直交している。従って、配線11においては、X方向に延びる直線部分11aとY方向に延びる直線部分11cとが設けられており、直線部分11aと直線部分11cの間には湾曲部分11bが連結されている。湾曲部分11bは、その延びる方向がX方向からY方向に変化するように湾曲している。直線部分11a、湾曲部分11b及び直線部分11cは、一体的に形成されている。
本明細書において、「湾曲」とは、湾曲部分11bの内側の側面の曲率半径rが、湾曲部分11bの幅dよりも大きくなるようにカーブしていることをいう。湾曲部分11b内で曲率半径が一定でない場合は、曲率半径rは最小値とする。また、湾曲部分11bの幅が一定でない場合は、幅dは最小値とする。なお、本明細書において、配線の内側の側面の曲率半径rが配線の幅d以下となるように配線がカーブしていることを、「屈曲」という。
本実施形態によれば、配線11の湾曲部分11bが湾曲しているため、湾曲部分11bが屈曲している場合と比較して、配線11の加工時に湾曲部分11bに応力が集中することを抑制でき、応力集中に起因したオープン欠陥の発生を防止できる。また、湾曲部分11bが湾曲しているため、配線11を形成するためのリソグラフィが容易である。更に、配線11を側壁法によって形成する場合に、側壁の堆積厚さが均一になる。これにより、側壁同士が接触したり、側壁が途切れたりすることを抑制でき、側壁をマスクとして形成される配線11にショート欠陥及びオープン欠陥が発生することを抑制できる。この結果、配線11を全体的に太くしたり、配線11間の距離を全体的に大きくしたりすることなく、リソグラフィ及び加工に伴う配線11の欠陥を抑制することができる。
次に、第2の実施形態について説明する。
本実施形態は、集積回路装置の配線を製造するための露光マスクについて、マスクレイアウトを作成する方法である。
本実施形態においては、1回側壁法及びRIE(Reactive Ion Etching:反応性イオンエッチング)法によって配線を形成するためのマスクレイアウトを作成する。
先ず、図2のステップS1に示すように、集積回路装置の製造工程の能力に基づいて、配線が加工途中で断線しないために必要とされる配線の最小の曲率半径(以下、「最小半径R」という)を決定する。最小半径Rは、例えば、配線の側面のうち、カーブの内側の側面において定義する。また、製造しようとする集積回路装置の特性に基づいて、この集積回路装置における隣り合う配線間において確保しなくてはならない最小のスペース幅(以下、「最小間隔S」という)を決定する。最小半径R及び最小間隔Sは、例えば、シミュレーションによって決定する。
次に、ステップS2に示すように、この集積回路装置に形成しようとする配線のレイアウトを設定する。配線のレイアウトは、集積回路装置に要求される性能及び設計ルール等に基づいて、通常の方法によって作成する。
図4に示すように、本実施形態における配線のレイアウトにおいては、一対の配線群22が設けられており、各配線群22においては、2n本(nは1以上の整数)の配線21_1〜21_2nがこの順に配列されているものとする。以下、配線21_1〜21_2nを総称して「配線21」ともいう。なお、他の構成部材についても同様に、個別表記と総称表記を併用する。一対の配線群22のレイアウトは、相互に線対称である。各配線21は一ヶ所で屈曲している。この配線レイアウトに含まれる配線の曲率半径は最小半径Rよりも大きく、配線の間隔は最小間隔Sよりも大きい。
次に、図2のステップS3及び図4に示すように、ステップS2において設定した配線レイアウトに基づいて、露光用マスクのマスクレイアウトを設定する。これを、初期レイアウト20とする。
ここで、本実施形態においてマスクレイアウトを作成する際の前提条件として、配線21の形成方法について簡単に説明する。図4においては、露光マスクのマスクレイアウトを示す図に、ウェーハ上に形成される配線を重ねて示している。
図4に示すように、先ず、リソグラフィ法により、露光マスクに設けられた芯材パターン23を転写することにより、導電膜上に芯材を形成する。そして、芯材を覆うように側壁材料を堆積させる。次に、側壁材料をエッチバックし、芯材の両側面上のみに残留させて、一対の側壁を形成する。その後、芯材を除去する。1回側壁法の場合は、この側壁が配線を形成するためのマスク材となる。すなわち、1本の芯材によって2本のマスク材が形成される。次に、側壁(マスク材)をマスクとしてRIE等の異方性エッチングを施し、導電膜を選択的に除去する。これにより、導電膜の残留部分が配線21となる。このとき、側壁の形状がそのまま配線21の形状として転写される。
以上の工程が理想的に行われれば、実際に形成される配線21の形状は、ステップS2で設定された配線21の形状と等しくなり、その曲率半径は最小半径Rよりも大きく、配線間隔は最小間隔Sよりも大きくなるはずである。しかしながら、実際にはプロセス要因によって配線21の形状が変動し、上述の要件を満たさなくなってしまう場合がある。但し、配線21における要件を満たさなくなる部分を、配線21の形成前に配線レイアウトから抽出することは困難である。そこで、本実施形態においては、実際に形成される配線21が所定の要件を満たすように、露光マスクのマスクレイアウトを作成する。
なお、本実施形態においては、リソグラフィは忠実に行われるものと仮定する。従って、露光マスクのマスクレイアウトに含まれる芯材パターン23の形状と、この芯材パターン23が転写されて導電膜上に形成される芯材の形状は同一とする。また、RIEも忠実に行われるものと仮定する。従って、側壁の形状と配線21の形状は同一とする。図示の便宜上、図4、図6、図7及び図8においては、マスクレイアウトの芯材パターン23と配線21を同じ図に重ねて示しているが、芯材の配置は芯材パターン23の配置と同一であり、側壁の配置は配線21の配置と同一である。
本実施形態においては、1回側壁法及びRIE法によって配線を形成するため、芯材パターン23の本数は配線21の半数、すなわち、n本である。そして、芯材パターンの形状がライン状である場合、芯材パターン23のエッジの本数は、芯材パターン23の2倍、すなわち、2n本である。
そこで、n本の芯材パターン23_1〜23_nの各エッジを、エッジ24_1〜24_2nとする。例えば、1本目の芯材パターン23_1における2本目の芯材パターン23_2の反対側に向いたエッジをエッジ24_1とし、芯材パターン23_2に向いたエッジをエッジ24_2とし、2本目の芯材パターン23_2における芯材パターン23_1に向いたエッジをエッジ24_3とし、その反対面をエッジ24_4とする。一般的には、j番目(jは2〜(n−1)の整数)の芯材パターン23_jにおける芯材パターン23_(j−1)に向いたエッジをエッジ24_(2j−1)とし、芯材パターン23_(j+1)に向いたエッジをエッジ24_2jとする。そして、n本目の芯材パターン23_nにおける芯材パターン23_(n−1)の反対側に向いたエッジをエッジ24_2nとする。
初期レイアウト20においては、n枚のエッジ24_1〜24_2nが順番に配列されている。側壁法によって配線21を形成する場合、各配線21はいずれか1つのエッジ24に基づいて形成され、配線21の形状はこのエッジ24の形状に依存する。本実施形態においては、芯材パターン23のエッジ24に相当する芯材の側面上に形成される側壁の厚さを算出して、エッジ24に基づいて形成される配線21の形状を検証しながら、エッジ24の形状を必要に応じて修正する。そして、エッジ24の形状をその配列順に1つずつ確定させていく。
先ず、図2のステップS4に進み、パラメータkを1とする。
次に、ステップS5に進み、エッジ24_kに基づいて形成される配線、この場合は、芯材パターン23_1のエッジ24_1に基づいて形成される配線21_1の形状を推定する。本実施形態においては、1回側壁法及びRIE法によって配線を形成するため、芯材パターン23に基づいて形成される芯材の側面上に形成される側壁がマスク材となり、マスク材の形状が配線21の形状となる。従って、配線21の形状はエッジ24の形状及び側壁の厚さ分布に依存する。エッジ24の形状は初期レイアウト20によって与えられるため、配線21の形状を推定するためには、側壁の厚さ分布を求めればよい。各位置における側壁の厚さは、その位置における側壁材料の堆積量によって決定される。
ステップS5に示す工程の具体的な内容を、図3に示す。
図3のステップS51並びに図5(a)及び(b)に示すように、初期レイアウトの芯材パターン23_1によって形成されるはずの芯材のレイアウトに基づいて、芯材の側面上の複数の点について、平面開口角θ1及びθ2を計算する。なお、図5(a)及び(b)においては、便宜上、芯材を芯材パターン23_1によって表し、芯材の側面をエッジ24_1によって表している。平面的な開口角θ1及びθ2から、立体的な開口角θを求める。開口角θとは、ある視点から見て、下地及び芯材によって遮られない視界の角度範囲を表す指標である。
次に、ステップS52に示すように、開口角θと側壁材料の堆積量Dとの関係を求める。例えば、シミュレーションにより、開口角θを求めた複数の点について、堆積量Dを見積もる。そして、最小二乗法により、開口角θと堆積量Dとの関係を求め、下記数式1のように記述する。下記数式1において、α及びβは係数である。この場合、シミュレーションを行う点の数が多いほど、下記数式1の精度が向上する。
Figure 2014174288
次に、ステップS53に示すように、堆積量Dの分布を求める。例えば、芯材の側面上のいくつかの点について、上記数式1に開口角θの値を代入することにより堆積量Dを求め、この堆積量Dによって決まる側壁の外縁を平面図上にプロットし、これらのプロットを滑らかな曲線で結ぶ。これにより、側壁の形状が求められる。この側壁の形状が、配線21の形状となる。このようにして、エッジ24_1に基づいて形成される配線21_1の形状が推定される。
図6(a)及び(b)に示すように、エッジ24_1においては、芯材同士が相互に対向している領域よりも、芯材同士が相互に対向していない領域の方が、開口角θが大きいため、側壁が厚く形成される。このため、エッジ24_1の屈曲点24a付近において、配線21_1間の距離sが短くなる。
次に、図2のステップS6に示すように、1枚目のエッジ24_1に基づいて形成された配線21_1の曲率半径rが最小半径R以上か否かを判定する。曲率半径rが最小半径R以上である場合、すなわち、r≧Rの場合にはステップS7に進み、曲率半径rが最小半径R未満である場合、すなわち、r<Rの場合にはステップS9に進む。本実施形態においては、配線21_1の曲率半径rは最小半径R以上であるものとする。
ステップS7においては、配線21_1と同時又はそれ以前に形状が推定された配線21との間隔sが、最小間隔S以上であるか否かを判定する。配線21_1については、それ以前に形状が推定された配線は存在しないため、隣の群22が存在する場合は、その群22の1本目の配線21_1との間隔sについて判定する。そして、間隔sが常に最小間隔S以上である場合にはステップS8に進み、間隔sが最小間隔S未満となる部分が存在する場合にはステップS9に進む。本実施形態においては、エッジ24_1の屈曲点24a付近において、配線21_1間の間隔が短くなるため、この領域において、間隔sは最小間隔S未満であるものとする。従って、ステップS7からステップS9に進む。
ステップS8においては、配線21が、この配線21と同時又はそれより前に形状が推定された配線との関係で、リソグラフィが容易であるか否かを判定する。そして、リソグラフィが容易であると判定された場合にはステップS10に進み、容易でないと判定された場合にはステップS9に進む。
ステップS9においては、配線21がステップS6〜S8において判定した要件を満たすようになることを目的として、芯材パターン23_1のエッジ24_1の形状を修正する。
具体的には、図6(c)に示すように、エッジ24_1の屈曲点24a付近において、配線21_1間の間隔を増加させるために、エッジ24_1を削り、緩やかに湾曲させる。このとき、エッジ24_1の曲率半径を側壁材料の堆積量Dよりも大きくすれば、配線21_1の幅は堆積量Dと等しいため、配線21_1の内側の側面の曲率半径が配線21_1の幅よりも大きくなる。これにより、配線21_1が湾曲する。
次に、ステップS5に戻り、図3のステップS51〜S54に示す工程を実施する。これにより、図6(d)に示すように、形状を修正した後のエッジ24_1に基づいて、堆積量Dが算出され、配線21_1の形状が再度推定される。
そして再び、ステップS6〜S8に示す判定を行い、いずれかの判定において要件を満たさなければ、ステップS9に戻り、芯材パターンのエッジ24_1の形状を更に修正する。そして、ステップS6〜S8に示す要件を満たすまで、ステップS5〜S9のループを周回する。ステップS6〜S8の要件を全て満たした場合は、ステップS9からステップS10に進む。本実施形態においては、図6(d)に示す配線21_1は、ステップS6〜S8の要件を満たすものとする。
ステップS10において、k=2nでなければ、ステップS11に進み、kの値に1を加える。これにより、k=2とし、2番目のエッジ24_2について、ステップS5〜S10の工程を実施する。
すなわち、図2のステップS5及び図7(a)に示すように、2番目のエッジ24_2に対応する芯材の側面上に形成される側壁の堆積量Dを算出することにより、エッジ24_2に基づいて形成される配線21_2の形状を推定する。堆積量Dの算出方法は上述のとおりである。次に、ステップS6〜S8に示すように、配線21_2について、r≧Rであるか否か、s≧Sであるか否か、リソグラフィが容易であるか否かを判定する。ステップS7においては、配線21_2と、それより以前に形状が推定され修正された配線21_1との間隔sについて判定する。より一般的には、kが2以上の場合、配線21_kと配線21_(k−1)との間隔sについて判定する。本実施形態においては、2本目の配線21_2はr≧R、s≧Sであるが、1本目の配線21_1に対して相似形ではないため、リソグラフィがやや困難であるものとする。
このため、ステップS8からステップS9に進み、図7(b)に示すように、エッジ24_2の形状をエッジ24_1に沿って湾曲するように修正する。次に、ステップS5に戻り、図7(c)に示すように、形状が修正されたエッジ24_2に基づいて、配線21_2の形状を再度推定する。そして、配線21_2がステップS6〜S8の要件を満たすようになれば、ステップS10を経てステップS11に進み、kを3とする。
次に、3番目のエッジ24_3に基づいて形成される配線21_3の形状を推定する。図8(a)に示すように、3番目のエッジ24_3は、2本目の芯材パターン23_2における芯材パターン23_1側のエッジである。
先ず、図2のステップS5に示すように、エッジ24_3上に形成される配線21_3の形状を推定する。推定の方法は上述のとおりである。
図8(b)に示すように、配線21_3は、エッジ24_3の屈曲点24a付近において、エッジ24_2上に形成された配線21_2と接触してしまうものとする。このため、ステップS7において、s≧Sの要件を満たさない。従って、ステップS9に進み、図8(c)に示すように、エッジ24_3の形状を修正する。具体的には、エッジ24_3における屈曲点24a付近を削り、緩く湾曲させる。そして、ステップS5において、配線21_3の形状を再推定し、ステップS6〜S8において、配線21_3の形状が各要件を満たせば、ステップS10を経てステップS11に進み、kを4とする。
次に、図8(d)に示すように、4番目のエッジ24_4に基づいて形成される配線21_4の形状を推定し、配線21_4がステップS6〜S8に示す要件を満たすように、エッジ24_4の形状を修正する。例えば、エッジ24_2と同様に、配線21_2のリソグラフィを容易にするために、エッジ24_4をエッジ24_3に沿って湾曲するように修正する。
以後、同様にして、kの値を1つずつ増加させつつ、エッジ24_kに基づいて形成される配線21_kがステップS6〜S8に示す要件を満たすように、エッジ24_kの形状を必要に応じて修正し、順次確定させていく。そして、2n番目のエッジ24_2nに基づく配線21_2nがステップS6〜S8の要件を満たしたら、本実施形態に係るマスクレイアウトの作成を終了する。
本実施形態によれば、図2のステップS2において、形成しようとする配線21のレイアウトを設定し、ステップS3において、配線21を1回側壁法によって形成するための芯材パターン23の初期レイアウト20を設定し、エッジ24を設定する。そして、ステップS5〜S9に示す工程において、このエッジ24に基づいて形成される配線21の形状が所定の要件を満たすように、必要に応じてエッジ24の形状を修正しながら、エッジ24の形状を1つずつ順番に確定させていく。
このように、1つのエッジ24について、配線21の形状がステップS6〜S8に示す要件を満たすまで、ステップS5に示す配線21の形状を推定する工程、及び、ステップS9に示すエッジ24を修正する工程を繰り返し、この繰り返しを、初期レイアウト20に含まれる全てのエッジ24について、エッジ24が配列された順番に実施する。すなわち、既に形状が確定したエッジ24を前提として次のエッジ24の形状を確定させることにより、全てのエッジ24の形状を確定する。この結果、全ての配線21が所定の要件を満たすようなマスクレイアウトを確実に作成することができる。特に、後述する第4の実施形態のように、芯材パターン23のエッジ24を決定するためのアルゴリズムを用いれば、コンピュータで自動的に、配線21に不具合が生じないようなマスクレイアウトを作成することができる。
次に、第3の実施形態について説明する。
本実施形態も、前述の第2の実施形態と同様に、集積回路装置の配線をRIE法によって形成する場合に用いるマスクレイアウトの作成方法である。
但し、本実施形態においては、第2の実施形態とは異なり、配線は2回側壁法によって形成される。
本実施形態に係るマスクレイアウトの作成方法も、図2に示すフローチャートに従って実施する。但し、本実施形態は配線を2回側壁法によって形成することを前提としているため、ステップS2、S3及びS5の各工程の内容は、前述の第2の実施形態とは異なる。
先ず、図2のステップS1に示すように、最小半径R及び最小間隔Sを決定する。
次に、ステップS2に示すように、形成しようとする配線のレイアウトを設定する。
例えば、図10に示すように、この配線のレイアウトにおいては、4n本(nは1以上の整数)の配線21_1〜21_4nがこの順に配列されている。すなわち、配線21の本数は4の倍数である。そして、配線21_1〜21_4nからなる群22が、相互に線対称となるように、一対設けられている。
次に、図2のステップS3及び図10に示すように、露光用マスクの初期レイアウトを設定する。配線を2回側壁法及びRIE法によって形成する場合は、導電膜上に芯材を形成し、芯材の両側面上に一対の第1側壁を形成し、芯材を除去する。次に、各第1側壁の両側面上に一対の第2側壁を形成し、第1側壁を除去する。そして、これらの第2側壁をマスク材として異方性エッチングを施し、導電膜を選択的に除去することにより、配線を形成する。
このため、本実施形態においては、初期レイアウト30において、4本の配線21に対して1本の芯材パターン23を設定する。従って、芯材パターン23の本数は配線21の本数の4分の1、すなわち、n本である。このn本の芯材パターン23_1〜23_nの各エッジを、エッジ24_1〜24_2nとする。これにより、2n本のエッジ24_1〜24_2nが順番に配列される。
次に、図2のステップS4に進み、パラメータkを1とする。
次に、ステップS5に進み、図9のステップS61〜S63に示す工程により、エッジ24_1に基づいて形成される2本の配線21_1及び21_2の形状を推定する。
先ず、図9のステップS61、図10、図11(a)及び(b)に示すように、エッジ24_1に相当する側面上に、側壁材料を堆積させて、第1側壁27_1を形成することを想定する。従って、1つのエッジ24_1に対応して、1本の第1側壁27_1が形成される。そして、前述の第2の実施形態と同様な方法により、側壁材料の堆積量Dを算出する。すなわち、図3のステップS51に示すように、エッジ24_1上の任意の点における開口角θを求め、ステップS52に示すように、開口角θと堆積量Dとの関係を求め、ステップS53に示すように、堆積量Dの分布を求める。この結果、図11(b)に示すように、1本目の第1側壁27_1の形状が推定される。本実施形態においては、例えば、一対の芯材パターン23_1における相互に対向したエッジ24_1上において、屈曲点24a付近において第1側壁27_1同士が近づくものとする。
次に、図9のステップS62及び図11(c)に示すように、芯材23_1を除去した上で、第1側壁27_1の両側面上に側壁材料を堆積させて、2本の第2側壁を形成することを想定し、第2側壁の堆積量Dを算出する。堆積量Dの算出方法は、上述のとおりである。これにより、第1側壁27_1の両側面上に形成される2本の第2側壁の形状が推定される。この第2側壁が配線を形成するためのマスク材となる。
そして、ステップS63に示すように、これらの第2側壁の形状を、2本の配線21_1及び21_2の形状と擬制する。これにより、芯材パターン23_1のエッジ24_1に基づいて形成される2本の配線21_1及び21_2の形状が推定される。
次に、図2のステップS6〜S8に示すように、配線21_1及び21_2の形状が所定の要件を満たすか否かを判定する。本実施形態においては、図11(c)に示すように、エッジ24_1の屈曲点24a付近において配線21_1同士が接触し、ステップS7に示すs≧Sの要件を満たさないものとする。このため、ステップS9に進み、芯材23_1のエッジ24_1の形状を修正する。具体的には、図11(d)に示すように、エッジ24_1の屈曲点24a付近において、エッジ24_1を削り、緩やかに湾曲させる。
次に、図2のステップS5に戻り、修正後のエッジ24_1に基づいて形成される配線21_1及び21_2の形状を推定する。そして、推定された配線の形状がステップS6〜S8に示す要件を満たせば、ステップS10を介してステップS11に進み、パラメータkの値を2とする。
次に、ステップS5に進み、図12(a)に示すように、エッジ24_2に基づいて形成される2本の配線21_3及び21_4の形状を推定する。すなわち、図9のステップS61に示すように、エッジ24_2上に形成される第1側壁27_2の形状を推定し、ステップS62に示すように、第1側壁27_2の両側面上に形成される2本の第2側壁の形状を推定し、ステップS63に示すように、これらの第2側壁の形状を配線21_3及び21_4の形状と擬制する。
配線21_3及び21_4がステップS6〜S8に示す要件を満たさなければ、ステップS9に進んで芯材パターン23_1のエッジ24_2の形状を修正する。そして、配線21_3及び21_4がステップS6〜S8に示す要件を満たすまで、ステップS5〜S9のループを周回する。図12(b)に示すように、配線21_3及び21_4が所定の要件を満たしたら、ステップS10からステップS11に進み、パラメータkの値を3とする。
次に、図12(c)に示すように、3番目のエッジ24_3に基づいて形成される2本の配線21_5及び21_6の形状を推定し、これらの配線がステップS6〜S8に示す要件を満たすように、エッジ24_3の形状を修正する。そして、k=4とする。
次に、図12(d)に示すように、4番目のエッジ24_4に基づいて形成される2本の配線21_7及び21_8の形状を推定し、これらの配線がステップS6〜S8に示す要件を満たすように、エッジ24_4の形状を修正する。そして、k=5とする。
以後、同様にして、kの値を1つずつ増加させつつ、エッジ24_kに基づいて形成される配線21_(2k−1)及び21_2kの形状がステップS6〜S8に示す要件を満たすように、エッジ24_kの形状を必要に応じて修正し、順次確定させていく。そして、2n番目のエッジ24_2nに基づく配線21_(4n−1)及び21_4nがステップS6〜S8の要件を満たしたら、本実施形態に係るマスクレイアウトの作成を終了する。
本実施形態によれば、配線を2回側壁法によって形成する場合についても、全ての配線21が所定の要件を満たすようなマスクレイアウトを確実に作成することができる。本実施形態における上記以外の構成及び効果は、前述の第2の実施形態と同様である。
なお、前述の第2及び第3の実施形態において説明したマスクレイアウトの作成方法は、3回側壁法及びそれ以上の多数回側壁法によって配線を形成する場合にも、適用することができる。m回側壁法(mは1以上の整数)によって配線を形成する場合、芯材パターンの本数をn本とすると、芯材パターンのエッジの数は2n本となる。また、形成される配線の本数は、(2×n)本となる。そして、2n本のエッジのうち、1本のエッジに基づいて形成される2m−1本の配線の形状が所定の要件を満たすように、このエッジの形状を必要に応じて修正し、順次確定させていく。これにより、全ての配線が要件を満たすようなマスクレイアウトを作成することができる。
次に、第3の実施形態の第1の変形例について説明する。
図13(a)に示すように、本変形例においては、初期レイアウトにおいて、芯材パターン33_1及び33_2を設定する。芯材パターン33_1の形状は直線状であり、芯材パターン33_2の形状はL字状である。芯材パターン33_2の一部は芯材パターン33_1に対して平行に延び、屈曲点35において芯材パターン33_1から遠ざかる方向に向けて屈曲している。
このような初期レイアウトを用いて、2回側壁法により配線を形成すると、芯材パターン33_2における芯材パターン33_1側のエッジ34_3上において、屈曲点35付近で第1側壁37_3が厚くなる。このため、第1側壁37_3の側面上に形成される配線31_5と、芯材パターン33_1の芯材パターン33_2側のエッジ34_2上の第1側壁37_2の側面上に形成される配線31_4との間隔が狭くなってしまう。
そこで、図13(b)に示すように、エッジ34_3における屈曲点35付近の部分を削り、エッジ34_3を緩やかに湾曲させる。このとき、例えば、エッジ34_3の曲率半径は、形成される配線の幅よりも大きくする。これにより、配線の形状が所定の要件を満たすように、マスクレイアウトを作成することができる。
次に、第3の実施形態の第2の変形例について説明する。
図14(a)に示すように、本変形例においては、芯材パターン33_6及び33_7を設定する。芯材パターン33_6の形状はL字状であり、芯材パターン33_7の形状は直線状である。芯材パターン33_7の一端は、芯材パターン33_6の屈曲点の内側付近で終端している。このような芯材パターン33_6及び33_7を用いて、2回側壁法により配線を形成すると、芯材パターン33_7の終端部付近で配線間の間隔が狭くなってしまう。
そこで、図14(b)に示すように、芯材パターン33_6の屈曲点付近において、芯材パターン33_6のエッジ34_5及び34_6を湾曲させると共に、芯材パターン33_7の終端部付近において、芯材パターン33_7のエッジ34_7を湾曲させる。これにより、配線の形状が所定の要件を満たすように、マスクレイアウトを作成することができる。
第1及び第2の変形例に示すように、前述の第2及び第3の実施形態に係るマスクレイアウトの作成方法は、配線の形状が相互に相似形でなくても、適用することができる。
また、前述の第2及び第3の実施形態においては、配線をRIE法によって形成する場合を示したが、これには限定されず、例えば、配線はダマシン法によって形成されてもよい。この場合は、芯材は絶縁膜上に形成する。また、マスク材は配線間のスペースに相当し、マスク材間の領域が配線に相当する。
次に、第3の実施形態の比較例について説明する。
本比較例においては、図15(a)に示す初期レイアウト30を修正することなく用いて2回側壁法及びRIE法を実施し、図15(b)に示す配線21を形成した。配線21においては、領域Aにおいて曲率半径rが最小半径R未満となった。また、領域Bにおいて配線21同士が接触し、ショート欠陥が発生した。
このように、初期レイアウトをそのまま用いて配線を形成すると、配線に予期されない不具合が発生する場合がある。
前述の第2の実施形態、第3の実施形態及びその変形例に係るマスクレイアウトの作成方法においては、例えば、図2のステップS4〜S11に示す工程を、プログラムによってコンピュータを制御することにより実現することができる。コンピュータとしては、例えば、汎用のパーソナルコンピュータを用いることができる。
例えば、図2のステップS1〜S3までの工程を、手動又は他のコンピュータによって実施する。そして、最小半径R、最小間隔S、リソグラフィの容易性を判断する指標、及び初期レイアウトを表すデータをコンピュータに入力する。そして、コンピュータに、ステップS4〜S11に示す工程を実施させる。
この場合、コンピュータを制御するプログラムは、側壁法によって集積回路装置の配線を形成するための露光用マスクのマスクレイアウトの作成プログラムであって、コンピュータに、下記手順<1>〜<5>を実行させるプログラムである。
<1>芯材の側面における開口角に基づいて、芯材の側面上に堆積される側壁材料の堆積量の分布を求めることにより、露光マスクの初期レイアウトに含まれる芯材パターンの一のエッジに基づいて形成される配線の形状を推定する手順(ステップS5)。
<2>上記手順<1>によって形状を推定された配線の曲率半径が所定値以上であるか否かを判定する手順(ステップS6)。
<3>上記手順<1>によって形状を推定された配線の間隔が所定値以上であるか否かを判定する手順(ステップS7)。
<4>上記手順<1>によって形状を推定された配線のリソグラフィが容易であるか否かを判定する手順(ステップS8)。
<5>上記手順<2>、<3>、<4>のいずれかの要件を満たさない場合に、一のエッジの形状を修正する手順(ステップS9)。
そして、プログラムは、上記手順<1>〜<5>を、形状を推定された配線が全ての上記要件を満たすまで繰り返し、この繰り返しを、初期レイアウトに含まれる全ての芯材パターンのエッジについて、エッジが配列された順番に実施する。
なお、図2のステップS3に示す初期レイアウトの設定も、上述のプログラムによって同じコンピュータで行ってもよい。
次に、第4の実施形態について説明する。
本実施形態は、最適化アルゴリズムを用いて初期レイアウトを修正することにより、マスクレイアウトを作成する例であり、2回側壁法により配線を形成することを前提としている。
先ず、図16のステップS21に示すように、露光用マスクの初期レイアウトを設定する。初期レイアウトは、集積回路装置に形成しようとする配線のレイアウトから逆算する。本実施形態においては、配線を2回側壁法によって形成するものとする。従って、初期レイアウトには芯材パターンが含まれる。
図17(b)に示すように、領域Cにおける芯材パターンは、相互に平行に且つ等間隔に配列されている。一方、図17(c)に示すように、領域Dにおける芯材パターンは、直線状のパターンの終端部に矩形のパターンが配置されている。
次に、図16のステップS22に示すように、初期レイアウト40における修正が必要と思われる部分(要修正部分)を抽出する。これは、初期レイアウト40の形状の特徴等に基づいて、ホットスポットが出現する領域を抽出する。ホットスポットとは、オープン欠陥及びショート欠陥等の不具合が発生しやすい領域である。
例えば、図17(b)に示すように、領域Cにおいては、芯材パターンがラインアンドスペース(L/S)状であり、側壁材料の堆積量が均一となると予測されるのに対して、図17(c)に示すように、領域Dにおいては、芯材パターンが屈曲しており、側壁材料の堆積量が不均一になると予測される。そこで、本実施形態においては、図18に示すように、領域Dにおける芯材パターンが屈曲する領域Eを、要修正部分として抽出する。
なお、要修正部分の抽出は、シミュレーションにより加工危険点を抽出することによって行ってもよい。また、要修正部分の抽出は、技術者が手動で行ってもよく、コンピュータにより自動で行ってもよい。
次に、図16のステップS23に示すように、露光用マスクの初期レイアウト40に、必要に応じてSRAF(Sub Resolution Assist Features)及びダミーパターン等の補助パターンを挿入する。なお、必要がなれれば、この工程は省略してもよい。
次に、ステップS24に示すように、初期レイアウト40に含まれる芯材パターンのエッジ形状を表す変数を設定する。
図19に示すように、初期レイアウト40に含まれる芯材パターン23のエッジ24の一部について、その形状を修正し、新たなエッジ44とすることを想定する。このとき、芯材のエッジを修正する領域は、ステップS22において抽出された要修正部分を含む領域とする。
そして、初期レイアウト40のエッジ24と新たなエッジ44との間の変位量を、変数によって表す。例えば、図19に示すように、芯材パターンのエッジを階段状とし、エッジの分割の仕方と各段の変位量を変数で与える。例えば、単純に、分割した各線分の中点の座標(x,y)を変数としてもよい。このとき、各中点のX座標が分割の仕方を示し、Y座標が変位量を示す。但し、この場合は、変数の数が多くなり、後の工程において計算量が増大してしまう。
そこで、変数の数を減らす手法を採用してもよい。以下に、これらの手法の例を示す。
例えば、図20(a)に示すように、芯材パターンのエッジを階段状とする場合に、領域毎に、各段のX方向の幅を等しくしてもよい。これにより、分割の仕方を表す変数の数を減らすことができる。
又は、図20(b)に示すように、領域毎に、各段のX方向の幅を数列式で表してもよい。例えば、各段の幅を350nm、300nm、250nm、200nm、150nm、100nm、50nmとするのであれば、各段の幅W(t)は、W(t)=350−50(t−1)[nm]、t=1、2、3、・・・、7との数列式で表すことができる。この場合、変数は、初項の350、公差の50、項数の7のみとなる。これによっても、分割の仕方を表す変数の数を減らすことができる。
又は、図21(a)に示すように、芯材パターンのエッジを曲線として、この曲線を変数で表してもよい。図21(a)に示す例では、曲線を11個の変数により表している。
又は、図21(b)に示すように、図21(a)に示す曲線を指数関数y=a×x+cで表すこともできる。この場合、X座標及びY座標を表す変数は、a、b、cの3つで足りる。
変数を設定する方法は、これらの方法には限定されず、例えば、周囲の芯材パターンの頂点から垂線を落とした位置を基準として分割点を設けてもよく、その芯材パターン自体の頂点を基準として分割点を設けてもよい。また、ステップS23において補助パターンを設けた場合は、補助パターンのエッジの形状も変数に含めてもよい。
次に、図16のステップS25に示すように、コスト関数を設定する。コスト関数は、形成される配線が所定の要件を満たす程度を表す関数とし、例えば、リソグラフィの容易性及び加工後の配線形状の良否のうち、少なくとも一方を表すような関数とする。また、コスト関数には各種の制約を表すペナルティ関数の項を加え、これらの制約を外れた場合には、コスト関数の値が劣性を示す方向に大きく変動するようにしてもよい。
例えば、図17(a)〜(c)に示す初期レイアウト40について、リソグラフィの忠実性が高く、リソグラフィは容易であると考えられる場合には、リソグラフィによる変動は考慮せずに、コスト関数を加工後の配線形状の良否を表す関数とすることができる。コスト関数costは、例えば、下記数式2に示す関数とする。下記数式2に示すコスト関数は、その値が高いほど、加工後の配線の形状が良好であると判断できる。
Figure 2014174288
上記数式2の右辺の第1項は、配線間の間隔の最小値min space[nm]及び配線の幅の最小値min width[nm]のうち、より小さい方の値である。また、右辺の第2項は、オープン欠陥open及びショート欠陥shortの発生を表すペナルティ関数であり、オープン欠陥及びショート欠陥の発生数に100を乗じた値である。上記コスト関数costの値は、配線間の間隔space及び配線の幅widthの最小値が大きいほど高くなる。但し、配線に欠陥が発生すると、ペナルティ関数によって、欠陥1つ当たりコスト関数の値は100減少するようになっている。このため、高いコスト関数の値を得るためには、欠陥の発生を皆無とした上で、配線間隔の最小値及び配線幅の最小値を可及的に大きくすることが必要である。
次に、図16のステップS26に示すように、ステップS24において設定した変数の値を用いてシミュレーションを行い、エッジ24に基づいて形成される配線21の形状を推定し、ステップS25において設定したコスト関数の値を算出する。シミュレーションとしては、例えば、リソグラフィのシミュレーション及び配線加工のシミュレーションのうちの一方又は両方を実施する。配線加工のシミュレーションは、例えば、前述の第3の実施形態において説明した方法、すなわち、2回側壁法において、各部の開口角θに基づいて側壁材料の堆積量Dを求める方法によって行うことができる。
これにより、コスト関数の値が算出される。例えば、図21(b)に示すように、芯材パターン23のエッジ24の形状を、指数関数y=a×x+cで表すものとする。この場合、初期レイアウト40においては、エッジ24はy=0の直線となるため、上記指数関数を規定する変数a、b、cは、全て0(ゼロ)とする。
この条件において、配線加工のシミュレーションを行った結果、図22(a)に示すように、配線間の間隔の最小値min spaseが28nmであり、配線の幅の最小値min widthが38nmであり、ショート欠陥shortが1ヶ所発生したとする。この場合、コスト関数costの値は、cost=28−100=−72となる。
次に、図16のステップS27において、ステップS26において算出したコスト関数の値を用いて、配線の良否を判定する。上述の例では、コスト関数の値が高いほど配線は良好であるため、例えば、コスト関数の値が30以上である場合に合格とする。図22(a)に示す例では、コスト関数の値は−72であるため、この配線は不良であり、露光用マスクの初期レイアウトは不合格(NG)である。
ステップS27における判定が不合格である場合は、ステップS28に進み、最適化アルゴリズムを適用して変数の値を修正する。変数は、コスト関数の値が、配線の形状が優性を示す方向、すなわち、所定の要件を満たす程度が向上する方向に変化するように、修正される。例えば、コスト関数として上記数式2を用いる場合は、コスト関数の値が可及的に高くなるように、変数a、b、cの組み合わせを探索する。最適化アルゴリズムとしては、例えば、GA(Genetic Algorithm:遺伝的アルゴリズム)、SA(Simulated Annealing:焼きなまし法)又はpolytope等の手法を用いることができる。
次に、ステップS26に戻り、ステップS28において修正した変数を用いてシミュレーションを行い、配線の形状を推定して、コスト関数の値を算出する。そして、ステップS27に進み、コスト関数の値を用いて判定する。このようにして、コスト関数の値が閾値を超えるまで、ステップS26、S27及びS28からなるループを周回して、最適化の試行を繰り返す。図23に示すように、一般に試行回数、すなわち、ループの周回数が増加するほど、コスト関数の値は増加する。
例えば、図22(b)に示すように、a=0.00453、b=0.689484、c=2.3129840とした場合、配線間の間隔の最小値min spaseが34nmであり、配線の幅の最小値min widthが36nmであり、オープン欠陥open及びショート欠陥shortは発生しなかったとする。この場合、コスト関数costの値は、cost=34−0=34となり、閾値を超えているため、ステップS27において合格(OK)と判定される。なお、この場合は、図22(b)に示すように、各配線21は緩やかに湾曲し、例えば、曲率半径が配線の幅よりも大きくなる。
判定が合格となったら、ステップS27からステップS29に進み、修正後の変数の値に基づいて、初期レイアウト40における芯材パターン23のエッジ24の形状を修正する。これにより、マスクパターンが作成される。
本実施形態によれば、図16のステップS21において、側壁法の芯材を形成するための露光用マスクの初期レイアウトを設定し、ステップS24において、芯材パターンのエッジ形状を表す変数を設定し、ステップS25において、配線の形状の良否を表すコスト関数を設定する。そして、ステップS26、S27及びS28からなるループを周回することにより、コスト関数の値が高くなるように、最適化アルゴリズムを用いて変数の値を修正していく。これにより、配線の形状が良好になるようなマスクレイアウトを作成することができる。
なお、本実施形態においては、コスト関数の値が高いほど配線形状が良好である例を示したが、コスト関数の値が低いほど配線形状が良好になるようにコスト関数を定義してもよい。この場合は、ステップS28の工程において、コスト関数の値が可及的に低くなるように、変数の値を探索する。
また、本実施形態においては、図16のステップS27において閾値を設定し、コスト関数の値が閾値を超えたら最適化処理を停止する例を示したが、これには限定されない。例えば、コスト関数の値が閾値を超えた後も、予め決められた処理時間を終了するまで最適化処理を続けてもよい。又は、処理時間の制約は設けずに、コスト関数の値が最大値又は最小値となるまで最適化処理を続けてもよい。
更に、図16のステップS24において設定した変数のうち、コスト関数の値に及ぼす影響が少ないことが判明した変数は、1つの変数にまとめてもよい。
次に、第5の実施形態について説明する。
本実施形態は、最適化アルゴリズムを用いて初期レイアウトを修正することにより、マスクレイアウトを作成する例であり、側壁法を用いずに、通常のRIE法によって配線を形成することを前提としている。
本実施形態の集積回路装置はLSI(Large Scale Integrated circuit:大規模集積回路)である。
本実施形態に係るマスクレイアウトの作成方法も、図16に示すフローチャートに従って実施する。
先ず、図16のステップS21及び図24(a)に示すように、露光用マスクの初期レイアウト50を設定する。初期レイアウト50には、配線パターン51が設けられている。なお、集積回路装置を製造する際には、露光用マスクの配線パターン51がウェーハ上に転写されて、導電膜上にマスク材を形成する。そして、このマスク材をマスクとしてRIE等の異方性エッチングを施すことにより、導電膜を選択的に除去して配線を形成する。従って、形成される配線の側面形状は、配線パターン51のエッジ形状の影響及びリソグラフィの影響を受ける。
次に、図16のステップS22に示すように、初期レイアウト50の全体に対して、LCC(リソグラフィ危険点抽出作業)を実施し、ホットスポットを抽出する。ホットスポットは、予め設定した必要スペックを満たしていない領域である。例えば、図24(a)に示す例では、ホットスポットとして領域Fを抽出する。
次に、ステップS23に示すように、初期レイアウト50の領域Fに、必要に応じてSRAF及びダミーパターン等の補助パターンを挿入する。例えば、図24(b)に示すように、配線パターン51間の空いているスペースにSRAF52を挿入する。
次に、ステップS24及び図24(c)に示すように、初期レイアウト50のうち、領域F及びその周辺領域、例えば、領域Fの外縁から50nm以下の距離にある領域において、配線パターン51のエッジ形状を表す変数を設定する。変数を設定する方法は、例えば、前述の第4の実施形態と同様とする。また、SRAF52のエッジについても、変数を設定する。
次に、ステップS25に示すように、コスト関数を設定する。本実施形態においては、コスト関数は、リソグラフィの容易性を表す関数とする。例えば、露光におけるドーズ量及びフォーカスをそれぞれ変化させた複数の光学像モデルを想定し、それらの光学像モデルのリソマージンを示す評価指標を想定する。評価指標としては、例えば、配線の最小寸法、オープン欠陥の有無、ショート欠陥の有無、SRAFの転写の有無(サイドローブ)、目標形状からの乖離(CD(Critical Dimension)エラー量)、EPE(Edge Placement Error:エッジ プレースメント エラー)、EDツリー、LEPD(ライン端縮退)、プロセスウィンドウ、コンタクトカバレッジ等を用いることができる。そして、これらの評価指標のうち、1つの評価指標を用いて、又は複数の評価指標を組み合わせて、コスト関数を設定する。コスト関数は、単目的最適化のために1つのみ設定してもよく、多目的最適化のために複数設定してもよく、上述の評価指標をそれぞれ独立して評価してもよい。例えば、コスト関数として、下記数式3を設定することができる。
Figure 2014174288
上記数式3のうち、(min space)/(min space spec)は最小配線間距離のスペック値に対するシミュレーション値の比の値を示し、(min width)/(min width spec)は最小配線幅のスペック値に対するシミュレーション値の比の値を示し、(max ErrCD spec)/(max ErrCD)は最大CDエラー量のシミュレーション値に対するスペック値の比の値を示し、(max LEPB spec)/(max LEPB)は最大ライン端縮退量のシミュレーション値に対するスペック値の比の値を示し、(min Coverage)/(min Coverage spec)は最小被覆率のスペック値に対するシミュレーション値の比の値を示す。また、上記数式3の右辺の第1項は、これらの比の値のうち、最小値を示す。右辺の第2項は、オープン欠陥、ショート欠陥、サイドローブについてのペナルティ関数であり、これらの欠陥のいずれかが1つ発生すると、右辺の値を1だけ減じる。
次に、ステップS26に示すように、上述の複数の光学像モデルのそれぞれについて光学的シミュレーションを行い、初期レイアウト50に含まれる配線パターン51に基づいて形成される配線の形状を推定し、コスト関数の値を算出する。本実施形態においては、配線の加工に関するシミュレーションは行わない。そして、ステップS27において、コスト関数の値を用いて判定を行う。
例えば、図25(a)に示すように、シミュレーションによって得られた配線にオープン欠陥及びSRAF転写(サイドローブ)が発生し、且つ、目標形状からの乖離の程度を表すCDエラー量が大きくなった場合は、コスト関数の値が低くなり、判定は不合格(NG)となる。
この場合は、ステップS27からステップS28に進み、最適化アルゴリズムを適用して変数の値を修正する。このとき、複数のコスト関数を設定した場合は、多目的最適化アルゴリズムを用いてそれぞれのコスト関数を評価してもよい。また、入力される変数の組み合わせと出力されるコスト関数の値との相関を近似関数でモデル化する応答曲面法を利用してもよい。これにより、処理時間の大部分を占めるマシンシミュレーションを省いて、コスト関数の値を即座に算出することができる。
そして、再びステップS26に戻り、光学的シミュレーションを行ってコスト関数を算出し、ステップS27において、判定を行う。
例えば、図25(b)に示すように、修正後の変数に基づいたシミュレーションによって得られた配線には、オープン欠陥、ショート欠陥、SRAF転写が発生せず、最大CDエラー量も小さくなったとする。この場合はコスト関数の値が高くなり、判定は合格(OK)となる。
この場合は、ステップS27からステップS29に進み、修正後の変数の値に基づいて、初期レイアウト50における配線パターンのエッジ形状を修正する。これにより、マスクパターンが作成される。
本実施形態によっても、配線の形状が良好になるようなマスクレイアウトを作成することができる。本実施形態における上記以外の構成及び効果は、前述の第4の実施形態と同様である。
前述の第4及び第5の実施形態に係るマスクレイアウトの作成方法においては、例えば、図16のステップS26〜S29に示す工程を、プログラムによってコンピュータを制御することにより実現することができる。コンピュータとしては、例えば、汎用のパーソナルコンピュータを用いることができる。
例えば、図16のステップS21〜S25までの工程を、手動又は他のコンピュータによって実施する。変数の種類及びコスト関数は、予め本プログラムに組み込んでおく。そして、初期レイアウト及び要修正部分を表すデータをコンピュータに入力する。その後、コンピュータに、ステップS26〜S29に示す工程を実施させる。
この場合、プログラムは、集積回路装置の配線を形成するための露光用マスクのマスクレイアウトの作成プログラムであって、コンピュータに、下記手順<1>〜<4>を実行させるプログラムである。
<1>露光マスクの初期レイアウトに含まれるパターンのエッジに基づいて形成される配線の形状を、配線の形状が所定の要件を満たす程度を表すコスト関数の値を算出することによって推定する手順(ステップS26)。
<2>上記手順<1>で算出したコスト関数の値に基づいて、推定された配線の形状が上記要件を満たすか否かを判定する手順(ステップS27)。
<3>上記手順<2>において、上記要件を満たさないと判定された場合に、コスト関数の値が上記程度が向上する方向に変化するように、エッジの形状を表す変数を最適化アルゴリズムを用いて修正する手順(ステップS28)。
<4>上記手順<2>において、上記要件を満たすと判定された場合に、修正された変数の値に基づいてエッジの形状を修正する手順(ステップS29)。
なお、図16のステップS21に示す初期レイアウトの設定、ステップS22に示す要修正部分の抽出、及びステップS23に示す補助パターンの追加も、上述のプログラムによって同じコンピュータで行ってもよい。この場合は、例えば、コンピュータがデータベース等から配線のレイアウトを取得することによって、所定のアルゴリズムに従って初期レイアウトを設定し、要修正部分を抽出し、必要に応じて補助パターンを追加する。
前述の第2〜第5の実施形態は、相互に組み合わせて実施してもよい。例えば、前述の第2及び第3の実施形態において、図2のステップS9に示すk番目のエッジを修正する工程において、前述の第4及び第5の実施形態において説明したように、エッジの形状を表す変数を設定し、配線の形状を表すコスト関数を設定し、最適化アルゴリズムを用いて、コスト関数の値が優性な方向に変化するように、変数の値を修正してもよい。
以上説明した実施形態によれば、微細化しても配線の欠陥が発生しにくい集積回路装置、マスクレイアウトの作成方法及びマスクレイアウトの作成プログラムを実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
本実施形態は、以下の態様を含む。
(付記1)
側壁法によって集積回路装置の配線を形成するための露光用マスクのマスクレイアウトの作成方法であって、
芯材の側面における開口角に基づいて、前記側面上に堆積される側壁材料の堆積量の分布を求めることにより、前記露光マスクの初期レイアウトに含まれる芯材パターンの一のエッジに基づいて形成される配線の形状を推定する工程と、
前記形状を推定された配線が、前記配線の曲率半径が所定値以上であり、前記配線間の間隔が所定値以上であり、且つ、前記配線のリソグラフィが容易であるとの要件を満たさない場合に、前記一のエッジの形状を修正する工程と、
を備え、
前記推定する工程及び前記修正する工程を、前記形状を推定された配線が前記要件を満たすまで繰り返し、
前記繰り返しを、前記初期レイアウトに含まれる全ての前記芯材パターンのエッジについて、前記エッジが配列された順番に実施するマスクレイアウトの作成方法。
(付記2)
集積回路装置の配線を形成するための露光用マスクのマスクレイアウトの作成方法であって、
前記露光マスクの初期レイアウトに含まれるパターンのエッジに基づいて形成される配線の形状を推定する工程と、
前記推定された配線の形状が要件を満たさない場合に、前記エッジの形状を修正する工程と、
を備えたマスクレイアウトの作成方法。
(付記3)
前記推定する工程において、一の前記エッジに基づいて形成される配線の形状を推定し、
前記修正する工程において、前記一のエッジの形状を修正し、
前記推定する工程及び前記修正する工程を、前記形状を推定された配線が前記要件を満たすまで繰り返し、
前記繰り返しを、前記初期レイアウトに含まれる全てのエッジについて、前記エッジが配列された順番に実施する付記2記載のマスクレイアウトの作成方法。
(付記4)
前記推定する工程は、前記配線の形状が前記要件を満たす程度を表すコスト関数の値を算出する工程を有し、
前記修正する工程は、前記コスト関数の値が前記程度が向上する方向に変化するように、前記エッジの形状を表す変数を修正する工程を有する付記2または3に記載のマスクレイアウトの作成方法。
(付記5)
前記変数を修正する工程において、最適化アルゴリズムを用いる付記4記載のマスクレイアウトの作成方法。
(付記6)
複数の前記コスト関数を設定し、
前記変数を修正する工程において、応答曲面を利用する付記4または5に記載のマスクレイアウトの作成方法。
(付記7)
前記配線は側壁法によって形成され、
前記パターンは、前記側壁法に用いる芯材を形成するための芯材パターンであり、
前記推定する工程は、前記芯材の側面上に堆積される側壁材料の堆積量の分布を求める工程を有する付記2〜6のいずれか1つに記載のマスクレイアウトの作成方法。
(付記8)
前記堆積量の分布は、前記芯材の側面における開口角に基づいて求める付記7記載のマスクレイアウトの作成方法。
(付記9)
前記要件は、前記配線の曲率半径が所定値以上であることを含む付記2〜8のいずれか1つに記載のマスクレイアウトの作成方法。
(付記10)
前記要件は、前記配線間の間隔が所定値以上であることを含む付記2〜8のいずれか1つに記載のマスクレイアウトの作成方法。
(付記11)
前記要件は、前記配線のリソグラフィが容易であることを含む付記2〜8のいずれか1つに記載のマスクレイアウトの作成方法。
(付記12)
前記要件は、前記配線にオープン欠陥及びショート欠陥が無いことを含む付記2〜8のいずれか1つに記載のマスクレイアウトの作成方法。
(付記13)
集積回路装置の配線を形成するための露光用マスクのマスクレイアウトの作成プログラムであって、
コンピュータに、
前記露光マスクの初期レイアウトに含まれるパターンのエッジに基づいて形成される配線の形状を推定する手順と、
前記推定された配線の形状が要件を満たさない場合に、前記エッジの形状を修正する手順と、
を実行させるマスクレイアウトの作成プログラム。
(付記14)
第1の方向に延びる第1の直線部分と、
前記第1の方向に対して交差する第2の方向に延びる第2の直線部分と、
前記第1の直線部分と前記第2の直線部分との間に連結され、湾曲した湾曲部分と、
を有する配線を備えた集積回路装置。
(付記15)
前記配線は側壁法により形成された付記14記載の集積回路装置。
1:集積回路装置、10:層間絶縁膜、11:配線、11a:直線部分、11b:湾曲部分、11c:直線部分、20:初期レイアウト、21、21_1〜21_4n:配線、22:群、23、23_1〜23_n:芯材パターン、24、24_1〜24_2n:エッジ、24a:屈曲点、27_1、27_2:第1側壁、30:初期レイアウト、31_3〜31_6、配線、33_1、33_2、33_6、33_7:芯材、34_1〜34_7:エッジ、35:屈曲点、40:初期レイアウト、44:エッジ、50:初期レイアウト、51:配線パターン、52:SRAF、A、B、C、D、E、F:領域

Claims (4)

  1. 側壁法によって集積回路装置の配線を形成するための露光用マスクのマスクレイアウトの作成方法であって、
    芯材の側面における開口角に基づいて、前記側面上に堆積される側壁材料の堆積量の分布を求めることにより、前記露光マスクの初期レイアウトに含まれる芯材パターンの一のエッジに基づいて形成される配線の形状を推定する工程と、
    前記形状を推定された配線が、前記配線の曲率半径が所定値以上であり、前記配線間の間隔が所定値以上であり、且つ、前記配線のリソグラフィが容易であるとの要件を満たさない場合に、前記一のエッジの形状を修正する工程と、
    を備え、
    前記推定する工程及び前記修正する工程を、前記形状を推定された配線が前記要件を満たすまで繰り返し、
    前記繰り返しを、前記初期レイアウトに含まれる全ての前記芯材パターンのエッジについて、前記エッジが配列された順番に実施するマスクレイアウトの作成方法。
  2. 集積回路装置の配線を形成するための露光用マスクのマスクレイアウトの作成方法であって、
    前記露光マスクの初期レイアウトに含まれるパターンのエッジに基づいて形成される配線の形状を推定する工程と、
    前記推定された配線の形状が要件を満たさない場合に、前記エッジの形状を修正する工程と、
    を備えたマスクレイアウトの作成方法。
  3. 前記推定する工程において、一の前記エッジに基づいて形成される配線の形状を推定し、
    前記修正する工程において、前記一のエッジの形状を修正し、
    前記推定する工程及び前記修正する工程を、前記形状を推定された配線が前記要件を満たすまで繰り返し、
    前記繰り返しを、前記初期レイアウトに含まれる全てのエッジについて、前記エッジが配列された順番に実施する請求項2記載のマスクレイアウトの作成方法。
  4. 第1の方向から前記第1の方向に対して交差する第2の方向に向けて湾曲した湾曲部分を有する配線を備えた集積回路装置。
JP2013046012A 2013-03-07 2013-03-07 集積回路装置及びマスクレイアウトの作成方法 Pending JP2014174288A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013046012A JP2014174288A (ja) 2013-03-07 2013-03-07 集積回路装置及びマスクレイアウトの作成方法
US13/969,823 US9257367B2 (en) 2013-03-07 2013-08-19 Integrated circuit device, method for producing mask layout, and program for producing mask layout

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013046012A JP2014174288A (ja) 2013-03-07 2013-03-07 集積回路装置及びマスクレイアウトの作成方法

Publications (1)

Publication Number Publication Date
JP2014174288A true JP2014174288A (ja) 2014-09-22

Family

ID=51486878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013046012A Pending JP2014174288A (ja) 2013-03-07 2013-03-07 集積回路装置及びマスクレイアウトの作成方法

Country Status (2)

Country Link
US (1) US9257367B2 (ja)
JP (1) JP2014174288A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020504320A (ja) * 2016-11-18 2020-02-06 ヴェンタナ メディカル システムズ, インク. 基板配置精度を検出する方法およびシステム

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170061046A1 (en) * 2015-09-01 2017-03-02 Kabushiki Kaisha Toshiba Simulation device of semiconductor device and simulation method of semiconductor device
KR20200043585A (ko) * 2018-10-17 2020-04-28 삼성전자주식회사 반도체 패턴의 광 근접 보정 오차 최소화 방법 및 장치
CN113643963B (zh) * 2021-06-30 2024-05-14 长江存储科技有限责任公司 3d存储器件的栅线缝隙图案化方法及曝光掩模

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007033919A (ja) * 2005-07-27 2007-02-08 Toshiba Corp 半導体装置の設計データ処理方法、そのプログラム、及び半導体装置の製造方法
JP2008235553A (ja) * 2007-03-20 2008-10-02 Toshiba Corp パターン作成方法、パターン検証方法およびプログラム
JP2011043672A (ja) * 2009-08-21 2011-03-03 Toshiba Corp パターン判定方法
JP2012002830A (ja) * 2010-06-14 2012-01-05 Toshiba Corp パターン寸法算出方法およびパターン寸法算出プログラム
JP2012204494A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608816A (en) * 1993-12-24 1997-03-04 Matsushita Electric Industrial Co., Ltd. Apparatus for inspecting a wiring pattern according to a micro-inspection and a macro-inspection performed in parallel
US5675176A (en) * 1994-09-16 1997-10-07 Kabushiki Kaisha Toshiba Semiconductor device and a method for manufacturing the same
US5939335A (en) 1998-01-06 1999-08-17 International Business Machines Corporation Method for reducing stress in the metallization of an integrated circuit
US6868175B1 (en) * 1999-08-26 2005-03-15 Nanogeometry Research Pattern inspection apparatus, pattern inspection method, and recording medium
DE10042929A1 (de) * 2000-08-31 2002-03-21 Infineon Technologies Ag OPC-Verfahren zum Erzeugen von korrigierten Mustern für eine Phasensprungmaske und deren Trimmmaske sowie zugehörige Vorrichtung und integrierte Schaltungsstruktur
US6649309B2 (en) * 2001-07-03 2003-11-18 International Business Machines Corporation Method for correcting optical proximity effects in a lithographic process using the radius of curvature of shapes on a mask
JP3615182B2 (ja) 2001-11-26 2005-01-26 株式会社東芝 光近接効果補正方法及び光近接効果補正システム
JP2003287868A (ja) * 2002-03-27 2003-10-10 Nec Corp Opcマスク並びにレーザリペア装置
US20030188271A1 (en) * 2002-04-02 2003-10-02 Institute Of High Performance Computing System and method for integrated circuit design
US7243321B2 (en) * 2004-04-07 2007-07-10 Cadence Design Systems, Inc. IC layout physical verification method
JP4266189B2 (ja) 2004-07-09 2009-05-20 株式会社東芝 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム
US6996797B1 (en) * 2004-11-18 2006-02-07 International Business Machines Corporation Method for verification of resolution enhancement techniques and optical proximity correction in lithography
JP2008065246A (ja) 2006-09-11 2008-03-21 Nec Electronics Corp レイアウトパターン補正装置、レイアウトパターン補正方法、及びプログラム
JP2008176303A (ja) * 2006-12-19 2008-07-31 Nec Electronics Corp マスク生成方法、マスク形成方法、パターン形成方法および半導体装置
JP2009049107A (ja) 2007-08-16 2009-03-05 Nec Electronics Corp ダミーパターンの配置装置及びその配置方法、プログラム、並びに半導体装置
JP2010034402A (ja) * 2008-07-30 2010-02-12 Toshiba Corp パターン形状予測方法
JP5259380B2 (ja) 2008-12-24 2013-08-07 株式会社東芝 半導体装置の製造方法
JP2010257164A (ja) * 2009-04-24 2010-11-11 Renesas Electronics Corp 半導体集積回路装置の設計方法およびプログラム
JP2011119536A (ja) 2009-12-04 2011-06-16 Toshiba Corp 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007033919A (ja) * 2005-07-27 2007-02-08 Toshiba Corp 半導体装置の設計データ処理方法、そのプログラム、及び半導体装置の製造方法
JP2008235553A (ja) * 2007-03-20 2008-10-02 Toshiba Corp パターン作成方法、パターン検証方法およびプログラム
JP2011043672A (ja) * 2009-08-21 2011-03-03 Toshiba Corp パターン判定方法
JP2012002830A (ja) * 2010-06-14 2012-01-05 Toshiba Corp パターン寸法算出方法およびパターン寸法算出プログラム
JP2012204494A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020504320A (ja) * 2016-11-18 2020-02-06 ヴェンタナ メディカル システムズ, インク. 基板配置精度を検出する方法およびシステム
US11600016B2 (en) 2016-11-18 2023-03-07 Ventana Medical Systems, Inc. Method and system to detect substrate placement accuracy

Also Published As

Publication number Publication date
US9257367B2 (en) 2016-02-09
US20140252639A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
US8631361B2 (en) Integrated circuit design method with dynamic target point
US7526748B2 (en) Design pattern data preparing method, mask pattern data preparing method, mask manufacturing method, semiconductor device manufacturing method, and program recording medium
US9287131B2 (en) Methods of patterning line-type features using a multiple patterning process that enables the use of tighter contact enclosure spacing rules
US20140264760A1 (en) Layout Optimization of a Main Pattern and a Cut Pattern
CN105093808B (zh) 避免大长宽比图形的孔洞层光学邻近修正方法
JP4254871B2 (ja) 光近接効果補正方法、光近接効果補正装置、光近接効果補正プログラム、半導体装置の製造方法、パターン設計制約策定方法および光近接効果補正条件算出方法
JP2009294308A (ja) パターン検証方法、パターン検証装置、プログラム、及び半導体装置の製造方法
US8856695B1 (en) Method for generating post-OPC layout in consideration of top loss of etch mask layer
KR100470375B1 (ko) 노광 마스크의 패턴 보정 방법, 패턴 형성 공정을포함하는 반도체 장치의 제조 방법 및 컴퓨터 판독 가능기록 매체
US7337426B2 (en) Pattern correcting method, mask making method, method of manufacturing semiconductor device, pattern correction system, and computer-readable recording medium having pattern correction program recorded therein
JP2014081472A (ja) 光近接効果補正方法、処理装置、プログラム、マスクの製造方法、及び半導体装置の製造方法
US8997027B2 (en) Methods for modifying an integrated circuit layout design
US20060136862A1 (en) Pattern data verification method, pattern data creation method, exposure mask manufacturing method, semiconductor device manufacturing method, and computer program product
JP2014174288A (ja) 集積回路装置及びマスクレイアウトの作成方法
US8997026B1 (en) System and method for self alignment of pad mask
US20130111416A1 (en) Design data optimization method, storage medium including program for design data optimization method and photomask manufacturing method
JP4643302B2 (ja) マスクパターン作成方法、レイアウト作成方法、フォトマスクの製造方法、フォトマスク、及び半導体装置の製造方法
JP5421054B2 (ja) マスクパターン検証装置、マスクパターン検証方法及びその方法を用いた半導体装置の製造方法
CN110187600B (zh) 一种根据规则添加sraf的方法
JP2011028120A (ja) パタン作成方法、パタン作成プログラムおよび半導体デバイスの製造方法
KR100864934B1 (ko) 마스크 레이아웃 보정 방법 및 마스크 레이아웃 보정 장치
US8910092B1 (en) Model based simulation method with fast bias contour for lithography process check
JP2009271174A (ja) マスクパターン作成方法及びパターン形成方法
US10474026B2 (en) Method for correcting bevel corners of a layout pattern
JP2005316135A (ja) 設計パターン補正方法と設計パターン作成方法及びプロセス近接効果補正方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160422