KR20200043585A

KR20200043585A - 반도체 패턴의 광 근접 보정 오차 최소화 방법 및 장치

Info

Publication number: KR20200043585A
Application number: KR1020180123979A
Authority: KR
Inventors: 신무준; 박경재
Original assignee: 삼성전자주식회사
Priority date: 2018-10-17
Filing date: 2018-10-17
Publication date: 2020-04-28
Also published as: CN111061130A; US20200124980A1; US10852645B2; CN111061130B

Abstract

본 발명은 반도체 패턴의 광 근접 보정 오차 최소화 방법 및 장치에 대한 것으로서, 본 발명의 일 실시예에 따르면 마스크를 통과한 광에 의해 형성되는 시뮬레이션 형상의 CD를 목표 형상의 CD에 근접시킴으로써 엣지 배치 오차를 감소시키기 위해 양자화된 단위로 상기 마스크를 변형하는 제1 단계; 상기 제1 단계를 통해 도출된 CD 오차의 절대값과 사전 설정된 임계치를 비교하고, 비교한 결과에 따라 사전 설정된 단위로 상기 마스크의 엣지 일측을 변형하거나 유지하여 조정된 CD 오차값을 획득하는 제2 단계; 및 상기 마스크의 각 엣지에 대해 임의의 보정값으로 상기 마스크를 변형하여 상기 시뮬레이션 형상을 재형성하는 제3 단계를 포함한다.

Description

반도체 패턴의 광 근접 보정 오차 최소화 방법 및 장치{METHOD AND DEVICE FOR MINIMIZING ERRORS OF OPTICAL PROXIMITY CORRECTION IN SEMICONDUCTOR PATTERN}

본 발명은 반도체 패턴의 광 근접 보정 오차 최소화 방법 및 장치에 대한 것으로서, 보다 구체적으로 메모리 셀 광 근접 보정(OPC, optical proximity correction)에서 반복된 반도체 패턴의 광 근접 보정 오차를 최소화 하기 위한 보정 방법 및 장치에 대한 것이다.

반도체 소자가 고도로 집적화됨에 따라 반도체 기판상에 형성되는 패턴들의 폭 및 이들의 간격이 미세화되고 있다. 이와 같이 반도체 소자가 미세화되면서 포토 리쏘그래피(photo lithography) 장비의 정밀도에도 한계성이 발생할 수밖에 없게 되었으며, 이와 같은 한계에서 기인한 광 근접 효과(optical proximity effect)로 인한 패터닝(patterning)이 중요하게 대두되었고, 이를 보정하기 위한 광 근접 보정(OPC, optical proximity correction) 기술의 중요성이 높아지게 되었다.

그러나, 이와 같은 광 근접 보정 기술 또한 시뮬레이션 오차에서 기인하는 모델 오차(model error) 및 광 근접 보정 솔버(OPC solver)에서 기인하는 광 근접 보정 오차를 갖는다. 광 근접 보정 오차는 OPC tool 자체의 부정확성으로 인해 발생하는 오차로서, 모델 오차에 비해 비중은 작지만 설계가 미세화되고 공정에서 허용되는 오차값이 작아지면서 이를 해결할 필요성이 점점 높아지고 있다.

한국 공개특허공보 10-2005-0024667 (공개일: 2005년 03월 11일)

본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 시뮬레이션 과정에서, 엣지 배치 오차 기반의 광 근접 보정, CD 기반의 보정 및 이를 임의로 마스크를 복수 회 변형하여 최적으로 조정된 CD 오차값을 추출해 냄으로써, 이를 실제 반도체 공정에 적용함에 있어서 광 근접 보정의 오차를 최소화하는 반도체 패턴의 광 근접 보정 오차 최소화 방법 및 장치를 제공함에 있다.

예시적인 실시예들에 따른 반도체 패턴의 광 근접 보정 오차 최소화 방법은, 마스크를 통과한 광에 의해 형성되는 시뮬레이션 형상의 CD를 목표 형상의 CD에 근접시킴으로써 엣지 배치 오차를 감소시키기 위해 양자화된 단위로 상기 마스크를 변형하는 제1 단계; 상기 제1 단계를 통해 도출된 CD 오차의 절대값과 사전 설정된 임계치를 비교하고, 비교한 결과에 따라 사전 설정된 단위로 상기 마스크의 엣지 일측을 변형하거나 유지하여 조정된 CD 오차값을 획득하는 제2 단계; 및 상기 마스크의 각 엣지에 대해 임의의 보정값으로 상기 마스크를 변형하여 상기 시뮬레이션 형상을 재형성하는 제3 단계를 포함할 수 있다.

예시적인 실시예들에 따른 반도체 패턴의 광 근접 보정 오차 최소화 장치는 마스크를 통과한 광에 의해 형성되는 시뮬레이션 형상의 CD를 목표 형상의 CD에 근접시킴으로써 엣지 배치 오차를 감소시키기 위해 양자화된 단위로 상기 마스크를 변형하는 EPE 보정부; 상기 EPE 보정부가 상기 마스크를 변형하여 도출된 CD 오차의 절대값과 사전 설정된 임계치를 비교하고, 비교한 결과에 따라 사전 설정된 단위로 상기 마스크의 엣지 일측을 변형하거나 유지하여 조정된 CD 오차값을 획득하는 CD 보정부; 및 사전 설정된 횟수만큼 상기 마스크의 각 엣지에 대해 임의의 보정값으로 상기 마스크를 변형하여 상기 시뮬레이션 형상을 재형성하는 형상 교란부를 포함할 수 있다.

예시적인 실시예들에 따른 컴퓨터 판독 가능한 저장 매체는 하나 이상의 프로그램을 위한 컴퓨터 코드를 포함하는 컴퓨터 판독 가능한 저장 매체에 있어서, 상기 컴퓨터 프로그램 코드는, 적어도 하나의 프로세서가, 전술한 반도체 패턴의 광 근접 보정 오차 최소화 방법을 수행하게 할 수 있다.

본 발명인 반도체 패턴의 광 근접 보정 오차 최소화 방법 및 장치에 따르면, 시뮬레이션 과정에서, 엣지 배치 오차 기반의 광 근접 보정, CD 기반의 보정 및 이를 임의로 마스크를 복수 회 변형하여 최적으로 조정된 CD 오차값을 추출해 냄으로써, 이를 실제 반도체 공정에 적용함에 있어서 광 근접 보정의 오차를 최소화할 수 있다.

도 1은 OPC 오차의 종류 중 보정 에러를 설명하기 위한 도면이다.
도 2는 OPC 오차의 종류 중 패치 로케이션 오차를 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 반도체 패턴의 광 근접 보정 오차 최소화 방법을 나타내는 순서도이다.
도 4는 도 3의 단계 S110에서 이루어지는 EPE 기반 OPC 보정을 설명하기 위한 도면이다.
도 5는 도 3의 단계 S120에서 이루어지는 CD 기반의 보정을 설명하기 위한 도면이다.
도 6은 도 3의 단계 S130에서 이루어지는 교란을 통한 형상 재형성을 설명하기 위한 도면이다.
도 7은 도 3의 단계 S110 내지 단계 S130의 과정이 복수 회 반복됨을 설명하기 위한 도면이다.
도 8은 본 발명의 다른 일 실시예에 따른 반도체 패턴의 광 근접 보정 오차 최소화 방법을 나타내는 순서도이다.
도 9는 반도체 패턴 상의 복수의 템플릿을 나타내는 도면이다.
도 10은 도 3의 단계 S110 내지 단계 S130의 과정 또는 도 8의 단계 S210 내지 단계 S240의 과정이 복수 회 반복될 때 형성되는 오차값의 변화를 나태내는 그래프이다.
도 11은 여러 가지 보정 방식을 적용하여 반복 시뮬레이션을 거쳤을 때 획득되는 오차값들을 나타내는 그래프이다.
도 12는 본 발명의 일 실시예에 따른 반도체 패턴의 광 근접 보정 오차 최소화 장치를 나타내는 블록도이다.
도 13은 본 발명의 다른 일 실시예에 따른 반도체 패턴의 광 근접 보정 오차 최소화 장치를 나타내는 블록도이다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

도 1은 OPC 오차의 종류 중 보정 에러를 설명하기 위한 도면이고, 도 2는 OPC 오차의 종류 중 패치 로케이션 오차를 설명하기 위한 도면이다. 광 근접 보정 오차에는 목표 형상과 시뮬레이션 형상 간의 차이인 보정 오차(correction error), 목표 형상이 그리드(grid) 단위로 설정될 수밖에 없음으로 인하여 생기는 그리드 오차(grid error) 및 레이아웃의 위치에 따라 시뮬레이션 형상의 CD가 달라짐으로 인하여 생기는 패치 로케이션 오차(patch location error) 등이 포함된다. 본 발명에서는 이 중에서 특히 보정 오차(correction error)와 패치 로케이션 오차(patch location error)를 최소화하는 방법 및 장치를 제안한다.

도 1에서 참조 번호 5는 마스크 형상의 윤곽(즉, OPC된 패턴)을 나타내고, 참조 번호 3은 OPC 목표 형상의 윤곽을 나타내며, 참조 번호 1은 시뮬레이션 형상의 윤곽을 나타낸다. 또한 참조 번호 10과 12는 에지 배치 오차(EPE, edge placement error)를 나타내는데, 시뮬레이션 과정에서 시뮬레이션 형상(1)을 목표 형상(3)에 근접시킴으로써 에지 배치 오차를 최소화할 필요가 있다.

한편, 이상적으로는 반복되는 레이아웃 패턴들 간의 시뮬레이션 형상의 CD는 동일해야 하나, 레이아웃의 위치에 따라 시뮬레이션 형상의 CD가 달라짐으로 인하여 패치 로케이션 오차가 발생할 수 있다. 예를 들어, 도 2에서 표시된 d1, d2, d3 및 d4는 패치 로케이션 오차로 인하여 각각 77.848nm, 77.89nm, 77.906nm 및 77.89nm와 같이 서로 미세하게 차이가 나는 수치를 가질 수 있다. 앞서 언급한 에지 배치 오차와 더불어, 이와 같은 패치 로케이션 오차도 고려하여 보정 오차를 최소화할 필요가 있다.

도 3은 본 발명의 일 실시예에 따른 반도체 패턴의 광 근접 보정 오차 최소화 방법을 나타내는 순서도이고, 도 4는 도 3의 단계 S110에서 이루어지는 EPE 기반 OPC 보정을 설명하기 위한 도면이고, 도 5는 도 3의 단계 S120에서 이루어지는 CD 기반의 보정을 설명하기 위한 도면이며, 도 6은 도 3의 단계 S130에서 이루어지는 교란을 통한 형상 재형성을 설명하기 위한 도면이고, 도 7은 도 3의 단계 S110 내지 단계 S130의 과정이 복수 회 반복됨을 설명하기 위한 도면이다.

도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 패턴의 광 근접 보정 오차 최소화 방법은 마스크를 통과한 광에 의해 형성되는 시뮬레이션 형상의 CD(critical dimension)를 목표 형상의 CD에 근접시킴으로써 엣지 배치 오차를 감소시키기 위해 양자화된 단위로 상기 마스크를 변형하는 제1 단계(S110), 제1 단계를 통해 도출된 CD 오차의 절대값과 사전 설정된 임계치를 비교하고, 비교한 결과에 따라 사전 설정된 단위로 마스크의 엣지 일측을 변형하거나 유지하여 조정된 CD 오차값을 획득하는 제2 단계(S120) 및 마스크의 각 엣지에 대해 임의의 보정값으로 마스크를 변형하여 시뮬레이션 형상을 재형성하는 제3 단계(S130)를 포함할 수 있다.

제1 단계(S110)에서 이루어지는 보정은 EPE 기반의 OPC 보정으로서, 목표 형상의 CD와 시뮬레이션 형상의 CD 간의 에지 배치 오차를 감소시키기 위함이다. 구체적으로 도 4에서는 목표 형상(3)과 시뮬레이션 형상(1) 간에 형성된 엣지 배치 오차(10, 12)가 표현되는데, 시뮬레이션 형상의 윤곽이 목표 형상 윤곽의 내측으로 형성된 엣지 배치 오차(도 1의 10, 도 4의 10, 12)는 음의 값을 갖는 것으로 설정하고, 시뮬레이션 형상의 윤곽이 목표 형상 윤곽의 외측으로 형성된 엣지 배치 오차(도 1의 12)는 양의 값을 갖는 것으로 설정할 수 있으나, 이에 한정되는 것은 아니다. 한편, 엣지 배치 오차를 줄이기 위해 마스크를 변형하는데, 마스크의 변형은 그리드(grid)의 단위에 구속되기 때문에 양자화된 단위로 변형될 수밖에 없다. 그리드의 단위는 1nm, 0.1nm 등과 같이 다양할 수 있으나, 본 실시예에서는 그리드의 단위가 0.1nm임을 전제로 설명하기로 한다.

만약, 에지 배치 오차가 0.15nm라고 가정한다면, 이 오차를 줄이기 위해 마스크의 형상을 그리드 단위로 변경시킨다. 그런데, 예를 들어 마스크가 0.1nm 이동한다면, 마스크를 통과한 광에 의해 형성되는 시뮬레이션 형상은 0.1~0.3nm 혹은 이 범위를 벗어나는 크기로도 변형될 수가 있다. 이 범위는 주변 환경에 따라 달라지며, 이 범위의 예측 또한 어렵기 때문에 시뮬레이션으로 여러 번 시도할 필요가 있는 것이다.

이렇게 되면 오차를 감소시키기 위한 시도가 오히려 오차를 더 키울 수도 있는 상황이 발생할 수 있다. 이와 같은 상황을 방지하고자 통상적으로 측정된 에지 배치 오차에 절대값이 1보다 작은 일정한 감쇄치(damping)를 곱한 값을 기준으로 보정 여부를 결정할 수 있다. 그리고 이 감쇄치는 필요에 따라 사전 설정되어 적용될 수 있다.

예를 들어, 에지 배치 오차가 0.15nm이고 감쇄치가 -0.3이라고 하면, 이를 곱한 결과값인 -0.045의 절대값은 그리드의 최소 단위인 0.1nm보다 작으므로 이 경우에는 보상하지 않고 남겨두는 선택을 할 수 있다. 만약, 에지 배치 오차가 0.42nm라면, 감쇄치인 -0.3과의 곱은 -0.126nm이고 그 절대값은 그리드의 최소 단위인 0.1nm보다 크므로 EPE 기반의 보정을 시도할 여지가 있는 대상이 될 수 있다.

EPE 기반의 보정은 마스크의 서로 대면하는 엣지의 양측에서 모두 수행될 수 있다. 도 4에서 도시하는 바와 같이 시뮬레이션 형상의 윤곽이 목표 형상 윤곽의 내측으로 형성된 엣지 배치 오차를 보정하기 위해 마스크의 서로 대면하는 엣지 양측이 모두 바깥쪽 방향으로 이동(51, 53)시킨다. 그리고 그 이동 거리는 엣지 배치 오차에 사전 설정된 감쇄치를 곱한 값이다.

한편, 이와 같은 EPE 기반의 보정은 일정 개수의 반도체 패턴이 갖는 시뮬레이션 형상의 CD에 대해 EPE 기반의 보정이 더 이상 수행될 대상이 남아 있지 않을 때까지 반복적으로 수행될 수 있다. 예를 들어, 5개의 반도체 패턴 형상 각각은 상하 방향 및 좌우 방향으로 CD가 존재하므로, 이들 5개의 패턴을 하나의 수행 단위로 설정하면, 하나의 단위 내에 속한 10개의 CD에 대해 반복적으로 EPE 기반의 보정이 수행될 수 있다.

제2 단계(S120)에서 이루어지는 보정은 CD 기반의 보정으로서 제1 단계를 통해 도출된 CD 오차의 절대값과 사전 설정된 임계치를 비교한 결과에 따라 사전 설정된 단위로 상기 마스크의 엣지 일측을 변형하거나 유지하여 조정된 CD 오차값을 획득한다. 도 5에서는 시뮬레이션 형상의 CD(41)과 목표 형상의 CD(43)이 각 형상의 우측 엣지에서 오차를 갖는 모습이 도시된다. 좌측 엣지에서 오차가 발생하지 않은 경우가 도 5에 도시된다. 우측 엣지에서 남아있는 CD 오차를 보정하기 위해 역시 사전 설정된 단위로 마스크의 우측 엣지를 변형하여 조정된 CD 오차값을 획득한다. 여기에서 사전 설정된 단위는 마스크가 이동 가능한 최소 단위이다.

한편, 사전 설정된 임계치는 마스크가 이동 가능한 최소 단위를 고려하여 결정된다. 전술한 바와 같이, 마스크의 이동에 대응하여 반응하는 시뮬레이션 형상의 이동 범위는 주변 환경의 변화에 따라 달라지기 때문에, 마스크가 일정 거리 이동할 때 시뮬레이션 형상이 이동하는 범위는 예측이 어렵다. 만약 마스크가 0.1nm 이동할 때 시뮬레이션 형상이 약 0.2~0.3nm 범위로 이동한다고 가정하면, 사전 설정된 임계치는 예를 들어, 0.2nm로 결정할 수 있다.

한편, 제1 단계에서 수행되는 EPE 기반의 보정의 결과로 좌측 엣지와 우측 엣지에서 모두 오차가 남아있는 경우라면, 이 경우의 CD 오차는 좌측 엣지의 오차값과 우측 엣지의 오차값의 합이다. 예를 들어, 좌측과 우측에 각각 0.15nm의 오차가 남은 경우, 이들 오차들의 크기는 전술한 실시예에서 예로든 감쇄치인 -0.3을 곱하더라도 최소 그리드 단위(0.1nm)보다 작아서 더 이상 EPE 기반의 보정의 수행 대상이 아니다. 그러나, 이 때 CD 오차는 0.3nm로서, 앞서 예로 든 사전 설정된 임계치인 0.2nm보다 크므로 CD 기반의 보정 대상에 해당한다. 이와 같은 방식으로 CD 기반의 보정이 수행되어 감소된 CD 오차값은 EPE 기반의 보정만 수행되어 잔류하는 오차값에 비해 작은 값을 갖는다.

CD 기반의 보정에서, CD 오차의 절대값이 사전 설정된 임계치보다 큰 경우 사전 설정된 단위로 마스크의 엣지 일측을 변형하여 감소된 CD 오차값를 저장하고, CD 오차의 절대값이 사전 설정된 임계치보다 작은 경우, CD 기반의 보정을 수행할 필요 없이 상기 CD 오차값을 저장한다.

또한, 제2 단계에서 수행되는 CD 기반의 보정 역시 EPE 기반의 보정과 마찬가지로 일정 개수의 반도체 패턴이 갖는 시뮬레이션 형상의 CD들을 대상으로 CD 기반의 보정이 더 이상 수행될 대상이 남아 있지 않을 때까지 반복적으로 수행될 수 있다.

제3 단계(S130)에서 마스크의 각 엣지에 대해 임의의 보정값으로 상기 마스크를 변형하여 상기 시뮬레이션 형상을 재형성한다. 또한, 이렇게 재형성된 시뮬레이션 형상에 대해, 도 7에 도시된 바와 같이, 전술한 EPE 기반의 보정과 CD 기반의 보정을 순차적으로 수행하여, 새롭게 조정된 CD 오차값을 획득한다. 이와 같은 수행을 사전 설정된 횟수만큼 반복한다.

도 6에서는 변형 전의 마스크(5)가 변형 후의 마스크(5')로 변형되는 모습을 도시한다. 마스크의 상, 하, 좌, 우의 네 측면에 대해 비대칭 또는 대칭 변형이 이루어질 수 있으며, 각 측면의 변형 크기 역시 일정 개수로 사전 설정될 수 있다. 예를 들어, 한 측면의 변형 가능한 크기가 5가지가 있고, 5개의 반도체 패턴을 하나의 단위로 설정하면, 이들 5개의 반도체 패턴에 수행 가능한 마스크의 비대칭 변형 횟수는 최대 5^20회, 대칭 변형 횟수는 최대 5^10회가 될 수 있을 것이다. 그러나, 이와 같은 모든 경우의 수를 모두 시뮬레이션하는 것은 비효율적일 수 있으므로, 예를 들어 수백 회 정도의 범위에서 사전 설정된 횟수만큼만 반복할 수 있다.

또한, 의미 있는 조정된 CD 오차값들을 획득하기 위해 EPE 기반의 보정과 CD 기반의 보정을 반복할 때 마스크의 변형에 적용되는 임의의 보정값은 매 회 상이할 수 있다. 이와 같이 매 회 상이한 보정값을 적용하여 EPE 기반의 보정과 CD 기반의 보정을 반복하여 획득한 CD 오차값들을 저장한다.

이와 같이 획득한 CD 오차값들은 매 번 반복시마다 상이한 값을 가질 수 있다. 도 10은 예를 들어 단계 S110 내지 단계 S130의 과정이 복수 회 반복될 때 형성되는 오차값의 변화를 나태내는 그래프일 수 있다. 도 10에서 각각 91, 93, 95 및 97로 표시되는 지점은 EPE 기반의 보정과 CD 기반의 보정이 매 회 이루어지면서 획득된 CD 오차값들이다. 이와 같이 제1 단계 및 제2 단계의 보정이 매 회 반복적으로 이루어지면서 획득되는 상이한 CD 오차 값들이 저장된다. 그리고 전술한 사전 설정된 횟수에 도달하였는지 확인하여(S140), 사전 설정된 횟수가 경과한 경우 저장한 복수의 CD 오차값 중에 최저값을 갖는 차수를 도출하여, 도출된 상기 차수에 적용한 마스크의 수치 정보, 마스크의 변형 수치에 관한 정보 및 최저 CD 오차값 중 적어도 하나 이상을 저장한다. 이렇게 되면, CD 오차값이 최저값을 가질 때의 각 마스크들의 수치 정보, 보정을 위해 마스크를 변형한 수치에 관한 정보 및 그 때의 CD 오차값들을 미리 시뮬레이션을 통해 확보할 수 있으며, 실제 공정 과정에서는 시뮬레이션을 통해 확보한 정보들을 적용함으로써 반도체 패턴의 광 근접 보정 오차를 최소화할 수 있다.

도 8은 본 발명의 다른 일 실시예에 따른 반도체 패턴의 광 근접 보정 오차 최소화 방법을 나타내는 순서도이고, 도 9는 반도체 패턴 상의 복수의 템플릿을 나타내는 도면이며, 도 10은 도 3의 단계 S110 내지 단계 S130의 과정 또는 도 8의 단계 S210 내지 단계 S240의 과정이 복수 회 반복될 때 형성되는 오차값의 변화를 나태내는 그래프이며, 도 11은 여러 가지 보정 방식을 적용하여 반복 시뮬레이션을 거쳤을 때 획득되는 오차값들을 나타내는 그래프이다.

도 8을 참조하면, 본 발명의 다른 일 실시예에 따른 반도체 패턴의 광 근접 보정 오차 최소화 방법은, 복수의 템플릿 내의 패턴들에 각각 대응하는 평균화된 시뮬레이션 형상의 위치 정보를 도출하는 단계(S210), 평균화된 시뮬레이션 형상의 위치 정보를 기초로 하여, 양자화된 단위로 마스크를 변형하여 마스크를 통과한 광에 의해 형성되는 시뮬레이션 형상의 CD를 목표 형상의 CD에 근접시키는 EPE 기반 보정 단계(S220), CD 오차의 절대값과 사전 설정된 임계치를 비교한 결과에 따라 사전 설정된 단위로 상기 마스크의 엣지 일측을 변형하거나 유지하여 조정된 CD 오차값을 획득 및 저장하는 CD 기반의 보정 단계(S230) 및 마스크의 각 엣지에 대해 임의의 보정값으로 마스크를 변형하여 상기 시뮬레이션 형상을 재형성하는 단계(S240)을 포함할 수 있다.

도 8에서 도시하는 본 발명의 다른 일 실시예는 도 3에서 도시하는 실시예에 패치 로케이션 오차를 최소화하기 위한 방안이 더 부가된 것이다. 도 9에서 도시하는 바와 같이, 반도체 상에 형성된 형상들을 복수개의 템플릿으로 구획할 수 있다. 반도체 상에 형성된 형상들은 서로 반복된 형상들일 수 있으므로, 이와 같은 반복적 패턴을 고려하여 복수개의 패턴 형상들을 하나의 템플릿으로 설정할 수 있다. 도 9에서는 예를 들어 약 9개의 반도체 패턴이 포함되도록 설정한 각 템플릿들(81, 83, 85 및 87)이 도시되어 있다.

도 2를 통해 이미 전술한 바와 같이, 이들 각 템플릿 내에 포함된 각 형상들은 레이아웃의 위치에 따라 시뮬레이션 형상의 CD가 달라짐으로 인하여 패치 로케이션 오차가 발생할 수 있는데, 도 8은 이와 같은 패치 로케이션 오차를 줄이기 위해 복수의 템플릿 내의 패턴들에 각각 대응하는 평균화된 시뮬레이션 형상의 위치 정보를 도출해 낸다. 도 8에서 제안하는 실시예에서는 EPE 기반의 보정 및 CD 기반의 보정의 반복을 이처럼 평균화된 시뮬레이션 형상의 위치 정보를 토대로 수행한다. 이처럼 평균화된 위치 정보를 적용하여 전술한 제1 단계(EPE 기반의 보정), 제2 단계(CD 기반의 보정) 및 제3 단계(형상 재형성)를 반복한다. 제1 단계 내지 제3 단계의 반복에 대한 기본적인 설명은 도 3을 통해 설명한 제1 단계 내지 제3 단계와 동일하다. 즉, 제1 단계 내지 제3 단계가 사전 설정된 횟수만큼 반복되고, 사전 설정된 횟수만큼 반복되는 매 차수마다, 상기 제2 단계에서 획득한 CD 오차값을 저장하며, 사전 설정된 횟수가 경과한 후, 저장한 복수의 CD 오차값 중에 최저값을 갖는 차수를 도출하여, 도출된 차수에 적용한 마스크의 수치 정보, 마스크의 변형 수치에 관한 정보 및 최저 CD 오차값 중 적어도 하나 이상을 저장한다. 그리고 이와 같이 시뮬레이션을 통해 확보한 최적의 수치 정보들을 실제 공정 과정에 적용함으로써 보정 오차 및 패치 로케이션 오차를 최소화한다.

도 12는 본 발명의 일 실시예에 따른 반도체 패턴의 광 근접 보정 오차 최소화 장치를 나타내는 블록도이고, 도 13은 본 발명의 다른 일 실시예에 따른 반도체 패턴의 광 근접 보정 오차 최소화 장치를 나타내는 블록도이다.

도 12에 도시된 본 발명의 일 실시예에 따른 반도체 패턴의 광 근접 보정 오차 최소화 장치는 EPE 보정부(110), CD 보정부(120) 및 형상 교란부(130)를 포함한다.

EPE 보정부(110)는 마스크를 통과한 광에 의해 형성되는 시뮬레이션 형상의 CD를 목표 형상의 CD에 근접시킴으로써 엣지 배치 오차를 감소시키기 위해 양자화된 단위로 마스크를 변형한다. 이는 도 3 및 도 8에서 설명한 EPE 기반의 보정, 즉 제1 단계에 대응된다.

CD 보정부(120)는 EPE 보정부(110)가 마스크를 변형하여 도출된 CD 오차의 절대값과 사전 설정된 임계치를 비교하고, 비교한 결과에 따라 사전 설정된 단위로 마스크의 엣지 일측을 변형하거나 유지하여 조정된 CD 오차값을 획득한다. 이는 도 3 및 도 8에서 설명한 CD 기반의 보정, 즉 제2 단계에 대응된다. 여기에서 사전 설정된 단위는 마스크가 이동 가능한 최소 단위일 수 있다.

또한, CD 보정부(120)는 CD 오차의 절대값이 사전 설정된 임계치보다 큰 경우 사전 설정된 단위로 마스크의 엣지 일측을 변형하여 감소된 CD 오차값을 저장하고, CD 오차의 절대값이 사전 설정된 임계치보다 작은 경우에는 마스크 형성의 변형 없이 CD 오차값을 저장한다.

형상 교란부(130)는 사전 설정된 횟수만큼 마스크의 각 엣지에 대해 임의의 보정값으로 마스크를 변형하여 시뮬레이션 형상을 재형성한다. 특히, 마스크의 각 엣지에 대해 매 회 상이한 임의의 보정값으로 마스크를 변형한다. 이는 도 3 및 도 8에서 설명한 형상 재형성, 즉 제3 단계에 대응된다.

EPE 보정부(110)는 엣지 배치 오차에 사전 설정된 감쇄치를 곱한 값의 절대값이 양자화된 단위보다 큰 경우 마스크를 변형하여 시뮬레이션 형상의 CD를 목표 형상의 CD에 근접시킨다. 여기에서 양자화된 단위는 그리드의 최소 단위일 수 있으나, 이에 한정되지 않는다.

한편, 전술한 바와 같이 반도체 패턴은 복수개의 형상을 하나의 템플릿으로 하여 반복적으로 형성될 수 있다. 또한 시뮬레이션 형상의 CD 및 목표 형상의 CD는 각각 가로축 CD 및 세로축 CD를 포함한다. 그리고 EPE 보정부(110) 및 CD 보정부(120)는 세트 내에 속한 복수개의 형상들 각각의 CD에 대한 보정을 수행할 수 있다.

또한, 형상 교란부(130)가 사전 설정된 횟수만큼 반복하여 마스크의 각 엣지에 대해 매 회 상이한 임의의 보정값으로 마스크를 변형하면, EPE 보정부(110)는 매 회 상이한 임의의 보정값으로 재형성된 마스크를 통과한 광에 의해 형성되는 시뮬레이션 형상의 CD를 상기 목표 형상의 CD에 근접시키기 위해 양자화된 단위로 마스크를 변형하고, CD 보정부(120)는 EPE 보정부(110)가 상기 마스크를 변형하여 도출된 CD 오차의 절대값과 사전 설정된 임계치를 비교한 결과에 따라 조정된 CD 오차값을 매 획득 시마다 저장한다.

이후, 형상 교란부(130)는 사전 설정된 횟수가 경과한 후, CD 보정부(120)가 저장한 복수의 CD 오차값 중에 최저값을 갖는 차수를 도출하여, 최저 CD 오차값을 갖는 차수에 적용한 상기 마스크의 수치 정보, 마스크의 변형 수치에 관한 정보 및 최저 CD 오차값 중 적어도 하나 이상을 저장하여, 이를 추후 공정 과정에 적용한다.

도 13은 도 12의 실시예에 위치 정보 평균화부(210)를 더 포함하는 실시예를 도시한다. 이미 언급하였듯, 반도체 패턴은 복수개의 형상을 하나의 템플릿으로 하여 반복적으로 형성될 수 있는데, 위치 정보 평균화부(210)는 복수의 템플릿 내의 패턴들에 각각 대응하는 평균화된 시뮬레이션 형상의 위치 정보를 도출하여 EPE 보정부(220)에 제공한다. 이처럼 평균화된 시뮬레이션 형상의 위치 정보를 기초로 하여 CD 보정부가 저장한 복수의 CD 오차값 중에 최저값을 갖는 차수를 도출해 내고, 최저 CD 오차값을 갖는 차수에 적용한 상기 마스크의 수치 정보, 마스크의 변형 수치에 관한 정보 및 최저 CD 오차값 중 적어도 하나 이상을 저장하여, 이를 추후 공정 과정에 적용한다.

도 12 및 도 13에서 도시하는 반도체 패턴의 광 근접 보정 오차 최소화 장치가 수행하는 구체적인 기능 및 실시예들은 도 3 및 도 8을 기초로 설명한 반도체 패턴의 광 근접 보정 오차 최소화 방법의 각 단계에서 설명한 내용을 참고하여 이해할 수 있다.

도 11에는 EPE 기반의 보정만을 수행한 경우, CD 기반의 보정까지 수행한 경우 및 CD 기반의 보정 후 형상을 반복적으로 재형성하여 보정을 수행한 경우의 세 가지 곡선이 도시된다.

EPE 기반의 보정만 수행한 경우에는 최종적으로 획득한 최소 오차가 일정 수준 이하로 더 낮아지기 어려운 모습을 볼 수 있다. EPE 기반의 보정만을 복수 회 시뮬레이션하여 획득한 오차값은 도 11에서 a지점으로 표시된 약 0.435nm 정도의 값이다.

EPE 기반의 보정과 CD 기반의 보정까지 복수 회 수행한 경우에는 도 11에서 볼 수 있듯 약 0.1nm 정도의 값으로 수렴됨을 볼 수 있다. 형상 재형성 과정 없이 CD 기반의 보정까지만을 복수 회 시뮬레이션하여 획득한 오차값은 도 11에서 b 지점으로 표시된 약 0.102nm 정도의 값이다.

0.1nm는 마스크가 이동 가능한 최소 단위로서 설정된 값이다. 즉, CD 기반의 보정까지 수행한 경우에는 마스크가 이동 가능한 최소 단위값에서 크게 벗어나지 않는 정도까지 오차값을 줄일 수 있음을 의미한다.

반면에 본 발명에서와 같이 EPE 기반의 보정과 CD 기반의 보정 후 형상을 반복적으로 재형성하여 보정을 수행한 경우에는 CD 오차값이 0.1nm 지점을 기준으로 다소 편차를 두고 형성됨을 확인할 수 있다. 이는 CD 기반의 보정 후 시뮬레이션 형상을 임의의 보정값으로 새롭게 변형하여 보정을 재차 시도하는 방식을 취하기 때문이다. 이렇게 하면 약 수백 회 정도의 수행 과정에서 마스크가 이동 가능한 최소 단위보다 훨씬 작은 값들을 갖는 경우들을 도출해 낼 수 있다. 예를 들어 도 11에서 c 내지 f 지점의 오차값은 각각 0.084904, 0.084715, 0.069904 및 0.053853의 값을 갖는 것으로 시뮬레이션된다. 이 중에서 가장 작은 오차값인 f 지점에 해당하는 오차값, 수행 차수, 해당 차수 수행 시의 마스크 위치 정보, 마스크의 오차를 보정하기 위해 적용한 각종 변형값들에 관한 정보들을 추출해 낸다.

이처럼, 본 발명인 반도체 패턴의 광 근접 보정 오차 최소화 방법 및 장치에 따르면, 시뮬레이션 과정에서, 엣지 배치 오차 기반의 광 근접 보정, CD 기반의 보정 및 이를 임의로 마스크를 복수 회 변형하여 최적으로 조정된 CD 오차값을 추출해 냄으로써, 이를 실제 반도체 공정에 적용함에 있어서 광 근접 보정의 오차를 최소화할 수 있다.

또한, 본 발명의 다른 일 실시형태는, 적어도 하나의 프로세서가, 도 3 및 도 8을 기초로 설명한 반도체 패턴의 광 근접 보정 오차 최소화 방법을 수행하게 하는 하나 이상의 프로그램을 위한 컴퓨터 프로그램 코드가 저장된 컴퓨터 판독 가능한 저장 매체일 수 있다.

한편, 본 실시예에서 사용되는 '~부'라는 용어, 즉 '~모듈' 또는 '~테이블' 등은 소프트웨어, FPGA(Field Programmable Gate Array) 또는 주문형 반도체(Application Specific Integrated Circuit, ASIC)와 같은 하드웨어 구성요소를 의미하며, 모듈은 어떤 기능들을 수행한다. 그렇지만 모듈은 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. 모듈은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 모듈은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들, 및 변수들을 포함한다. 구성요소들과 모듈들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 모듈들로 결합되거나 추가적인 구성요소들과 모듈들로 더 분리될 수 있다. 뿐만 아니라, 구성요소들 및 모듈들은 디바이스 내의 하나 또는 그 이상의 CPU들을 재생시키도록 구현될 수도 있다.

본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100, 200: 반도체 패턴의 광 근접 보정 오차 최소화 장치
110, 220: EPE 보정부
120, 230: CD 보정부
130, 240: 형상 교란부
210: 위치 정보 평준화부

Claims

마스크를 통과한 광에 의해 형성되는 시뮬레이션 형상의 CD를 목표 형상의 CD에 근접시킴으로써 엣지 배치 오차를 감소시키기 위해 양자화된 단위로 상기 마스크를 변형하는 EPE 보정부;
상기 EPE 보정부가 상기 마스크를 변형하여 도출된 CD 오차의 절대값과 사전 설정된 임계치를 비교하고, 비교한 결과에 따라 사전 설정된 단위로 상기 마스크의 엣지 일측을 변형하거나 유지하여 조정된 CD 오차값을 획득하는 CD 보정부; 및
사전 설정된 횟수만큼 상기 마스크의 각 엣지에 대해 임의의 보정값으로 상기 마스크를 변형하여 상기 시뮬레이션 형상을 재형성하는 형상 교란부를 포함하는,
반도체 패턴의 광 근접 보정 오차 최소화 장치.
제1항에 있어서,
상기 EPE 보정부는,
상기 엣지 배치 오차에 사전 설정된 감쇄치를 곱한 값의 절대값이 상기 양자화된 단위보다 큰 경우 상기 마스크를 변형하는, 반도체 패턴의 광 근접 보정 오차 최소화 장치.
제1항에 있어서,
상기 반도체 패턴은 복수개의 형상을 하나의 템플릿으로 하여 반복적으로 형성되고,
상기 시뮬레이션 형상의 CD 및 상기 목표 형상의 CD는 각각 가로축 CD 및 세로축 CD를 포함하며,
상기 EPE 보정부 및 상기 CD 보정부는 세트 내에 속한 상기 복수개의 형상들 각각의 CD에 대한 보정을 수행하는,
반도체 패턴의 광 근접 보정 오차 최소화 장치.
제1항에 있어서,
상기 CD 보정부는,
상기 CD 오차의 절대값이 사전 설정된 임계치보다 큰 경우 사전 설정된 단위로 상기 마스크의 엣지 일측을 변형하여 감소된 CD 오차값를 저장하고,
상기 CD 오차의 절대값이 사전 설정된 임계치보다 작은 경우, 상기 CD 오차값을 저장하는,
반도체 패턴의 광 근접 보정 오차 최소화 장치.
제1항에 있어서,
상기 형상 교란부는,
상기 마스크의 각 엣지에 대해 매 회 상이한 임의의 보정값으로 상기 마스크를 변형하는,
반도체 패턴의 광 근접 보정 오차 최소화 장치.
제5항에 있어서,
상기 EPE 보정부는,
상기 매 회 상이한 임의의 보정값으로 재형성된 마스크를 통과한 광에 의해 형성되는 시뮬레이션 형상의 CD를 상기 목표 형상의 CD에 근접시키기 위해 양자화된 단위로 상기 마스크를 변형하고,
상기 CD 보정부는,
상기 EPE 보정부가 상기 마스크를 변형하여 도출된 CD 오차의 절대값과 사전 설정된 임계치를 비교한 결과에 따라 조정된 CD 오차값을 매 획득 시마다 저장하는,
반도체 패턴의 광 근접 보정 오차 최소화 장치.
제6항에 있어서,
상기 형상 교란부는,
상기 사전 설정된 횟수가 경과한 후, 상기 CD 보정부가 저장한 복수의 CD 오차값 중에 최저값을 갖는 차수를 도출하여, 상기 차수에 적용한 상기 마스크의 수치 정보, 상기 마스크의 변형 수치에 관한 정보 및 최저 CD 오차값 중 적어도 하나 이상을 저장하는,
반도체 패턴의 광 근접 보정 오차 최소화 장치.
제7항에 있어서,
상기 반도체 패턴은 복수개의 형상을 하나의 템플릿으로 하여 반복적으로 형성되되,
상기 복수의 템플릿 내의 패턴들에 각각 대응하는 평균화된 시뮬레이션 형상의 위치 정보를 도출하여 상기 EPE 보정부에 제공하는 위치 정보 평균화부를 더 포함하는,
반도체 패턴의 광 근접 보정 오차 최소화 장치.
제8항에 있어서,
상기 평균화된 시뮬레이션 형상의 위치 정보를 기초로, 상기 CD 보정부가 저장한 복수의 CD 오차값 중에 최저값을 갖는 차수를 도출하고,
상기 차수에 적용한 상기 마스크의 수치 정보 및 상기 EPE 보정부가 마스크를 변형한 수치 정보 중 적어도 하나 이상을 저장하는,
반도체 패턴의 광 근접 보정 오차 최소화 장치.
마스크를 통과한 광에 의해 형성되는 시뮬레이션 형상의 CD(critical dimension)를 목표 형상의 CD에 근접시킴으로써 엣지 배치 오차를 감소시키기 위해 양자화된 단위로 상기 마스크를 변형하는 제1 단계;
상기 제1 단계를 통해 도출된 CD 오차의 절대값과 사전 설정된 임계치를 비교하고, 비교한 결과에 따라 사전 설정된 단위로 상기 마스크의 엣지 일측을 변형하거나 유지하여 조정된 CD 오차값을 획득하는 제2 단계; 및
상기 마스크의 각 엣지에 대해 임의의 보정값으로 상기 마스크를 변형하여 상기 시뮬레이션 형상을 재형성하는 제3 단계를 포함하는,
반도체 패턴의 광 근접 보정 오차 최소화 방법.