JP2014153596A - 半導体装置およびその製造方法、ならびにマスク - Google Patents

半導体装置およびその製造方法、ならびにマスク Download PDF

Info

Publication number
JP2014153596A
JP2014153596A JP2013024152A JP2013024152A JP2014153596A JP 2014153596 A JP2014153596 A JP 2014153596A JP 2013024152 A JP2013024152 A JP 2013024152A JP 2013024152 A JP2013024152 A JP 2013024152A JP 2014153596 A JP2014153596 A JP 2014153596A
Authority
JP
Japan
Prior art keywords
region
exposure
mask
dummy structure
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013024152A
Other languages
English (en)
Inventor
Hiroaki Sekikawa
宏昭 関川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013024152A priority Critical patent/JP2014153596A/ja
Publication of JP2014153596A publication Critical patent/JP2014153596A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】ダミー構造体を確実に形成することにより、CMPなどを行なうことにより加工面に段差が形成される不具合を抑制することができる、分割露光方式により形成される半導体装置およびその製造方法、ならびにマスクを提供する。
【解決手段】半導体装置CHPは分割露光方式により形成されており、半導体基板SUBと、本体領域MNAと、外周領域SBLと、ダミー構造体DMとを備える。ダミー構造体DMは、本体領域MNAおよび外周領域SBLに配置される。
【選択図】図3

Description

本発明は、半導体装置およびその製造方法、ならびにマスクに関し、例えば、いわゆる分割露光方式を用いて形成される半導体装置およびその製造方法、ならびに分割露光方式に用いられるマスクに関するものである。
半導体装置において、1辺の長さが33mmを超えるような大判の半導体チップを形成する場合、1回の露光工程にてそのパターンを形成することが困難であるため、一般に複数のマスクを用いて複数回の露光工程を経て、それぞれの露光工程において形成される領域を接続する(繋ぎ合わせる)ことによりパターンが形成される。このような露光方式を分割露光方式と呼ぶ。1回の露光工程にて半導体基板の主表面上には、半導体素子を含む回路で構成された本体領域と、本体領域を取り囲む外周領域とが形成される。外周領域は、上記の回路で構成された本体領域を含む半導体基板(半導体ウェハ)を半導体チップに分割するためのいわゆるスクライブ領域として用いられることが多い。
分割露光方式により形成される場合、半導体素子として主に固体撮像素子を含む回路で構成された半導体装置において、各領域の接続の位置精度を高めるために、たとえば特開2006−310446号公報(特許文献1)および特開2011−232549号公報(特許文献2)においては、各領域の外周(近傍)領域に位置合わせ用マークが形成され、当該マークを用いて分割露光時の位置合わせがなされる。
特開2006−310446号公報 特開2011−232549号公報
ところで近年の半導体装置の集積化により、半導体装置の加工時に発生する各層間の段差が無視できなくなってきている。段差の発生を抑制するために、いわゆるCMP(Chemical Mechanical Polishing)により加工表面を研磨する要請がある。
CMPの加工精度を高めるためには、上記本体領域と外周領域との双方の、研磨しようとする薄膜の下方(基板側)に、CMPダミーと呼ばれる柱状の構造体が設けられていることが好ましい。このようにすれば、CMP処理の際に加わる力を上記の柱状構造体が支えることにより、処理される面における凹部などの段差の形成が抑制される。
ところが分割露光方式を利用してCMPダミーとしての柱状構造体を形成しようとした場合、本体領域を取り囲む外周領域は複数回の露光処理がなされる。このため、通常の写真製版技術により一度柱状構造体を形成するためのパターンが形成されても、それに続くその柱状構造体を含む露光領域に隣り合う露光領域を露光する際に、せっかく形成されたパターンが露光されて消失する可能性がある。上記の各特許文献にはこのような問題点について開示も示唆もされておらず、そもそもCMPダミーについて何ら開示されていない。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、分割露光方式により形成された半導体基板と、半導体素子を含む回路で構成された領域が配置される本体領域と、本体領域を取り囲む外周領域と、ダミー構造体とを備える。ダミー構造体は本体領域および外周領域に配置される。
他の実施の形態によれば、マスクは、基板と、半導体素子を含む回路で構成された領域のパターンが配置される矩形状の本体領域と、本体領域を取り囲む外周領域と、分割露光用の重ね合わせ部とを備える。複数の重ね合わせ部の1つである第1の重ね合わせ部には、ダミー構造体を形成するために遮光すべき領域のみを覆う第1の遮光用パターンが配置されている。上記重ね合わせ部の1つであり第1の重ね合わせ部による露光領域と重なることになる第2の重ね合わせ部には、第1の遮光用パターンの配置される領域と平面的に同一の領域を覆う、または、第2の重ね合わせ部において第1の遮光用パターンの配置される領域と平面的に同一の領域および他の領域の少なくとも一部を覆う、第2の遮光用パターンが配置されている。
さらに他の実施の形態によれば、半導体装置の製造方法においては、まず主表面を有する半導体基板が準備される。上記半導体基板の主表面の一部の領域に、半導体素子を含む回路で構成された本体領域を形成するための第1の露光工程がなされる。上記半導体基板の主表面のうち一部の領域の一部分と重なる連結部を含む他の領域に、本体領域を形成するための第2の露光工程がなされる。第1の露光工程においては、一部の領域に、連結部である、ダミー構造体を形成するための第1の連結部が形成される。
上記実施の形態によれば、複数回の露光がなされる外周領域において、ダミー構造体を確実に形成することができるため、CMPなどを行なうことにより加工面に段差が形成される不具合を抑制することができ、形成される半導体装置の信頼性が向上する。
実施の形態1のマスクの構成を示す概略平面図である。 実施の形態1の半導体ウェハの構成を示す概略平面図である。 図2中の点線IIIにおいて半導体ウェハが切断されることにより形成される半導体チップの構成を示す概略平面図である。 図3の半導体チップの構成を示す概略断面図である。 図1の変形例としてのマスクの構成を示す概略平面図である。 図2の変形例としての半導体ウェハの構成を示す概略平面図である。 図3の変形例としての半導体チップの構成を示す概略平面図である。 実施の形態1のマスクを用いた半導体チップの製造方法を説明するための概略図である。 実施の形態1のマスクの重ね合わせ部における、ダミー構造体パターンの態様を示す概略平面図である。 実施の形態1のマスクの重ね合わせ部により形成される、半導体チップ(半導体ウェハ)の連結部の態様を示す概略平面図(A)と、図10(A)のXB−XB線に沿う部分における概略断面図(B)と、である。 比較例のマスクの重ね合わせ部における、ダミー構造体パターンの態様を示す概略平面図である。 比較例のマスクの重ね合わせ部により形成される、半導体チップ(半導体ウェハ)の連結部の態様を示す概略平面図(A)と、図12(A)のXIIB−XIIB線に沿う部分における概略断面図(B)と、である。 実施の形態2のマスクの重ね合わせ部における、ダミー構造体パターンの態様を示す概略平面図である。 実施の形態2におけるダミー構造体パターンのサイズを示す概略平面図である。 実施の形態2のマスクの重ね合わせ部により形成される、半導体チップ(半導体ウェハ)の連結部の態様を示す概略平面図(A)と、図15(A)のXVB−XVB線に沿う部分における概略断面図(B)と、である。 実施の形態3のマスクの重ね合わせ部における、ダミー構造体パターンの態様を示す概略平面図である。 実施の形態3のマスクの重ね合わせ部により形成される、半導体チップ(半導体ウェハ)の連結部の態様を示す概略平面図(A)と、図17(A)のXVIIB−XVIIB線に沿う部分における概略断面図(B)と、である。 実施の形態3の変形例のマスクの重ね合わせ部における、ダミー構造体パターンの態様を示す概略平面図である。 実施の形態3の変形例のマスクの重ね合わせ部により形成される、半導体チップ(半導体ウェハ)の連結部の態様を示す概略平面図(A)と、図19(A)のXIXB−XIXB線に沿う部分における概略断面図(B)と、である。 実施の形態4のマスクの重ね合わせ部における、ダミー構造体パターンの態様を示す概略平面図である。 実施の形態4の第1例のマスクの重ね合わせ部により形成される、半導体チップ(半導体ウェハ)の連結部の態様を示す概略平面図(A)と、図21(A)のXXIB−XXIB線に沿う部分における概略断面図(B)と、である。 実施の形態4の第1例のマスクの重ね合わせ部により図21の態様の後に形成される、半導体チップ(半導体ウェハ)の連結部の態様を示す概略平面図(A)と、図22(A)のXXIIB−XXIIB線に沿う部分における概略断面図(B)と、である。 実施の形態4の第2例のマスクの重ね合わせ部により形成される、半導体チップ(半導体ウェハ)の連結部の態様を示す概略平面図(A)と、図23(A)のXXIIIB−XXIIIB線に沿う部分における概略断面図(B)と、である。 実施の形態4の第2例のマスクの重ね合わせ部により図23の態様の後に形成される、半導体チップ(半導体ウェハ)の連結部の態様を示す概略平面図(A)と、図24(A)のXXIVB−XXIVB線に沿う部分における概略断面図(B)と、である。 実施の形態4において図2中の点線IIIと同じ箇所で切断された半導体チップの構成を、第1例および第2例を総括して示す概略断面図である。 一実施の形態の補足説明用のマスクの構成を示す概略平面図である。
以下、一実施の形態について図に基づいて説明する。
(実施の形態1)
まず図1を参照しながら、一実施の形態のマスクについて説明する。
図1を参照して、一実施の形態のマスクは、たとえば左側露光用マスクMLと、右側露光用マスクMRとの1対の露光用マスクである。これらは、半導体基板などの主表面上に分割露光方式により、半導体装置を形成するためのマスクである。
通常、分割露光方式によるマスクは矩形状を有し、これにより当該マスクにより露光される半導体基板上の領域が矩形状となる。当該マスクにより露光される半導体基板上の領域は、平面視においてたとえば短辺側は25mm以下または26mm以下、長辺側は33mm以下となる。すなわち図1の露光用マスクML,MRが示す矩形状のパターンは、たとえばマスクが半導体基板上に露光される領域の寸法の4倍の寸法を有するように形成されている場合、図1の左右方向を短辺側とする場合の寸法aが100mm以下または104mm以下となっており、また図1の上下方向を長辺側とする場合の寸法bが132mm以下となっている。そのため、半導体基板の露光される領域の平面視における長さが33mmを超える縁部を有している場合には、分割露光方式にて半導体装置を形成することが必須である。
露光用マスクML,MRのそれぞれは、たとえばガラスなどの、露光工程において用いられる波長の光を透過する材質のマスク基板SB(基板)により形成されている。マスク基板SBの主表面には、パターン領域MMN(本体領域)と、外周領域PRPと、マスク遮光領域SL1,SL2,SL3,SL4とを有している。
パターン領域MMNは通常、矩形の平面形状を有しており、ここでは各マスクのマスク基板SBの主表面に、パターン領域MMNが2行×2列となるように並んでいる。各パターン領域MMNには、たとえば半導体素子を含む回路で構成された領域を形成するためのパターンPPが少なくとも1つ(たとえば3つ)配置されている。パターンPPは、後述する半導体ウェハにトランジスタなどの半導体素子や、半導体素子同士を電気的に分離するための分離絶縁膜などを形成するためのパターンが形成される箇所であり、(露光工程に用いられる)露光機が露光する波長の光を遮光する材質(たとえばクロム)が形成されたパターンが配置されている。このため半導体基板SUBはパターンPPの真下の領域においては露光されなくなる。また、パターン領域MMNのうちパターンPP以外の箇所にはダミー構造体パターンDPが形成されている。
外周領域PRPは、基板SBの主表面のうち、パターン領域MMNを取り囲むように形成されている。外周領域PRPは、パターンPPが配置される領域ではなく、分割露光時に露光用マスクにより露光される領域同士を連結させるために用いられる領域である。したがって外周領域PRPには分割露光用の重ね合わせ部CNT1,CNT2,CNT3,CNT4,CNT5,CNT6を含んでいる。重ね合わせ部は左側露光用マスクMLと右側露光用マスクMRとの双方に、複数配置されている。
図1においては、重ね合わせ部CNT1,CNT3,CNT5が露光用マスクMLの右側に、重ね合わせ部CNT2,CNT4,CNT6が露光用マスクMRの左側に、それぞれ配置されている。すなわち重ね合わせ部CNT1〜CNT6は、露光用マスクML,MRがそれぞれ互いに対をなす相手の露光用マスクMR,MLと対向する側に重ね合わせ部CNT1〜CNT6を有することが好ましい。
なおここでは外周領域PRPはマスク遮光領域SL1〜SL4が配置される領域において、パターン領域MMNを取り囲むように配置されていないが、ここでは図1のような外周領域PRPが配置される態様を、パターン領域MMNを取り囲むということにする。
重ね合わせ部CNT1〜CNT6には、パターン領域MMNのパターンPP以外の箇所と同様に、ダミー構造体パターンDP(遮光用パターン)が形成されている。ダミー構造体パターンDPは、一実施の形態においては、重ね合わせ部CNT1〜CNT6が延在する図2、図3の左右方向に関して複数(たとえば8つ)、互いに間隔をあけて配置されている。ダミー構造体パターンDPは、パターンPPと同様に、(露光工程に用いられる)露光機が露光する波長の光を遮光する材質(たとえばクロム)が形成されたものである。なお重ね合わせ部CNT1〜CNT6のうちダミー構造体パターンDPが形成されない領域は、露光工程に用いられる光を透過可能な態様となっている。
図1においては重ね合わせ部CNT1〜CNT6のすべてにおいて、後述する半導体ウェハWFにダミー構造体を形成するために遮光すべき領域のみを覆うように、ダミー構造体パターンDPが配置されている。したがって後述する半導体ウェハWFに形成されるダミー構造体が形成される領域と平面的に重なる領域にダミー構造体パターンDPが配置されている。
外周領域に配置されているダミー構造体パターンDPは、通常は重ね合わせ部CNT1〜CNT6以外の外周領域PRPにも、重ね合わせ部CNT1〜CNT6とほぼ同様のサイズおよび間隔で、複数配置されている。またパターン領域MMN内に配置されているダミー構造体パターンDPは、重ね合わせ部CNT1〜CNT6とほぼ同様のサイズおよび間隔で、パターン領域MMNの縁部に沿うように複数配置されている。ただし重ね合わせ部CNT1〜CNT6以外の外周領域PRPのダミー構造体パターンDPは、図1以外の各図においては(図1と同様に配置されるが)図示が省略される。
マスク遮光領域SL1〜SL4は、外周領域PRPと隣り合うように、露光用マスクML,MRの縁部の近傍に形成されている。図1においては、マスク遮光領域SL1,SL3が露光用マスクMLに、マスク遮光領域SL2,SL4が露光用マスクMRに、それぞれ形成されている。この領域にはパターンPPは形成されないが、露光工程に用いられる光を透過せず遮光する態様となっている。したがってマスク遮光領域SL1〜SL4のほぼ全面がクロムなどで覆われている。
図1においては、マスク遮光領域SL1,SL3が露光用マスクMLの右側に、マスク遮光領域SL2,SL4が露光用マスクMRの左側に、それぞれ配置されている。すなわちマスク遮光領域SL1〜SL4は、露光用マスクML,MRがそれぞれ互いに対をなす相手の露光用マスクMR,MLと対向する側に有することが好ましい。
次に図2〜図4を参照しながら、一実施の形態の半導体ウェハおよび半導体装置(半導体チップ)について説明する。
図2および図3を参照して、一実施の形態の半導体装置(半導体チップ)は、半導体ウェハWFに形成されたチップ領域が個々の半導体チップCHPとして分割されたものである。半導体ウェハWF(半導体チップCHP)はたとえばシリコンの単結晶からなる半導体基板SUBにより形成されている。半導体ウェハWFの主表面には、たとえば点線で囲まれた領域IIIを繰り返しの単位とするチップ領域が形成されている。
ここで図2の半導体ウェハWFにおける上記チップ領域、および図3の半導体チップCHPは、実際に電子回路などが形成される矩形状の領域(図3に示す領域)の縁部が、平面視において33mmを超える縁部を有している。すなわち矩形状の領域の縁部のうち少なくとも1つ(図2および図3においては左右方向に延びる縁部)の寸法aが33mmを超えている。すなわちマスクを用いて1回の露光工程を行なっただけでは所望の半導体チップCHPを得ることはできない。このため当該マスクを用いて複数回の露光工程を行なうことにより、所望の半導体チップCHPを形成することができる。
図2においてIIIで示したチップ領域、および図3における半導体チップCHPは、半導体基板SUBの主表面に形成された素子領域MNA(本体領域)と、外周スクライブ領域SBL(外周領域)と、外周領域で複数回露光される領域CND1,CND2(連結部)とにより構成される。
素子領域MNAは、露光用マスクML,MRのパターン領域MMNにより形成される領域である。素子領域MNAには、露光用マスクML,MR内のパターンPPにより形成された、トランジスタなどの半導体素子を含む回路で構成された領域PDが少なくとも1つ配置されている。実際には、トランジスタなどの半導体素子や、半導体素子同士を電気的に分離するための分離絶縁膜などが形成されているが、図2においてそれらは簡略化して図示されている。
外周スクライブ領域SBLは、半導体基板SUBの主表面における素子領域MNAの外部において、素子領域MNAを取り囲むように形成されている。外周スクライブ領域SBLは、露光用マスクML,MRの外周領域PRPにより形成される。外周スクライブ領域SBL上のたとえば図2に示す点線IIIにおいて半導体基板SUBが切断され、個々の半導体チップに分割される。この点線は外周スクライブ領域SBL上の、外周スクライブ領域SBLが延在する方向に交差する方向(幅方向)の中央部に、外周スクライブ領域SBLが延在する方向と同じ方向に延在している。したがって半導体ウェハWFから分割された半導体チップCHPも、素子領域MNAの外部において素子領域MNAを取り囲むように外周スクライブ領域SBL(外周領域)が形成される。
図2の点線IIIで囲まれた領域であるチップ領域および図3における半導体チップCHPは、トランジスタなどの半導体素子を含む回路で構成された領域PDが図の左右方向に3つ並ぶ素子領域MNAが2行×1列となるように並んでいる。半導体チップCHPを構成するためのチップ領域は、図2の半導体ウェハWFにおいて半導体基板SUBの主表面に複数(たとえば上下方向に4つ)並ぶように配置されている。なお図2においてチップ領域は上下方向に4つのみ並んでいるが、これは図面を簡略化するためであり、半導体基板SUBの主表面において多数のチップ領域が、行列状に(たとえば2行×8列以上となるように)配置されてもよい。
外周スクライブ領域SBLには複数回露光部CND1,CND2が含まれる。複数回露光部CND1,CND2とは、図2の半導体ウェハWFの領域PDなどを形成するための露光工程において、複数回露光される領域を意味する。これは一実施の形態の半導体装置は、いわゆる分割露光方式により形成されるためである。具体的には、各回の露光工程において露光される領域が部分的に重ねられるため、その重ねられた領域においては複数回露光される。この露光される領域が重ねられる領域が、複数回露光部CND1,CND2に相当する。
複数回露光される領域CND1,CND2は、露光用マスクML,MRの重ね合わせ部CNT1〜CNT6により形成される。後述するように、複数回露光部CND1は露光工程が2回繰り返されることにより、複数回露光部CND2は露光工程が4回繰り返されることにより、それぞれ形成される。
この複数回露光部CND1,CND2にはダミー構造体DMが形成されている。ダミー構造体DMは、図1の露光用マスクML,MRのダミー構造体パターンDPにより形成されている。複数回露光部CND1,CND2が延在する図2、図3の左右方向に関して複数(たとえば8つ)、互いに間隔をあけて配置されている。
また、ダミー構造体DMは、図1のダミー構造体パターンDPの説明で述べたのと同様に、複数回露光部CND1,CND2以外の外周スクライブ領域SBLおよび素子領域MNAのうちトランジスタなどの半導体素子を含む回路で構成された領域PDを除く領域にも形成されている。ただし複数回露光部CND1,CND2以外の外周スクライブ領域SBLのダミー構造体DMは、図2および図3以外の各図においては(図2および図3と同様に配置されるが)図示が省略される。
図4は図3のIV−IV線に沿う部分における概略断面図である。図4では、たとえばゲート電極を形成する際に本来ゲート電極を必要としない箇所の一部にもゲート電極と同一の層(ゲート電極と同一の材質である多結晶シリコンなど)である柱状の構造体としてダミー構造体DMを形成する場合の例を示しており、半導体基板SUBの主表面に対して上方に突起した断面形状を有している。ダミー構造体DMは、チップ領域を含む半導体ウェハWFに形成される層間絶縁膜IIに対して行なうCMP加工時に、CMP加工がされた後の表面の平坦度をより高めるために形成されるものである。したがってここでのダミー構造体DMは、半導体チップCHPにおいて、半導体素子や半導体素子などで構成される回路とは異なり、また露光工程における位置合わせ等のために用いられる、いわゆるアライメントマークとも別個のものである。
たとえば層間絶縁膜を形成する工程において行なわれるCMP加工、および当該CMP加工以降に行なわれる工程においても、ダミー構造体DM自体は消滅することなく半導体ウェハWFおよび半導体チップCHPに残存する。また半導体チップCHPは、半導体ウェハWFから、図2の点線IIIで切り離すことにより形成されるが、切断後の半導体チップCHPには複数回露光部CND1,CND2および外周スクライブ領域SBLが部分的に残存する。そのため図3、図4における複数回露光部CND1,CND2および外周スクライブ領域SBLに形成されたダミー構造体DMは、チップ領域CHPの形成後も消滅することなく部分的に残存する。
図4において層間絶縁膜IIは、図示されないが半導体チップCHPの素子領域MNAにおいて、半導体素子間を接続する金属配線層と、半導体基板SUBとを電気的に絶縁するために用いられる。この場合、図示されないが、まず半導体素子を含む回路で構成された領域PDに半導体素子が形成された後、層間絶縁膜IIを形成するためのたとえばシリコン酸化膜が形成されることにより、領域PDは層間絶縁膜IIにより充填される。その後、充填された層間絶縁膜IIの上面がCMPにより研磨される。
このCMPの際に、ダミー構造体DMが外周スクライブ領域SBLおよび複数回露光部CND1,CND2にも形成されている。このため、半導体素子およびダミー構造体DMが配置されている素子領域MNAに比べて外周スクライブ領域SBLの層間絶縁膜IIの上面が下方に凹状に湾曲する、いわゆるディッシングと呼ばれる不具合の発生を抑制し、層間絶縁膜IIの上面をより平坦にすることができる。層間絶縁膜IIの上面が平坦になることにより、半導体チップCHPの積層構造全体の平坦度が向上し、半導体チップCHPの信頼性を向上させることができる。
上記の図1〜図4においては、マスクML,MRのそれぞれがパターン領域MMNを(図の上下方向に)2列有する構成である。しかしそれぞれのマスクが有するパターン領域MMNの列の数は任意である。たとえば図5を参照して、このマスクML,MRは、それぞれが6列のパターン領域MMNを有している。そのため左側露光用マスクMLは7つの重ね合わせ部CNT1,CNT3,CNT5,CNT7,CNT9,CNT11,CNT13を有しており、右側露光用マスクMRは7つの重ね合わせ部CNT2,CNT4,CNT6,CNT8,CNT10,CNT12,CNT14を有している。また左側露光用マスクMLには6つのマスク遮光領域SL1,SL3,SL5,SL7,SL9,SL11が、右側露光用マスクMRには6つのマスク遮光領域SL2,SL4,SL6,SL8,SL10,SL12が、それぞれ形成されている。このような態様であってもよいし、たとえば図示されないが、それぞれの露光用マスクがパターン領域MMNを1列のみ有する構成であってもよい。
図6および図7は、それぞれ図5の露光用マスクML,MRを用いて分割露光方式により形成される半導体ウェハWFおよび半導体チップCHPの態様を示している。
次に図8〜図9を参照しながら、一実施の形態の半導体ウェハおよび半導体装置(半導体チップ)の製造方法について説明する。まず図8を参照しながら、当該製造方法の概要について説明する。
図8(A)は図2と同様の半導体ウェハWFの態様であるが、特に中央部の図2における複数回露光部CND2が点線で囲んだ多数回露光部CNXとして強調されており、また領域CR1〜CR4が定義されている点において、図8(A)は図2と異なっている。図8(B)は露光用マスクML,MRを用いた加工手順を示している。
図8(B)を参照して、まずたとえばシリコンの単結晶からなる半導体基板SUB(半導体ウェハWF)が準備される。次に当該半導体基板SUB(半導体ウェハWF)には図8(A)に示すチップ領域のうち上半分かつ左半分の領域CR1が、露光用マスクMLを用いた1回目の露光工程により形成される。この露光用マスクMLによる1回目の露光工程は、図8(B)中に(1)で示される。
次に上記の露光用マスクMLを用いた1回目の露光工程の後に、図8(A)に示すチップ領域のうち上半分かつ右半分の領域CR2が、露光用マスクMRを用いた1回目の露光工程により形成される。この露光用マスクMRによる1回目の露光工程は、図8(B)中に(2)で示される。
上記の露光用マスクMRを用いた1回目の露光工程の後に、図8(A)に示すチップ領域のうち下半分かつ左半分の領域CR3が、露光用マスクMLを用いた2回目の露光工程により形成される。この露光用マスクMLによる2回目の露光工程は、図8(B)中に(3)で示される。
さらに、上記の露光用マスクMLを用いた2回目の露光工程の後に、図8(A)に示すチップ領域のうち下半分かつ右半分の領域CR4が、露光用マスクMRを用いた2回目の露光工程により形成される。この露光用マスクMRによる2回目の露光工程は、図8(B)中に(4)で示される。
たとえば領域CR2は基本的には半導体基板SUBの主表面において領域CR1の右側に隣り合っているが、一部の領域(領域CR1の右側)において領域CR2は領域CR1と重なり合っている。このように露光用マスクMRは、露光用マスクMLにより形成される露光領域の一部と重なる領域を露光するための他の露光用マスクである。このため領域CR2を形成する工程(2)における露光の際には、左側露光用マスクMLの重ね合わせ部CNT1により領域CR1に形成された領域と、右側露光用マスクMRの重ね合わせ部CNT2とが重ね合わせられる。このようにするのは、領域CR1が形成される領域と領域CR2が形成される領域とが、たとえば当該露光用マスクML,MRにより半導体基板SUBに形成される位置合わせ用マークにより高精度に位置合わせされることが好ましいためである。したがって重ね合わせ部CNT1,CNT2には、図示されないが位置合わせ用マークを形成するためのパターンが配置されている。
他の重ね合わせ部CNT3〜CNT6についても同様に考える。すなわち、たとえば図2の上から2番目の複数回露光部CND1は、露光用マスクの重ね合わせ部CNT3,CNT4を用いた2回の露光により形成される。言い換えれば図8(A)の領域CR1と領域CR2とを跨ぐ1番上の複数回露光部CND1および上から2番目の複数回露光部CND1は、2回の露光により形成される。
同様に、たとえば領域CR3を形成するための露光の際には、領域CR1,CR2の形成の際に重ね合わせ部CNT5,CNT6により形成された領域と、左側露光用マスクMLの重ね合わせ部CNT1とが、かつ領域CR4を形成する際には、領域CR3の形成時に重ね合わせ部CNT1が重ね合わせられた領域と、右側露光用マスクMRの重ね合わせ部CNT2とが、さらに重ね合わせられる。
したがって図8(A)の領域CR3と領域CR4とを跨ぐ1番下および下から2番目の複数回露光部CND1は2回の露光により形成されるが、図8(A)の中央の複数回露光部CND2は領域CR1〜CR4のすべての領域を形成する際に露光されるため、合計4回露光される。
ただし半導体ウェハWFの主表面上のある1点における露光の最大回数は上記のように4回であるが、図8の領域CR1〜CR4の4つの領域のいずれにも属さない領域も含め、半導体ウェハWFの主表面のほぼ全面に露光を行なう場合には、半導体ウェハWF全体において合計4回を超える回数、たとえば数十回にわたって露光工程を行なう場合もある。
次に図9を参照しながら、当該製造方法の詳細について説明する。
図8(A)、(B)および図9における(1)を参照して、図8(B)中に(1)で示される工程においては、たとえば左側露光用マスクMLを用いて、通常の写真製版技術により、準備された半導体基板SUBの主表面の一部の領域(図8(A)で示す領域CR1)に、トランジスタなどの半導体素子を含む回路で構成された領域PDが形成されるための露光がなされる(第1の露光工程)。このときたとえば左側露光用マスクMLの重ね合わせ部CNT1,CNT3,CNT5により領域CR1には最上部の複数回露光部CND1、上から2番目の複数回露光部CND1、中央部の複数回露光部CND2の基をなすパターン(第1の連結部)が形成される。
ここではこの工程における写真製版技術には、露光部分が現像液により可溶性となるいわゆるポジ型の感光剤(いわゆるフォトレジスト)が用いられることとする。またここで用いられる左側露光用マスクMLは、図8(B)および図9の(1)に示すように、重ね合わせ部CNT1,CNT3,CNT5のそれぞれに、たとえば8つの矩形状のダミー構造体パターンDPが互いに間隔をあけて配置されているものとする。これらの重ね合わせ部のうち図8の多数回露光部CNXを形成するために用いられるのは重ね合わせ部CNT5である。このため図9の(1)においては重ね合わせ部CNT5が図示されている。
図8(A)、(B)および図9における(2)を参照して、図8(B)中に(2)で示される工程においては、たとえば右側露光用マスクMRを用いて、上記の領域CR1の一部分と重なる他の領域CR2に、トランジスタなどの半導体素子を含む回路で構成された領域PDが形成されるための露光がなされる(第2の露光工程)。領域CR2のうち領域CR1と重なる領域の一部分、すなわち上記第1の連続部と重畳するように、第2の連結部が形成される結果、複数回露光部CND1,CMD2(連結部)として形成される。このように第1および第2の露光工程がなされることにより、いわゆる分割露光がなされる。ここでも上記(1)の工程と同様の写真製版技術がなされる。このとき図8の多数回露光部CNXを形成するために用いられるのは重ね合わせ部CNT6である。このため図9の(2)においては重ね合わせ部CNT6が図示されている。
図8(A)、(B)および図9における(3)、(4)を参照して、以下同様に、図8(B)中に(3)、(4)で示される工程においては、順にたとえば左側露光用マスクML、右側露光用マスクMRが用いられる。多数回露光部CNXを形成する領域として、図9の(3)においては重ね合わせ部CNT1が、図9の(4)においては重ね合わせ部CNT2が、それぞれ示されている。
ここでは上記(3)、(4)の工程についても(2)の工程と同様に、上記第2の露光工程であると考えることができ、ここでは第2の形成工程が3回行なわれる。
図9に示す重ね合わせ部CNT5,CNT6,CNT1,CNT2におけるダミー構造体パターンDPは、すべて平面視において(露光用マスクML,MRの)主表面の互いに同一の領域を覆うように形成されている。ここではそれぞれのダミー構造体パターンDPをパターンDP1とパターンDP2とに分けているが、いずれも成分および大きさなどはすべてほぼ等しく、単に後述する比較例との対比を容易にするために異なる参照符号を付している。
なおたとえば上記(3)の工程においては、(1)の工程において半導体ウェハWFに形成される、複数回露光部CND2の左側に隣り合う外周スクライブ領域SBLと平面視において重なるように左側露光用マスクMLの外周領域PRPがセットされる。同様に上記(4)の工程においては、(2)の工程において半導体ウェハWFに形成される、複数回露光部CND2の右側に隣り合う外周スクライブ領域SBLと平面視において重なるように右側露光用マスクMRの外周領域PRPがセットされる。
(1)の工程において半導体ウェハWFにおける複数回露光部CND2の左側の外周スクライブ領域SBLには、露光用マスクMLの重ね合わせ部CNT5の左側の外周領域PRPのダミー構造体パターンDPによりパターン(ダミー構造体DM)が形成される。また(3)の工程において半導体ウェハWFにおける複数回露光部CND2の左側の外周スクライブ領域SBLには、露光用マスクMLの重ね合わせ部CNT1の左側の外周領域PRPのダミー構造体パターンDPによりダミー構造体DMが形成される。
したがって露光用マスクMLの重ね合わせ部CNT5と重ね合わせ部CNT1とのそれぞれの左側の外周領域PRPのダミー構造体パターンDPが平面視において互いに同一の領域であることが好ましい。同様に、露光用マスクMRの重ね合わせ部CNT6と重ね合わせ部CNT2とのそれぞれの右側の外周領域PRPのダミー構造体パターンDPが平面視において互いに同一の領域であることが好ましい。同様に(外周領域PRPの)その他の各領域においても、先行して形成されるダミー構造体DMを形成するためのダミー構造体パターンDPと、後に当該ダミー構造体DMに重なりあうダミー構造体DMを形成するためのダミー構造体パターンDPとは、重なり合った場合に平面視において互いに同一の領域に配置されることが好ましい。これは、ダミー構造体パターンDPはダミー構造体DMを形成するために遮光すべき領域に形成されているためである。
次に図10〜図12を参照しながら、一実施の形態の作用効果について説明する。
図10(A)、(B)を参照して、半導体ウェハWF(半導体基板SUB)の連結部としての多数回露光部CNX(複数回露光部CND2)には、各重ね合わせ部のダミー構造体パターンDP(DP1,DP2)と同様の平面態様となるようにダミー構造体DMが形成される。これは多数回露光部CNXを構成するための4つの重ね合わせ部CNT5,CNT6,CNT1,CNT2のすべてに同様のダミー構造体パターンDP(DP1,DP2)が形成されているためである。
たとえば図10(A)、(B)において点線で囲まれる領域A’に形成されるダミー構造体DMは、図9のすべての重ね合わせ部において、(領域Aに対応する)点線で囲まれる領域Aに遮光するためのダミー構造体パターンDP(DP1,DP2)が形成されているために形成される。たとえば図9の(1)の工程において図9中に点線で囲まれる領域Aの必須ダミー構造体パターンDP1により、図10(A)、(B)において点線で囲まれる領域A’にダミー構造体DMを形成するための露光がいったんなされるが、続く(2)以降の各工程においても領域Aに存在する非必須ダミー構造体パターンDP2により領域A’が遮光される。このため図9の各重ね合わせ部を用いたすべての露光工程において、領域A’には露光されない。したがって領域A’には最終的にダミー構造体DMが形成される。
次に比較例として、図10(A)、(B)と同様の多数回露光部CNX(複数回露光部CND2)を形成するために、図10とは別のダミー構造体パターンDPを有する露光用マスクを用いた場合を考察する。図11を参照して、比較例においても一実施の形態と同様の手順で処理がなされるが、重ね合わせ部CNT5などにはダミー構造体DMを形成するために必要な最低限の個数の必須ダミー構造体パターンDP1のみが、4つの重ね合わせ部のそれぞれに2つずつ割り当てられるように形成されている。すなわち図9に示す必須ダミー構造体パターンDP1以外の非必須ダミー構造体パターンDP2が形成されていない。比較例は以上の点が一実施の形態と異なっている。
図12(A)、(B)を参照して、当該比較例においては、図12(B)の領域Bなどに、図10(A)、(B)と同一態様のダミー構造体DMを形成することを意図して図11に示す重ね合わせ部CNT5などが準備されている。しかし当該比較例の場合、図11の(1)〜(4)の各工程を経た後に、多数回露光部CNX(複数回露光部CND2)にはダミー構造体がまったく形成されない。これはたとえば図11の(1)の工程において図11中に点線で囲まれる領域Bの必須ダミー構造体パターンDP1により、図12(A)、(B)において点線で囲まれる領域B’にダミー構造体DMを形成するための露光がいったんなされたとしても、続く(2)の工程においては領域Bに遮光用パターンが存在しないために、図12の領域B’が露光されるためである。(2)の工程での領域B’の露光により、ダミー構造体DMを形成するためのパターンが消失する。
ところが一実施の形態では、分割露光においてたとえば多数回露光部CNXを構成するための図9の(1)に示す工程に用いる、露光用マスクMLの複数の重ね合わせ部のうちの1つである第1の重ね合わせ部(たとえば重ね合わせ部CNT5)の領域Aには、必須ダミー構造体パターンDP1(第1の遮光用パターン)が配置されている。この必須ダミー構造体パターンDP1は図10の領域A’にダミー構造体DMを形成するために遮光すべき領域のみを覆う平面形状である。またたとえば図9の(2)の工程において重ね合わせ部CNT5による露光領域(すなわち多数回露光部CNX)と重なることになる第2の重ね合わせ部(重ね合わせ部CNT6)の領域Aには、必須ダミー構造体パターンDP1と平面的に同一の領域のみを覆う非必須ダミー構造体パターンDP2(第2の遮光用パターン)が配置されている。
言い換えれば、一実施の形態の製造方法においては、分割露光における第1の露光工程において、ダミー構造体DMを形成するために遮光すべき領域のみを覆う平面形状のダミー構造体パターンDP1を有する重ね合わせ部CNT5により、領域CR1の一部に多数回露光部CNX(第1の連結部)が形成される。その後、第2の露光工程においては、少なくとも必須ダミー構造体パターンDP1によりダミー構造体DMが形成される領域と重なる領域を遮光することが可能な重ね合わせ部CNT6の非必須ダミー構造体パターンDP2により、第1の連結部としての多数回露光部CNXと同一の領域に重畳するように第2の連結部が形成される。ここでは第2の露光工程としては、図9の(2)〜(4)の工程すべてを挙げることができ、これらのすべての工程において、たとえば領域A’には、必須ダミー構造体パターンDP1により形成されたダミー構造体DMと重なる領域のみが(非必須ダミー構造体パターンDP2により)遮光される。
このため一実施の形態においては、露光用マスクの複数の重ね合わせ部のすべての、ダミー構造体DMを形成したい領域に対応する領域に遮光用パターンが配置されることにより、所望のダミー構造体DMを形成することができる。したがってたとえば図4を参照して説明したようにゲート電極を形成する際にそれと同時に柱状の構造体としてのダミー構造体DMを形成する場合においては、多数回露光部CNXにおいて形成される層間絶縁膜の段差の発生を抑制する効果を高めることができる。
また上記のように、通常は半導体ウェハWFにおいては複数回露光部CND1,CND2以外の外周スクライブ領域SBLにもダミー構造体DMを形成するためのパターンが形成される。これは複数回露光される領域を形成するために用いられる露光用マスクML,MRにおける外周領域PRPのそれぞれにおいて、ダミー構造体パターンDPが、平面的に同一の領域を覆うことにより実現される。このことを実現するためには、露光用マスクML,MRのダミー構造体パターンDPは、基本的に複数回露光部CND1,CND2以外の外周スクライブ領域SBLにおいては全体においてほぼ同様のサイズおよび間隔で配置されることが好ましい。このようにすれば、分割露光工程のうち後の工程に起因して、先の工程において形成された複数回露光部の周囲の外周スクライブ領域SBLに形成された、ダミー構造体DMを形成するためのパターンが消失する不具合を抑制することができる。
(実施の形態2)
本実施の形態は、上記の非必須ダミー構造体パターンDP2の態様において、実施の形態1と異なっている。以下、図13〜図15を参照しながら本実施の形態について説明する。
図13を参照して、本実施の形態においても実施の形態1の図1と同様の露光用マスクML,MRを用いて図8と同様の製造手順を行なうことにより、半導体ウェハWF(半導体チップCHP)が形成される。しかし図14を参照して、本実施の形態においては、非必須ダミー構造体パターンDP2が必須ダミー構造体パターンDP1よりも平面的に大きいサイズを有している。
実施の形態1の図9においては必須ダミー構造体パターンDP1と非必須ダミー構造体パターンDP2とは平面的に同じサイズである。これに対し本実施の形態の図13においては、非必須ダミー構造体パターンDP2が、ここに必須ダミー構造体パターンDP1が配置されたと仮定したときに必須ダミー構造体パターンDP1が配置される領域と平面的に同一の領域およびそれ以外の他の領域の一部を覆う。その結果、非必須ダミー構造体パターンDP2が必須ダミー構造体パターンDP1よりも平面的に大きいサイズを有する。
ここでは領域Cに、ダミー構造体DMを形成するための露光をするための通常の大きさの必須ダミー構造体パターンDP1が形成された重ね合わせ部CNT5を上記の第1の重ね合わせ部、他の重ね合わせ部CNT6,CNT1,CNT2を上記の第2の重ね合わせ部と考えることができる。次に本実施の形態における半導体チップ(半導体ウェハ)の製造方法について説明する。
たとえば図13の領域Cおよび図15の領域C’に着目して、まず本実施の形態においても、(1)の第1の露光工程において実施の形態1と同様に必須ダミー構造体パターンDP1により、領域C’にはダミー構造体DMを形成するための露光がなされる。
続く(2)〜(4)の第2の露光工程においては、非必須ダミー構造体パターンDP2により、上記第2の連結部としての多数回露光部CNXのダミー構造体DMが形成される領域と重なる領域についてはすべて遮光され、かつその周囲の領域の一部も遮光される。これは非必須ダミー構造体パターンDP2が、ここに必須ダミー構造体パターンDP1が配置されたと仮定したときに必須ダミー構造体パターンDP1が配置される領域と平面的に同一の領域およびそれ以外の他の領域の一部を覆うためである。
上記以外の点においては本実施の形態は実施の形態1と同様であるため、同一の構成要素には同一の参照符号を付し、その説明を繰り返さない。
必須ダミー構造体パターンDP1により形成される所望のダミー構造体DMと重なる領域をすべて遮光する目的を達成するためには、本実施の形態のように、必須ダミー構造体パターンDP1により遮光される領域をすべて含み、それよりもサイズの大きい非必須ダミー構造体パターンDP2が用いられてもよい。このようにすれば、仮に図13の(2)〜(4)の工程において重ね合わせ部CNT6などのセットされる位置が所望の位置から多少ずれたとしても、非必須ダミー構造体パターンDP2がダミー構造体DMの形成される領域に対して位置的にマージンを有することになるため、確実にダミー構造体DMの形成される領域を保護することができる。その結果、実施の形態1よりも確実に所望のダミー構造体DMを形成することができる。
なお上記においては非必須ダミー構造体パターンDP2のすべてが必須ダミー構造体パターンDP1よりサイズが大きい場合について述べている。しかし非必須ダミー構造体パターンDP2の一部のみが必須ダミー構造体パターンDP1よりサイズが大きく、他の非必須ダミー構造体パターンDP2は実施の形態1と同様に必須ダミー構造体パターンDP1と同じサイズであってもよい。
(実施の形態3)
本実施の形態は、上記の非必須ダミー構造体パターンDP2の態様において、実施の形態1と異なっている。以下、図16〜図19を参照しながら本実施の形態について説明する。
図16を参照して、本実施の形態においても実施の形態1の図1と同様の露光用マスクML,MRを用いて図8と同様の製造手順を行なうことにより、半導体ウェハWF(半導体チップCHP)が形成される。しかし本実施の形態においては、非必須ダミー構造体パターンDP2は重ね合わせ部CNT6,CNT1,CNT2の全面を覆うように配置されている。
すなわち本実施の形態の図16においては、非必須ダミー構造体パターンDP2が、ここに必須ダミー構造体パターンDP1が配置されたと仮定したときに必須ダミー構造体パターンDP1が配置される領域と平面的に同一の領域およびそれ以外の他の領域のすべてを覆う。図16においては、ダミー構造体DMを形成するための露光をするための通常の大きさの必須ダミー構造体パターンDP1が形成された重ね合わせ部CNT5を上記の第1の重ね合わせ部、他の重ね合わせ部CNT6,CNT1,CNT2を上記の第2の重ね合わせ部と考えることができる。
次に本実施の形態における半導体チップ(半導体ウェハ)の製造方法について説明する。たとえば図16の領域Dおよび図17の領域D’に着目して、まず本実施の形態においても、(1)の第1の露光工程において実施の形態1と同様に必須ダミー構造体パターンDP1により、領域D’にはダミー構造体DMを形成するための露光がなされる。
続く(2)〜(4)の第2の露光工程においては、非必須ダミー構造体パターンDP2により、上記第2の連結部としての多数回露光部CNXのダミー構造体DMが形成される領域と重なる領域についてはすべて遮光され、かつその周囲の領域もすべて遮光される。すなわち当該第2の露光工程においては、第2の連結部の全面が遮光される。
上記以外の点においては本実施の形態は実施の形態1および/または2と同様であるため、同一の構成要素には同一の参照符号を付し、その説明を繰り返さない。
必須ダミー構造体パターンDP1により形成される所望のダミー構造体DMと重なる領域をすべて遮光する目的を達成するためには、本実施の形態のように、必須ダミー構造体パターンDP1により遮光される領域を含む、連結部を形成するための領域のすべてを遮光する非必須ダミー構造体パターンDP2が用いられてもよい。このようにすれば、実施の形態1,2よりもさらに確実に、ダミー構造体DMの形成される領域を保護することができる。その結果、実施の形態1よりも確実に所望のダミー構造体DMを形成することができる。
図18を参照して、図16における第1の露光工程、すなわちダミー構造体DMを形成するための露光は、(1)の工程のような最初に露光される工程でなされる必要はなく、たとえば(2)の工程でなされてもよい。この場合は重ね合わせ部CNT6が必須ダミー構造体パターンDP1が形成される上記の第1の重ね合わせ部に相当し、重ね合わせ部CNT5,CNT1,CNT2が図16の重ね合わせ部CNT6などと同様の(全面を覆う)非必須ダミー構造体パターンDP2が形成される上記の第2の重ね合わせ部に相当する。この場合も領域EのパターンDP(DP1,DP2)により、図19の領域E’には、上記の他の実施の形態と同様のダミー構造体DMが形成される。また図示されないが、たとえば図18の(3)、(4)の工程においてダミー構造体DMを形成するための露光がなされてもよい。
(実施の形態4)
上記1〜3の各実施の形態においては、たとえば多結晶シリコンからなる柱状のダミー構造体DMが形成される領域と平面視において重なる領域を遮光している。しかし上記と逆に、たとえば本実施の形態のように、ダミー構造体DMが形成される領域と平面視において重なる領域を露光し、それ以外の領域を遮光することによってもダミー構造体DMは形成され得る。
第1例として、半導体ウェハWFの主表面にボロン、リンなどの元素をイオン注入して拡散層を形成する際にイオン注入を望まない領域を覆うために形成するレジストパターンの体積をなるべく小さくするために、本来拡散層を必要としない箇所の一部にもダミーとして拡散層を形成する場合がある。その場合、いわゆるポジ型のフォトレジストを用いれば、露光された領域のフォトレジストが除去され、そのフォトレジストが除去された領域の真下の半導体ウェハWFには拡散層が形成される。この拡散層のうちダミーとして形成されたものをダミー構造体DMとして考えることもできる。
第2例として、半導体ウェハWFに形成される層間絶縁膜IIを部分的に掘り込み、掘り込んだ箇所にいわゆるダマシン法により金属配線層を形成する場合、金属配線層形成時に行なうCMP処理における段差低減のため、本来金属配線層を必要としない箇所の一部にもダミーとしてシリコン酸化膜からなる層間絶縁膜IIなどが刳り抜かれた部分(開口部)が形成される。この層間絶縁膜IIの開口部のうちダミーとして形成されたもの、および当該開口部を埋める金属配線層をダミー構造体DMとして考えることもできる。
このように本実施の形態の上記第1例では、ダミー構造体として柱状の構造体自体は形成されない。また本実施の形態の上記第2例でも、層間絶縁膜IIの開口部をダミー構造体として考えれば、ダミー構造体として柱状の構造体自体は形成されない。
しかし本明細書では「ダミー構造体」とは実施の形態1〜3のような柱状の構造体としてのダミー構造体DM以外にも、実施の形態4のような構造体自体が存在せず半導体ウェハWF内の単なる拡散層として存在する場合や、構造体が刳り抜かれた開口部としてダミー構造体(ダミー領域)DMが存在する場合などもすべて含むものと定義する。
具体的には、図20を参照して、本実施の形態においても実施の形態1の図1と同様の露光用マスクML,MRを用いて図8と同様の製造手順を行なうことにより、半導体ウェハWF(半導体チップCHP)が形成される。ただしここでは、遮光がされない領域によりダミー領域DMが形成されることを考慮して、実施の形態1〜3における領域A〜Eに対応する領域F内でのダミー構造体パターンDP1,DP2に相当する遮光がされない(最終的に開口部としてのダミー構造体DMを形成するための)領域を非遮光領域DP0としている。
なおここでは、非遮光パターンDP0以外の遮光される領域を実施の形態1〜3と同様にそれぞれ必須遮光部DP1、非必須遮光部DP2としている。必須遮光部DP1とは実施の形態1〜3の必須ダミー構造体パターンDP1と同様の概念で、ダミー構造体DMを形成するために必須である遮光部を指し、非必須遮光部DP2とは実施の形態1〜3の非必須ダミー構造体パターンDP2と同様の概念で、パターンDP1以外の構造体により構成されるパターン領域を指すものとする。
また本実施の形態においても実施の形態3の図16と同様に、(1)の工程にて露光される重ね合わせ部CNT5が所望のパターンを形成するための形状を有する第1の重ね合わせ部であり、重ね合わせ部CNT6,CNT1,CNT2は全面が遮光用パターンDP2で覆われた第2の重ね合わせ部に相当する。
図20の重ね合わせ部CNT5には、図16の重ね合わせ部CNT5に並ぶ必須ダミー構造体パターンDP1と同じ箇所に、露光されるべき(遮光されるべきでない)領域として非遮光領域DP0が並んでいる。一方その外側には、遮光すべき領域として必須ダミー構造体パターンDP1が形成されている。たとえば図16の重ね合わせ部CNT5のように柱状の遮光用パターンDP1が形成された露光用マスクを以下においては正マスクといい、図20の重ね合わせ部CNT5のように開口部を形成するように遮光用パターンとしての必須ダミー構造体パターンDP1が形成された露光用マスクを以下においては反マスクということにする。
上記第1例について、図21、図22および図25を参照して、図20の第1の重ね合わせ部が反マスクである場合においては、上記の各実施の形態のように第1の重ね合わせ部が正マスクである場合と同様に、ポジ型のフォトレジストを用いた処理により、ちょうど実施の形態1〜3において形成されるダミー構造体DMと同じ位置(領域F’)のフォトレジストPHRが刳り抜かれる。このフォトレジストPHRが刳り抜かれた領域の真下の半導体基板SUBの主表面に、矢印で示すようにイオン注入がなされる。図22を参照して、イオン注入の後、フォトレジストPHRを除去すれば、半導体ウェハWF内の拡散層としてのダミー構造体DMが形成される。
上記第2例について、図23、図24および図25を参照して、反マスクを用いて実施の形態1〜3において形成されるダミー構造体DMと同じ位置の層間絶縁膜IIが刳り抜かれ開口部CVとしてのパターンが形成される。この開口部CV自体をダミー構造体DMと考えてもよいが、図24を参照して、当該開口部CVにいわゆるダマシン法により金属材料を充填することにより形成される金属配線層をダミー構造体DMと考えてもよい。ただし層間絶縁膜IIが刳り抜かれ金属材料が充填される領域において、ダミー構造体DMと半導体基板SUBとの間には、通常は薄くなった層間絶縁膜IIが残存される。
(補足1)
以上においてはすべてポジ型のフォトレジストを用いた場合について説明しているが、ポジ型とは逆に露光部分が現像液により溶解性が低下するいわゆるネガ型のフォトレジストを用いた場合についても、同様の効果を得ることができる。
具体的には、フォトレジストの型に関らず、半導体ウェハに実施の形態1〜3のような柱状のダミー構造体DMを形成する際には、そのために遮光すべき領域のみを覆う第1の遮光用パターン(DP1:図20)と、少なくとも上記遮光すべき領域を覆い場合に応じて上記遮光すべき領域以外の他の領域をも覆う第2の遮光用パターン(DP2:図20)とを備える露光用マスクを用いる。このようにすることにより露光してもよい領域以外は遮光することができる。実施の形態4のように開口部としてのダミー構造体DMを形成する場合においても上記と同様である。
(補足2)
これまでは説明を簡略化するために、行方向(図の左右方向)に2行並ぶ露光用マスクML,MRの2つのマスクを有するいわゆる2行×1列型のマスクを示しているが、準備されるべき露光用マスクの枚数は任意である。すなわち図26を参照して、たとえば露光用マスクが、左側露光用マスクML、右側露光用マスクMRおよび中央露光用マスクMMの3つのマスクからなるもの(いわゆる3行×1列型)であってもよい。
中央露光用マスクMMは、露光用マスクML,MRと同様に、マスク基板SBの主表面に、パターン領域MMNと、外周領域PRPと、マスク遮光領域SL5,SL6,SL7,SL8とを有している。外周領域PRPには分割露光用の重ね合わせ部CNT7〜CNT12が図中に示すように配置されており、図26においては、重ね合わせ部CNT7,CNT9,CNT11が露光用マスクMMの左側に、重ね合わせ部CNT8,CNT10,CNT12が露光用マスクMMの右側に、それぞれ配置されている。言い換えれば重ね合わせ部CNT7,CNT9,CNT11は露光用マスクMLと、重ね合わせ部CNT8、CNT10,CNT12は露光用マスクMRと対向する側に配置されている。
この場合は、たとえば左側露光用マスクMLの重ね合わせ部CNT5(第1の重ね合わせ部)による露光領域と、中央露光用マスクMMの重ね合わせ部CNT11(第2の重ね合わせ部)とが重なることになる。また同様に、たとえば中央露光用マスクMMの重ね合わせ部CNT12(第1の重ね合わせ部)による露光領域と、右側露光用マスクMRの重ね合わせ部CNT6(第2の重ね合わせ部)とが重なることになる。これらが重なりあうことによる作用効果などは、上記の各実施の形態で述べたとおりである。
その他図示しないが、一般的に露光用マスクはn行×m列型(n,mは1以上の任意の整数)とすることができる。
その他、実施の形態に記載された内容の一部を以下に記載する。
半導体ウェハは、主表面を有する半導体基板と、主表面のうち半導体基板内に半導体素子を含む回路で構成された領域が配置される素子領域と、主表面のうち平面視における素子領域の外部において素子領域を取り囲む外周領域とを含む、主表面に複数並ぶように配置された、平面視において長さが33mmを超える縁部を有する矩形状であるチップ領域を備える。また半導体ウェハは、外周領域に配置されるダミー構造体と、ダミー構造体の上方に配置され、ダミー構造体に支持される薄膜層を備える。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
CHP 半導体チップ、CND1,CND2 複数回露光部、CNT1〜CNT12 重ね合わせ部、CNX 多数回露光部、DM ダミー構造体(ダミー領域)、DP ダミー構造体パターン、DP0 非遮光領域、ML 左側露光用マスク、MM 中央露光用マスク、MMN 素子パターン領域、MNA 素子領域、MR 右側露光用マスク、PP パターン、PRP 外周領域、SB マスク基板、SBL 外周スクライブ領域、SL1〜SL8 マスク遮光領域、SUB 半導体基板、WF 半導体ウェハ。

Claims (10)

  1. 平面視において分割露光方式により形成された、矩形状の主表面を有する半導体基板と、
    前記主表面のうち、前記半導体基板内に半導体素子を含む回路で構成された領域が配置される本体領域と、
    前記主表面のうち、前記本体領域を取り囲む外周領域と、
    前記本体領域および外周領域に配置されるダミー構造体とを備える、半導体装置。
  2. 平面視において主表面を有する基板と、
    前記主表面のうち、半導体素子を含む回路で構成された領域のパターンが配置される矩形状の本体領域と、
    前記主表面のうち、前記本体領域を取り囲む外周領域と、
    前記外周領域に配置される、分割露光用の重ね合わせ部とを備えるマスクであって、
    前記重ね合わせ部は前記マスクに複数配置され、
    複数の前記重ね合わせ部の1つである第1の重ね合わせ部には、ダミー構造体を形成するために遮光すべき領域のみを覆う第1の遮光用パターンが配置されており、
    前記重ね合わせ部の1つであり前記第1の重ね合わせ部による露光領域と重なることになる第2の重ね合わせ部には、前記第1の遮光用パターンの配置される領域と平面的に同一の領域を覆う、または、前記第2の重ね合わせ部において前記第1の遮光用パターンの配置される領域と平面的に同一の領域および他の領域の少なくとも一部を覆う、第2の遮光用パターンが配置されている、マスク。
  3. 前記第2の重ね合わせ部には、前記第1の遮光用パターンの配置される領域と平面的に同一の領域のみを覆う前記第2の遮光用パターンが配置されている、請求項2に記載のマスク。
  4. 前記第2の重ね合わせ部には、前記平面的に同一の領域および前記第2の重ね合わせ部における前記平面的に同一の領域以外の他の領域の一部のみを覆う前記第2の遮光用パターンが配置されている、請求項2に記載のマスク。
  5. 前記第2の重ね合わせ部には、前記第2の重ね合わせ部の全面を覆う前記第2の遮光用パターンが配置されている、請求項2に記載のマスク。
  6. 請求項2に記載のマスクと、
    前記マスクにより形成される露光領域の一部と重なる領域を露光するための他のマスクをさらに有し、
    前記他のマスクには、前記第2の重ね合わせ部を有する、マスク。
  7. 主表面を有する半導体基板を準備する工程と、
    前記半導体基板の前記主表面の一部の領域に、半導体素子を含む回路で構成された本体領域を形成するための第1の露光工程と、
    前記半導体基板の前記主表面のうち前記一部の領域の一部分と重なる連結部を含む他の領域に、前記本体領域を形成するための第2の露光工程とを備え、
    前記第1の露光工程においては、前記一部の領域に、前記連結部である、ダミー構造体を形成するための第1の連結部が形成され、
    前記第2の露光工程においては、少なくとも前記ダミー構造体を形成するために遮光すべき領域と重なる領域を遮光することにより、前記第1の連結部と重畳するように第2の連結部が形成される、半導体装置の製造方法。
  8. 前記第2の露光工程は1回以上行なわれ、
    すべての前記第2の露光工程では、前記第2の連結部において前記遮光すべき領域のみが遮光される、請求項7に記載の半導体装置の製造方法。
  9. 前記第2の露光工程は1回以上行なわれ、
    少なくとも1回の前記第2の露光工程では、前記第2の連結部において前記ダミー構造体を形成するために遮光すべき領域と重なる領域および前記第2の連結部において前記遮光すべき領域以外の他の領域の一部のみが遮光される、請求項7に記載の半導体装置の製造方法。
  10. 前記第2の露光工程は1回以上行なわれ、
    すべての前記第2の露光工程では、前記第2の連結部の全面が遮光される、請求項7に記載の半導体装置の製造方法。
JP2013024152A 2013-02-12 2013-02-12 半導体装置およびその製造方法、ならびにマスク Pending JP2014153596A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013024152A JP2014153596A (ja) 2013-02-12 2013-02-12 半導体装置およびその製造方法、ならびにマスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013024152A JP2014153596A (ja) 2013-02-12 2013-02-12 半導体装置およびその製造方法、ならびにマスク

Publications (1)

Publication Number Publication Date
JP2014153596A true JP2014153596A (ja) 2014-08-25

Family

ID=51575499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013024152A Pending JP2014153596A (ja) 2013-02-12 2013-02-12 半導体装置およびその製造方法、ならびにマスク

Country Status (1)

Country Link
JP (1) JP2014153596A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124869A (ja) * 1992-10-13 1994-05-06 Sharp Corp 半導体装置の製造方法
JP2001332556A (ja) * 2000-05-25 2001-11-30 Hitachi Ltd 半導体装置の製造方法
JP2004200509A (ja) * 2002-12-19 2004-07-15 Nikon Corp 繋ぎ合わせ測定装置および分割露光用マスク
JP2007142328A (ja) * 2005-11-22 2007-06-07 Renesas Technology Corp 半導体装置の製造方法、マスクおよび半導体装置
JP2009170630A (ja) * 2008-01-16 2009-07-30 Hitachi Ulsi Systems Co Ltd 半導体装置の製造方法
JP2010135346A (ja) * 2007-03-15 2010-06-17 Nec Corp 半導体装置及びその製造方法
JP2011035413A (ja) * 1997-03-31 2011-02-17 Renesas Electronics Corp 半導体集積回路装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124869A (ja) * 1992-10-13 1994-05-06 Sharp Corp 半導体装置の製造方法
JP2011035413A (ja) * 1997-03-31 2011-02-17 Renesas Electronics Corp 半導体集積回路装置
JP2001332556A (ja) * 2000-05-25 2001-11-30 Hitachi Ltd 半導体装置の製造方法
JP2004200509A (ja) * 2002-12-19 2004-07-15 Nikon Corp 繋ぎ合わせ測定装置および分割露光用マスク
JP2007142328A (ja) * 2005-11-22 2007-06-07 Renesas Technology Corp 半導体装置の製造方法、マスクおよび半導体装置
JP2010135346A (ja) * 2007-03-15 2010-06-17 Nec Corp 半導体装置及びその製造方法
JP2009170630A (ja) * 2008-01-16 2009-07-30 Hitachi Ulsi Systems Co Ltd 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
TWI581058B (zh) 使用能夠使用較爲緊密接點封入間距規則之多重圖案化製程圖案化線型特徵之方法
US9024457B2 (en) Semiconductor device and method for manufacturing the same
JP7249994B2 (ja) フォトリソグラフィマスクを整列させる方法及び半導体材料のウェファの集積回路を製造する対応する工程
US9343332B2 (en) Alignment to multiple layers
JP2010087301A (ja) 半導体装置の製造方法
JP6847936B2 (ja) 半導体装置の製造方法
JP2007214243A (ja) 半導体装置の製造方法
KR20150106420A (ko) 반도체 장치
JP5326282B2 (ja) 半導体装置とその製造方法、及び露光用マスク
JP2012023238A (ja) 半導体装置、半導体装置の製造方法、及び半導体装置の設計方法
JP5537205B2 (ja) 半導体装置及びその製造方法
JP2013182943A (ja) 固体撮像装置の製造方法
TWI581055B (zh) 形成光罩的方法
JP2019186473A (ja) 半導体装置及びその製造方法
JP2014153596A (ja) 半導体装置およびその製造方法、ならびにマスク
JP2007049066A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP4891962B2 (ja) 半導体装置の製造方法
JP2017021263A (ja) レチクル、及び、半導体装置の製造方法
US20130087891A1 (en) Semiconductor chip and fabricating method thereof
WO2011101926A1 (ja) 半導体装置の製造方法及びフォトマスク
JP2009170630A (ja) 半導体装置の製造方法
JP2014041928A (ja) 半導体装置
JP2017134099A (ja) 半導体装置の製造方法
KR100541550B1 (ko) 배선 포토 마스크들 및 그를 이용한 반도체 장치의제조방법들
JP2008205163A (ja) 半導体ウェハ及びレチクル並びにそのレチクルを用いた露光方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161220