JP2014140006A - 半導体パッケージ - Google Patents
半導体パッケージ Download PDFInfo
- Publication number
- JP2014140006A JP2014140006A JP2013178336A JP2013178336A JP2014140006A JP 2014140006 A JP2014140006 A JP 2014140006A JP 2013178336 A JP2013178336 A JP 2013178336A JP 2013178336 A JP2013178336 A JP 2013178336A JP 2014140006 A JP2014140006 A JP 2014140006A
- Authority
- JP
- Japan
- Prior art keywords
- fillet
- semiconductor chip
- substrate
- semiconductor package
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
【課題】信頼性が高く、生産性に優れた半導体パッケージを提供する。
【解決手段】半導体チップ１が接着剤層を介して基板３上に実装されている半導体パッケージであって、半導体チップの側壁Ｙを覆うが上面は覆わないフィレット２が形成されており、半導体チップの側壁からのフィレットの最大幅をａ、基板の表面からのフィレットの最大高さをｂとし、基板の表面から半導体チップの上面までの距離をＴとしたとき、下記式（１）及び（２）を満たす半導体パッケージ。Ｔ＜ｂ（１）、０．５ｂ＜ａ＜１．５ｂ（２）
【選択図】図１
【解決手段】半導体チップ１が接着剤層を介して基板３上に実装されている半導体パッケージであって、半導体チップの側壁Ｙを覆うが上面は覆わないフィレット２が形成されており、半導体チップの側壁からのフィレットの最大幅をａ、基板の表面からのフィレットの最大高さをｂとし、基板の表面から半導体チップの上面までの距離をＴとしたとき、下記式（１）及び（２）を満たす半導体パッケージ。Ｔ＜ｂ（１）、０．５ｂ＜ａ＜１．５ｂ（２）
【選択図】図１
Description
本発明は、信頼性が高く、生産性に優れた半導体パッケージに関する。
近年、ますます進展する半導体装置の小型化、高集積化に対応するために、ハンダ等からなる接続端子（バンプ）を有する半導体チップを用いたフリップチップ実装が多用されている。
フリップチップ実装においては、一般的に、複数のバンプを有する半導体チップを、バンプを介して基板に接続した後、アンダーフィルを充填する方法が用いられている。このようなアンダーフィルを充填する方法においては、アンダーフィルの硬化収縮時、又は、リフロー試験若しくは冷熱サイクル試験時、例えば半導体チップと基板との間の線膨張係数の差等に起因して、アンダーフィルの界面等に応力が集中し、クラックが発生することがある。
クラックの発生を抑制して信頼性を高めるために、例えば、特許文献１には、半導体素子と、該半導体素子を搭載する基板と、前記半導体素子に形成された回路形成面を封止する封止樹脂と、を具備する半導体装置において、半導体素子の外周側面を覆う側面被覆部を設けることが記載されている。このような半導体素子の外周側面を覆う側面被覆部は、一般にフィレットと呼ばれている。
また、特許文献２には、回路基板と半導体チップとの間に封止樹脂が注入されると共に、半導体チップの外周側部に封止樹脂が付与されてフィレット部が形成されてなる特定のフリップチップ半導体パッケージが記載されている。特許文献２に記載のフリップチップ半導体パッケージにおいて、フィレット部は、表面が半導体チップの外周側部の上縁から基板に向けて外方に延びる傾斜面をなす構造を有している。
また、特許文献２には、回路基板と半導体チップとの間に封止樹脂が注入されると共に、半導体チップの外周側部に封止樹脂が付与されてフィレット部が形成されてなる特定のフリップチップ半導体パッケージが記載されている。特許文献２に記載のフリップチップ半導体パッケージにおいて、フィレット部は、表面が半導体チップの外周側部の上縁から基板に向けて外方に延びる傾斜面をなす構造を有している。
一方、近年、半導体チップの小型化が進行するとともにバンプ間のピッチもますます狭くなっており、また、これらに伴って半導体チップ同士又は半導体チップと基板との間のギャップもますます狭くなっている。このため、アンダーフィルが充填されなかったり、充填に長時間を要したり、充填時に空気が巻き込まれやすく、ボイドが発生しやすくなったりすることが問題となっている。
そこで、接着剤又は接着フィルムにより、複数のバンプを有するウエハ上のバンプが形成された面に接着剤層を形成した後、ウエハを接着剤層ごとダイシングして個々の半導体チップとし、この接着剤層付き半導体チップを、バンプを介して基板に接続する先塗布型の実装方法が提案されている。
そこで、接着剤又は接着フィルムにより、複数のバンプを有するウエハ上のバンプが形成された面に接着剤層を形成した後、ウエハを接着剤層ごとダイシングして個々の半導体チップとし、この接着剤層付き半導体チップを、バンプを介して基板に接続する先塗布型の実装方法が提案されている。
しかしながら、先塗布型の実装方法において、信頼性を高めるために接着剤層を厚くしてフィレットを大きくしようとすると、フィレットが半導体チップ上面に這い上がり、半導体チップを保持するアタッチメントに付着することが問題となっている。アタッチメントに付着したフィレットは、その状態でアタッチメントの熱により硬化してしまうため、半導体パッケージの生産性の低下を招いている。また、接着剤層を厚くしてフィレットを大きくしようとすると、フィレットが広がりすぎるため、複数の半導体チップを１つの基板上に実装した後でダイシングする場合には、隣接するフィレット同士が接触してダイシング不良が生じることも問題となっている。
本発明は、信頼性が高く、生産性に優れた半導体パッケージを提供することを目的とする。
本発明は、半導体チップが接着剤層を介して基板上に実装されている半導体パッケージであって、前記半導体チップの側壁を覆うが上面は覆わないフィレットが形成されており、前記半導体チップの側壁からの前記フィレットの最大幅をａ、前記基板の表面からの前記フィレットの最大高さをｂとし、前記基板の表面から前記半導体チップの上面までの距離をＴとしたとき、下記式（１）及び（２）を満たす半導体パッケージである。
Ｔ＜ｂ （１）
０．５ｂ＜ａ＜１．５ｂ （２）
上記フィレットは、上方又は斜め上方に凸の曲面を含み、フィレットの最大幅ａを示す位置ａ１において基板と接触していないことが好ましい。
上記接着剤層は、常温〜１５０℃における最低溶融粘度が１２０００〜３００００Ｐａ・ｓであり、表面エネルギーが２０〜３４ｅｒｇ／ｃｍ２であることが好ましい。
以下、本発明を詳述する。
Ｔ＜ｂ （１）
０．５ｂ＜ａ＜１．５ｂ （２）
上記フィレットは、上方又は斜め上方に凸の曲面を含み、フィレットの最大幅ａを示す位置ａ１において基板と接触していないことが好ましい。
上記接着剤層は、常温〜１５０℃における最低溶融粘度が１２０００〜３００００Ｐａ・ｓであり、表面エネルギーが２０〜３４ｅｒｇ／ｃｍ２であることが好ましい。
以下、本発明を詳述する。
本発明者は、半導体チップが接着剤層を介して基板上に実装されている半導体パッケージにおいて、半導体チップの側壁を覆うが上面は覆わない所定形状の分厚いフィレットを形成させることにより、フィレットの半導体チップ上面への這い上がり及び隣接するフィレット同士の接触を防止しつつフィレットを大きくすることができ、その結果、信頼性が高く、生産性に優れた半導体パッケージが得られることを見出し、本発明を完成させるに至った。
本発明の半導体パッケージは、半導体チップが接着剤層を介して基板上に実装されている半導体パッケージであって、上記半導体チップの側壁を覆うが上面は覆わないフィレットが形成されている。なお、フィレットとは、半導体チップからはみ出して基板上に広がった接着剤層の一部であり、フィレットが半導体チップの側壁を覆っているか否か、及び、フィレットが半導体チップの上面を覆っているか否かについては、光学顕微鏡にて半導体パッケージの断面を観察することにより判断することができる。
図１は、本発明の半導体パッケージの一例を模式的に示す断面図である。図１に示す本発明の半導体パッケージおいては、半導体チップ１が基板３上に実装されており、フィレット２は、半導体チップ１の上面Ｘは覆わず、側壁Ｙを覆うように形成されている。
図１は、本発明の半導体パッケージの一例を模式的に示す断面図である。図１に示す本発明の半導体パッケージおいては、半導体チップ１が基板３上に実装されており、フィレット２は、半導体チップ１の上面Ｘは覆わず、側壁Ｙを覆うように形成されている。
本発明の半導体パッケージにおいては、上記半導体チップの側壁からの上記フィレットの最大幅をａ、上記基板の表面からの上記フィレットの最大高さをｂとし、上記基板の表面から上記半導体チップの上面までの距離をＴとしたとき、下記式（１）及び（２）を満たす。なお、ａ、ｂ及びＴは、測長機能を備えた光学顕微鏡にて半導体パッケージの断面を観察することにより測定することができる。
Ｔ＜ｂ （１）
０．５ｂ＜ａ＜１．５ｂ （２）
Ｔ＜ｂ （１）
０．５ｂ＜ａ＜１．５ｂ （２）
上記式（１）は、上記フィレットの最大高さｂが、上記基板の表面から上記半導体チップの上面までの距離Ｔよりも大きく、上記フィレットが分厚いことを示している。上記フィレットの最大高さｂが上記式（１）に示す範囲を外れると、上記フィレットが薄くなり、半導体パッケージの信頼性が低下してしまう。上記フィレットの最大高さｂは、上記基板の表面から上記半導体チップの上面までの距離Ｔの１．１倍よりも大きいことが好ましく、１．２倍よりも大きいことがより好ましく、１．５倍以上であることが更に好ましい。
また、上記フィレットの最大高さｂは、上記基板の表面から上記半導体チップの上面までの距離Ｔの３倍以下であることが好ましく、２．５倍以下であることが更に好ましい。上記フィレットの最大高さｂが、上記基板の表面から上記半導体チップの上面までの距離Ｔの３倍を超えると、半導体パッケージをモールド成型しようとしたときに、フィレットをモールドからはみ出さずにモールド成型することが難しくなることがある。また、複数のパッケージを重ねるＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）構造のパッケージに内蔵しようとしたときに、ＰｏＰ構造の下層のパッケージに内蔵された半導体チップのパッケージに形成されたフィレットが上層のパッケージと接触しやすくなるため、それぞれの半導体チップを配置する設計自由度が低下するおそれがある。
上記式（２）は、上記フィレットの最大幅ａが、上記フィレットの最大高さｂの０．５倍より大きく、かつ、１．５倍より小さく、上記フィレットが広がりすぎないことを示している。上記フィレットの最大幅ａが上記式（２）に示す範囲を外れると、上記フィレットが広がりすぎるため、隣接するフィレット同士の接触が生じてしまう。上記フィレットの最大幅ａは、上記フィレットの最大高さｂの０．６倍より大きく、かつ、１．４倍より小さいことが好ましく、０．８倍より大きく、かつ、１．２倍より小さいことがより好ましい。
また、上記フィレットの最大高さｂは、上記基板の表面から上記半導体チップの上面までの距離Ｔの３倍以下であることが好ましく、２．５倍以下であることが更に好ましい。上記フィレットの最大高さｂが、上記基板の表面から上記半導体チップの上面までの距離Ｔの３倍を超えると、半導体パッケージをモールド成型しようとしたときに、フィレットをモールドからはみ出さずにモールド成型することが難しくなることがある。また、複数のパッケージを重ねるＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）構造のパッケージに内蔵しようとしたときに、ＰｏＰ構造の下層のパッケージに内蔵された半導体チップのパッケージに形成されたフィレットが上層のパッケージと接触しやすくなるため、それぞれの半導体チップを配置する設計自由度が低下するおそれがある。
上記式（２）は、上記フィレットの最大幅ａが、上記フィレットの最大高さｂの０．５倍より大きく、かつ、１．５倍より小さく、上記フィレットが広がりすぎないことを示している。上記フィレットの最大幅ａが上記式（２）に示す範囲を外れると、上記フィレットが広がりすぎるため、隣接するフィレット同士の接触が生じてしまう。上記フィレットの最大幅ａは、上記フィレットの最大高さｂの０．６倍より大きく、かつ、１．４倍より小さいことが好ましく、０．８倍より大きく、かつ、１．２倍より小さいことがより好ましい。
図１に示す本発明の半導体パッケージおいては、フィレット２の最大高さｂが、基板３の表面から半導体チップ１の上面までの距離Ｔよりも大きく、フィレット２の最大幅ａが、フィレット２の最大高さｂの０．５倍より大きく、かつ、１．５倍より小さい。このような半導体チップの側壁を覆うが上面は覆わない分厚いフィレットを形成させることにより、フィレットの半導体チップ上面への這い上がり及び隣接するフィレット同士の接触を防止しつつフィレットを大きくすることができ、その結果、信頼性が高く、生産性に優れた半導体パッケージとすることができる。
ただし、本発明の半導体パッケージにおいて、このような半導体チップの側壁を覆うが上面は覆わない分厚いフィレットは、半導体チップの外周のうちの少なくとも一部において形成されていればよい。
ただし、本発明の半導体パッケージにおいて、このような半導体チップの側壁を覆うが上面は覆わない分厚いフィレットは、半導体チップの外周のうちの少なくとも一部において形成されていればよい。
一方、図２は、従来の半導体パッケージの一例を模式的に示す断面図である。図２に示す従来の半導体パッケージにおいては、フィレット２’は、半導体チップ１’の側壁から基板３’に向かって傾斜面を形成する構造を有している。このような半導体パッケージにおいて、信頼性を高めるために接着剤層を厚くしてフィレットを大きくしようとすると、フィレットの半導体チップ上面への這い上がりが生じたり、隣接するフィレット同士の接触が生じたりしてしまう。
また、上記フィレットは、図１に示すように、上方又は斜め上方に凸の曲面を含むことが好ましい。また、上記フィレットは、図１に示すように、上記フィレットの最大幅ａを示す位置ａ１において基板と接触していないことが好ましい。なお、半導体チップの側壁を示す位置をａ０、フィレットの最大幅ａを示す位置をａ１とし（図１参照）、フィレットが上方又は斜め上方に凸の曲面を含むか否か、及び、フィレットの最大幅ａを示す位置ａ１においてフィレットが基板と接触しているか否かついては、光学顕微鏡にて半導体パッケージの断面及び／又は外観を観察することにより判断することができる。フィレットが基板と接触していないとは、半導体チップの外周のうちの少なくとも一部においてフィレットが基板と接触していないことを意味する。
上記フィレットが自らの凝集力で、図１に示すような形状になることによって、上記フィレットの端が外側に向かって大きく広がらないので、隣接するフィレット同士の接触をより確実に防止できる。
上記フィレットが自らの凝集力で、図１に示すような形状になることによって、上記フィレットの端が外側に向かって大きく広がらないので、隣接するフィレット同士の接触をより確実に防止できる。
上記半導体チップの側壁を覆うが上面は覆わない上記式（１）及び（２）を満たす分厚いフィレットを形成させる方法として、上記接着剤層を構成する接着剤組成物の最低溶融粘度、表面エネルギー等を制御する方法が好ましい。
上記接着剤組成物の常温〜１５０℃における最低溶融粘度は、好ましい下限が１２０００Ｐａ・ｓ、好ましい上限が４００００Ｐａ・ｓである。最低溶融粘度が１２０００Ｐａ・ｓ未満であると、上記フィレットが広がりすぎるため、隣接するフィレット同士の接触が生じることがある。最低溶融粘度が４００００Ｐａ・ｓを超えると、上記フィレットが充分に広がらず、半導体パッケージの信頼性が低下することがある。最低溶融粘度のより好ましい下限は１５０００Ｐａ・ｓ、より好ましい上限は３００００Ｐａ・ｓである。なお、最低溶融粘度は、レオメーターを用いて測定することができる。
上記接着剤組成物の常温〜１５０℃における最低溶融粘度は、好ましい下限が１２０００Ｐａ・ｓ、好ましい上限が４００００Ｐａ・ｓである。最低溶融粘度が１２０００Ｐａ・ｓ未満であると、上記フィレットが広がりすぎるため、隣接するフィレット同士の接触が生じることがある。最低溶融粘度が４００００Ｐａ・ｓを超えると、上記フィレットが充分に広がらず、半導体パッケージの信頼性が低下することがある。最低溶融粘度のより好ましい下限は１５０００Ｐａ・ｓ、より好ましい上限は３００００Ｐａ・ｓである。なお、最低溶融粘度は、レオメーターを用いて測定することができる。
上記接着剤組成物の常温における表面エネルギーは、好ましい下限が２０ｅｒｇ／ｃｍ２、好ましい上限が３４ｅｒｇ／ｃｍ２である。表面エネルギーが２０ｅｒｇ／ｃｍ２未満であると、上記接着剤組成物と上記基板との密着性が低下し、半導体パッケージの信頼性が低下することがある。表面エネルギーが３４ｅｒｇ／ｃｍ２を超えると、上記接着剤組成物の上記基板に対する濡れ広がりが悪くなり、ボイドが生じることがある。表面エネルギーのより好ましい下限は２５ｅｒｇ／ｃｍ２である。なお、表面エネルギーは、接触角計を用いて、接着剤組成物からなるフィルムの表面（固体表面）に対する水及びジヨードメンタンの接触角を測定し、得られた接触角から、幾何学平均法を使って下記式（３）〜（５）により算出することができる。
上記接着剤組成物は、最低溶融粘度及び表面エネルギーを上記範囲内とするためには、熱硬化性樹脂、熱硬化剤及び高分子量化合物を含有することが好ましい。なかでも、常温（２５℃）で液状の成分とガラス転移温度（Ｔｇ）が０℃以下の高分子量化合物とを合わせた含有量が５重量％以下であることがより好ましい。なお、常温（２５℃）で液状の成分は、熱硬化性樹脂であっても、熱硬化剤であっても、高分子量化合物であってもよく、これら以外の成分（例えば、希釈剤、カップリング剤、密着性付与剤等の添加剤等）であってもよい。
上記接着剤組成物における上記常温（２５℃）で液状の成分とガラス転移温度（Ｔｇ）が０℃以下の高分子量化合物とを合わせた含有量の下限は特に限定されないが、接着剤組成物の製膜性、可撓性等の観点から、好ましい下限は１重量％である。
上記接着剤組成物における上記常温（２５℃）で液状の成分とガラス転移温度（Ｔｇ）が０℃以下の高分子量化合物とを合わせた含有量の下限は特に限定されないが、接着剤組成物の製膜性、可撓性等の観点から、好ましい下限は１重量％である。
上記熱硬化性樹脂は特に限定されず、例えば、付加重合、重縮合、重付加、付加縮合、開環重合等の反応により硬化する化合物が挙げられる。上記熱硬化性樹脂として、具体的には例えば、ユリア樹脂、メラミン樹脂、フェノール樹脂、レゾルシノール樹脂、エポキシ樹脂、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリベンズイミダゾール樹脂、ジアリルフタレート樹脂、キシレン樹脂、アルキル−ベンゼン樹脂、エポキシアクリレート樹脂、珪素樹脂、ウレタン樹脂等が挙げられる。なかでも、接着剤組成物の硬化物の強度及び接合信頼性を確保する観点から、エポキシ樹脂、アクリル樹脂が好ましい。
上記エポキシ樹脂は特に限定されず、例えば、ビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＡＤ型、ビスフェノールＳ型等のビスフェノール型エポキシ樹脂、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂、レゾルシノール型エポキシ樹脂、トリスフェノールメタントリグリシジルエーテル等の芳香族エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ポリエーテル変性エポキシ樹脂、ＮＢＲ変性エポキシ樹脂、ＣＴＢＮ変性エポキシ樹脂、及び、これらの水添化物等が挙げられる。これらのエポキシ樹脂は、単独で用いてもよく、２種以上を併用してもよい。
上記エポキシ樹脂は、常温で液状のエポキシ樹脂であっても、常温で固体のエポキシ樹脂であってもよく、これらを適宜組み合わせて用いてもよい。
上記常温で液状のエポキシ樹脂のうち、市販品として、例えば、ＥＰＩＣＬＯＮ ８４０、８４０−Ｓ、８５０、８５０−Ｓ、ＥＸＡ−８５０ＣＲＰ（以上、ＤＩＣ社製）等のビスフェノールＡ型エポキシ樹脂、ＥＰＩＣＬＯＮ ８３０、８３０−Ｓ、ＥＸＡ−８３０ＣＲＰ（以上、ＤＩＣ社製）等のビスフェノールＦ型エポキシ樹脂、ＥＰＩＣＬＯＮ ＨＰ−４０３２、ＨＰ−４０３２Ｄ（以上、ＤＩＣ社製）等のナフタレン型エポキシ樹脂、ＥＰＩＣＬＯＮ ＥＸＡ−７０１５（ＤＩＣ社製）、ＥＸ−２５２（ナガセケムテックス社製）等の水添ビスフェノールＡ型エポキシ樹脂、ＥＸ−２０１（ナガセケムテックス社製）等のレゾルシノール型エポキシ樹脂等が挙げられる。
上記常温で液状のエポキシ樹脂のうち、市販品として、例えば、ＥＰＩＣＬＯＮ ８４０、８４０−Ｓ、８５０、８５０−Ｓ、ＥＸＡ−８５０ＣＲＰ（以上、ＤＩＣ社製）等のビスフェノールＡ型エポキシ樹脂、ＥＰＩＣＬＯＮ ８３０、８３０−Ｓ、ＥＸＡ−８３０ＣＲＰ（以上、ＤＩＣ社製）等のビスフェノールＦ型エポキシ樹脂、ＥＰＩＣＬＯＮ ＨＰ−４０３２、ＨＰ−４０３２Ｄ（以上、ＤＩＣ社製）等のナフタレン型エポキシ樹脂、ＥＰＩＣＬＯＮ ＥＸＡ−７０１５（ＤＩＣ社製）、ＥＸ−２５２（ナガセケムテックス社製）等の水添ビスフェノールＡ型エポキシ樹脂、ＥＸ−２０１（ナガセケムテックス社製）等のレゾルシノール型エポキシ樹脂等が挙げられる。
上記常温で固体のエポキシ樹脂のうち、市販品として、例えば、ＥＰＩＣＬＯＮ ８６０、１０５５０、１０５５（以上、ＤＩＣ社製）等のビスフェノールＡ型エポキシ樹脂、ＥＰＩＣＬＯＮ ＥＸＡ−１５１４（ＤＩＣ社製）等のビスフェノールＳ型エポキシ樹脂、ＥＰＩＣＬＯＮ ＨＰ−４７００、ＨＰ−４７１０、ＨＰ−４７７０（以上、ＤＩＣ社製）等のナフタレン型エポキシ樹脂、ＥＰＩＣＬＯＮ ＨＰ−７２００シリーズ（ＤＩＣ社製）等のジシクロペンタジエン型エポキシ樹脂、ＥＰＩＣＬＯＮ ＨＰ−５０００、ＥＸＡ−９９００（以上、ＤＩＣ社製）等のクレゾールノボラック型エポキシ樹脂等が挙げられる。
上記熱硬化剤は特に限定されず、従来公知の熱硬化剤を上記熱硬化性樹脂に合わせて適宜選択することができる。上記熱硬化性樹脂としてエポキシ樹脂を用いる場合、上記熱硬化剤として、例えば、酸無水物系硬化剤、フェノール系硬化剤、アミン系硬化剤、ジシアンジアミド等の潜在性硬化剤、カチオン系触媒型硬化剤等が挙げられる。これらの熱硬化剤は、単独で用いてもよく、２種以上を併用してもよい。なかでも、硬化速度、硬化物の物性等に優れることから、酸無水物系硬化剤が好ましい。
上記酸無水物系硬化剤のうち、市販品として、例えば、ＹＨ−３０６、ＹＨ−３０７（以上、三菱化学社製、常温（２５℃）で液状）、ＹＨ−３０９（三菱化学社製、常温（２５℃）で固体）等が挙げられる。
上記熱硬化剤の含有量は特に限定されず、常温（２５℃）で液状の成分とガラス転移温度（Ｔｇ）が０℃以下の高分子量化合物とを合わせた含有量を上記範囲内とすることが好ましい。上記熱硬化性樹脂としてエポキシ樹脂を用い、エポキシ基と等量反応する熱硬化剤を用いる場合、上記熱硬化剤の含有量は、接着剤組成物中に含まれるエポキシ基の総量に対する好ましい下限が６０当量、好ましい上限が１１０当量である。含有量が６０当量未満であると、接着剤組成物を充分に硬化させることができないことがある。含有量が１１０当量を超えても、特に接着剤組成物の硬化性には寄与せず、過剰な熱硬化剤が揮発することによってボイドの原因となることがある。含有量のより好ましい下限は７０当量、より好ましい上限は１００当量である。
上記接着剤組成物は、硬化速度、硬化物の物性等を調整する目的で、更に、硬化促進剤を含有してもよい。
上記硬化促進剤は特に限定されず、例えば、イミダゾール系硬化促進剤、３級アミン系硬化促進剤等が挙げられる。なかでも、硬化速度、硬化物の物性等の調整をするための反応系の制御をしやすいことから、イミダゾール系硬化促進剤が好ましい。
上記硬化促進剤は特に限定されず、例えば、イミダゾール系硬化促進剤、３級アミン系硬化促進剤等が挙げられる。なかでも、硬化速度、硬化物の物性等の調整をするための反応系の制御をしやすいことから、イミダゾール系硬化促進剤が好ましい。
上記イミダゾール系硬化促進剤は特に限定されず、例えば、フジキュア７０００（Ｔ＆Ｋ ＴＯＫＡ社製、常温（２５℃）で液状）、イミダゾールの１位をシアノエチル基で保護した１−シアノエチル−２−フェニルイミダゾール、イソシアヌル酸で塩基性を保護したイミダゾール系硬化促進剤（商品名「２ＭＡ−ＯＫ」、四国化成工業社製、常温（２５℃）で固体）、２ＭＺ、２ＭＺ−Ｐ、２ＰＺ、２ＰＺ−ＰＷ、２Ｐ４ＭＺ、Ｃ１１Ｚ−ＣＮＳ、２ＰＺ−ＣＮＳ、２ＰＺＣＮＳ−ＰＷ、２ＭＺ−Ａ、２ＭＺＡ−ＰＷ、Ｃ１１Ｚ−Ａ、２Ｅ４ＭＺ−Ａ、２ＭＡＯＫ−ＰＷ、２ＰＺ−ＯＫ、２ＭＺ−ＯＫ、２ＰＨＺ、２ＰＨＺ−ＰＷ、２Ｐ４ＭＨＺ、２Ｐ４ＭＨＺ−ＰＷ、２Ｅ４ＭＺ・ＢＩＳ、ＶＴ、ＶＴ−ＯＫ、ＭＡＶＴ、ＭＡＶＴ−ＯＫ（以上、四国化成工業社製）等が挙げられる。これらのイミダゾール系硬化促進剤は、単独で用いてもよく、２種以上を併用してもよい。
上記硬化促進剤の含有量は特に限定されず、常温（２５℃）で液状の成分とガラス転移温度（Ｔｇ）が０℃以下の高分子量化合物とを合わせた含有量を上記範囲内とすることが好ましいが、熱硬化剤１００重量部に対する好ましい下限が５重量部、好ましい上限が５０重量部である。含有量が５重量部未満であると、接着剤組成物の熱硬化のために高温で長時間の加熱を必要とすることがある。含有量が５０重量部を超えると、接着剤組成物の貯蔵安定性が不充分となったり、過剰な硬化促進剤が揮発することによってボイドの原因となったりすることがある。含有量のより好ましい下限は１０重量部、より好ましい上限は３０重量部である。
上記高分子量化合物は、ガラス転移温度（Ｔｇ）が０℃以下の高分子量化合物であっても、ガラス転移温度（Ｔｇ）が０℃を超える高分子量化合物であっても、これらの混合物であってもよい。上記高分子量化合物を用いることで、接着剤組成物に製膜性、可撓性等を付与するとともに、接着剤組成物の硬化物に強靭性を持たせ、高い接合信頼性を確保することができる。
上記高分子量化合物は特に限定されず、例えば、ユリア樹脂、メラミン樹脂、フェノール樹脂、レゾルシノール樹脂、エポキシ樹脂、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリベンズイミダゾール樹脂、ジアリルフタレート樹脂、キシレン樹脂、アルキル−ベンゼン樹脂、エポキシアクリレート樹脂、珪素樹脂、ウレタン樹脂等の公知の高分子量化合物が挙げられる。なかでも、エポキシ基を有する高分子量化合物が好ましい。
上記高分子量化合物は特に限定されず、例えば、ユリア樹脂、メラミン樹脂、フェノール樹脂、レゾルシノール樹脂、エポキシ樹脂、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリベンズイミダゾール樹脂、ジアリルフタレート樹脂、キシレン樹脂、アルキル−ベンゼン樹脂、エポキシアクリレート樹脂、珪素樹脂、ウレタン樹脂等の公知の高分子量化合物が挙げられる。なかでも、エポキシ基を有する高分子量化合物が好ましい。
上記エポキシ基を有する高分子量化合物を添加することで、接着剤組成物の硬化物は、優れた可撓性を発現する。即ち、上記接着剤組成物の硬化物は、上記熱硬化性樹脂としてのエポキシ樹脂に由来する優れた機械的強度、耐熱性及び耐湿性と、上記エポキシ基を有する高分子量化合物に由来する優れた可撓性とを兼備することとなるので、耐冷熱サイクル性、耐ハンダリフロー性、寸法安定性等に優れるものとなり、高い接合信頼性及び高い導通信頼性を発現することとなる。
上記エポキシ基を有する高分子量化合物は、末端及び／又は側鎖（ペンダント位）にエポキシ基を有する高分子量化合物であれば特に限定されず、例えば、エポキシ基含有アクリルゴム、エポキシ基含有ブタジエンゴム、ビスフェノール型高分子量エポキシ樹脂、エポキシ基含有フェノキシ樹脂、エポキシ基含有アクリル樹脂、エポキシ基含有ウレタン樹脂、エポキシ基含有ポリエステル樹脂等が挙げられる。なかでも、エポキシ基を多く含む高分子化合物を得ることができ、硬化物の機械的強度及び耐熱性がより優れたものとなることから、エポキシ基含有アクリル樹脂が好ましい。これらのエポキシ基を有する高分子量化合物は、単独で用いてもよく、２種以上を併用してもよい。
上記高分子量化合物として、上記エポキシ基を有する高分子量化合物、特に、エポキシ基含有アクリル樹脂を用いる場合、上記エポキシ基を有する高分子量化合物の重量平均分子量の好ましい下限は１万、好ましい上限は１００万である。重量平均分子量が１万未満であると、接着剤組成物の製膜性が不充分となったり、接着剤組成物の硬化物の可撓性が充分に向上しなかったりすることがある。重量平均分子量が１００万を超えると、高分子量化合物は、溶媒への溶解性が低下して取扱い性が低下することがある。
上記高分子量化合物として、上記エポキシ基を有する高分子量化合物、特に、エポキシ基含有アクリル樹脂を用いる場合、上記エポキシ基を有する高分子量化合物のエポキシ当量の好ましい下限が２００、好ましい上限が１０００である。エポキシ当量が２００未満であると、接着剤組成物の硬化物の可撓性が充分に向上しないことがある。エポキシ当量が１０００を超えると、接着剤組成物の硬化物の機械的強度又は耐熱性が不充分となることがある。
上記接着剤組成物における上記高分子量化合物の含有量は特に限定されず、常温（２５℃）で液状の成分とガラス転移温度（Ｔｇ）が０℃以下の高分子量化合物とを合わせた含有量を上記範囲内とすることが好ましいが、上記接着剤組成物における好ましい下限は３重量％、好ましい上限は３０重量％である。含有量が３重量％未満であると、熱ひずみに対する充分な信頼性が得られないことがある。含有量が３０重量％を超えると、接着剤組成物の耐熱性が低下することがある。
上記接着剤組成物は、更に、無機フィラーを含有することが好ましい。なかでも、上記無機フィラーの含有量が６０重量％以下であることが好ましい。含有量が６０重量％を超えると、接着剤組成物の製膜性が不充分となったり、最低溶融粘度及び表面エネルギーを上記範囲内とすることが困難となったりすることがある。
上記接着剤組成物における上記無機フィラーの含有量の下限は特に限定されないが、接着剤組成物の硬化物の強度及び接合信頼性を確保する観点から、好ましい下限は１０重量％である。
上記接着剤組成物における上記無機フィラーの含有量の下限は特に限定されないが、接着剤組成物の硬化物の強度及び接合信頼性を確保する観点から、好ましい下限は１０重量％である。
上記無機フィラーは特に限定されず、例えば、シリカ、アルミナ、窒化アルミニウム、窒化ホウ素、窒化珪素、炭化珪素、酸化マグネシウム、酸化亜鉛等が挙げられる。なかでも、流動性に優れることから球状シリカが好ましく、メチルシランカップリング剤、フェニルシランカップリング剤等で表面処理された球状シリカがより好ましい。表面処理された球状シリカを用いることで、接着剤組成物の製膜性を高めることができる。
上記無機フィラーの平均粒子径は特に限定されないが、接着剤組成物の透明性、流動性、接合信頼性等の観点から、０．０１〜１μｍ程度が好ましい。
上記接着剤組成物は、必要に応じて、更に、希釈剤、チキソトロピー付与剤、溶媒、無機イオン交換体、ブリード防止剤、イミダゾールシランカップリング剤等の接着性付与剤、密着性付与剤、ゴム粒子等の応力緩和剤等のその他の添加剤を含有してもよい。
本発明の半導体パッケージを製造する方法は特に限定されないが、上述したような接着剤組成物からなる接着剤又は接着フィルムにより、複数のバンプを有するウエハ上のバンプが形成された面に接着剤層を形成した後、ウエハを接着剤層ごとダイシングして個々の半導体チップとし、この接着剤層付き半導体チップを、バンプを介して基板に接続する方法が好ましい。
複数のバンプを有するウエハ上のバンプが形成された面に接着剤層を形成する方法は特に限定されず、例えば、常圧下でのラミネート、真空ラミネート等により、複数のバンプを有するウエハ上のバンプが形成された面に接着フィルムを貼り合せる方法等が挙げられる。常圧下でのラミネートでは空気が巻き込まれる場合があるが、貼り合わせの後、加圧キュアオーブン（例えば、ＰＣＯ−０８３ＴＡ（ＮＴＴアトバンステクノロジ社製））等を用いて接着剤層を加圧雰囲気下で加熱して、ボイドを除去してもよい。
ウエハを接着剤層ごとダイシングして個々の半導体チップとする方法は特に限定されず、例えば、ウエハをダイシングテープにマウントした後、従来公知のブレードダイシング、レーザーダイシング等の方法を用いて個片化する方法等が挙げられる。
なお、複数のバンプを有するウエハ上のバンプが形成された面に接着剤層を形成する前、又は、ウエハを接着剤層ごとダイシングして個々の半導体チップとする前に、ウエハの裏面を所定の厚さにまで研削してもよい。研削は、例えば、従来公知の研磨装置、研削装置等を用いて行うことができる。
得られた接着剤層付き半導体チップを、例えば、従来公知のボンディング装置を用いて熱圧着することにより、バンプを介して基板に接続することができる。
熱圧着する際の温度の好ましい下限は２４０℃、好ましい上限は３００℃である。温度が２４０℃未満であると、半導体チップと基板との間の電極接合が形成されないことがある。温度が３００℃を超えると、接着剤層から揮発成分が発生してボイドを増加させることがある。熱圧着する際の時間（保持時間）は、好ましい下限が１秒、好ましい上限が３秒である。また、熱圧着する際には、接着剤層付き半導体チップに対して圧力をかけることが好ましい。圧力は、半導体チップと基板との間の電極接合が形成される圧力であれば特に限定されないが、０．３〜３ＭＰａが好ましい。
熱圧着する際の温度の好ましい下限は２４０℃、好ましい上限は３００℃である。温度が２４０℃未満であると、半導体チップと基板との間の電極接合が形成されないことがある。温度が３００℃を超えると、接着剤層から揮発成分が発生してボイドを増加させることがある。熱圧着する際の時間（保持時間）は、好ましい下限が１秒、好ましい上限が３秒である。また、熱圧着する際には、接着剤層付き半導体チップに対して圧力をかけることが好ましい。圧力は、半導体チップと基板との間の電極接合が形成される圧力であれば特に限定されないが、０．３〜３ＭＰａが好ましい。
本発明によれば、信頼性が高く、生産性に優れた半導体パッケージを提供することができる。
以下に実施例を掲げて本発明の態様を更に詳しく説明するが、本発明はこれら実施例のみに限定されない。
（実施例１）
（１）接着フィルムの製造
表１に記載の配合組成に従って、各材料を溶媒としてのメチルエチルケトン（ＭＥＫ）に添加し、ホモディスパーを用いて攪拌混合することにより接着剤溶液を製造した。得られた接着剤溶液を、アプリケーターを用いて離型ＰＥＴフィルム上に乾燥後の厚みが３０μｍとなるように塗工し、乾燥することにより、接着フィルムを製造した。使用時まで、得られた接着剤層の表面を離型ＰＥＴフィルム（保護フィルム）で保護した。得られた接着剤層の最低溶融粘度を、レオメーターを用いて測定した。また、接触角計を用いて、得られた接着剤層の表面（固体表面）に対する水及びジヨードメンタンの接触角を測定し、得られた接触角から、幾何学平均法を使って上記式（３）〜（５）により表面エネルギーを算出した。測定結果を表１に示した。
（１）接着フィルムの製造
表１に記載の配合組成に従って、各材料を溶媒としてのメチルエチルケトン（ＭＥＫ）に添加し、ホモディスパーを用いて攪拌混合することにより接着剤溶液を製造した。得られた接着剤溶液を、アプリケーターを用いて離型ＰＥＴフィルム上に乾燥後の厚みが３０μｍとなるように塗工し、乾燥することにより、接着フィルムを製造した。使用時まで、得られた接着剤層の表面を離型ＰＥＴフィルム（保護フィルム）で保護した。得られた接着剤層の最低溶融粘度を、レオメーターを用いて測定した。また、接触角計を用いて、得られた接着剤層の表面（固体表面）に対する水及びジヨードメンタンの接触角を測定し、得られた接触角から、幾何学平均法を使って上記式（３）〜（５）により表面エネルギーを算出した。測定結果を表１に示した。
（２）半導体パッケージの製造
先端部が半田からなるバンプが５０μｍピッチでペリフェラル状に形成されたウエハ（ＷＡＬＴＳ−ＴＥＧ ＭＢ５０−０１０１ＪＹ、半田溶融点２３５℃、ウォルツ社製）を用意した。接着フィルムの片面の保護フィルムを剥がし、真空ラミネーター（ＡＴＭ−８１２Ｍ、タカトリ社製）を用いて、ステージ温度８０℃、真空度８０Ｐａでウエハのバンプが形成された面に接着フィルムを貼り合わせた。
離型ＰＥＴフィルムを剥がし、露出した接着剤面に、通常の研削用保護テープ（エレップホルダーＢＴ３１００Ｐ、日東電工社製）をラミネートした。次いで、研削装置（ＤＦＧ８５６０、ディスコ社製）を用いて、厚みが１００μｍとなるまでウエハの裏面を研削した。ウエハの研削した面にダイシングテープを貼り付け、研削用保護テープを剥離した。その後、ダイシング装置（ＤＦＤ６５１、ディスコ社製）を用いて、送り速度２０ｍｍ／秒でウエハをダイシングして、厚みが３０μｍの接着剤層が付着した接着剤層付き半導体チップ（７．６ｍｍ×７．６ｍｍ）を得た。
Ｎｉ／Ａｕ電極を有する基板（ＷＡＬＴＳ−ＫＩＴ ＭＢ５０−０１０１ＪＹ、ウォルツ社製）を用意した。フリップチップボンダ（ＦＣ−３０００、東レエンジニアリング社製）を用いて、ボンディングステージ温度１２０℃の条件下で、１６０℃接触で２８０℃まで昇温し、０．８ＭＰａで２秒間荷重をかけ、得られた接着剤層付き半導体チップを基板上に熱圧着した。常圧１７０℃オーブンで３０分間保持することにより、接着剤層を完全に硬化させて、半導体パッケージを得た。
先端部が半田からなるバンプが５０μｍピッチでペリフェラル状に形成されたウエハ（ＷＡＬＴＳ−ＴＥＧ ＭＢ５０−０１０１ＪＹ、半田溶融点２３５℃、ウォルツ社製）を用意した。接着フィルムの片面の保護フィルムを剥がし、真空ラミネーター（ＡＴＭ−８１２Ｍ、タカトリ社製）を用いて、ステージ温度８０℃、真空度８０Ｐａでウエハのバンプが形成された面に接着フィルムを貼り合わせた。
離型ＰＥＴフィルムを剥がし、露出した接着剤面に、通常の研削用保護テープ（エレップホルダーＢＴ３１００Ｐ、日東電工社製）をラミネートした。次いで、研削装置（ＤＦＧ８５６０、ディスコ社製）を用いて、厚みが１００μｍとなるまでウエハの裏面を研削した。ウエハの研削した面にダイシングテープを貼り付け、研削用保護テープを剥離した。その後、ダイシング装置（ＤＦＤ６５１、ディスコ社製）を用いて、送り速度２０ｍｍ／秒でウエハをダイシングして、厚みが３０μｍの接着剤層が付着した接着剤層付き半導体チップ（７．６ｍｍ×７．６ｍｍ）を得た。
Ｎｉ／Ａｕ電極を有する基板（ＷＡＬＴＳ−ＫＩＴ ＭＢ５０−０１０１ＪＹ、ウォルツ社製）を用意した。フリップチップボンダ（ＦＣ−３０００、東レエンジニアリング社製）を用いて、ボンディングステージ温度１２０℃の条件下で、１６０℃接触で２８０℃まで昇温し、０．８ＭＰａで２秒間荷重をかけ、得られた接着剤層付き半導体チップを基板上に熱圧着した。常圧１７０℃オーブンで３０分間保持することにより、接着剤層を完全に硬化させて、半導体パッケージを得た。
（３）フィレットの観察
半導体パッケージに断面研磨を施し、光学顕微鏡により半導体パッケージのフィレットを観察したところ、半導体チップの側壁を覆うが上面は覆わないフィレットが形成されていた。また、測長機能を備えた光学顕微鏡により観察することにより、半導体チップの側壁からのフィレットの最大幅ａ、基板の表面からのフィレットの最大高さｂ、基板の表面から半導体チップの上面までの距離Ｔを測定した。測定結果を表１に示した。また、フィレットは、上方又は斜め上方に凸の曲面を含み、フィレットの最大幅ａを示す位置ａ１において基板と接触していなかった。
なお、図３は、実施例１で得られた半導体パッケージの断面を光学顕微鏡で観察した写真である。
半導体パッケージに断面研磨を施し、光学顕微鏡により半導体パッケージのフィレットを観察したところ、半導体チップの側壁を覆うが上面は覆わないフィレットが形成されていた。また、測長機能を備えた光学顕微鏡により観察することにより、半導体チップの側壁からのフィレットの最大幅ａ、基板の表面からのフィレットの最大高さｂ、基板の表面から半導体チップの上面までの距離Ｔを測定した。測定結果を表１に示した。また、フィレットは、上方又は斜め上方に凸の曲面を含み、フィレットの最大幅ａを示す位置ａ１において基板と接触していなかった。
なお、図３は、実施例１で得られた半導体パッケージの断面を光学顕微鏡で観察した写真である。
（実施例２、３）
表１に記載のように配合組成を変更したこと以外は実施例１と同様にして、半導体パッケージを得た。
実施例１と同様に半導体パッケージに断面研磨を施し、光学顕微鏡により半導体パッケージのフィレットを観察したところ、半導体チップの側壁を覆うが上面は覆わないフィレットが形成されていた。また、測長機能を備えた光学顕微鏡により観察することにより、半導体チップの側壁からのフィレットの最大幅ａ、基板の表面からのフィレットの最大高さｂ、基板の表面から半導体チップの上面までの距離Ｔを測定した。測定結果を表１に示した。
表１に記載のように配合組成を変更したこと以外は実施例１と同様にして、半導体パッケージを得た。
実施例１と同様に半導体パッケージに断面研磨を施し、光学顕微鏡により半導体パッケージのフィレットを観察したところ、半導体チップの側壁を覆うが上面は覆わないフィレットが形成されていた。また、測長機能を備えた光学顕微鏡により観察することにより、半導体チップの側壁からのフィレットの最大幅ａ、基板の表面からのフィレットの最大高さｂ、基板の表面から半導体チップの上面までの距離Ｔを測定した。測定結果を表１に示した。
（比較例１、２）
表１に記載のように配合組成を変更したこと以外は実施例１と同様にして、半導体パッケージを得た。
実施例１と同様に半導体パッケージに断面研磨を施し、光学顕微鏡により半導体パッケージのフィレットを観察したところ、基板に向かって傾斜面を形成する構造を有するフィレットが形成されていた。また、測長機能を備えた光学顕微鏡により観察することにより、半導体チップの側壁からのフィレットの最大幅ａ、基板の表面からのフィレットの最大高さｂ、基板の表面から半導体チップの上面までの距離Ｔを測定した。測定結果を表１に示した。
表１に記載のように配合組成を変更したこと以外は実施例１と同様にして、半導体パッケージを得た。
実施例１と同様に半導体パッケージに断面研磨を施し、光学顕微鏡により半導体パッケージのフィレットを観察したところ、基板に向かって傾斜面を形成する構造を有するフィレットが形成されていた。また、測長機能を備えた光学顕微鏡により観察することにより、半導体チップの側壁からのフィレットの最大幅ａ、基板の表面からのフィレットの最大高さｂ、基板の表面から半導体チップの上面までの距離Ｔを測定した。測定結果を表１に示した。
＜評価＞
実施例及び比較例で得られた半導体パッケージについて、以下の評価を行った。結果を表１に示した。
実施例及び比較例で得られた半導体パッケージについて、以下の評価を行った。結果を表１に示した。
（１）生産性（歩留り）評価
半導体パッケージのフィレットの状態を上方から、光学顕微鏡にて観察した。半導体チップの側壁から１ｍｍ以上フィレットがはみ出ている（即ち、フィレットの最大幅ａが１ｍｍ以上である）ことが確認された場合を不良とし、確認されなかった場合を良品とした。５個の半導体パッケージを作製し、その良品率を求めた。
なお、本実施例及び比較例では基板は個片であったが、マトリクス状の基板の場合、半導体チップの側壁から１ｍｍ以上フィレットがはみ出ていると、隣接するフィレット又は半導体チップとの接触が生じることがある。
半導体パッケージのフィレットの状態を上方から、光学顕微鏡にて観察した。半導体チップの側壁から１ｍｍ以上フィレットがはみ出ている（即ち、フィレットの最大幅ａが１ｍｍ以上である）ことが確認された場合を不良とし、確認されなかった場合を良品とした。５個の半導体パッケージを作製し、その良品率を求めた。
なお、本実施例及び比較例では基板は個片であったが、マトリクス状の基板の場合、半導体チップの側壁から１ｍｍ以上フィレットがはみ出ていると、隣接するフィレット又は半導体チップとの接触が生じることがある。
（２）信頼性評価（ＴＣＴ試験）
半導体パッケージについて−５５℃〜１２５℃（３０分／サイクル）の冷熱サイクル試験を行い、１００サイクルごとに導通抵抗値を測定した。導通抵抗値が、冷熱サイクル試験前の初期導通抵抗値に比べ５％以上変化した時点をＮＧ判定とし、５％未満の導通抵抗値が保たれていたサイクル数を評価した。サイクル数が１０００サイクル以上であった場合を○、３００サイクル以上１０００サイクル未満であった場合を△、３００サイクル未満であった場合を×とした。
半導体パッケージについて−５５℃〜１２５℃（３０分／サイクル）の冷熱サイクル試験を行い、１００サイクルごとに導通抵抗値を測定した。導通抵抗値が、冷熱サイクル試験前の初期導通抵抗値に比べ５％以上変化した時点をＮＧ判定とし、５％未満の導通抵抗値が保たれていたサイクル数を評価した。サイクル数が１０００サイクル以上であった場合を○、３００サイクル以上１０００サイクル未満であった場合を△、３００サイクル未満であった場合を×とした。
本発明によれば、信頼性が高く、生産性に優れた半導体パッケージを提供することができる。
１ 半導体チップ
２ フィレット
３ 基板
４ 電極接合
１’ 半導体チップ
２’ フィレット
３’ 基板
４’ 電極接合
２ フィレット
３ 基板
４ 電極接合
１’ 半導体チップ
２’ フィレット
３’ 基板
４’ 電極接合
Claims (3)
- 半導体チップが接着剤層を介して基板上に実装されている半導体パッケージであって、
前記半導体チップの側壁を覆うが上面は覆わないフィレットが形成されており、
前記半導体チップの側壁からの前記フィレットの最大幅をａ、前記基板の表面からの前記フィレットの最大高さをｂとし、前記基板の表面から前記半導体チップの上面までの距離をＴとしたとき、下記式（１）及び（２）を満たす
ことを特徴とする半導体パッケージ。
Ｔ＜ｂ （１）
０．５ｂ＜ａ＜１．５ｂ （２） - フィレットは、上方又は斜め上方に凸の曲面を含み、フィレットの最大幅ａを示す位置ａ１において基板と接触していないことを特徴とする請求項１記載の半導体パッケージ。
- 接着剤層は、常温〜１５０℃における最低溶融粘度が１２０００〜３００００Ｐａ・ｓであり、表面エネルギーが２０〜３４ｅｒｇ／ｃｍ２であることを特徴とする請求項１又は２記載の半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013178336A JP5646021B2 (ja) | 2012-12-18 | 2013-08-29 | 半導体パッケージ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012275617 | 2012-12-18 | ||
| JP2012275617 | 2012-12-18 | ||
| JP2013178336A JP5646021B2 (ja) | 2012-12-18 | 2013-08-29 | 半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014140006A true JP2014140006A (ja) | 2014-07-31 |
| JP5646021B2 JP5646021B2 (ja) | 2014-12-24 |
Family
ID=51416578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013178336A Expired - Fee Related JP5646021B2 (ja) | 2012-12-18 | 2013-08-29 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5646021B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016093114A1 (ja) * | 2014-12-08 | 2016-06-16 | 東レ株式会社 | 接着剤組成物、その硬化物を含む半導体装置およびそれを用いた半導体装置の製造方法 |
| WO2017038922A1 (ja) * | 2015-09-01 | 2017-03-09 | リンテック株式会社 | 粘着シート |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0774450A (ja) * | 1993-06-24 | 1995-03-17 | Toshiba Corp | 電子回路装置 |
| JP2000040775A (ja) * | 1998-07-23 | 2000-02-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2001508949A (ja) * | 1997-01-16 | 2001-07-03 | フォード、グローバル、テクノロジーズ、インコーポレーテッド | 表面取付チップ用最適ロウ接合 |
| JP2003031725A (ja) * | 2001-07-12 | 2003-01-31 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2005129571A (ja) * | 2003-10-21 | 2005-05-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP2006147930A (ja) * | 2004-11-22 | 2006-06-08 | Seiko Epson Corp | 半導体装置 |
| WO2008018557A1 (fr) * | 2006-08-10 | 2008-02-14 | Sumitomo Bakelite Co., Ltd. | Emballage à semi-conducteurs et son procédé de fabrication et résine de scellement |
| JP2009004490A (ja) * | 2007-06-20 | 2009-01-08 | Fdk Corp | 鉛フリーはんだによる電子部品の実装方法およびその電子部品とプリント基板 |
-
2013
- 2013-08-29 JP JP2013178336A patent/JP5646021B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0774450A (ja) * | 1993-06-24 | 1995-03-17 | Toshiba Corp | 電子回路装置 |
| JP2001508949A (ja) * | 1997-01-16 | 2001-07-03 | フォード、グローバル、テクノロジーズ、インコーポレーテッド | 表面取付チップ用最適ロウ接合 |
| JP2000040775A (ja) * | 1998-07-23 | 2000-02-08 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2003031725A (ja) * | 2001-07-12 | 2003-01-31 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2005129571A (ja) * | 2003-10-21 | 2005-05-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP2006147930A (ja) * | 2004-11-22 | 2006-06-08 | Seiko Epson Corp | 半導体装置 |
| WO2008018557A1 (fr) * | 2006-08-10 | 2008-02-14 | Sumitomo Bakelite Co., Ltd. | Emballage à semi-conducteurs et son procédé de fabrication et résine de scellement |
| JP2009004490A (ja) * | 2007-06-20 | 2009-01-08 | Fdk Corp | 鉛フリーはんだによる電子部品の実装方法およびその電子部品とプリント基板 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016093114A1 (ja) * | 2014-12-08 | 2016-06-16 | 東レ株式会社 | 接着剤組成物、その硬化物を含む半導体装置およびそれを用いた半導体装置の製造方法 |
| US10294395B2 (en) | 2014-12-08 | 2019-05-21 | Toray Industries, Inc. | Adhesive composition, semiconductor device containing cured product thereof, and method for manufacturing semiconductor device using same |
| WO2017038922A1 (ja) * | 2015-09-01 | 2017-03-09 | リンテック株式会社 | 粘着シート |
| JPWO2017038922A1 (ja) * | 2015-09-01 | 2018-06-14 | リンテック株式会社 | 粘着シート |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5646021B2 (ja) | 2014-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI552237B (zh) | A semiconductor wafer bonding method, a semiconductor wafer bonding method, a semiconductor device manufacturing method, and a semiconductor device | |
| US9748195B2 (en) | Adhesive for mounting flip chip for use in a method for producing a semiconductor device | |
| JP5860231B2 (ja) | 電子部品用接着剤 | |
| JP5799180B1 (ja) | 半導体接合用接着フィルム | |
| JP5788107B2 (ja) | 半導体用接着剤 | |
| TWI614863B (zh) | 膠黏薄膜、半導體裝置的製造方法以及半導體裝置 | |
| JP2014091744A (ja) | アンダーフィル組成物、半導体装置およびその製造方法 | |
| CN104212374A (zh) | 热固型芯片接合薄膜、带切割片的芯片接合薄膜及半导体装置的制造方法 | |
| JP6438340B2 (ja) | 半導体接合用接着フィルム及び半導体装置の製造方法 | |
| JP5646021B2 (ja) | 半導体パッケージ | |
| JP6460899B2 (ja) | 半導体接合用接着剤 | |
| JP2011192818A (ja) | 半導体チップ接合用接着フィルム | |
| JP5698940B2 (ja) | 電子部品用接着剤及び半導体装置の製造方法 | |
| JP5989397B2 (ja) | 半導体装置の製造方法及び半導体接合用接着剤 | |
| JP5914226B2 (ja) | 半導体装置の製造方法及びフリップチップ実装用接着剤 | |
| JP2014107355A (ja) | 半導体装置の製造方法 | |
| JP2014107354A (ja) | 半導体装置の製造方法 | |
| JP5592820B2 (ja) | 半導体チップ実装体の製造方法、積層シート及び半導体チップ実装体 | |
| JP2014068004A (ja) | 半導体装置の製造方法 | |
| JP2014116503A (ja) | 半導体装置の製造方法 | |
| JP6109611B2 (ja) | 熱硬化性樹脂組成物、及び、半導体装置の製造方法 | |
| JP2014103313A (ja) | 半導体接合用フィルム状接着剤及び半導体装置の製造方法 | |
| JP2016096305A (ja) | 半導体接合用接着剤及び半導体接合用接着フィルム | |
| JP2013214619A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140423 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20140423 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140701 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141007 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141104 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5646021 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |