JP2014138040A - はんだペーストの塗布構造 - Google Patents

はんだペーストの塗布構造 Download PDF

Info

Publication number
JP2014138040A
JP2014138040A JP2013004921A JP2013004921A JP2014138040A JP 2014138040 A JP2014138040 A JP 2014138040A JP 2013004921 A JP2013004921 A JP 2013004921A JP 2013004921 A JP2013004921 A JP 2013004921A JP 2014138040 A JP2014138040 A JP 2014138040A
Authority
JP
Japan
Prior art keywords
solder paste
solder
lands
pair
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013004921A
Other languages
English (en)
Other versions
JP6066476B2 (ja
Inventor
Lei Fang Bu
ブ・レイ・ホアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2013004921A priority Critical patent/JP6066476B2/ja
Publication of JP2014138040A publication Critical patent/JP2014138040A/ja
Application granted granted Critical
Publication of JP6066476B2 publication Critical patent/JP6066476B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】一対のランドに各々はんだペーストを塗布した塗布構造を用いて電子部品を一対のランドに接合する際に、セルフアライメント効果を損なうことなく、はんだボールの発生を抑制できるようにする。
【解決手段】基板4の実装面4aに間隔をあけて形成された一対のランド5A,5Bに各々はんだペースト1A,1Bを塗布したはんだペースト1の塗布構造であって、各はんだペースト1A,1Bの平面輪郭が該はんだペースト1A,1Bの周縁から内側に窪む凹部7を有すると共に、一対のはんだペースト1A,1Bの前記凹部7が互いに対向し、前記はんだペースト1A,1Bが塗布される前記ランド5A,5Bの塗布面6が、前記凹部7に囲まれて前記はんだペースト1A,1Bが溶融した際に流れ込む流入領域6aを有するはんだペースト1の塗布構造を提供する。
【選択図】図1

Description

この発明は、はんだペーストの塗布構造に関する。
従来より、例えば特許文献1のように、一対の電極を備える表面実装用の電子部品(例えばセラミックコンデンサ等)を基板に実装する際には、はじめに、基板の実装面に形成された一対のランド(ソルダランド)全体に印刷等によりはんだペーストを塗布した上で、電子部品の各電極が各ランド上のはんだペーストに接触するように電子部品を基板上に配置する。その後、リフロー工程を実施することで、電子部品が基板にはんだ付け(接合)される。
特許文献1には、各ランドの平面輪郭に凹入部を形成し、凹入部が相反する向きに位置するように一対のランドを配列した構成が開示されており、この構成によって、セルフアライメント効果の向上を図っている。なお、セルフアライメント効果とは、電子部品を基板上に配置した状態において電子部品が一対のランドに対して多少ずれていても、リフロー工程においてはんだペーストが溶融することで、この溶融はんだの表面張力によって電子部品が引っ張られて位置補正される効果である。
特開2003−234567号公報
しかしながら、上記従来の構成では、例えば図8,9に示すように、リフロー工程において電子部品2を基板4にはんだ付けする際には、溶融はんだが一対のランド105,105間に飛散し、飛散した溶融はんだは一対のランド105,105間において「はんだボール100」として基板4上に残る。特に、図示例のように一対のランド105,105及びこれに塗布されるはんだペースト101が平面視矩形状に形成され、一対のはんだペースト101,101の辺同士が対向している場合には、一対のランド105,105間に飛散する溶融はんだの飛散量が多くなるため、一対のランド105,105間においてはんだボール100が結合し、一対のランド105,105がはんだによって電気接続されてしまう虞がある。
本発明は、上述した事情に鑑みたものであって、リフロー工程におけるセルフアライメント効果を損なうことなく、はんだボールの発生を抑制できるはんだペーストの塗布構造を提供することを目的とする。
この課題を解決するために、本発明のはんだペーストの塗布構造は、基板の実装面に間隔をあけて形成された一対のランドに各々はんだペーストを塗布したはんだペーストの塗布構造であって、各はんだペーストの平面輪郭が該はんだペーストの周縁から内側に窪む凹部を有すると共に、一対のはんだペーストの前記凹部が互いに対向し、前記はんだペーストが塗布される前記ランドの塗布面が、前記凹部に囲まれて前記はんだペーストが溶融した際に流れ込む流入領域を有することを特徴とする。
そして、前記はんだペーストの塗布構造では、前記ランドの前記流入領域に、前記ランドの塗布面から該ランドの厚さ方向に窪むと共に前記一対のランドの配列方向に延びる流入溝が形成されていると好ましい。
また、前記はんだペーストの塗布構造では、一対の前記ランドの前記流入領域のうち互いに対向する部分に、互いに離れる方向に窪む窪み部が形成されると共に、窪み部の底部から互いに近づく方向に突出する突起部が形成されているとよい。
さらに、前記はんだペーストの塗布構造では、一対の前記はんだペーストの前記平面輪郭が、前記凹部の両側部から前記実装面に沿って前記一対のランドの配列方向に直交する方向に延びる直線部を有するとよい。
また、前記はんだペーストの塗布構造では、各はんだペーストの平面輪郭の角部が丸みを帯びているとよい。
本発明によれば、リフロー工程におけるセルフアライメント効果を損なうことなく、はんだボールの発生を抑制することができる。
本発明の第一実施形態に係るはんだペーストの塗布構造を示す概略平面図である。 図1のB−B矢視断面図である。 図1のC−C矢視断面図である。 図1〜3に示すはんだペーストの塗布構造において得られるセルフアライメント効果を説明する概略平面図である。 図1〜3に示すはんだペーストの塗布構造を利用して電子部品を基板にはんだ付けした状態を示す概略断面図である。 本発明の第二実施形態に係るはんだペーストの塗布構造を示しており、(a)は概略平面図、(b)は(a)に示すランドの斜視図である。 本発明の第三実施形態に係るはんだペーストの塗布構造を示す概略平面図である。 従来のはんだペースト構造の一例を示す概略平面図である。 図8のD−D矢視断面図である。
〔第一実施形態〕
以下、図1〜5を参照して本発明の第一実施形態について説明する。
図1〜3に示すように、この実施形態に係るはんだペースト1の塗布構造は、両端に電極3A,3Bを備える表面実装用の電子部品2(例えばセラミックコンデンサ)を基板4に実装するための構造であり、基板4の実装面4aに間隔をあけて形成された一対のランド5A,5Bに、各々はんだペースト1(1A,1B)を塗布して構成されている。
本実施形態では、各ランド5A,5Bが平面視矩形状に形成されている。また、平面視した一対のランド5A,5Bの一辺は、互いに平行するように対向している。
はんだペースト1A,1Bは、各ランド5A,5Bの塗布面6に塗布されている。そして、各はんだペースト1A,1Bの平面輪郭は、はんだペースト1A,1Bの周縁から内側に窪む凹部7を有している。一対のはんだペースト1A,1Bの凹部7は互いに対向している。
本実施形態では、各はんだペースト1A,1Bが平面視矩形状に形成された上で、前述した凹部7が平面視した各はんだペースト1A,1Bの一辺の中央部分に形成されている。言い換えれば、本実施形態では、各はんだペースト1A,1Bの平面輪郭が、凹部7の両側部から基板4の実装面4aに沿って、一対のランド5A,5Bの配列方向(X軸方向)に直交する方向(各ランド5A,5Bの幅方向・Y軸方向)に延びる直線部8を有する。
また、本実施形態では、はんだペースト1A,1Bの平面輪郭の角部が丸みを帯びている。図示例では、平面視矩形状とされたはんだペースト1A,1Bの四つの角部、凹部7と直線部8との各角部、及び、凹部7内の角部が、それぞれ丸みを帯びている。
さらに、本実施形態では、平面視矩形状に形成されたはんだペースト1A,1Bの各辺が、ランド5A,5Bの各辺に平行している。
以上のようにはんだペースト1A,1Bが各ランド5A,5Bの塗布面6に塗布された状態では、各ランド5A,5Bの塗布面6が、はんだペースト1A,1Bの凹部7に囲まれてはんだペースト1A,1Bが溶融した際に流れ込む流入領域6aを有する。
以上のように構成されるはんだペースト1の塗布構造を利用して、電子部品2を基板4に実装する際には、図1〜3あるいは図4に示すように、電子部品2の一対の電極3A,3Bが一対のはんだペースト1A,1Bに接触するように電子部品2を基板4上に配した上で、はんだペースト1A,1Bを溶かすリフロー工程を実施すればよい。
なお、リフロー工程においては、溶融した各はんだペースト1A,1B(溶融はんだ)が各ランド5A,5Bの塗布面6の流入領域6aに流れ込む。また、リフロー工程においては、溶融はんだは各電極3A,3Bの下面9aや側面9bに濡れ広がるため、リフロー工程後に冷却すると、例えば図5に示すように、各電極3A,3Bの下面9a及び側面9bが各はんだフィレット10A,10Bを介して各ランド5A,5Bに接合されることになる。
以下、上述した実装方法の作用についてさらに具体的に説明する。
電子部品2を基板4上に配した状態において、例えば図1〜3に示すように、電子部品2が一対のはんだペースト1A,1Bに対して正しい位置(電子部品2が実装されるべき位置)に配されている場合には、電子部品2の各電極3A,3Bが各はんだペースト1A,1Bの凹部7(流入領域6a)上に重なる。その後、リフロー工程を実施すると、溶融はんだが各ランド5A,5Bの流入領域6aに流れ込むため、電子部品2の各電極3A,3Bの下面9aと各ランド5A,5Bとの間にはんだフィレット10A,10Bを良好に形成することができる(図5参照)。
さらに、図5のように、はんだフィレット10A,10Bが電子部品2の各電極3A,3Bと各ランド5A,5Bとの間において良好に形成されることに伴い、各電極3A,3Bと各ランド5A,5Bとの間において外部に露出するはんだフィレット10A,10Bの表面が、表面張力によってはんだフィレット10A,10Bの内方に湾曲した形状(バックフィレット11A,11B)を呈する。このバックフィレット11A,11Bが形成されることで、はんだフィレット10A,10Bによる各電極3A,3Bと各ランド5A,5Bとの接合強度が向上する。
また、本実施形態の塗布構造では、電子部品2を基板4上に配した状態において、例えば図4に示すように、電子部品2が一対のはんだペースト1A,1Bに対して一対のランド5A,5Bの配列方向(X軸方向)や各ランド5A,5Bの幅方向(Y軸方向)にずれている場合でも、一対の電極3A,3Bを一対のランド5A,5Bに接触させることができる。したがって、リフロー工程において溶融はんだが各ランド5A,5Bの流入領域6aに流れ込む(例えば矢印A1,A2で示す方向に流れ込む)ことで、セルフアライメント効果を得ることができ、電子部品2を正しい位置(図1参照)に配することができる。
特に、本実施形態の塗布構造では、リフロー工程において溶融はんだが各ランド5A,5Bの流入領域6aに流れ込むことで、各ランド5A,5Bの幅方向(Y軸方向)内側に向かう強い流れ(図4において矢印A1で示す流れ)が生じるため、各ランド5A,5Bの幅方向(Y軸方向)のセルフアライメント効果の向上を図ることができる。
なお、上記のように電子部品2がずれて配されても、前述したように電子部品2の各電極3A,3Bと各ランド5A,5Bとの間にはんだフィレット10A,10Bを良好に形成することができる(図5参照)。
そして、本実施形態のはんだペースト1の塗布構造では、各はんだペースト1A,1Bが凹部7を有することで、一対のはんだペースト1A,1Bのうち相互に対向する部分の量が少なくなるため、リフロー工程において一対のランド5A,5B間に飛散する溶融はんだの量を抑制できる。すなわち、一対のランド5A,5B間にはんだボール(図8,9参照)が発生することを抑えて、一対のランド5A,5Bがはんだによって電気接続されてしまうことを防止できる。
以上のことから、本実施形態のはんだペースト1の塗布構造によれば、リフロー工程におけるセルフアライメント効果を損なうことなく、はんだボールの発生を抑制することができる。
また、本実施形態の塗布構造によれば、各はんだペースト1A,1Bの平面輪郭が、凹部7の両側部から各ランド5A,5Bの幅方向(Y軸方向)に延びる直線部8を有するため、電子部品2を基板4上に配した状態で一対のはんだペースト1A,1Bに対する一対の電極3A,3BのY軸方向へのずれ量が大きくても、確実に各電極3A,3Bを各はんだペースト1A,1Bに接触させることができる。すなわち、直線部8が無い場合(例えば平面視円形のはんだペーストに凹部7を形成した場合)と比較して、セルフアライメント効果をより確実に得ることができる。
また、本実施形態の塗布構造では、角部が丸みを帯びているはんだペースト1を各ランド5A,5B上に形成しているため、例えスクリーン印刷であってもはんだペースト1を高い精度で各ランド5A,5B上に形成できる。
具体的に説明すれば、スクリーン印刷によりはんだペースト1を各ランド5A,5B上に形成する際には、はんだペースト1の平面視形状に対応する開口部を有するマスク(不図示)を基板4上に配した上で、マスクの開口部に充填されるようにはんだペースト1を塗布し、最後に、マスクを基板4から剥がす。
ここで、はんだペースト1の角部(マスク開口部の角部)が尖っている場合には、マスクを基板4から剥がす際に、はんだペースト1の一部がマスク開口部の角部に残ってしまい、各ランド5A,5B上におけるはんだペースト1の形状が損なわれる。これに対し、本実施形態では、はんだペースト1の角部(マスク開口部の角部)が丸みを帯びているため、マスクを基板4から剥がす際にはんだペースト1がマスク開口部の角部に残ることを防止できるため、はんだペースト1の形状を高い精度で保つことができる。
〔第二実施形態〕
次に、図6を参照して本発明の第二実施形態について説明する。
この実施形態では、第一実施形態の塗布構造と比較して、ランドの形状のみが異なっており、その他の構成については、第一実施形態と同様である。本実施形態では、第一実施形態と同様の構成については同一符号を付す等して、その説明を省略する。
図6に示すように、本実施形態の塗布構造では、第一実施形態と同様に、各ランド15A,15Bが平面視矩形状に形成され、一対のランド15A,15Bの一辺が互いに平行するように対向している。また、各ランド15A,15Bには、凹部7を有するはんだペースト1A,1Bが形成されており、これによって、各ランド15A,15Bの塗布面16が、はんだペースト1A,1Bの凹部7に囲まれてはんだペースト1A,1Bが溶融した際に流れ込む流入領域16aを有する。
そして、本実施形態では、各ランド15A,15Bの流入領域に、ランド15A,15Bの塗布面16からランド15A,15Bの厚さ方向(Z軸負方向)に窪むと共に一対のランド15A,15Bの配列方向(X軸方向)に延びる流入溝17が形成されている。
なお、図示例では、流入溝17の延在方向(X軸方向)の端部が、各ランド15A,15Bの周縁のうち互いに対向する部分(一辺)に開口しているが、例えば開口していなくてもよい。
また、流入溝17の平面視形状は、図示例のものに限らず、例えば流入溝17の平面輪郭がはんだペースト1A,1Bの凹部7に沿う形状とされてもよい。言い換えれば、流入溝17は、例えば各ランド15A,15Bの流入領域16a全体に形成されてもよい。
以上のように構成される本実施形態の塗布構造を利用して、電子部品2を基板4に実装する際には、第一実施形態の場合と同様に、電子部品2を基板4上に配した上で、はんだペースト1A,1Bを溶かすリフロー工程を実施すればよい。
そして、リフロー工程においては、溶融はんだが各ランド15A,15Bの流入領域に流れ込み、さらに、流入溝17に流れ込むため、各ランド15A,15Bの幅方向(Y軸方向)内側に向かう流れがさらに促進される。また、流入溝17に流れ込んだ溶融はんだは、流入溝17の延在方向(X軸方向)のうち凹部7の開口側(一対のランド15A,15Bの内側)に向けて流れる。
したがって、本実施形態の塗布構造によれば、第一実施形態と同様の効果を奏するだけではなく、セルフアライメント効果の向上をさらに図ることができる。また、電子部品2の各電極3A,3Bと各ランド15A,15Bとの間のはんだフィレット10A,10B(図5参照)もさらに良好に形成することができる。
〔第三実施形態〕
次に、図7を参照して本発明の第三実施形態について説明する。
この実施形態では、第一、第二実施形態の塗布構造と比較して、ランドの形状のみが異なっており、その他の構成については、第一実施形態と同様である。本実施形態では、第一実施形態と同様の構成については同一符号を付す等して、その説明を省略する。
図7に示すように、本実施形態の塗布構造では、各ランド25A,25Bの塗布面26に、第一実施形態と同様のはんだペースト1A,1Bが形成されており、これによって、各ランド25A,25Bの塗布面26が、はんだペースト1A,1Bの凹部7に囲まれてはんだペースト1A,1Bが溶融した際に流れ込む流入領域26aを有する。
そして、本実施形態では、一対のランド25A,25Bの流入領域26aのうち互いに対向する部分に、実装面4aに沿って互いに離れる方向に窪む窪み部27が形成されると共に、窪み部27の底部から互いに近づく方向に突出する突起部28が形成されている。
さらに、本実施形態では、一対のランド25A,25Bが平面視矩形状に形成されると共に、窪み部27が一対のランド25A,25Bのうち互いに平行するように対向する一辺の中央部分から窪んで形成されている。すなわち、突起部28を除く本実施形態のランド25A,25Bの平面輪郭の形状は、凹部7を有するはんだペースト1A,1Bの平面輪郭と比較して、一回り大きい相似形状となっている。ただし、窪み部27は、図7のように凹部7の底部と窪み部27の底部とが間隔をあけて位置するように形成されることが好ましい。
また、突起部28の突出方向の先端は、例えば窪み部27の開口から外側に突出するように位置してもよいが、図7のように窪み部27の開口に一致するように位置している、あるいは、窪み部27の開口よりも内側に位置していると好ましい。
なお、図7のように突起部28の突出方向の先端が窪み部27の開口に一致するように位置する構成は、各ランド25A,25Bの周縁から内側に窪む凹所29を二つ形成した構成と等しい。この場合、二つの凹所29,29の間に位置する各ランド25A,25Bの部分が前述した突起部28に対応する。
以上のように構成される本実施形態の塗布構造を利用して、電子部品2を基板4に実装する際には、第一実施形態の場合と同様に、電子部品2を基板4上に配した上で、はんだペースト1A,1Bを溶かすリフロー工程を実施すればよい。そして、リフロー工程においては、溶融はんだが各ランド25A,25Bの流入領域26aに流れ込んだ後、さらに、突起部28の突出方向(一対のランド25A,25Bの内側)に流れる。
したがって、本実施形態の塗布構造によれば、第一実施形態と同様の効果を奏するだけではなく、電子部品2のセルフアライメント効果の向上をさらに図ることができる。また、電子部品2の各電極3A,3Bと各ランド25A,25Bとの間のはんだフィレット10A,10B(図5参照)もさらに良好に形成することができる。
また、本実施形態の塗布構造では、各はんだペースト1A,1Bの凹部7の底部と各ランド25A,25Bの窪み部27の底部とが間隔をあけて位置することで、リフロー工程において溶融はんだが流れ込む流入領域26aの大きさを十分に確保できる。このため、溶融はんだが各ランド15A,15Bの幅方向(Y軸方向)内側に向かう流れを十分に得ることができる。したがって、各ランド15A,15Bに窪み部27及び突起部28が形成されていても、各ランド15A,15Bの幅方向(Y軸方向)のセルフアライメント効果の向上を図ることができる。
なお、上述した第三実施形態の構成は、前述した第二実施形態の構成にも適用可能である。例えば、図6に示す第二実施形態の流入溝17は、図7に示す突起部28に形成されてもよい。
以上、実施形態により本発明の詳細を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、各はんだペースト1A,1Bの平面視形状は、上記実施形態のものに限らず、少なくとも凹部7を有していれば、例えば円形、三角形等の任意の平面視形状に形成されてよい。特に、各はんだペースト1A,1Bの平面輪郭のうち相反する部分(一対のはんだペースト1A,1Bの外側部分)は、リフロー工程において電子部品2が一対のランド5A,5B(15A,15B、25A,25B)の一方において立ち上がる現象(マンハッタン現象、ツームストーン現象)が発生しないようにはんだペースト1A,1Bの量が調整されていれば、任意の形状となっていてよい。
ただし、セルフアライメント効果の向上を特に考慮する場合には、はんだペースト1A,1Bの平面輪郭は、上記実施形態のように凹部7の両側部からY軸方向に延びる直線部8を有することが好ましい。
また、各ランド5A,5B(15A,15B、25A,25B)の平面視形状も、はんだペースト1A,1Bの場合と同様に、上記実施形態のものに限らず、例えば円形、三角形等の任意の平面視形状に形成されてよい。
さらに、ランド5A,5B(15A,15B、25A,25B)及びはんだペースト1A,1Bは、上記実施形態のように互いに相似する平面視形状に形成されることに限らず、例えば互いに異なる平面視形状に形成されてもよい。
1,1A,1B はんだペースト
2 電子部品
3A,3B 電極
4 基板
4a 実装面
5A,5B,15A,15B,25A,25B ランド
6,16,26 塗布面
6a,16a,26a 流入領域
7 凹部
17 流入溝
27 窪み部
28 突起部

Claims (5)

  1. 基板の実装面に間隔をあけて形成された一対のランドに各々はんだペーストを塗布したはんだペーストの塗布構造であって、
    各はんだペーストの平面輪郭が該はんだペーストの周縁から内側に窪む凹部を有すると共に、一対のはんだペーストの前記凹部が互いに対向し、
    前記はんだペーストが塗布される前記ランドの塗布面が、前記凹部に囲まれて前記はんだペーストが溶融した際に流れ込む流入領域を有することを特徴とするはんだペーストの塗布構造。
  2. 前記ランドの前記流入領域に、前記ランドの塗布面から該ランドの厚さ方向に窪むと共に前記一対のランドの配列方向に延びる流入溝が形成されていることを特徴とする請求項1に記載のはんだペーストの塗布構造。
  3. 一対の前記ランドの前記流入領域のうち互いに対向する部分に、互いに離れる方向に窪む窪み部が形成されると共に、窪み部の底部から互いに近づく方向に突出する突起部が形成されていることを特徴とする請求項1または請求項2に記載のはんだペーストの塗布構造。
  4. 一対の前記はんだペーストの前記平面輪郭が、前記凹部の両側部から前記実装面に沿って前記一対のランドの配列方向に直交する方向に延びる直線部を有することを特徴とする請求項1から請求項3のいずれか一項に記載のはんだペーストの塗布構造。
  5. 各はんだペーストの平面輪郭の角部が丸みを帯びていることを特徴とする請求項1から請求項4のいずれか一項に記載のはんだペーストの塗布構造。
JP2013004921A 2013-01-15 2013-01-15 はんだペーストの塗布構造 Active JP6066476B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013004921A JP6066476B2 (ja) 2013-01-15 2013-01-15 はんだペーストの塗布構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013004921A JP6066476B2 (ja) 2013-01-15 2013-01-15 はんだペーストの塗布構造

Publications (2)

Publication Number Publication Date
JP2014138040A true JP2014138040A (ja) 2014-07-28
JP6066476B2 JP6066476B2 (ja) 2017-01-25

Family

ID=51415403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013004921A Active JP6066476B2 (ja) 2013-01-15 2013-01-15 はんだペーストの塗布構造

Country Status (1)

Country Link
JP (1) JP6066476B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016178202A (ja) * 2015-03-20 2016-10-06 古河電気工業株式会社 回路基板と電子部品との接合構造、電子回路基板、回路基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0238161U (ja) * 1988-08-29 1990-03-14
JPH0487393A (ja) * 1990-07-31 1992-03-19 Toshiba Corp 表面実装用プリント板
JPH04314389A (ja) * 1991-04-12 1992-11-05 Matsushita Electric Ind Co Ltd 電子部品の半田付け方法
US6012231A (en) * 1997-12-08 2000-01-11 Micron Technology, Inc. Soldered integrated circuit connections
JP2007173855A (ja) * 2007-01-29 2007-07-05 Matsushita Electric Ind Co Ltd 電子部品実装方法及び装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0238161U (ja) * 1988-08-29 1990-03-14
JPH0487393A (ja) * 1990-07-31 1992-03-19 Toshiba Corp 表面実装用プリント板
JPH04314389A (ja) * 1991-04-12 1992-11-05 Matsushita Electric Ind Co Ltd 電子部品の半田付け方法
US6012231A (en) * 1997-12-08 2000-01-11 Micron Technology, Inc. Soldered integrated circuit connections
JP2007173855A (ja) * 2007-01-29 2007-07-05 Matsushita Electric Ind Co Ltd 電子部品実装方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016178202A (ja) * 2015-03-20 2016-10-06 古河電気工業株式会社 回路基板と電子部品との接合構造、電子回路基板、回路基板の製造方法

Also Published As

Publication number Publication date
JP6066476B2 (ja) 2017-01-25

Similar Documents

Publication Publication Date Title
US8039758B2 (en) Mounting structure for electronic component
JP6041043B2 (ja) コンタクト部品、および半導体モジュール
KR101442437B1 (ko) 회로 기판에 실장되는 부품의 고정금구
JP6066476B2 (ja) はんだペーストの塗布構造
JP6943959B2 (ja) 電子回路基板
JP2001057467A (ja) プリント配線基板
JPH02155209A (ja) 表面実装用チップ部品
JP2006303388A (ja) 回路実装基板のランド
KR102395374B1 (ko) Led 실장용 기판, led
JP2012019101A (ja) 面実装型電子回路モジュール
JP2016207887A (ja) リード接合構造
JP2006294932A (ja) 回路実装基板のランドおよび表面実装部品が搭載された回路実装基板
JP2016178150A (ja) プリント基板および実装方法
TWI548314B (zh) 電路板
JP2016143805A (ja) フローはんだ付け表面実装部品の実装不良を抑制するプリント配線板
CN210306423U (zh) 一种焊接晶圆的固定装置
JP2009239015A (ja) 半導体装置
JPH02214196A (ja) プリント基板の配線パターン
JP7050718B2 (ja) はんだ付け用位置決め治具
JP2015122406A (ja) 回路装置
JP2018107389A (ja) プリント基板接合体
WO2020003908A1 (ja) 配線基板および電子部品実装基板
JP6379557B2 (ja) スクリーン印刷用治具およびスクリーン印刷方法
JP2566627B2 (ja) 平面実装用電子部品
US8884167B2 (en) Printed circuit board unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161219

R150 Certificate of patent or registration of utility model

Ref document number: 6066476

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150