JP2014138037A - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP2014138037A
JP2014138037A JP2013004882A JP2013004882A JP2014138037A JP 2014138037 A JP2014138037 A JP 2014138037A JP 2013004882 A JP2013004882 A JP 2013004882A JP 2013004882 A JP2013004882 A JP 2013004882A JP 2014138037 A JP2014138037 A JP 2014138037A
Authority
JP
Japan
Prior art keywords
etching
wafer
silicon substrate
electrode
photoresist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013004882A
Other languages
English (en)
Other versions
JP6062254B2 (ja
Inventor
Sakae Matsuzaki
栄 松崎
Kazunao Arai
一尚 荒井
Yasutaka Mizomoto
康隆 溝本
Akihito Kawai
章仁 川合
Ryugo Oba
龍吾 大庭
Seiki Kizaki
清貴 木▲崎▼
優樹 ▲高▼山
Yuki Takayama
Koichi Kondo
広一 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2013004882A priority Critical patent/JP6062254B2/ja
Publication of JP2014138037A publication Critical patent/JP2014138037A/ja
Application granted granted Critical
Publication of JP6062254B2 publication Critical patent/JP6062254B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dicing (AREA)

Abstract

【課題】基板の裏面にバンプ電極が配設されているTSVウエーハであってもストリートに沿って比較的容易に分割することができるとともに、基板に銅イオンの浸入を確実に遮断することができるウエーハの加工方法を提供する。
【解決手段】シリコン基板の表面に積層された機能層における格子状に形成されたストリートによって区画された領域にデバイスが形成され、デバイスの表面に突出した電極を備えるとともにデバイスに接続する電極端子を備えたにウエーハをプラズマエッチングすることによりストリートに沿って個々のチップに分割する。シリコン基板に形成された貫通電極を埋設するための電極埋設用貫通孔の内周面とチップの裏面および側面にも二酸化珪素（SiO2）膜が被覆される。
【選択図】図２１

Description

本発明は、基板の表面に積層された機能層によってデバイスが形成されたウエーハを、デバイスを区画する複数のストリートに沿って分割するウエーハの加工方法に関する。
当業者には周知の如く、半導体デバイス製造工程においては、シリコン等の基板の表面に絶縁膜と機能膜が積層された機能層によって複数のＩＣ、ＬＳＩ等のデバイスをマトリックス状に形成した半導体ウエーハが形成される。このように形成された半導体ウエーハは上記デバイスがストリートと呼ばれる分割予定ラインによって区画されており、このストリートに沿って分割することによって個々の半導体デバイスを製造している。
また、デバイスの電極端子から基板の裏面に至る貫通孔（ビアホール）を形成し、該貫通孔に電極を埋設して基板の裏面に電極を露出させ、露出した電極にバンプ電極を結合して配線基板の電極に直接ボンディングできるデバイスも実用化されている。このようにデバイスが複数形成されたウエーハはTSVウエーハと呼ばれている。（例えば、特許文献１参照。）
上述したTSVウエーハのように基板に形成された貫通孔には銅が埋め込まれるが、貫通孔に直接銅を埋め込むと、銅イオンがシリコン等からなる基板の内部に拡散してデバイスの品質を低下させるという問題がある。従って、貫通孔の内周面に絶縁膜を被覆した後に、電極材としての銅を埋め込んでいる。（例えば、特許文献２参照。）
特開平８−３０６７２４号公報 特開２００８−１０６５９号公報
而して、上記特許文献１に記載されたTSVウエーハは、基板の裏面にバンプ電極が配設されているために、基板の裏面を支持する際に不安定となり、ダイシング装置によって個々のデバイスに分割することが困難であるという問題がある。
また、ウエーハを個々のデバイスに分割する際にデバイスの側面に基板が露出して銅イオンが浸入するという問題がある。
本発明は上記事実に鑑みてなされたものであり、その主たる技術的課題は、基板の裏面にバンプ電極が配設されているTSVウエーハであってもストリートに沿って比較的容易に分割することができるとともに、基板に銅イオンの浸入を確実に遮断することができるウエーハの加工方法を提供することである。
上記主たる技術課題を解決するため、本発明によれば、シリコン基板の表面に積層された機能層における格子状に形成されたストリートによって区画された領域にデバイスが形成され、該デバイスの表面に突出した電極を備えるとともにデバイスに接続する電極端子を備えたにウエーハにおいて、シリコン基板に該電極端子に至る貫通電極を埋設させるとともにストリートに沿って個々のチップに分割するウエーハの加工方法であって、
該機能層の表面にアンダーフィル樹脂を塗布するとともに該アンダーフィル樹脂を半固体状態に固化するアンダーフィル樹脂塗布工程と、
該機能層の表面に塗布された半固体状態の該アンダーフィル樹脂の表面を平坦化してデバイスの表面に突出した電極を露出させてアンダーフィル層を形成するアンダーフィル層形成工程と、
半固体状態の該アンダーフィル層を固体状態に固化するアンダーフィル層固化工程と、
該アンダーフィル層固化工程が実施されたウエーハの該機能層に形成されたストリートに沿って該アンダーフィル層および該機能層に分離溝を形成し、該機能層をデバイス毎に分離するデバイス分離工程と、
該デバイス分離工程によって形成された該分離溝にレジスト樹脂を充填するレジスト樹脂充填工程と、
該レジスト樹脂充填工程を実施した後に、該アンダーフィル層の表面に接着剤を介してサブストレートを配設するサブストレート配設工程と、
該サブストレート配設工程が実施されたウエーハを構成するシリコン基板の裏面を研削して所定の厚みに形成する裏面研削工程と、
該裏面研削工程が実施されたウエーハを構成するシリコン基板の裏面にホトレジスト膜を被覆するとともに、シリコン基板における該貫通電極を形成する領域を囲繞する環状のエッチング部およびストリートの両側を仕切る２条のエッチング部とを露出させる第１のホトレジスト膜被覆工程と、
該第１のホトレジスト膜被覆工程が実施されたたウエーハを構成するシリコン基板における該環状のエッチング部および該２条のエッチング部にシリコンをエッチングするエッチングガスをプラズマ化してプラズマエッチングを施すことにより該電極端子に至る環状の貫通孔を形成するとともに、該分離溝に充填された該レジスト樹脂に至る２条の貫通溝を形成する第１のエッチング工程と、
該第１のエッチング工程が実施されたウエーハを構成するシリコン基板の裏面に被覆されている該ホトレジスト膜を除去する第１のホトレジスト膜除去工程と、
該第１のホトレジスト膜除去工程が実施されたウエーハを構成するシリコン基板の裏面側から化学気相成長（CVD）によって二酸化珪素（SiO2）を該環状の貫通孔および該２条の貫通溝に埋設するとともにシリコン基板の裏面に被覆して絶縁膜を形成する絶縁膜形成工程と、
該絶縁膜形成工程が実施されたウエーハを構成するシリコン基板の裏面にホトレジスト膜を被覆するとともに、該貫通電極を形成する領域に対応する円形のエッチング部を露出させる第２のホトレジスト膜被覆工程と、
該第２のホトレジスト膜被覆工程が実施されたウエーハを構成するシリコン基板の裏面における該円形のエッチング部に二酸化珪素（SiO2）をエッチングするエッチングガスをプラズマ化してプラズマエッチングを施すことによりシリコン基板を露出させるとともに、シリコンをエッチングするエッチングガスをプラズマ化してプラズマエッチングを施すことによりシリコン基板に該電極端子に至る電極埋設用貫通孔を形成する第２のエッチング工程と、
該第２のエッチング工程が実施されたウエーハを構成するシリコン基板の裏面に被覆されているホトレジスト膜を除去する第２のホトレジスト膜除去工程と、
該第２のホトレジスト膜除去工程が実施されたウエーハを構成するシリコン基板の裏面に銅（Cu）メッキを施して該電極端子に至る該電極埋設用貫通孔に銅（Cu）を成長させて貫通電極を埋設する貫通電極埋設工程と、
該貫通電極埋設工程が実施されたウエーハを構成するシリコン基板の裏面に被覆されている銅（Cu）を除去して該貫通電極をシリコン基板の裏面に露出させる貫通電極露出工程と、
該貫通電極露出工程によってシリコン基板の裏面に露出された該貫通電極にバンプ電極を結合するバンプ電極結合工程と、
該バンプ電極結合工程が実施されたウエーハを構成するシリコン基板の裏面にホトレジスト膜を被覆するとともに、該２条のエッチング部に埋設された二酸化珪素（SiO2）からなる絶縁膜の内側のストリートに対応する分割溝エッチング部を露出させる第３のホトレジスト膜被覆工程と、
該第３のホトレジスト膜被覆工程が実施されたがウエーハを構成するシリコン基板の裏面における該分割溝エッチング部に二酸化珪素（SiO2）をエッチングするエッチングガスをプラズマ化してプラズマエッチングを施すことにより該分割溝エッチング部の二酸化珪素（SiO2）をエッチングすることによりシリコン基板を露出させるとともに、シリコンをエッチングするエッチングガスをプラズマ化してプラズマエッチングを施すことによりシリコン基板をエッチングして該レジスト樹脂充填工程で該分離溝に充填されたレジスト樹脂に至る分割溝を形成する第３のエッチング工程と、
該第３のエッチング工程が実施されたウエーハを構成するシリコン基板の裏面に被覆されている該ホトレジスト膜を除去する第３のホトレジスト膜除去工程と、を含む、
ことを特徴とするウエーハの加工方法が提供される。
上記アンダーフィル層形成工程を実施した後で上記デバイス分離工程を実施する前にアンダーフィル層の表面に保護膜を被覆する保護膜被覆工程を実施し、上記デバイス分離工程を実施した後で上記サブストレート配設工程の前に保護膜を除去する保護膜除去工程を実施する。
また、上記第３のホトレジスト膜除去工程が実施されたウエーハを構成する基板の裏面を環状のフレームに装着された粘着テープの表面に貼着するとともに機能層の表面に形成されたアンダーフィル層の表面に配設されているサブストレートを剥離するウエーハ移し替え工程を実施する。
本発明によるウエーハの加工方法においては、シリコン基板の表面に積層された機能層における格子状に形成されたストリートによって区画された領域にデバイスが形成され、該デバイスの表面に突出した電極を備えるとともにデバイスに接続する電極端子を備えたにウエーハをプラズマエッチングすることによりストリートに沿って個々のチップに分割するので、貫通電極に結合されるバンプ電極の影響を受けることなく容易に個々のチップに分割することができる。
また、本発明によるウエーハの加工方法においては、シリコン基板に形成された貫通電極を埋設するための電極埋設用貫通孔の内周面だけでなく個々に分割されたチップの裏面および側面にも二酸化珪素（SiO2）からなる絶縁膜が被覆されるので、銅イオンの浸入を確実に遮断することができる。
本発明によるウエーハの加工方法によって分割される半導体ウエーハを示す斜視図および要部拡大断面図。 本発明によるウエーハの加工方法におけるアンダーフィル樹脂塗布工程の説明図。 本発明によるウエーハの加工方法におけるアンダーフィル層形成工程の説明図。 本発明によるウエーハの加工方法におけるアンダーフィル層固化工程の説明図。 本発明によるウエーハの加工方法におけるデバイス分離工程の説明図。 本発明によるウエーハの加工方法におけるレジスト樹脂充填工程の説明図。 本発明によるウエーハの加工方法におけるサブストレート配設工程の説明図。 本発明によるウエーハの加工方法における裏面研削工程の説明図。 本発明によるウエーハの加工方法における第１のホトレジスト膜被覆工程の説明図。 本発明によるウエーハの加工方法における第１のエッチング工程の説明図。 本発明によるウエーハの加工方法における第１のホトレジスト膜除去工程の説明図。 本発明によるウエーハの加工方法における絶縁膜形成工程の説明図。 本発明によるウエーハの加工方法における第２のホトレジスト膜被覆工程の説明図。 本発明によるウエーハの加工方法における第２のエッチング工程の説明図。 本発明によるウエーハの加工方法における第２のホトレジスト膜除去工程の説明図。 本発明によるウエーハの加工方法における貫通電極埋設工程の説明図。 本発明によるウエーハの加工方法における貫通電極露出工程の説明図。 本発明によるウエーハの加工方法におけるバンプ電極結合工程の説明図。 本発明によるウエーハの加工方法における第３のホトレジスト膜被覆工程の説明図。 本発明によるウエーハの加工方法における第３のエッチング工程の説明図。 本発明によるウエーハの加工方法における第３のホトレジスト膜除去工程の説明図。 本発明によるウエーハの加工方法におけるウエーハ移し替え工程の説明図。
以下、本発明によるウエーハの加工方法について添付図面を参照して、更に詳細に説明する。
図１の（a）および(b)には、本発明によるウエーハの加工方法によって加工される半導体ウエーハの斜視図および要部拡大断面図が示されている。図１の（a）および(b)に示す半導体ウエーハ２は、厚みが７００μmのシリコン基板２０と、該シリコン基板２０の表面２０aにＳｉＯＦ、ＢＳＧ（ＳｉＯＢ）等の無機物系の膜やポリイミド系、パリレン系等のポリマー膜である有機物系の膜からなる低誘電率絶縁体被膜（Ｌｏｗ−ｋ膜）によって形成された厚みが１０μmの機能層２１とによって構成されている。機能層２１には、格子状に形成されたストリート２３によって区画された領域にデバイス２２が形成されている。このデバイス２２の表面には複数の電極２２１が突出して設けられているとともに、デバイス２２の下側にはデバイス２２に接続する複数の電極端子２２２が設けられている。このように構成された半導体ウエーハ２のシリコン基板２０に、電極端子２２２に至る貫通電極を埋設させるとともに各デバイス毎に個々のチップに分割するウエーハの加工方法について説明する。
上述した半導体ウエーハ２を加工するウエーハの加工方法においては、シリコン基板２０の表面に積層された機能層２１の表面にアンダーフィル樹脂を塗布するとともにアンダーフィル樹脂を半固体状態に固化するアンダーフィル樹脂塗布工程を実施する。即ち、図２に示すようにシリコン基板２０の表面に積層された機能層２１の表面にアンダーフィル樹脂３を塗布する。そして、加熱乾燥することによりアンダーフィル樹脂３を半固体状態に固化する。
次に、機能層２１の表面に塗布された半固体状態のアンダーフィル樹脂３の表面を平坦化してデバイス２２の表面に突出して設けられた複数の電極２２１を露出させてアンダーフィル層３０を形成するアンダーフィル層形成工程を実施する。このアンダーフィル層形成工程は、例えば、特開２０１０−３６３２１号公報に記載されているバイトを備えた加工装置を用いて旋削加工により実施することができる。
上述したアンダーフィル層形成工程を実施したならば、アンダーフィル層３０を更に加熱乾燥して図４に示すように半固体状態のアンダーフィル層３０を固体状態に固化する（アンダーフィル層固化工程）。
上述したアンダーフィル層固化工程を実施したならば、図５の(a)および(b)に示すようにストリート２３に沿ってアンダーフィル層３０および機能層２１に分離溝４を形成し、機能層２１をデバイス２２毎に分離するデバイス分離工程を実施する。このデバイス分離工程は、図５の(a)に示すように切削装置を用いた切削ブレードBによる切削加工や、図５の(b)に示すようにレーザー加工装置を用いたレーザー光線LBによるアブレーション加工によって実施することができる。なお、レーザー光線LBによるアブレーション加工を実施する際には、デバイス分離工程を実施する前にレーザー光線LBの照射によって飛散するデブリがデバイス２２の表面に突出して設けられ被覆されたアンダーフィル層３０上面に露出されている複数の電極２２１に付着するのを防止するために、図５(b)に示すようにアンダーフィル層３０の表面に保護膜５を被覆する（保護膜被覆工程）。この保護膜５としては、PVA(Poly Vinyl Alcohol)、PEG（Poly Ethylene Glycol）、PEO(Poly Ethylene Oxide)等の水溶性の液状樹脂が用いられる。
以上のようにして切削装置を用いた切削ブレードBによる切削加工やレーザー加工装置を用いたレーザー光線LBによるアブレーション加工によって分離溝４を形成したならば、加工時に発生した切削屑やデブリを除去する清掃工程を実施する。なお、上記図５の(b)に示すようにアンダーフィル層３０の表面に保護膜５を被覆した場合においては、図示の実施形態においては保護膜５が水溶性の樹脂が用いられているので、上記清掃工程を洗浄水を用いて実施することにより切削屑やデブリの除去と同時に保護膜５を除去することができる（保護膜除去工程）。この保護膜除去工程は、後述するサブストレート配設工程の前までに実施すればよい。
上述したデバイス分離工程を実施したならば、デバイス分離工程によって形成された分離溝４にレジスト樹脂を充填するレジスト樹脂充填工程を実施する。即ち、図６に示すようにストリート２３に沿ってアンダーフィル層３０および機能層２１に形成された分離溝４にレジスト樹脂６を充填する。
次に、アンダーフィル層３０の表面に接着剤を介してサブストレートを配設するサブストレート配設工程を実施する。即ち、図７に示すようにシリコン基板２０の表面に積層された機能層２１の表面に形成されているアンダーフィル層３０の表面に接着剤７を介してサブストレート８を配設する。
上述したサブストレート配設工程を実施したならば、図８に示すように半導体ウエーハ２を構成するシリコン基板２０の裏面を研削して所定の厚み（例えば１００μm）に形成する裏面研削工程を実施する。この裏面研削工程は、研削装置のチャックテーブルにサブストレート８側を載置して吸引保持し、チャックテーブルを回転しつつ回転する研削ホイールの研削砥石をシリコン基板２０の裏面に接触させて実施することができる。
次に、上記裏面研削工程が実施された半導体ウエーハ２を構成するシリコン基板２０の裏面にホトレジスト膜を被覆するとともに、シリコン基板２０における上記電極端子２２２に至る貫通電極を形成する領域を囲繞する環状のエッチング部およびストリート２３の両側を仕切る２条のエッチング部とを露出させる第１のホトレジスト膜被覆工程を実施する。即ち、図９に示すように半導体ウエーハ２を構成するシリコン基板２０の裏面にホトレジスト膜９を被覆する。そして、シリコン基板２０における上記電極端子２２２に至る貫通電極を形成する領域を囲繞する環状のエッチング部９１およびストリート２３の両側を仕切る２条のエッチング部９２、９２以外の領域をマスキングしてホトレジスト膜９を露光し、露光されたホトレジスト膜９を現像する。この結果、シリコン基板２０における上記電極端子２２２に至る貫通電極を形成する領域を囲繞する環状のエッチング部９１およびストリート２３の両側を仕切る２条のエッチング部９２、９２が露出せしめられる。
上述した第１のホトレジスト膜被覆工程を実施したならば、図１０に示すように半導体ウエーハ２を構成するシリコン基板２０における環状のエッチング部９１および２条のエッチング部９２、９２にシリコンをエッチングするエッチングガスをプラズマ化してプラズマエッチングを施すことにより上記電極端子２２２に至る環状の貫通孔１１１を形成するとともに、上記分離溝４に充填されたレジスト樹脂６に至る２条の貫通溝１１２、１１２を形成する第１のエッチング工程を実施する。この第１のエッチング工程は、例えば特開２００４−２４７４５４号公報に記載されているプラズマエッチング装置を用いて実施することができる。
なお、第１のエッチング工程は、次のように実施する。
エッチングガスとしてとしては、シリコンをエッチングするSF6を用いる。なお、NF3、XeF2を用いてもよい。
処理圧力 ：１０Pa
条件A：CF6ガス供給量：１５００cc／分
プラズマ発生部に印可する高周波電力：３０００W
基板側に印可する高周波電力：３００W
条件B：C4F8ガス供給量：１０００cc／分
プラズマ発生部に印可する高周波電力：３０００W
基板側に印可する高周波電力：０W
エッチング時間は、シリコン基板（Si）の厚み１００μmをエッチングするのに、条件Aで０．６秒と条件Bで０．４秒とを交互に繰り返して４分間。
上述した第１のエッチング工程を実施したならば、半導体ウエーハ２を構成するシリコン基板２０の裏面に被覆されているホトレジスト膜９を除去する第１のホトレジスト膜除去工程を実施する。即ち、図１１に示すように周知のホトレジスト膜リムーバーを用いて半導体ウエーハ２を構成するシリコン基板２０の裏面に被覆されているホトレジスト膜９（図１０参照）を除去する。
次に、図１２に示すように、上記第１のホトレジスト膜除去工程が実施された半導体ウエーハ２を構成するシリコン基板２０の裏面側から化学気相成長（CVD）によって二酸化珪素（SiO2）を環状の貫通孔１１１および２条の貫通溝１１２、１１２に埋設するとともにシリコン基板２０の裏面に被覆して絶縁膜１２を形成する絶縁膜形成工程を実施する。なお、絶縁膜形成工程においてシリコン基板２０の裏面に被覆される二酸化珪素（SiO2）の厚みは、１０μmに設定されている。
上述した絶縁膜形成工程を実施したならば、半導体ウエーハ２を構成するシリコン基板２０の裏面にホトレジスト膜を被覆するとともに、貫通電極を形成する領域に対応する円形のエッチング部を露出させる第２のホトレジスト膜被覆工程を実施する。即ち、図１３に示すように、半導体ウエーハ２を構成するシリコン基板２０の裏面にホトレジスト膜１３を被覆する。そして、貫通電極を形成する領域に対応する円形のエッチング部１４以外の領域をマスキングしてホトレジスト膜１３を露光し、露光されたホトレジスト膜１３を現像する。この結果、シリコン基板２０における上記電極端子２２２に至る貫通電極を形成する領域に対応する円形のエッチング部１４が露出せしめられる。
次に、図１４に示すように、第２のホトレジスト膜被覆工程が実施された半導体ウエーハ２を構成するシリコン基板２０の裏面における円形のエッチング部１４に二酸化珪素（SiO2）をエッチングするエッチングガスをプラズマ化してプラズマエッチングを施すことによりシリコン基板２０を露出させる（二酸化珪素エッチング工程）とともに、シリコンをエッチングするエッチングガスをプラズマ化してプラズマエッチングを施すことによりシリコン基板２０をエッチング（シリコン基板エッチング工程）して電極端子２２２に至る電極埋設用貫通孔１４０を形成する第２のエッチング工程を実施する。この第２のエッチング工程も上記特開２００４−２４７４５４号公報に記載されているプラズマエッチング装置を用いて実施することができる。
なお、上記第２のエッチング工程における二酸化珪素エッチング工程とシリコン基板エッチング工程は、次のように実施する。
（１）二酸化珪素エッチング工程：
エッチングガスとしてCF4、CHF3、Arの３ガス混合を用いる。なお、微量のO2を数％添加してもよい。
CF4ガス供給量 ：１００cc／分
CHF3ガス供給量 ：１００cc／分
Arガス供給量 ：8００cc／分
処理圧力 ：２０Pa
プラズマ発生機構はCPP（容量結合型プラズマ：Capacitive Coupled Plasma)で６０MHzと２MHzの２つの周波数を同時に基板側（半導体ウエーハ側）に印可する方式で、６０MHzの高周波電力は３０００W、２MHzの高周波電力は１５００W。
エッチング時間は、二酸化珪素（SiO2）の膜厚１０μmに対して２０％のオーバーエッチングを見込んで４分間。
（２）シリコン基板エッチング工程：
エッチングガスとしてとしては、二酸化珪素（SiO2）はエッチングしないがシリコンはエッチングするSF6を用いる。なお、NF3、XeF2を用いてもよい。
処理圧力 ：１０Pa
条件A：CF6ガス供給量：１５００cc／分
プラズマ発生部に印可する高周波電力：３０００W
基板側に印可する高周波電力：３００W
条件B：C4F8ガス供給量：１０００cc／分
プラズマ発生部に印可する高周波電力：３０００W
基板側に印可する高周波電力：０W
エッチング時間は、シリコン基板（Si）の厚み１００μmをエッチングするのに、条件Aで０．６秒と条件Bで０．４秒とを交互に繰り返して４分間。
上述した第２のエッチング工程を実施したならば、半導体ウエーハ２を構成するシリコン基板２０の裏面に被覆されているホトレジスト膜１３を除去する第２のホトレジスト膜除去工程を実施する。即ち、図１５に示すように周知のホトレジスト膜リムーバーを用いて半導体ウエーハ２を構成するシリコン基板２０の裏面に被覆されているホトレジスト膜１３（図１４参照）を除去する。
次に、第２のホトレジスト膜除去工程が実施された半導体ウエーハ２を構成するシリコン基板２０の裏面に銅（Cu）メッキを施して電極端子２２２に至る電極埋設用貫通孔１４０に銅（Cu）を成長させて貫通電極１５を埋設する（貫通電極埋設工程）。
上述した貫通電極埋設工程を実施したならば、図１７に示すように半導体ウエーハ２を構成するシリコン基板２０の裏面に被覆されている銅（Cu）を除去して貫通電極１５をシリコン基板２０の裏面に露出させる（貫通電極露出工程）。
上述した貫通電極露出工程を実施したならば半導体ウエーハ２を構成するシリコン基板２０の裏面に露出された貫通電極１５にバンプ電極を結合するバンプ電極結合工程を実施する。即ち、図１８に示すように上記貫通電極露出工程によって半導体ウエーハ２を構成するシリコン基板２０の裏面に露出された貫通電極１５にバンプ電極１６を結合する。
次に、バンプ電極結合工程が実施された半導体ウエーハ２を構成するシリコン基板２０の裏面にホトレジスト膜を被覆するとともに、２条のエッチング部に埋設された二酸化珪素（SiO2）からなる絶縁膜１２の内側のストリート２３に対応する分割溝エッチング部を露出させる第３のホトレジスト膜被覆工程を実施する。即ち、図１９に示すように、半導体ウエーハ２を構成するシリコン基板２０の裏面にホトレジスト膜１７を被覆する。そして、２条のエッチング部に埋設された二酸化珪素（SiO2）からなる絶縁膜１２の内側のストリート２３に対応する分割溝エッチング部１８以外の領域をマスキングしてホトレジスト膜１７を露光し、露光されたホトレジスト膜１７を現像する。この結果、２条のエッチング部に埋設された二酸化珪素（SiO2）からなる絶縁膜１２の内側のストリート２３に対応する分割溝エッチング部１８が露出せしめられる。
上述した第３のホトレジスト膜被覆工程を実施したならば、図２０に示すように導体ウエーハ２を構成するシリコン基板２０の裏面における分割溝エッチング部１８に二酸化珪素（SiO2）をエッチングするエッチングガスをプラズマ化してプラズマエッチングを施すことにより分割溝エッチング部１８の二酸化珪素（SiO2）からなる絶縁膜１２をエッチングしてシリコン基板２０を露出させる（二酸化珪素エッチング工程）とともに、シリコンをエッチングするエッチングガスをプラズマ化してプラズマエッチングを施すことによりシリコン基板２０をエッチング（シリコン基板エッチング工程）してレジスト樹脂充填工程で分離溝に充填されたレジスト樹脂６に至る分割溝１９を形成する。この第３のエッチング工程も上記特開２００４−２４７４５４号公報に記載されているプラズマエッチング装置を用いて実施することができる。
なお、上記第３のエッチング工程における二酸化珪素エッチング工程およびシリコン基板エッチング工程は、上記第２のエッチング工程における二酸化珪素エッチング工程およびシリコン基板エッチング工程と同じ加工条件で実施する。
以上のようにして第３のエッチング工程を実施することにより、図２０に示すようにシリコン基板２０は分割溝１９によって分離され、半導体ウエーハ２は個々の半導体チップ２００に分割される。このように半導体ウエーハ２をプラズマエッチングすることにより個々の半導体チップ２００に分割するので、貫通電極１５に結合されるバンプ電極１６の影響を受けることなく容易に個々の半導体チップ２００に分割することができる。また、上述したように個々に分割された半導体チップ２００は、貫通電極１５を埋設する電極埋設用貫通孔１４０の内周面だけでなく個々の半導体チップ２００の裏面および側面にも二酸化珪素（SiO2）からなる絶縁膜１２膜が被覆されるので、銅イオンの浸入を確実に遮断することができる。
上述した第３のエッチング工程を実施したならば、導体ウエーハ２を構成するシリコン基板２０の裏面に被覆されているホトレジスト膜１７を除去する第３のホトレジスト膜除去工程を実施する。即ち、図２１に示すように周知のホトレジスト膜リムーバーを用いて半導体ウエーハ２を構成するシリコン基板２０の裏面に被覆されているホトレジスト膜１７（図２０参照）を除去する。
上述した第３のホトレジスト膜除去工程を実施したならば、個々の半導体チップ２００に分割された半導体ウエーハ２を構成するシリコン基板２０の裏面２０bを環状のフレームに装着された粘着テープの表面に貼着するとともに機能層２１の表面に形成されたアンダーフィル層３０の表面に配設されているサブストレート８を剥離するウエーハ移し替え工程を実施する。即ち、図２２に示すように個々の半導体チップ２００に分割された半導体ウエーハ２を構成するシリコン基板２０の裏面２０b側を環状のフレームFに装着された粘着テープTの表面に貼着する。従って、半導体ウエーハ２を構成する機能層２１の表面に形成されたアンダーフィル層３０の表面に配設されているサブストレート８は上側となる。そして、サブストレート８を剥離する。このようにして環状のフレームFに装着された粘着テープTに貼着された個々の半導体チップ２００に分割された半導体ウエーハ２は、次工程であるピックアップ工程に搬送される。
２：半導体ウエーハ
２０：シリコン基板
２００：半導体チップ
２１：機能層
２２：デバイス
２２１：電極
２２２：電極端子
３：アンダーフィル樹脂
３０：アンダーフィル層
４：分離溝
５：保護膜
６：レジスト樹脂
７：接着剤
８：サブストレート
９：ホトレジスト膜
９１：環状のエッチング部
９２：２条のエッチング部
１１１：環状の貫通孔
１１２：２条の貫通溝
１２：絶縁膜
１３：ホトレジスト膜
１４：円形のエッチング部
１４０：電極埋設用貫通孔
１５：貫通電極
１６：バンプ電極
１７：ホトレジスト膜
１８：分割溝エッチング部
１９：分割溝
Ｆ：環状のフレーム
Ｔ：粘着テープ

Claims (3)

  1. シリコン基板の表面に積層された機能層における格子状に形成されたストリートによって区画された領域にデバイスが形成され、該デバイスの表面に突出した電極を備えるとともにデバイスに接続する電極端子を備えたにウエーハにおいて、シリコン基板に該電極端子に至る貫通電極を埋設させるとともにストリートに沿って個々のチップに分割するウエーハの加工方法であって、
    該機能層の表面にアンダーフィル樹脂を塗布するとともに該アンダーフィル樹脂を半固体状態に固化するアンダーフィル樹脂塗布工程と、
    該機能層の表面に塗布された半固体状態の該アンダーフィル樹脂の表面を平坦化してデバイスの表面に突出した電極を露出させてアンダーフィル層を形成するアンダーフィル層形成工程と、
    半固体状態の該アンダーフィル層を固体状態に固化するアンダーフィル層固化工程と、
    該アンダーフィル層固化工程が実施されたウエーハの該機能層に形成されたストリートに沿って該アンダーフィル層および該機能層に分離溝を形成し、該機能層をデバイス毎に分離するデバイス分離工程と、
    該デバイス分離工程によって形成された該分離溝にレジスト樹脂を充填するレジスト樹脂充填工程と、
    該レジスト樹脂充填工程を実施した後に、該アンダーフィル層の表面に接着剤を介してサブストレートを配設するサブストレート配設工程と、
    該サブストレート配設工程が実施されたウエーハを構成するシリコン基板の裏面を研削して所定の厚みに形成する裏面研削工程と、
    該裏面研削工程が実施されたウエーハを構成するシリコン基板の裏面にホトレジスト膜を被覆するとともに、シリコン基板における該貫通電極を形成する領域を囲繞する環状のエッチング部およびストリートの両側を仕切る２条のエッチング部とを露出させる第１のホトレジスト膜被覆工程と、
    該第１のホトレジスト膜被覆工程が実施されたたウエーハを構成するシリコン基板における該環状のエッチング部および該２条のエッチング部にシリコンをエッチングするエッチングガスをプラズマ化してプラズマエッチングを施すことにより該電極端子に至る環状の貫通孔を形成するとともに、該分離溝に充填された該レジスト樹脂に至る２条の貫通溝を形成する第１のエッチング工程と、
    該第１のエッチング工程が実施されたウエーハを構成するシリコン基板の裏面に被覆されている該ホトレジスト膜を除去する第１のホトレジスト膜除去工程と、
    該第１のホトレジスト膜除去工程が実施されたウエーハを構成するシリコン基板の裏面側から化学気相成長（CVD）によって二酸化珪素（SiO2）を該環状の貫通孔および該２条の貫通溝に埋設するとともにシリコン基板の裏面に被覆して絶縁膜を形成する絶縁膜形成工程と、
    該絶縁膜形成工程が実施されたウエーハを構成するシリコン基板の裏面にホトレジスト膜を被覆するとともに、該貫通電極を形成する領域に対応する円形のエッチング部を露出させる第２のホトレジスト膜被覆工程と、
    該第２のホトレジスト膜被覆工程が実施されたウエーハを構成するシリコン基板の裏面における該円形のエッチング部に二酸化珪素（SiO2）をエッチングするエッチングガスをプラズマ化してプラズマエッチングを施すことによりシリコン基板を露出させるとともに、シリコンをエッチングするエッチングガスをプラズマ化してプラズマエッチングを施すことによりシリコン基板に該電極端子に至る電極埋設用貫通孔を形成する第２のエッチング工程と、
    該第２のエッチング工程が実施されたウエーハを構成するシリコン基板の裏面に被覆されているホトレジスト膜を除去する第２のホトレジスト膜除去工程と、
    該第２のホトレジスト膜除去工程が実施されたウエーハを構成するシリコン基板の裏面に銅（Cu）メッキを施して該電極端子に至る該電極埋設用貫通孔に銅（Cu）を成長させて貫通電極を埋設する貫通電極埋設工程と、
    該貫通電極埋設工程が実施されたウエーハを構成するシリコン基板の裏面に被覆されている銅（Cu）を除去して該貫通電極をシリコン基板の裏面に露出させる貫通電極露出工程と、
    該貫通電極露出工程によってシリコン基板の裏面に露出された該貫通電極にバンプ電極を結合するバンプ電極結合工程と、
    該バンプ電極結合工程が実施されたウエーハを構成するシリコン基板の裏面にホトレジスト膜を被覆するとともに、該２条のエッチング部に埋設された二酸化珪素（SiO2）からなる絶縁膜の内側のストリートに対応する分割溝エッチング部を露出させる第３のホトレジスト膜被覆工程と、
    該第３のホトレジスト膜被覆工程が実施されたがウエーハを構成するシリコン基板の裏面における該分割溝エッチング部に二酸化珪素（SiO2）をエッチングするエッチングガスをプラズマ化してプラズマエッチングを施すことにより該分割溝エッチング部の二酸化珪素（SiO2）をエッチングすることによりシリコン基板を露出させるとともに、シリコンをエッチングするエッチングガスをプラズマ化してプラズマエッチングを施すことによりシリコン基板をエッチングして該レジスト樹脂充填工程で該分離溝に充填されたレジスト樹脂に至る分割溝を形成する第３のエッチング工程と、
    該第３のエッチング工程が実施されたウエーハを構成するシリコン基板の裏面に被覆されているホトレジスト膜を除去する第３のホトレジスト膜除去工程と、を含む、
    ことを特徴とするウエーハの加工方法。
  2. 該アンダーフィル層形成工程を実施した後で該デバイス分離工程を実施する前に該アンダーフィル層の表面に保護膜を被覆する保護膜被覆工程を実施し、該デバイス分離工程を実施した後で該サブストレート配設工程の前に該保護膜を除去する保護膜除去工程を実施する、請求項１記載のウエーハの加工方法。
  3. 該第３のホトレジスト膜除去工程が実施されたウエーハを構成する基板の裏面を環状のフレームに装着された粘着テープの表面に貼着するとともに、該機能層の表面に形成された該アンダーフィル層の表面に配設されている該サブストレートを剥離するウエーハ移し替え工程を実施する、請求項１又は２記載のウエーハの加工方法。
JP2013004882A 2013-01-15 2013-01-15 ウエーハの加工方法 Active JP6062254B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013004882A JP6062254B2 (ja) 2013-01-15 2013-01-15 ウエーハの加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013004882A JP6062254B2 (ja) 2013-01-15 2013-01-15 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2014138037A true JP2014138037A (ja) 2014-07-28
JP6062254B2 JP6062254B2 (ja) 2017-01-18

Family

ID=51415400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013004882A Active JP6062254B2 (ja) 2013-01-15 2013-01-15 ウエーハの加工方法

Country Status (1)

Country Link
JP (1) JP6062254B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473352A (zh) * 2017-09-07 2019-03-15 松下知识产权经营株式会社 元件芯片的制造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09106968A (ja) * 1995-07-26 1997-04-22 Internatl Business Mach Corp <Ibm> 集積回路チップのエッジを正確に画定する方法
JP2005166807A (ja) * 2003-12-01 2005-06-23 Sharp Corp 半導体素子の製造方法および基板の個片化方法
JP2005191039A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2006019427A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体チップおよびその製造方法ならびに半導体装置
WO2006019156A1 (ja) * 2004-08-20 2006-02-23 Zycube Co., Ltd. 三次元積層構造を持つ半導体装置の製造方法
JP2006173153A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2008172223A (ja) * 2007-01-05 2008-07-24 Internatl Business Mach Corp <Ibm> 低応力及び低欠陥密度の導電性貫通ビアを備えたシリコン・キャリアの製造方法及び該キャリアを有する半導体デバイス
JP2010062465A (ja) * 2008-09-05 2010-03-18 Casio Comput Co Ltd 半導体装置の製造方法
JP2011003758A (ja) * 2009-06-19 2011-01-06 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011181822A (ja) * 2010-03-03 2011-09-15 Elpida Memory Inc 半導体装置の製造方法
JP2012248721A (ja) * 2011-05-30 2012-12-13 Seiko Epson Corp 配線基板、赤外線センサー及び貫通電極形成方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09106968A (ja) * 1995-07-26 1997-04-22 Internatl Business Mach Corp <Ibm> 集積回路チップのエッジを正確に画定する方法
JP2005166807A (ja) * 2003-12-01 2005-06-23 Sharp Corp 半導体素子の製造方法および基板の個片化方法
JP2005191039A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
JP2006019427A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体チップおよびその製造方法ならびに半導体装置
WO2006019156A1 (ja) * 2004-08-20 2006-02-23 Zycube Co., Ltd. 三次元積層構造を持つ半導体装置の製造方法
JP2006173153A (ja) * 2004-12-13 2006-06-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2008172223A (ja) * 2007-01-05 2008-07-24 Internatl Business Mach Corp <Ibm> 低応力及び低欠陥密度の導電性貫通ビアを備えたシリコン・キャリアの製造方法及び該キャリアを有する半導体デバイス
JP2010062465A (ja) * 2008-09-05 2010-03-18 Casio Comput Co Ltd 半導体装置の製造方法
JP2011003758A (ja) * 2009-06-19 2011-01-06 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2011181822A (ja) * 2010-03-03 2011-09-15 Elpida Memory Inc 半導体装置の製造方法
JP2012248721A (ja) * 2011-05-30 2012-12-13 Seiko Epson Corp 配線基板、赤外線センサー及び貫通電極形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473352A (zh) * 2017-09-07 2019-03-15 松下知识产权经营株式会社 元件芯片的制造方法

Also Published As

Publication number Publication date
JP6062254B2 (ja) 2017-01-18

Similar Documents

Publication Publication Date Title
KR102320674B1 (ko) 처리된 적층 다이들
CN105514038B (zh) 切割半导体晶片的方法
US9613865B2 (en) Semiconductor die and die cutting method
TWI698954B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
US20060205182A1 (en) Method for manufacturing semiconductor device
JP6391999B2 (ja) 積層デバイスの製造方法
JP2008130704A (ja) 半導体装置の製造方法
US20200118879A1 (en) Semiconductor Device and Method
US20120220079A1 (en) Method for manufacturing semiconductor device
JP2015095509A (ja) ウェーハの加工方法
WO2023197665A1 (zh) 晶圆切割方法
CN116490971A (zh) 具内置emi屏蔽的封装结构
JP2017139370A (ja) 素子チップの製造方法および電子部品実装構造体の製造方法ならびに電子部品実装構造体
WO2011097042A1 (en) Methods and structures for forming integrated semiconductor structures
KR102270457B1 (ko) 다이 패키징 품질을 향상시키기 위한 웨이퍼 다이싱 방법
JP6062254B2 (ja) ウエーハの加工方法
JP6315470B2 (ja) 分割方法
JP2016058578A (ja) 分割方法
JP6492286B2 (ja) 素子チップの製造方法
JP2016039279A (ja) 加工方法
TWI799053B (zh) 半導體結構的製造方法
TWI855065B (zh) 封裝結構及製作方法
JP2007258233A (ja) 半導体装置の製造方法、半導体装置および回路基板
US8293640B2 (en) Semiconductor structure and manufacturing method thereof
JP2010245571A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161214

R150 Certificate of patent or registration of utility model

Ref document number: 6062254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250