JP2014115791A - 情報処理装置、その制御方法、及びプログラム - Google Patents
情報処理装置、その制御方法、及びプログラム Download PDFInfo
- Publication number
- JP2014115791A JP2014115791A JP2012268806A JP2012268806A JP2014115791A JP 2014115791 A JP2014115791 A JP 2014115791A JP 2012268806 A JP2012268806 A JP 2012268806A JP 2012268806 A JP2012268806 A JP 2012268806A JP 2014115791 A JP2014115791 A JP 2014115791A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- job
- wideio
- memory area
- soc die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00976—Arrangements for regulating environment, e.g. removing static electricity
- H04N1/00978—Temperature control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0653—Configuration or reconfiguration with centralised address assignment
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00962—Input arrangements for operating instructions or parameters, e.g. updating internal software
- H04N1/00965—Input arrangements for operating instructions or parameters, e.g. updating internal software using a plug-in memory module, e.g. memory card, memory stick
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32358—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/0077—Types of the still picture apparatus
- H04N2201/0094—Multifunctional device, i.e. a device capable of all of reading, reproducing, copying, facsimile transception, file transception
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N2201/3285—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
- H04N2201/3297—Simultaneous use of a single memory for different image storage purposes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Memory System (AREA)
Abstract
【解決手段】情報処理装置は、受け付けたジョブを実行するために、複数のメモリのうち、SOCダイから物理的に最も離れたメモリからの順に従って、ジョブを実行するためのメモリ領域を優先して割り当ててジョブを実行する。
【選択図】 図7
Description
<情報処理装置の構成>
まず、図1を参照して、本実施形態に係るMFP(デジタル複合機)の全体構成について説明する。本実施形態では、情報処理装置として、MFP(Multi Functional Peripheral)を例に説明する。MFP100は、画像入力デバイスであるスキャナ116と画像出力デバイスであるプリンタエンジン117とを有し、これらはデバイスインタフェース(I/F)107を介してシステムバス118に接続されている。そしてCPU101の制御の下に、スキャナ116による原稿の画像の読み取りや、プリンタエンジン117による印刷を行うことができる。またMFP100は、LAN114や公衆回線(PSTN)115と接続しており、これらを介してLANや公衆回線に接続された外部機器のデバイス情報や画像データの入出力を行うことができる。
次に、図2を参照して、本実施形態に係るWideIOメモリデバイスとしてWideIO−SDRAM113の構造について説明する。図2(A)はWideIO−SDRAMとSOCダイを側面から見た側面図であり、図2(B)は上側から見た上面図である。
次に、図3を参照して、本実施形態に係るWideIOコントローラ112の内部構成について説明する。図3において、WideIOコントローラ112は、図1に示したようにシステムバス118とWideIO−SDRAM113との間に接続されている。なお、図3では、WideIO−SDRAM205がSOCダイ201に物理的に最も近いように見えるが、図3では物理的な位置関係に従って図示していない。WideIO−SDRAM205、204、203、202とSOCダイとの物理的な位置関係については図6を用いて後述する。
次に、図4を参照して、レジスタ322におけるレジスタの構成例について説明する。レジスタ322は、メモリコントローラ動作モード設定レジスタ401〜416から構成される。メモリコントローラ動作モード設定レジスタ401〜416はメモリコントローラ317〜320の動作モードを設定するためのレジスタである。メモリコントローラ動作モード設定レジスタ401〜416は、それぞれSDRAM301〜316に対応している。
次に、図5を参照して、SDRAM301〜316に対して割り当てられたアドレス領域について説明する。本実施形態においては、図5に示すように、SDRAM301〜316はそれぞれアドレス領域1〜16を割り当てられているものとする。
次に、図6を参照して、SOCパッケージ207におけるWideIO−SDRAM202〜205とSOCダイ201との物理的な位置関係について説明する。SOCダイ201は、CPU101やデバイスI/F107、各画像処理部108〜110等を含んでいる。SOCパッケージの平面を4分割した時の左上、右上、右下、左下がそれぞれ図2(B)のチャネル1〜4に相当する。また、同様に、図3のSDRAM301〜304、305〜308、309〜312、313〜316にも相当している。
次に、図7を参照して、コピーやプリント等のジョブを受け付けた後に、該当ジョブを実行するために動作させる必要がある画像処理部に対して、割り当てるメモリ領域を決定する処理フローについて説明する。即ち、本フローチャートはCPU101がジョブを受け付けた後、かつジョブの実行を行う前に行われるものである。なお、以下で説明する処理は、CPU101がROM106、HDD105等に予め格納された制御プログラムをWideIO−SDRAM113に読み出して実行することにより実現される。
次に、図8A及ぶ図8Bを参照して、本発明の第2の実施形態について説明する。上記第1の実施形態では、データ処理装置に設定されたジョブを実行する際に、SOCダイ201から物理的に最も離れたメモリ層(WideIO−SDRAM205)より優先的に使用する形態について説明した。しかしながら、設定されたジョブの内容によって、メモリの使用頻度が変わるため、メモリアクセスによって生じる消費電力や、処理速度(パフォーマンス)は変わってくる。要求される消費電力や処理速度は、ジョブの内容によって異なるため、設定されたジョブ処理に応じて、使用するメモリ層を使い分ける制御が必要なケースが想定される。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (8)
- CPUを含むSOCダイと、該SOCダイ上に複数のメモリが積層状に設けられるWideIOメモリデバイスとを具備する情報処理装置であって、
ジョブを受け付ける受付手段と、
前記受付手段によって受け付けたジョブを実行するために、前記複数のメモリのうち、前記SOCダイから物理的に最も離れたメモリからの順に従って、該ジョブを実行するためのメモリ領域を優先して割り当てるメモリ制御手段と、
前記メモリ制御手段によって割り当てられたメモリ領域を使用して前記ジョブを実行する実行手段と
を備えることを特徴とする情報処理装置。 - CPUを含むSOCダイと、該SOCダイ上に複数のメモリが積層状に設けられるWideIOメモリデバイスとを具備する情報処理装置であって、
ジョブを受け付ける受付手段と、
前記受付手段によって受け付けたジョブが実行中において、割り当てられたメモリ領域に頻繁にアクセスするジョブであるか否かを判定する判定手段と、
前記判定手段によって前記ジョブがメモリ領域に頻繁にアクセスするジョブであると判定されると、前記複数のメモリのうち、前記SOCダイから物理的に最も離れたメモリからの順に従って、該ジョブを実行するためのメモリ領域を優先して割り当て、前記判定手段によって前記ジョブがメモリ領域に頻繁にアクセスするジョブでないと判定されると、前記複数のメモリのうち、前記SOCダイから物理的に最も近いメモリからの順に従って、該ジョブを実行するためのメモリ領域を優先して割り当てるメモリ制御手段と、
前記メモリ制御手段によって割り当てられたメモリ領域を使用して前記ジョブを実行する実行手段と
を備えることを特徴とする情報処理装置。 - 前記受付手段によって受け付けたジョブが実行中において、割り当てられたメモリ領域に頻繁にアクセスするジョブであるか否かをジョブごとに示すフラグを格納したテーブルをさらに備え、
前記判定手段は、前記フラグを参照して、割り当てられたメモリ領域に頻繁にアクセスするジョブであるか否かを判定することを特徴とする請求項2に記載の情報処理装置。 - 前記実行手段は、複数のジョブを同時に実行することを特徴とする請求項2又は3に記載の情報処理装置。
- 前記メモリ制御手段は、
1つのメモリから前記ジョブを実行するために必要なメモリ領域が確保できない場合は、複数のメモリに渡って当該メモリ領域を割り当てることを特徴とする請求項1乃至4の何れか1項に記載の情報処理装置。 - CPUを含むSOCダイと、該SOCダイ上に複数のメモリが積層状に設けられるWideIOメモリデバイスとを具備する情報処理装置の制御方法であって、
受付手段が、ジョブを受け付ける受付ステップと、
メモリ制御手段が、前記受付ステップにおいて受け付けたジョブを実行するために、前記複数のメモリのうち、前記SOCダイから物理的に最も離れたメモリからの順に従って、該ジョブを実行するためのメモリ領域を優先して割り当てるメモリ制御ステップと、
実行手段が、前記メモリ制御ステップにおいて割り当てられたメモリ領域を使用して前記ジョブを実行する実行ステップと
を実行することを特徴とする情報処理装置の制御方法。 - CPUを含むSOCダイと、該SOCダイ上に複数のメモリが積層状に設けられるWideIOメモリデバイスとを具備する情報処理装置の制御方法であって、
受付手段が、ジョブを受け付ける受付ステップと、
判定手段が、前記受付ステップにおいて受け付けたジョブが実行中において、割り当てられたメモリ領域に頻繁にアクセスするジョブであるか否かを判定する判定ステップと、
メモリ制御手段が、前記判定ステップにおいて前記ジョブがメモリ領域に頻繁にアクセスするジョブであると判定されると、前記複数のメモリのうち、前記SOCダイから物理的に最も離れたメモリからの順に従って、該ジョブを実行するためのメモリ領域を優先して割り当て、前記判定ステップにおいて前記ジョブがメモリ領域に頻繁にアクセスするジョブでないと判定されると、前記複数のメモリのうち、前記SOCダイから物理的に最も近いメモリからの順に従って、該ジョブを実行するためのメモリ領域を優先して割り当てるメモリ制御ステップと、
実行手段が、前記メモリ制御ステップにおいて割り当てられたメモリ領域を使用して前記ジョブを実行する実行ステップと
を実行することを特徴とする情報処理装置の制御方法。 - 請求項6又は7に記載された情報処理装置の制御方法における各ステップを、コンピュータに実行させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012268806A JP6004927B2 (ja) | 2012-12-07 | 2012-12-07 | 情報処理装置、その制御方法、及びプログラム |
US14/090,384 US8867086B2 (en) | 2012-12-07 | 2013-11-26 | Information processing apparatus, control method therefor, and computer-readable storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012268806A JP6004927B2 (ja) | 2012-12-07 | 2012-12-07 | 情報処理装置、その制御方法、及びプログラム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014115791A true JP2014115791A (ja) | 2014-06-26 |
JP2014115791A5 JP2014115791A5 (ja) | 2016-01-28 |
JP6004927B2 JP6004927B2 (ja) | 2016-10-12 |
Family
ID=50880665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012268806A Expired - Fee Related JP6004927B2 (ja) | 2012-12-07 | 2012-12-07 | 情報処理装置、その制御方法、及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8867086B2 (ja) |
JP (1) | JP6004927B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106878576A (zh) * | 2016-12-20 | 2017-06-20 | 深圳市共进电子股份有限公司 | 电缆调制解调器控制方法及装置 |
JP2020046761A (ja) * | 2018-09-14 | 2020-03-26 | 株式会社東芝 | 管理装置、情報処理装置およびメモリ制御方法 |
KR20220055217A (ko) * | 2020-10-26 | 2022-05-03 | 주식회사 에이직랜드 | 온칩 시스템의 데이터 관리 장치 및 방법 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9136021B2 (en) * | 2011-12-23 | 2015-09-15 | Intel Corporation | Self-repair logic for stacked memory architecture |
WO2013147840A1 (en) | 2012-03-30 | 2013-10-03 | Intel Corporation | On chip redundancy repair for memory devices |
JP2014044527A (ja) * | 2012-08-24 | 2014-03-13 | Canon Inc | 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体 |
US9947386B2 (en) * | 2014-09-21 | 2018-04-17 | Advanced Micro Devices, Inc. | Thermal aware data placement and compute dispatch in a memory system |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003150394A (ja) * | 2001-11-15 | 2003-05-23 | Hitachi Ltd | メモリ管理方法 |
US20070290333A1 (en) * | 2006-06-16 | 2007-12-20 | Intel Corporation | Chip stack with a higher power chip on the outside of the stack |
WO2009017070A1 (ja) * | 2007-07-27 | 2009-02-05 | Nikon Corporation | 積層型半導体装置 |
JP2012221540A (ja) * | 2011-04-13 | 2012-11-12 | Elpida Memory Inc | 半導体装置及びシステム |
JP2014044527A (ja) * | 2012-08-24 | 2014-03-13 | Canon Inc | 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体 |
JP2014106917A (ja) * | 2012-11-29 | 2014-06-09 | Canon Inc | 情報処理装置、その制御方法、及びプログラム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5253077A (en) * | 1990-10-10 | 1993-10-12 | Fuji Xerox Co., Ltd. | Method of controlling digital copying machine |
US6046817A (en) * | 1997-05-12 | 2000-04-04 | Lexmark International, Inc. | Method and apparatus for dynamic buffering of input/output ports used for receiving and transmitting print data at a printer |
US8681807B1 (en) * | 2007-05-09 | 2014-03-25 | Marvell Israel (M.I.S.L) Ltd. | Method and apparatus for switch port memory allocation |
US8159709B2 (en) * | 2008-03-31 | 2012-04-17 | Konica Minolta Laboratory U.S.A., Inc. | Method for canceling a print job submitted to a printer |
KR101683814B1 (ko) | 2010-07-26 | 2016-12-08 | 삼성전자주식회사 | 관통 전극을 구비하는 반도체 장치 |
US9658678B2 (en) * | 2011-03-31 | 2017-05-23 | Intel Corporation | Induced thermal gradients |
JP2014075002A (ja) * | 2012-10-03 | 2014-04-24 | Canon Inc | 情報処理装置及びその制御方法、並びにプログラム |
JP2014078128A (ja) * | 2012-10-10 | 2014-05-01 | Canon Inc | 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体 |
JP2014081688A (ja) * | 2012-10-12 | 2014-05-08 | Canon Inc | 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体 |
-
2012
- 2012-12-07 JP JP2012268806A patent/JP6004927B2/ja not_active Expired - Fee Related
-
2013
- 2013-11-26 US US14/090,384 patent/US8867086B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003150394A (ja) * | 2001-11-15 | 2003-05-23 | Hitachi Ltd | メモリ管理方法 |
US20070290333A1 (en) * | 2006-06-16 | 2007-12-20 | Intel Corporation | Chip stack with a higher power chip on the outside of the stack |
JP2009537072A (ja) * | 2006-06-16 | 2009-10-22 | インテル・コーポレーション | 外側に高電力のチップを有するチップスタック |
WO2009017070A1 (ja) * | 2007-07-27 | 2009-02-05 | Nikon Corporation | 積層型半導体装置 |
US20120256679A1 (en) * | 2007-07-27 | 2012-10-11 | Nikon Corporation | Multi-layered semiconductor apparatus |
JP2012221540A (ja) * | 2011-04-13 | 2012-11-12 | Elpida Memory Inc | 半導体装置及びシステム |
JP2014044527A (ja) * | 2012-08-24 | 2014-03-13 | Canon Inc | 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体 |
JP2014106917A (ja) * | 2012-11-29 | 2014-06-09 | Canon Inc | 情報処理装置、その制御方法、及びプログラム |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106878576A (zh) * | 2016-12-20 | 2017-06-20 | 深圳市共进电子股份有限公司 | 电缆调制解调器控制方法及装置 |
JP2020046761A (ja) * | 2018-09-14 | 2020-03-26 | 株式会社東芝 | 管理装置、情報処理装置およびメモリ制御方法 |
KR20220055217A (ko) * | 2020-10-26 | 2022-05-03 | 주식회사 에이직랜드 | 온칩 시스템의 데이터 관리 장치 및 방법 |
KR102425038B1 (ko) * | 2020-10-26 | 2022-07-27 | 주식회사 에이직랜드 | 온칩 시스템의 데이터 관리 장치 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP6004927B2 (ja) | 2016-10-12 |
US20140160531A1 (en) | 2014-06-12 |
US8867086B2 (en) | 2014-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6004927B2 (ja) | 情報処理装置、その制御方法、及びプログラム | |
US9442551B2 (en) | Information processing apparatus, control method for the same and storage medium | |
US20140380016A1 (en) | Information processing apparatus, control method thereof, and program | |
JP2014075002A (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
US9077839B2 (en) | Information processing apparatus, control method, and storage medium for suppressing a decrease in performance due to an increase in memory temperature when using a wide IO memory | |
US9773532B2 (en) | Updating a refresh period and an update period in a wideio device stacked on a system on a chip | |
JP6069031B2 (ja) | 計算機及びメモリ管理方法 | |
US9110707B2 (en) | Assigning wideio memories to functions based on memory access and acquired temperature information | |
JP2011095916A (ja) | 電子機器 | |
EP2857979B1 (en) | Memory control device that controls semiconductory memory, memory control method, information device equipped with memory control device, and storage medium storing memory control program | |
JP5832556B2 (ja) | 画像処理装置および画像形成装置 | |
JP2007072930A (ja) | Ddr−sdramのアクセス制御方法およびその方法を採用した画像処理装置 | |
US20120159024A1 (en) | Semiconductor apparatus | |
US10860331B2 (en) | Information processing apparatus with semiconductor integrated circuits, control method therefor, and storage medium | |
JP5790532B2 (ja) | 電子機器、及びメモリー制御方法 | |
JP6041610B2 (ja) | 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体 | |
JP7288344B2 (ja) | 半導体システム及びその動作方法 | |
JP2017058738A (ja) | 情報処理装置および画像形成装置 | |
JP2016154001A (ja) | 画像処理装置、画像処理用データ転送制御方法、及び画像処理用データ転送制御プログラム | |
JP6551069B2 (ja) | 情報処理装置および画像形成装置 | |
JP5369941B2 (ja) | データ処理装置、データ処理方法、およびデータ処理プログラム | |
JP6078954B2 (ja) | 画像処理装置 | |
JP2002196903A (ja) | 画像形成装置 | |
JP2018067748A (ja) | 画像処理装置、画像処理装置の制御方法、およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151202 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160906 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6004927 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |