JP5832556B2 - 画像処理装置および画像形成装置 - Google Patents

画像処理装置および画像形成装置 Download PDF

Info

Publication number
JP5832556B2
JP5832556B2 JP2013553240A JP2013553240A JP5832556B2 JP 5832556 B2 JP5832556 B2 JP 5832556B2 JP 2013553240 A JP2013553240 A JP 2013553240A JP 2013553240 A JP2013553240 A JP 2013553240A JP 5832556 B2 JP5832556 B2 JP 5832556B2
Authority
JP
Japan
Prior art keywords
storage area
logical storage
image processing
storage areas
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013553240A
Other languages
English (en)
Other versions
JPWO2013105428A1 (ja
Inventor
正登 丹波
正登 丹波
豊田 隆司
隆司 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Priority to JP2013553240A priority Critical patent/JP5832556B2/ja
Publication of JPWO2013105428A1 publication Critical patent/JPWO2013105428A1/ja
Application granted granted Critical
Publication of JP5832556B2 publication Critical patent/JP5832556B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G06K15/18Conditioning data for presenting it to the physical printing elements
    • G06K15/1801Input data handling means
    • G06K15/1817Buffers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03GELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00Apparatus for electrographic processes using a charge pattern
    • G03G15/50Machine control of apparatus for electrographic processes using a charge pattern, e.g. regulating differents parts of the machine, multimode copiers, microprocessor control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10Address translation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10Providing a specific technical effect
    • G06F2212/1016Performance improvement
    • G06F2212/1024Latency reduction
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10Providing a specific technical effect
    • G06F2212/1028Power efficiency
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Record Information Processing For Printing (AREA)
  • Storing Facsimile Image Data (AREA)
  • Image Input (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

本発明は、画像処理装置および画像形成装置に関するものである。
ある複写機は、バッファーメモリーに所定の出力面数分の画像データを連続して格納できない場合にバッファーメモリーのデフラグを実行する(例えば、特許文献1参照)。
特開2007−174538号公報
仮想記憶方式でメモリーを管理している画像処理装置は、メモリーのデフラグ時に、仮想アドレス空間の論理記憶領域と物理アドレス空間の物理記憶領域との再マッピングを行う。
メモリーにおいて多くのフラグメンテーションが発生している場合、デフラグ時に、仮想アドレス空間の論理記憶領域と物理アドレス空間の物理記憶領域との再マッピングの回数が多くなり、デフラグに要する時間が長くなってしまうという問題がある。デフラグに要する時間が長くなると、その間、メモリーの記憶領域の一部または全部が使用できない状態が続いてしまう。
本発明は、上記の問題に鑑みてなされたものであり、デフラグを短時間で実行する画像処理装置および画像形成装置を得ることを目的とする。
上記の課題を解決するために、本発明では以下のようにした。
本発明に係る画像処理装置は、デフラグ処理において、メモリーに確保された記憶領域のうち、記憶されているデータを保証する必要のある使用中の論理記憶領域と記憶されているデータを保証する必要のない不使用中の論理記憶領域とを特定する記憶領域特定部と、デフラグ処理において、記憶領域特定部により特定された不使用中の論理記憶領域のうち、連続する複数の不使用中の論理記憶領域に対して1つの物理記憶領域を割り当てる領域再割当部と、デフラグ処理において、その連続する複数の不使用中の論理記憶領域と、その連続する複数の不使用中の論理記憶領域に対して割り当てられた1つの物理記憶領域とのアドレスマッピングを行うアドレス管理部とを備える。
これにより、連続する複数の不使用中の論理記憶領域について1回のアドレスマッピングしか行われず、アドレス管理部によるアドレスマッピングの回数が少なくて済むため、デフラグが短時間で実行される。
本発明に係る画像形成装置は、画像データをメモリーに記憶し画像データに対して所定の処理を施すとともに、メモリーのデフラグ処理を実行する画像処理装置と、印刷装置とを備える。そして、この画像処理装置は、デフラグ処理において、メモリーに確保された記憶領域のうち、記憶されているデータを保証する必要のある使用中の論理記憶領域と記憶されているデータを保証する必要のない不使用中の論理記憶領域とを特定する記憶領域特定部と、デフラグ処理において、記憶領域特定部により特定された不使用中の論理記憶領域のうち、連続する複数の不使用中の論理記憶領域に対して1つの物理記憶領域を割り当てる領域再割当部と、デフラグ処理において、その連続する複数の不使用中の論理記憶領域と、その連続する複数の不使用中の論理記憶領域に対して割り当てられた1つの物理記憶領域とのアドレスマッピングを行うアドレス管理部と、印刷装置を使用して印刷ジョブを実行するジョブ処理部と、印刷ジョブについての画像処理を行う画像処理部とを有する。そして、ジョブ処理部および/または画像処理部は、メモリーにおいて記憶領域を確保し、確保した記憶領域を使用して、印刷ジョブおよび/または前記画像処理を実行する。
本発明によれば、画像処理装置等においてデフラグが短時間で実行される。
本発明の上記又は他の目的、特徴および優位性は、添付の図面とともに以下の詳細な説明から更に明らかになる。
図1は、本発明の実施の形態に係る画像形成装置の構成を示すブロック図である。 図2は、図1における画像処理装置の、デフラグ処理時の動作を説明するフローチャートである。 図3Aは、図1における画像処理装置の、デフラグ処理前の記憶領域の配置例を示す図である。 図3Bは、図1における画像処理装置の、デフラグ処理後の記憶領域の配置例を示す図である。
以下、図に基づいて本発明の実施の形態を説明する。
図1は、本発明の実施の形態に係る画像形成装置の構成を示すブロック図である。図1に示す画像形成装置は、プリンター、複合機などであって、画像処理装置1、ネットワークインターフェイス2、および印刷装置3を備える。
画像処理装置1は、ネットワークインターフェイス2、印刷装置3などに接続されており、印刷要求に基づき印刷ジョブを実行する。画像処理装置1は、コンピューター、ASIC(Application Specific Integrated Circuit)などで構成されている。ネットワークインターフェイス2は、図示せぬホスト装置などとネットワークを介して通信を行う通信装置である。ネットワークインターフェイス2は、例えば、図示せぬホスト装置から、ページ記述言語で記述された印刷データを印刷要求として受信する。印刷装置3は、画像処理装置1から印刷用画像データを供給され、その印刷用画像データに対する各種処理(ハーフトーニングなど)を行い、処理後のデータに基づいて印刷を実行する。
この画像処理装置1は、演算処理装置11、RAM(Random Access Memory)12、および補助記憶装置13を有する。
演算処理装置11は、CPU(Central Processing Unit)、ASICなどで、各種処理を実行する処理部を実現する。RAM12は、演算処理装置11による処理に関連する各種データを一時的に記憶する揮発性の記憶装置である。補助記憶装置13は、演算処理装置11のCPUにより実行されるプログラムや、各種データを記憶している不揮発性の記憶装置である。補助記憶装置13としては、ROM(Read Only Memory)、フラッシュメモリー、ハードディスクドライブなどが使用される。
演算処理装置11では、ジョブ処理部21、画像処理部22、記憶領域特定部23、領域再割当部24、およびアドレス管理部25が実現される。
ジョブ処理部21は、図示せぬ操作パネルに対するユーザー操作に基づく要求や、図示せぬホスト装置から受信される印刷要求などの要求を受け付け、その要求に応じた、印刷ジョブなどのジョブを実行させる。
画像処理部22は、PDL(Page Description Language)データなどに対してラスタライズを行って画像データを生成するとともに、その画像データに対して画像処理(解像度変換、拡大・縮小、回転など)を実行して印刷用画像データを生成し、印刷装置3に供給する。つまり、画像処理部22は、印刷ジョブについての画像処理を行う。
ジョブ処理部21および/または画像処理部22は、必要に応じてRAM12において記憶領域を確保し、確保した記憶領域を使用して、印刷ジョブおよび/または画像処理を実行する。
そして、ジョブ処理部21は、ジョブ処理部21による印刷ジョブの完了時などのタイミングで、記憶領域特定部23、領域再割当部24、およびアドレス管理部25を使用してデフラグ処理を実行する。
記憶領域特定部23は、デフラグ処理において、RAM12において確保された記憶領域のうち、記憶されているデータを保証する必要のある使用中の論理記憶領域と記憶されているデータを保証する必要のない不使用中の論理記憶領域とを特定する。
領域再割当部24は、デフラグ処理において、記憶領域特定部により特定された不使用中の論理記憶領域のうち、連続する複数の不使用中の論理記憶領域に対して1つの物理記憶領域を割り当てる。
この実施の形態では、領域再割当部24は、デフラグ処理において、使用中の1つの論理記憶領域に対応する1または複数の物理記憶領域を連続して再配置し、アドレス管理部25は、デフラグ処理において、使用中のその1つの論理記憶領域と再配置後の物理記憶領域とのアドレスマッピングを行う。
この実施の形態では、領域再割当部24は、再配置前の1または複数の物理記憶領域のデータを、再配置後の物理記憶領域へコピーする。一方、領域再割当部24は、不使用中の論理記憶領域については、連続する複数の論理記憶領域に対応する物理記憶領域のデータを、割り当てた物理記憶領域へコピーしない。
アドレス管理部25は、RAM12の物理アドレス空間と仮想アドレス空間との対応関係を示すマッピングデータに基づいて、仮想アドレス空間と物理アドレス空間との間のアドレス変換を行うとともに、そのマッピングデータを管理する。アドレス管理部21は、例えばメモリー管理ユニット(MMU)などとして実現される。
また、アドレス管理部25は、デフラグ処理において、その連続する複数の論理記憶領域と、その連続する複数の論理記憶領域に対して割り当てられた1つの物理記憶領域とのアドレスマッピング(つまり、マッピングデータの更新)を行う。
次に、上記画像形成装置の動作について説明する。
ジョブ処理部21は、ネットワークインターフェイス2を介して印刷要求を受信すると、画像処理部22に、その印刷要求に基づく印刷画像データを生成させ、その印刷画像データを印刷装置3に供給して、印刷を実行させる。このとき、ジョブ処理部21と画像処理部22は、データ処理などに必要な記憶領域をRAM12に確保し、その記憶領域を使用してデータ処理を行う。
このような動的な記憶領域の確保に起因してRAM12にフラグメンテーションが発生するため、ジョブ処理部21は、所定のタイミングでデフラグを実行する。
ここで、画像処理装置1によるデフラグ処理について説明する。図2は、図1における画像処理装置1の、デフラグ処理時の動作を説明するフローチャートである。図3Aおよび図3Bは、図1における画像処理装置1の、デフラグ処理前後の記憶領域の配置例を示す図である。図3Aは、デフラグ処理前の記憶領域の配置例を示し、図3Bは、図3Aに対応するデフラグ処理後の記憶領域の配置例を示している。
まず、記憶領域特定部23は、ジョブ処理部21、画像処理部22などによりRAM12において確保された記憶領域のうち、記憶されているデータを保証する必要のある使用中の論理記憶領域と記憶されているデータを保証する必要のない不使用中の論理記憶領域とを特定する(ステップS1)。
例えば、印刷ジョブが完了した後において、その印刷ジョブの画像データに記憶している論理記憶領域が、不使用中の論理記憶領域と特定される。また、未処理のジョブを含むジョブの管理に継続的に使用される論理記憶領域は、使用中の論理記憶領域と特定される。
図3Aでは、論理記憶領域#1〜#9が確保されており、その論理記憶領域#1〜#9に対応して、物理記憶領域#1〜#9が確保されている。ただし、論理記憶領域#2については、複数の物理記憶領域#2−1,#2−2が対応して確保されている。同様に、論理記憶領域#4,#9については、複数の物理記憶領域#4−1,#4−2,#9−1,#9−2がそれぞれ対応して確保されている。
次に、記憶領域特定部23は、特定した使用中の論理記憶領域に対応する物理記憶領域を特定する。具体的には、記憶領域特定部23は、アドレス管理部25のマッピングデータに基づいて、使用中の論理記憶領域に対応する物理記憶領域を特定する(ステップS2)。
領域再割当部24は、特定された1または複数の使用中の論理記憶領域のうちの1つに対応する1または複数の物理記憶領域を連続して再配置し、アドレス管理部25は、デフラグ処理において、使用中のその1つの論理記憶領域と再配置後の物理記憶領域とのアドレスマッピングを行う(ステップS3)。そして、領域再割当部24は、再配置前の1または複数の物理記憶領域のデータを、再配置後の物理記憶領域へコピーする。
そして、特定された使用中の論理記憶領域のすべてについての再配置が終わるまで、1つずつ順番に、上述のステップS3の処理が実行される(ステップS4)。
図3Aおよび図3Bにおいて、例えば論理記憶領域#2と論理記憶領域#6が使用中である場合、それらに対応する物理記憶領域#2−1,#2−2,#6が先頭から連続して再配置される。
特定された使用中の論理記憶領域のすべてについての再配置が終わると、領域再割当部24は、記憶領域特定部23により特定された不使用中の論理記憶領域のうちの1つが次の不使用中の論理記憶領域と連続しているか否かを判定する(ステップS5)。
不使用中の論理記憶領域が連続している場合には、領域再割当部24は、それらの連続する複数の論理記憶領域に対して1つの物理記憶領域を割り当て、アドレス管理部25は、その連続する複数の論理記憶領域と、それに対して割り当てられた1つの物理記憶領域とのアドレスマッピングを行う(ステップS6)。
一方、不使用中の論理記憶領域が連続していない場合には、領域再割当部24は、その1つの論理記憶領域に対して1つの物理記憶領域を割り当て、アドレス管理部25は、その1つの論理記憶領域と、その1つの論理記憶領域に対して割り当てられた1つの物理記憶領域とのアドレスマッピングを行う(ステップS7)。
なお、領域再割当部24は、不使用中の論理記憶領域については、連続する複数の論理記憶領域に対応する物理記憶領域のデータを、割り当てた物理記憶領域へコピーしない。
そして、特定された不使用中の論理記憶領域のすべてについての再配置が終わるまで、1つずつ順番に、上述のステップS5〜S7の処理が実行される(ステップS8)。
図3Aおよび図3Bにおいて、例えば論理記憶領域#2と論理記憶領域#6以外の論理記憶領域が不使用中である場合、論理記憶領域#5と論理記憶領域#4が連続しているので、論理記憶領域#5のサイズと論理記憶領域#4のサイズの和のサイズを有する1つの物理記憶領域#Aが、論理記憶領域#5と論理記憶領域#4に対して割り当てられる。その後、論理記憶領域#5と論理記憶領域#4は、1つの論理記憶領域として取り扱われる。
同様に、論理記憶領域#9と論理記憶領域#8と論理記憶領域#1が連続しているので、論理記憶領域#9のサイズと論理記憶領域#8のサイズと論理記憶領域#1のサイズの和のサイズを有する1つの物理記憶領域#Cが、論理記憶領域#9と論理記憶領域#8と論理記憶領域#1に対して割り当てられる。
また、論理記憶領域#3は他の不使用中の論理記憶領域と連続していないので、論理記憶領域#3のサイズと同一のサイズを有する1つの物理記憶領域#Bが、論理記憶領域#3に対して割り当てられる。
このように、物理記憶領域#2−1,#2−2,#6の後に連続して、物理記憶領域#A,#B,#Cが割り当てられる。
以上のように、上記実施の形態によれば、デフラグ処理において、記憶領域特定部23は、RAM12において確保された記憶領域のうち、使用中の論理記憶領域と不使用中の論理記憶領域とを特定し、領域再割当部24は、記憶領域特定部23により特定された不使用中の論理記憶領域のうち、連続する複数の不使用中の論理記憶領域に対して1つの物理記憶領域を割り当て、アドレス管理部25は、その連続する複数の不使用中の論理記憶領域と、その連続する複数の不使用中の論理記憶領域に対して割り当てられた1つの物理記憶領域とのアドレスマッピングを行う。
これにより、連続する複数の不使用中の論理記憶領域について1回のアドレスマッピングしか行われず、アドレス管理部25によるアドレスマッピングの回数が少なくて済むため、デフラグが短時間で実行される。
なお、上述の実施の形態は、例示および説明を目的として示したものであり、これがすべてではなく、発明をこの形態に限定するものではない。
また、上述の実施の形態に対する様々な変更および修正については、当業者には明らかである。そのような変更および修正は、その主題の趣旨および範囲から離れることなく、かつ、意図された利点を弱めることなく行われてもよい。つまり、そのような変更および修正が追加請求項に含まれることを意図している。
本発明は、例えば、画像処理装置および画像形成装置に適用可能である。

Claims (6)

  1. 画像データをメモリーに記憶し画像データに対して所定の処理を施すとともに、前記メモリーのデフラグ処理を実行する画像処理装置において、
    前記デフラグ処理において、前記メモリーに確保された記憶領域のうち、記憶されているデータを保証する必要のある使用中の論理記憶領域と記憶されているデータを保証する必要のない不使用中の論理記憶領域とを特定する記憶領域特定部と、
    前記デフラグ処理において、前記記憶領域特定部により特定された前記不使用中の論理記憶領域のうち、連続する複数の不使用中の論理記憶領域に対して1つの物理記憶領域を割り当てる領域再割当部と、
    前記デフラグ処理において、前記連続する複数の不使用中の論理記憶領域と、その連続する複数の不使用中の論理記憶領域に対して割り当てられた前記1つの物理記憶領域とのアドレスマッピングを行うアドレス管理部と、
    を備えることを特徴とする画像処理装置。
  2. 前記領域再割当部は、前記デフラグ処理において、前記使用中の1つの論理記憶領域に対応する1または複数の物理記憶領域を連続して再配置し、
    前記アドレス管理部は、前記デフラグ処理において、前記使用中のその1つの論理記憶領域と再配置後の物理記憶領域とのアドレスマッピングを行うこと、
    を特徴とする請求項1記載の画像処理装置。
  3. 前記領域再割当部は、前記再配置前の前記1または複数の物理記憶領域のデータを、前記再配置後の物理記憶領域へコピーすることを特徴とする請求項2記載の画像処理装置。
  4. 前記領域再割当部は、前記不使用中の論理記憶領域については、前記連続する複数の不使用中の論理記憶領域に対応する物理記憶領域のデータを、割り当てた前記物理記憶領域へコピーしないことを特徴とする請求項1記載の画像処理装置。
  5. 画像データをメモリーに記憶し画像データに対して所定の処理を施すとともに、前記メモリーのデフラグ処理を実行する画像処理装置と、
    印刷装置とを備え、
    前記画像処理装置は、
    前記デフラグ処理において、前記メモリーに確保された記憶領域のうち、記憶されているデータを保証する必要のある使用中の論理記憶領域と記憶されているデータを保証する必要のない不使用中の論理記憶領域とを特定する記憶領域特定部と、
    前記デフラグ処理において、前記記憶領域特定部により特定された前記不使用中の論理記憶領域のうち、連続する複数の不使用中の論理記憶領域に対して1つの物理記憶領域を割り当てる領域再割当部と、
    前記デフラグ処理において、前記連続する複数の不使用中の論理記憶領域と、その連続する複数の不使用中の論理記憶領域に対して割り当てられた前記1つの物理記憶領域とのアドレスマッピングを行うアドレス管理部と、
    前記印刷装置を使用して印刷ジョブを実行するジョブ処理部と、
    前記印刷ジョブについての画像処理を行う画像処理部とを備え、
    前記ジョブ処理部および/または前記画像処理部は、前記メモリーにおいて前記記憶領域を確保し、確保した前記記憶領域を使用して、前記印刷ジョブおよび/または前記画像処理を実行すること、
    を特徴とする画像形成装置。
  6. 前記画像処理装置は、前記ジョブ処理部による前記印刷ジョブの完了時に、前記デフラグ処理を実行することを特徴とする請求項5記載の画像形成装置。
JP2013553240A 2012-01-10 2012-12-25 画像処理装置および画像形成装置 Expired - Fee Related JP5832556B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013553240A JP5832556B2 (ja) 2012-01-10 2012-12-25 画像処理装置および画像形成装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012001870 2012-01-10
JP2012001870 2012-01-10
JP2013553240A JP5832556B2 (ja) 2012-01-10 2012-12-25 画像処理装置および画像形成装置
PCT/JP2012/083447 WO2013105428A1 (ja) 2012-01-10 2012-12-25 画像処理装置および画像形成装置

Publications (2)

Publication Number Publication Date
JPWO2013105428A1 JPWO2013105428A1 (ja) 2015-05-11
JP5832556B2 true JP5832556B2 (ja) 2015-12-16

Family

ID=48781386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013553240A Expired - Fee Related JP5832556B2 (ja) 2012-01-10 2012-12-25 画像処理装置および画像形成装置

Country Status (5)

Country Link
US (1) US20150015913A1 (ja)
EP (1) EP2804368A4 (ja)
JP (1) JP5832556B2 (ja)
CN (1) CN104170364B (ja)
WO (1) WO2013105428A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110162483B (zh) * 2018-02-12 2020-10-20 上海寒武纪信息科技有限公司 静态内存碎片整理方法、装置、计算机设备及存储介质
IT201800002644A1 (it) * 2018-02-13 2019-08-13 St Microelectronics Srl Procedimento per gestire carte a circuito integrato, corrispondente carta e apparecchiatura
CN109664620B (zh) * 2018-12-07 2020-03-13 森大(深圳)技术有限公司 打印数据处理方法、装置及设备
US11972034B1 (en) 2020-10-29 2024-04-30 Amazon Technologies, Inc. Hardware-assisted obscuring of cache access patterns
US11755496B1 (en) 2021-12-10 2023-09-12 Amazon Technologies, Inc. Memory de-duplication using physical memory aliases

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5797689A (en) * 1996-01-24 1998-08-25 Hewlett-Packard Company Avoiding memory fragmentation in printers
GB9606927D0 (en) * 1996-04-02 1996-06-05 Memory Corp Plc Data storage devices
US5720015A (en) * 1996-04-22 1998-02-17 Lexmark International, Inc. Method and apparatus for providing remote printer resource management
US6038033A (en) * 1997-08-20 2000-03-14 Lexmark International, Inc. Method and apparatus for compressing and decompressing print data in the background operations of a printer
US6938245B1 (en) * 1997-10-29 2005-08-30 Veritas Operating Corporation Interactive debugging system with debug data base system
US6038636A (en) * 1998-04-27 2000-03-14 Lexmark International, Inc. Method and apparatus for reclaiming and defragmenting a flash memory device
US6668304B1 (en) * 2000-01-18 2003-12-23 International Business Machines Corporation Transaction support on logical disks
PL354638A1 (en) * 2002-06-20 2003-12-29 Advanced Digital Broadcast Ltd.Advanced Digital Broadcast Ltd. Method of memory allocation for images
US7181587B1 (en) * 2003-08-18 2007-02-20 Cray Inc. Mapping an arbitrary number of contiguous memory pages at an arbitrary alignment
JP2006113648A (ja) * 2004-10-12 2006-04-27 Hitachi Ltd ディスクアレイ装置
JP2006293543A (ja) * 2005-04-07 2006-10-26 Nec Corp ストレージシステム及び物理記憶領域の動的回収方法
GB2426360A (en) * 2005-05-18 2006-11-22 Symbian Software Ltd Reorganisation of memory for conserving power in a computing device
US7873683B2 (en) * 2005-07-01 2011-01-18 Qnx Software Systems Gmbh & Co. Kg File system having transaction record coalescing
US8959125B2 (en) * 2005-07-01 2015-02-17 226008 Ontario Inc. File system having inverted hierarchical structure
US20070005874A1 (en) * 2005-07-01 2007-01-04 Dan Dodge File system storing transaction records in flash-like media
US7809777B2 (en) * 2005-07-01 2010-10-05 Qnx Software Systems Gmbh & Co. Kg File system having deferred verification of data integrity
JP2007174538A (ja) * 2005-12-26 2007-07-05 Konica Minolta Business Technologies Inc 画像形成装置及び画像形成方法
US20070180187A1 (en) * 2006-02-01 2007-08-02 Keith Olson Reducing power consumption by disabling refresh of unused portions of DRAM during periods of device inactivity
JP4993928B2 (ja) * 2006-03-23 2012-08-08 株式会社日立製作所 記憶システム及び記憶領域解放方法並びにストレージシステム
JP4533968B2 (ja) * 2007-12-28 2010-09-01 株式会社東芝 半導体記憶装置及びその制御方法、コントローラ、情報処理装置
US8782371B2 (en) * 2008-03-31 2014-07-15 Konica Minolta Laboratory U.S.A., Inc. Systems and methods for memory management for rasterization
KR101606453B1 (ko) * 2009-05-13 2016-04-01 삼성전자주식회사 비휘발성 데이터 저장 장치의 읽기 및 쓰기 성능 향상 방법
US8856438B1 (en) * 2011-12-09 2014-10-07 Western Digital Technologies, Inc. Disk drive with reduced-size translation table
TWI423022B (zh) * 2011-02-15 2014-01-11 Phison Electronics Corp 記憶體管理方法、記憶體控制器與記憶體儲存裝置
TWI438630B (zh) * 2011-03-22 2014-05-21 Phison Electronics Corp 用於非揮發性記憶體的資料合併方法、控制器與儲存裝置
TWI454911B (zh) * 2011-10-12 2014-10-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
CN103064723B (zh) * 2011-10-18 2016-01-20 财团法人工业技术研究院 虚拟机器存储器的鉴识方法与计算机系统
TWI540428B (zh) * 2011-11-18 2016-07-01 群聯電子股份有限公司 資料寫入方法、記憶體控制器與記憶體儲存裝置
US9298460B2 (en) * 2011-11-29 2016-03-29 International Business Machines Corporation Register management in an extended processor architecture
JP5041105B1 (ja) * 2012-03-23 2012-10-03 富士ゼロックス株式会社 スプール制御装置及びプログラム

Also Published As

Publication number Publication date
CN104170364A (zh) 2014-11-26
EP2804368A4 (en) 2015-09-23
JPWO2013105428A1 (ja) 2015-05-11
WO2013105428A1 (ja) 2013-07-18
CN104170364B (zh) 2017-03-15
US20150015913A1 (en) 2015-01-15
EP2804368A1 (en) 2014-11-19

Similar Documents

Publication Publication Date Title
JP5832556B2 (ja) 画像処理装置および画像形成装置
US8782371B2 (en) Systems and methods for memory management for rasterization
JP5482528B2 (ja) 印刷文書変換装置及びプログラム
US7911639B2 (en) Image forming device
US20150134892A1 (en) Information processing apparatus, method of controlling the same, and storage medium
US9552170B2 (en) Memory managing apparatus and image processing apparatus
JP5232728B2 (ja) 画像形成装置
US9769331B2 (en) Image forming apparatus with improved memory allocation to minimize delay in processing images
JP7158656B2 (ja) 画像形成装置、画像形成方法及び画像形成プログラム
JP6763236B2 (ja) 印刷制御装置、印刷制御方法、及びプログラム
JP6078954B2 (ja) 画像処理装置
US9179037B2 (en) Image forming apparatus, controlling device and non-transitory computer readable medium for providing an available storage space
JP5490029B2 (ja) 画像形成装置
JP2011221785A (ja) 情報処理装置、メモリ管理方法、及びそのプログラム
JP6372705B2 (ja) 画像形成装置
JP5787211B2 (ja) 画像処理装置および画像処理プログラム
JP4605003B2 (ja) 画像処理装置、画像処理方法
US9361305B2 (en) Image forming apparatus having a file system
JP6551069B2 (ja) 情報処理装置および画像形成装置
JP2016155280A (ja) 制御装置、制御方法およびプログラム
KR20050072224A (ko) 화상형성장치 및 그의 메모리 관리방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151027

R150 Certificate of patent or registration of utility model

Ref document number: 5832556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees