JP6551069B2 - 情報処理装置および画像形成装置 - Google Patents
情報処理装置および画像形成装置 Download PDFInfo
- Publication number
- JP6551069B2 JP6551069B2 JP2015172629A JP2015172629A JP6551069B2 JP 6551069 B2 JP6551069 B2 JP 6551069B2 JP 2015172629 A JP2015172629 A JP 2015172629A JP 2015172629 A JP2015172629 A JP 2015172629A JP 6551069 B2 JP6551069 B2 JP 6551069B2
- Authority
- JP
- Japan
- Prior art keywords
- core
- cache memory
- cache
- information processing
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Image Input (AREA)
- Image Processing (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
請求項2に係る情報処理装置によれば、第2処理を第1コアまたは第2コアに割り当てた場合と比較して、第1キャッシュメモリの使用効率を改善することができる。
請求項3に係る情報処理装置によれば、キャッシュメモリ使用量が問題にならない場合には負荷が低いコアに処理を割り当てることができる。
請求項4に係る情報処理装置によれば、単に負荷が低いコアに処理を割り当てる場合と比較して、より第1キャッシュメモリの使用効率を改善することができる。
請求項5に係る情報処理装置によれば、第1処理と第2処理との関連性によらずコアの割り当てを決定する場合と比較して、より第1キャッシュメモリの使用効率を改善することができる。
請求項6に係る情報処理装置によれば、第1処理と第2処理との関連性によらずキャッシュメモリ使用量だけを考慮する場合と比較して、より第1キャッシュメモリの使用効率を改善することができる。
請求項7に係る情報処理装置によれば、命令の種別およびその命令を発行したプログラムに応じて関連性を判断することができる。
請求項8に係る情報処理装置によれば、キャッシュメモリ使用量を実測する場合と比較してより負荷を低減することができる。
請求項9に係る情報処理装置によれば、テーブルを用いずキャッシュメモリ使用量を予測する場合と比較してより簡単にキャッシュメモリ使用量を予測することができる。
請求項10に係る情報処理装置によれば、画像形成に係るパラメータに応じてキャッシュメモリ使用量を予測することができる。
請求項11に係る画像形成装置によれば、第1キャッシュメモリの使用効率を改善することができる。
図1は、関連技術に係る情報処理装置9の構成を例示する図である。情報処理装置9は、CPU(Central Processing Unit)90を有する。CPU90は、複数のコア、この例では、コア901〜904の4つのコアを有する。ここで、プロセッサの「コア」とは、プロセッサのうち命令の実行および演算を行う部分をいう。CPU90は、さらに、キャッシュメモリ911〜914およびキャッシュメモリ921〜922を有する。キャッシュメモリ911〜914は一次キャッシュ(いわゆるL1キャッシュ)であり、それぞれ、コア901〜904に専用のものである。キャッシュメモリ921および922は二次キャッシュ(いわゆるL2キャッシュ)である。キャッシュメモリ921はコア901および902で共用され、キャッシュメモリ922はコア903および904で共用される。なお一般にはL1キャッシュまで含めて「コア」という場合があるが、ここでは「コア」にL1キャッシュは含まれない。
図2は、一実施形態に係る画像形成装置1の構成を例示する図である。画像形成装置1は、画像を形成する機能を有する情報処理装置の一例であり、例えばいわゆる複合機である。画像形成装置1は、CPU10、メモリコントローラー20、主記憶装置(メインメモリ)30、IOコントローラー40、補助記憶装置41、画像読み取りユニット42、画像形成ユニット43、および通信ユニット44を有する。
図4は、画像形成装置1の動作を示すフローチャートである。図3のフローは、新たな処理(以下「新規処理」という。第2処理の一例)の要求が検知されたことを契機として開始する。以下の説明において、OS50等のソフトウェアを処理の主体として記載することがあるが、これは、そのソフトウェアを実行しているCPU10が他のハードウェア資源と共同して処理を実行することを意味する。
(1)L2キャッシュの空き容量が最も少ないコア
(2)負荷が最も低いコア
(3)関連性がより高い先行処理を実行しているコア
(4)処理種別毎にあらかじめ決められたコア
基準(1)によれば、今後要求される処理に対してより大きな空き容量のL2キャッシュが確保される。基準(2)によれば、負荷が分散される。基準(3)によれば、キャッシュのヒット率が向上する可能性が高まる。基準(4)によれば、コアを選択する処理の負荷が低減される。なお関連性がより高い先行処理とは、新規処理と処理種別またはユーザIDが同じ先行処理をいう。
新規処理:101
先行処理:100
先行処理と新規処理とは処理種別が異なるので、空き容量が十分なコアのうち、負荷が最も低いコアに新規処理が割り当てられる。この例ではCPU3(コア103)の負荷が最も低い。新規処理はCPU3に割り当てられる。
新規処理:102
先行処理:100、101
先行処理のうち処理ID「101」の処理が、新規処理とユーザIDおよび処理種別が同じである。したがって関連処理IDとして「101」が登録され、CPU3とL2キャッシュを共用するCPU3またはCPU4(コア103またはコア104)が割り当て先の候補である。このうち、負荷が最も低いコアに新規処理が割り当てられる。この例ではCPU4(コア104)の負荷が最も低い。新規処理はCPU4に割り当てられる。
新規処理:103
先行処理:100、101、102
先行処理のうち処理ID「100」の処理が、新規処理とユーザIDおよび処理種別が同じである。したがって関連処理IDとして「100」が登録され、CPU1とL2キャッシュを共用するCPU1またはCPU2(コア101またはコア102)が割り当て先の候補である。このうち、負荷が最も低いコアに新規処理が割り当てられる。この例ではCPU2(コア102)の負荷が最も低い。新規処理はCPU2に割り当てられる。
新規処理:101
先行処理:100
先行処理と新規処理とは処理種別が異なるので、空き容量が十分なコアのうち、負荷が最も低いコアに新規処理が割り当てられる。この例ではCPU3(コア103)の負荷が最も低い。新規処理はCPU3に割り当てられる。
新規処理:102
先行処理:100、101
先行処理のうち処理ID「101」の処理が、新規処理とユーザIDおよび処理種別が同じである。したがって関連処理IDとして「101」が登録され、CPU3とL2キャッシュを共用するCPU3またはCPU4(コア103またはコア104)が割り当て先の候補である。このうち、負荷が最も低いコアに新規処理が割り当てられる。この例ではCPU4(コア104)の負荷が最も低い。新規処理はCPU4に割り当てられる。
新規処理:103
先行処理:100、101、102
先行処理のうち処理ID「100」の処理が、新規処理とユーザIDおよび処理種別が同じである。したがって関連処理IDとして「100」が登録され、CPU1とL2キャッシュを共用するCPU1またはCPU2(コア101またはコア102)が割り当て先の候補である。このうち、負荷が最も低いコアに新規処理が割り当てられる。この例ではCPU2(コア102)の負荷が最も低い。新規処理はCPU2に割り当てられる。
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち2つ以上のものが組み合わせて用いられてもよい。
Claims (10)
- 第1コア、第2コア、および第3コアを含み、各々異なる処理を並列実行する複数のコアと、
前記第1コアおよび前記第2コアで共用される第1キャッシュメモリと、
少なくとも前記第3コアで用いられる第2キャッシュメモリと、
前記第1コアが第1処理を実行している場合において、第2処理の割り当て先を決定する際、前記第2処理を実行する際のキャッシュメモリ使用量および前記第1処理を実行する際のキャッシュメモリ使用量の和が前記第1キャッシュメモリの空き容量より大きいときは、前記第3コアに当該第2処理を割り当てる決定手段と
を有する情報処理装置。 - 前記第2処理を実行する際のキャッシュメモリ使用量および前記第1処理を実行する際のキャッシュメモリ使用量の和が前記第1キャッシュメモリの空き容量より小さい場合、前記決定手段は、前記複数のコアのうち負荷の低いコアに当該第2処理を割り当てる
ことを特徴とする請求項1に記載の情報処理装置。 - 前記第2処理を実行する際のキャッシュメモリ使用量および前記第1処理を実行する際のキャッシュメモリ使用量の和が前記第1キャッシュメモリの空き容量より小さい場合、前記決定手段は、前記第1コアまたは前記第2コアに当該第2処理を割り当てる
ことを特徴とする請求項2に記載の情報処理装置。 - 前記第1処理および前記第2処理の関連性が基準より高いか判断する判断手段を有し、
前記関連性が前記基準より高いと判断された場合、前記決定手段は、前記第1コアまたは前記第2コアに当該第2処理を割り当てる
ことを特徴とする請求項1ないし3のいずれか一項に記載の情報処理装置。 - 前記関連性が前記基準より低いと判断された場合、前記決定手段は、前記第2処理を実行する際のキャッシュメモリ使用量に基づいて、当該第2処理の割り当て先となるコアを決定する
ことを特徴とする請求項4に記載の情報処理装置。 - 前記判断手段は、前記第1処理および前記第2処理について、命令の種別および当該命令を発行したプログラムの少なくとも一方に基づいて前記関連性が前記基準より高いか判断する
ことを特徴とする請求項5に記載の情報処理装置。 - 前記第2処理を実行する際のキャッシュメモリ使用量を予測する予測手段を有し、
前記決定手段は、前記予測手段により予測されたキャッシュメモリ使用量に基づいて、当該第2処理の割り当て先となるコアを決定する
ことを特徴とする請求項6に記載の情報処理装置。 - 命令に関する属性およびキャッシュメモリ使用量を対応付けたテーブルを記憶した記憶手段を有し、
前記予測手段は、前記記憶手段に記憶されているテーブルを参照して前記キャッシュメモリ使用量を予測する
ことを特徴とする請求項7に記載の情報処理装置。 - 前記第1処理および前記第2処理は、画像の形成に関する命令であり、
前記テーブルは、前記命令に関する属性として、前記画像が形成される媒体のサイズおよび当該画像の解像度の少なくとも一方を含む
ことを特徴とする請求項8に記載の情報処理装置。 - 第1コア、第2コア、および第3コアを含み、各々異なる処理を並列実行する複数のコア、当該第1コアおよび当該第2コアで共用される第1キャッシュメモリ、並びに少なくとも当該第3コアで用いられる第2キャッシュメモリを含む処理手段と、
前記第1コアが第1処理を実行している場合において、第2処理の割り当て先を決定する際、前記第2処理を実行する際のキャッシュメモリ使用量および前記第1処理を実行する際のキャッシュメモリ使用量の和が前記第1キャッシュメモリの空き容量より大きいときは、前記第3コアに当該第2処理を割り当てる決定手段と
前記処理手段により処理された命令に応じて画像を形成する画像形成手段と
を有する画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015172629A JP6551069B2 (ja) | 2015-09-02 | 2015-09-02 | 情報処理装置および画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015172629A JP6551069B2 (ja) | 2015-09-02 | 2015-09-02 | 情報処理装置および画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017049814A JP2017049814A (ja) | 2017-03-09 |
JP6551069B2 true JP6551069B2 (ja) | 2019-07-31 |
Family
ID=58279813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015172629A Active JP6551069B2 (ja) | 2015-09-02 | 2015-09-02 | 情報処理装置および画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6551069B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4241921B2 (ja) * | 2004-06-10 | 2009-03-18 | 株式会社日立製作所 | 計算機システム及びその資源割当て方法 |
JP2009075827A (ja) * | 2007-09-20 | 2009-04-09 | Panasonic Corp | プログラム実行装置 |
-
2015
- 2015-09-02 JP JP2015172629A patent/JP6551069B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017049814A (ja) | 2017-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018010654A1 (zh) | 一种虚拟机热迁移的方法、装置及系统 | |
US20180039523A1 (en) | Information processing system that determines a memory to store program data for a task carried out by a processing core | |
JP6172649B2 (ja) | 情報処理装置、プログラム、及び、情報処理方法 | |
JP4609521B2 (ja) | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム | |
JP2007026094A (ja) | 実行装置およびアプリケーションプログラム | |
JP5121896B2 (ja) | マルチコアプロセッサシステムおよびマルチコアプロセッサ | |
KR101097777B1 (ko) | 하이브리드 메모리 관리 방법, 시스템 및 컴퓨터 판독가능매체 | |
US7911639B2 (en) | Image forming device | |
JP2007188523A (ja) | タスク実行方法およびマルチプロセッサシステム | |
JP2015143943A (ja) | 情報処理装置、制御方法、および制御プログラム | |
JP2014044527A (ja) | 情報処理装置及びその制御方法、並びに、そのプログラムと記憶媒体 | |
JP2012059152A (ja) | データ処理を行うシステムおよびメモリを割り当てる方法 | |
WO2013105428A1 (ja) | 画像処理装置および画像形成装置 | |
JP5158576B2 (ja) | 入出力制御システム、入出力制御方法、及び、入出力制御プログラム | |
KR101535792B1 (ko) | 운영체제 구성 장치 및 방법 | |
US9552170B2 (en) | Memory managing apparatus and image processing apparatus | |
JP6551069B2 (ja) | 情報処理装置および画像形成装置 | |
JP6631124B2 (ja) | 情報処理装置および画像形成装置 | |
US20230222058A1 (en) | Zoned namespaces for computing device main memory | |
JP5790532B2 (ja) | 電子機器、及びメモリー制御方法 | |
JP6364827B2 (ja) | 情報処理装置、及び、そのリソースアクセス方法、並びに、リソースアクセスプログラム | |
JP2017058738A (ja) | 情報処理装置および画像形成装置 | |
WO2012107988A1 (ja) | メモリ管理プログラム、メモリ管理方法及び情報処理装置 | |
JP5352284B2 (ja) | メモリ管理システム、電子機器及びメモリ管理プログラム | |
JP4997063B2 (ja) | 計算機の起動方法及び計算機システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190402 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190617 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6551069 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |