JP4609521B2 - 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム - Google Patents
情報処理装置、および情報処理方法、並びにコンピュータ・プログラム Download PDFInfo
- Publication number
- JP4609521B2 JP4609521B2 JP2008110542A JP2008110542A JP4609521B2 JP 4609521 B2 JP4609521 B2 JP 4609521B2 JP 2008110542 A JP2008110542 A JP 2008110542A JP 2008110542 A JP2008110542 A JP 2008110542A JP 4609521 B2 JP4609521 B2 JP 4609521B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- processor
- system bus
- information processing
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1657—Access to multiple memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/25—Using a specific main memory architecture
- G06F2212/254—Distributed memory
- G06F2212/2542—Non-uniform memory access [NUMA] architecture
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
チップセット21にも、CPU22,メモリ2,23、デバイス2,24がローカルバスとしてのシステムバス2を介して接続されている。
少なくともメモリとプロセッサをシステムバスに接続した複数のノードと、
前記ノードを相互接続する相互接続バスと、
前記複数のノードのいずれかのノードのシステムバスに接続され、データ処理を実行するデバイスを有し、
前記デバイスが接続されたシステムバスに接続されたメモリを、前記デバイスのアクセスメモリとして選択する処理を実行するメモリ選択部と、
前記デバイスの接続されたシステムバスに接続されたプロセッサを、前記デバイスに対応するデバイスドライバの設定プロセッサとして選択する処理を実行するプロセッサ選択部を有し、
前記メモリ選択部は、
前記デバイスが接続されたシステムバスに接続されたメモリの確保処理に失敗した場合、前記デバイスが接続されたシステムバスに接続されたメモリ以外のメモリを前記デバイスのアクセスメモリとして選択する処理を実行し、
前記プロセッサ選択部は、
前記デバイスの接続されたシステムバスの確認処理を実行して、該システムバスに接続されたプロセッサをデバイス利用アプリケーションの起動プロセッサとするプロセッサ選択処理を実行する情報処理装置にある。
情報処理装置において実行する情報処理方法であり、
前記情報処理装置は、
少なくともメモリとプロセッサをシステムバスに接続した複数のノードと、
前記ノードを相互接続する相互接続バスと、
前記複数のノードのいずれかのノードのシステムバスに接続され、データ処理を実行するデバイスを有し、
前記情報処理装置のメモリ選択部が、前記デバイスが接続されたシステムバスに接続されたメモリを、前記デバイスのアクセスメモリとして選択するメモリ選択処理を実行し、
前記情報処理装置のプロセッサ選択部が、前記デバイスの接続されたシステムバスに接続されたプロセッサを、前記デバイスに対応するデバイスドライバの設定プロセッサとして選択するプロセッサ選択処理を実行し、
前記メモリ選択処理において、前記メモリ選択部は、
前記デバイスが接続されたシステムバスに接続されたメモリの確保処理に失敗した場合、前記デバイスが接続されたシステムバスに接続されたメモリ以外のメモリを前記デバイスのアクセスメモリとして選択する処理を実行し、
前記プロセッサ選択処理において、前記プロセッサ選択部は、
前記デバイスの接続されたシステムバスの確認処理を実行して、該システムバスに接続されたプロセッサをデバイス利用アプリケーションの起動プロセッサとするプロセッサ選択処理を実行する情報処理方法にある。
情報処理装置において情報処理を実行させるコンピュータ・プログラムであり、
前記情報処理装置は、
少なくともメモリとプロセッサをシステムバスに接続した複数のノードと、
前記ノードを相互接続する相互接続バスと、
前記複数のノードのいずれかのノードのシステムバスに接続され、データ処理を実行するデバイスを有し、
前記情報処理装置のメモリ選択部に、前記デバイスが接続されたシステムバスに接続されたメモリを、前記デバイスのアクセスメモリとして選択するメモリ選択処理を実行させ、
前記情報処理装置のプロセッサ選択部に、前記デバイスの接続されたシステムバスに接続されたプロセッサを、前記デバイスに対応するデバイスドライバの設定プロセッサとして選択するプロセッサ選択処理を実行させ、
前記メモリ選択処理において、前記メモリ選択部に、
前記デバイスが接続されたシステムバスに接続されたメモリの確保処理に失敗した場合、前記デバイスが接続されたシステムバスに接続されたメモリ以外のメモリを前記デバイスのアクセスメモリとして選択する処理を実行させ、
前記プロセッサ選択処理において、前記プロセッサ選択部に、
前記デバイスの接続されたシステムバスの確認処理を実行して、該システムバスに接続されたプロセッサをデバイス利用アプリケーションの起動プロセッサとするプロセッサ選択処理を実行させるコンピュータ・プログラムにある。
チップセット121にも、CPU122,メモリ2,123、デバイス2,124がローカルバスとしてのシステムバス2を介して接続されている。
また、デバイス1,114に対するデバイスドライバ141を設定したCPU1,112も、同一ノードのチップセット111側のシステムバス1に接続されたメモリ1,113に対するアクセスを実行する。
デバイスのアクセスメモリの選択時に、アクセスメモリをデバイスと同一のシステムバス上のメモリとして選択する処理、
デバイスに対応するデバイスドライバの起動プロセッサを、デバイスと同一のシステムバス上のプロセッサとして選択する処理、
すなわち、プロセッサがメモリ選択部、およびプロセッサ選択部として機能する。
例えば、LinuxではNUMA API(アプリケーションインタフェース)が提供されている。このAPIを使用することで、デバイスドライバがメモリを確保する際に、どちらのシステムバス上にあるメモリを確保するかを明示的に指定することができる。
図7を参照して説明した処理は、デバイスのアクセス先をデバイスと同一のローカルバス上に優先的に設定させるための処理シーケンスであるが、さらに、デバイスを制御するデバイスドライバに関しても、デバイスと同一のローカルバス上にあるCPUにおいて動作をさせる設定とすることで、CPUからメモリに対するアクセスコストを低減できる。
マルチプロセッサシステムは複数のCPUを有している。これらの複数のCPUを利用することで処理の効率化を図る実施例について以下、説明する。
デバイス1,114と異なるローカルバス(システムバス2)に接続されたCPU2,122を割り込み処理を実行する割り込みドライバ182を備えたCPU、
このような設定とする。
同一のローカルバス上のCPUを選択する。
その時点で最も低負荷のCPUを選択する。
ラウンドロビン手法によって選択する。
例えば上記の選択手法のいずれかによって選択する。
デバイスがオペレーティングシステムで認識された際に初期化を行なう初期化処理部201、
IPアドレスやMTUなどの設定情報を記憶する状態保持部202、
上位層から呼び出されてパケットの送信処理を行なう送信処理部203、
デバイスから割り込みが発生した際に呼び出される割り込み処理部204、及び、
割り込み処理に際してスケジューラに設定されるボトムハーフ処理部210から成る。
ステップS405において、エラー発生の有無を判定し、エラー発生があれば、ステップS406に進み、エラー処理を行なう。
ステップS407では、ステップS402の送信完了処理、ステップS404の受信完了処理、ステップS406のエラー処理、これらの処理のいずれかを行ったか否かを判定し、行っている場合は、ステップS408に進み、自分自身、すなわちボトムハーフ処理部をスケジューラに再登録して終了する。
11 チップセット
12 CPU1
13 メモリ1
14 デバイス1
21 チップセット
22 CPU2
23 メモリ2
24 デバイス2
31 アドレス変換テーブル
41 ドライバ
42〜44 データ
100 情報処理装置
111 チップセット
112 CPU1
113 メモリ1
114 デバイス1
121 チップセット
122 CPU1
123 メモリ1
124 デバイス1
131 アドレス変換テーブル
141 デバイスドライバ
181 メインドライバ
182 割り込みドライバ
200 デバイスドライバ
201 初期化処理部
202 状態保持部
203 送信処理部
204 割り込み処理部
210 ボトムハーフ処理部
211 送信完了処理部
212 受信処理部
213 エラー処理部
Claims (6)
- 少なくともメモリとプロセッサをシステムバスに接続した複数のノードと、
前記ノードを相互接続する相互接続バスと、
前記複数のノードのいずれかのノードのシステムバスに接続され、データ処理を実行するデバイスを有し、
前記デバイスが接続されたシステムバスに接続されたメモリを、前記デバイスのアクセスメモリとして選択する処理を実行するメモリ選択部と、
前記デバイスの接続されたシステムバスに接続されたプロセッサを、前記デバイスに対応するデバイスドライバの設定プロセッサとして選択する処理を実行するプロセッサ選択部を有し、
前記メモリ選択部は、
前記デバイスが接続されたシステムバスに接続されたメモリの確保処理に失敗した場合、前記デバイスが接続されたシステムバスに接続されたメモリ以外のメモリを前記デバイスのアクセスメモリとして選択する処理を実行し、
前記プロセッサ選択部は、
前記デバイスの接続されたシステムバスの確認処理を実行して、該システムバスに接続されたプロセッサをデバイス利用アプリケーションの起動プロセッサとするプロセッサ選択処理を実行する情報処理装置。 - 前記デバイスドライバは、
メインのデータ処理を実行するメイン処理実行部と、
割り込み処理を実行する割り込み処理実行部とに分割され、
前記複数のノードに設定される複数プロセッサの1つの第1プロセッサが前記メイン処理の実行プロセッサであり、他の第2プロセッサが前記割り込み処理の実行プロセッサとして構成される請求項1に記載の情報処理装置。 - 前記割り込み処理の実行プロセッサは、
前記デバイスと同一のシステムバスの接続プロセッサを選択、または、
プロセッサ選択時点において最も低負荷のプロセッサを選択、または、
ラウンドロビン手法による選択、
上記いずれかの選択手法によって選択する構成である請求項2に記載の情報処理装置。 - 前記デバイスは通信処理を実行するデバイスであり、
前記メイン処理部は、データ送信完了処理、およびデータ受信完了処理、およびエラー処理を実行する処理部である請求項2に記載の情報処理装置。 - 情報処理装置において実行する情報処理方法であり、
前記情報処理装置は、
少なくともメモリとプロセッサをシステムバスに接続した複数のノードと、
前記ノードを相互接続する相互接続バスと、
前記複数のノードのいずれかのノードのシステムバスに接続され、データ処理を実行するデバイスを有し、
前記情報処理装置のメモリ選択部が、前記デバイスが接続されたシステムバスに接続されたメモリを、前記デバイスのアクセスメモリとして選択するメモリ選択処理を実行し、
前記情報処理装置のプロセッサ選択部が、前記デバイスの接続されたシステムバスに接続されたプロセッサを、前記デバイスに対応するデバイスドライバの設定プロセッサとして選択するプロセッサ選択処理を実行し、
前記メモリ選択処理において、前記メモリ選択部は、
前記デバイスが接続されたシステムバスに接続されたメモリの確保処理に失敗した場合、前記デバイスが接続されたシステムバスに接続されたメモリ以外のメモリを前記デバイスのアクセスメモリとして選択する処理を実行し、
前記プロセッサ選択処理において、前記プロセッサ選択部は、
前記デバイスの接続されたシステムバスの確認処理を実行して、該システムバスに接続されたプロセッサをデバイス利用アプリケーションの起動プロセッサとするプロセッサ選択処理を実行する情報処理方法。 - 情報処理装置において情報処理を実行させるコンピュータ・プログラムであり、
前記情報処理装置は、
少なくともメモリとプロセッサをシステムバスに接続した複数のノードと、
前記ノードを相互接続する相互接続バスと、
前記複数のノードのいずれかのノードのシステムバスに接続され、データ処理を実行するデバイスを有し、
前記情報処理装置のメモリ選択部に、前記デバイスが接続されたシステムバスに接続されたメモリを、前記デバイスのアクセスメモリとして選択するメモリ選択処理を実行させ、
前記情報処理装置のプロセッサ選択部に、前記デバイスの接続されたシステムバスに接続されたプロセッサを、前記デバイスに対応するデバイスドライバの設定プロセッサとして選択するプロセッサ選択処理を実行させ、
前記メモリ選択処理において、前記メモリ選択部に、
前記デバイスが接続されたシステムバスに接続されたメモリの確保処理に失敗した場合、前記デバイスが接続されたシステムバスに接続されたメモリ以外のメモリを前記デバイスのアクセスメモリとして選択する処理を実行させ、
前記プロセッサ選択処理において、前記プロセッサ選択部に、
前記デバイスの接続されたシステムバスの確認処理を実行して、該システムバスに接続されたプロセッサをデバイス利用アプリケーションの起動プロセッサとするプロセッサ選択処理を実行させるコンピュータ・プログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008110542A JP4609521B2 (ja) | 2008-04-21 | 2008-04-21 | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム |
US12/401,684 US8166339B2 (en) | 2008-04-21 | 2009-03-11 | Information processing apparatus, information processing method, and computer program |
CN200910135232.7A CN101566976B (zh) | 2008-04-21 | 2009-04-21 | 信息处理装置和信息处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008110542A JP4609521B2 (ja) | 2008-04-21 | 2008-04-21 | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009265687A JP2009265687A (ja) | 2009-11-12 |
JP4609521B2 true JP4609521B2 (ja) | 2011-01-12 |
Family
ID=41202074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008110542A Expired - Fee Related JP4609521B2 (ja) | 2008-04-21 | 2008-04-21 | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8166339B2 (ja) |
JP (1) | JP4609521B2 (ja) |
CN (1) | CN101566976B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8327358B2 (en) * | 2009-12-10 | 2012-12-04 | Empire Technology Development Llc | Hypervisor driver management in virtual machine environments |
US9218234B2 (en) * | 2012-04-27 | 2015-12-22 | Marvell World Trade Ltd. | Memory dump and analysis in a computer system |
EP3319258B1 (en) * | 2015-12-23 | 2019-11-27 | Huawei Technologies Co., Ltd. | Service take-over method and storage device, and service take-over apparatus |
CN109426553A (zh) | 2017-08-21 | 2019-03-05 | 上海寒武纪信息科技有限公司 | 任务切分装置及方法、任务处理装置及方法、多核处理器 |
WO2019001418A1 (zh) | 2017-06-26 | 2019-01-03 | 上海寒武纪信息科技有限公司 | 数据共享系统及其数据共享方法 |
CN110413551B (zh) | 2018-04-28 | 2021-12-10 | 上海寒武纪信息科技有限公司 | 信息处理装置、方法及设备 |
CN109214616B (zh) | 2017-06-29 | 2023-04-07 | 上海寒武纪信息科技有限公司 | 一种信息处理装置、系统和方法 |
CN111052134B (zh) * | 2017-08-31 | 2024-04-26 | 快图有限公司 | 外围处理设备 |
CN111309529B (zh) * | 2018-12-11 | 2022-04-19 | 英业达科技有限公司 | 依处理器信息完整测试处理器内通信链路的系统及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05290001A (ja) * | 1992-04-13 | 1993-11-05 | Nec Corp | 分散処理システムのメモリ管理方式 |
JPH1021203A (ja) * | 1996-07-05 | 1998-01-23 | Hitachi Ltd | I/o装置のアクセス方法およびそのためのマルチプロセッサシステム |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03123425A (ja) | 1989-10-05 | 1991-05-27 | Ajinomoto Co Inc | ダイズ属に属する植物及びその育種法 |
US5673413A (en) | 1995-12-15 | 1997-09-30 | International Business Machines Corporation | Method and apparatus for coherency reporting in a multiprocessing system |
JP3123425B2 (ja) | 1996-02-27 | 2001-01-09 | 日本電気株式会社 | 割り込み負荷分散装置 |
US20020016891A1 (en) * | 1998-06-10 | 2002-02-07 | Karen L. Noel | Method and apparatus for reconfiguring memory in a multiprcessor system with shared memory |
US6633916B2 (en) * | 1998-06-10 | 2003-10-14 | Hewlett-Packard Development Company, L.P. | Method and apparatus for virtual resource handling in a multi-processor computer system |
US6647508B2 (en) * | 1997-11-04 | 2003-11-11 | Hewlett-Packard Development Company, L.P. | Multiprocessor computer architecture with multiple operating system instances and software controlled resource allocation |
US6658538B2 (en) | 2001-06-21 | 2003-12-02 | International Business Machines Corporation | Non-uniform memory access (NUMA) data processing system having a page table including node-specific data storage and coherency control |
US6968398B2 (en) * | 2001-08-15 | 2005-11-22 | International Business Machines Corporation | Method of virtualizing I/O resources in a computer system |
US7043666B2 (en) * | 2002-01-22 | 2006-05-09 | Dell Products L.P. | System and method for recovering from memory errors |
US7017074B2 (en) * | 2002-03-12 | 2006-03-21 | Sun Microsystems, Inc. | System architecture providing redundant components to improve die yields and system reliability |
US7529875B2 (en) * | 2003-08-20 | 2009-05-05 | International Business Machines Corporation | Assigning interrupts for input/output (I/O) devices among nodes of a non-uniform memory access (NUMA) system |
US7380039B2 (en) * | 2003-12-30 | 2008-05-27 | 3Tera, Inc. | Apparatus, method and system for aggregrating computing resources |
JP2006039822A (ja) | 2004-07-26 | 2006-02-09 | Canon Inc | マルチプロセッサ搭載システムlsiの制御方法 |
US20060080514A1 (en) * | 2004-10-08 | 2006-04-13 | International Business Machines Corporation | Managing shared memory |
JP4625675B2 (ja) * | 2004-10-20 | 2011-02-02 | 株式会社日立製作所 | ストレージ装置のリソース割り当て方法及びストレージ装置 |
US7478268B2 (en) * | 2005-09-13 | 2009-01-13 | International Business Machines Corporation | Deallocation of memory in a logically-partitioned computer |
US20070073993A1 (en) * | 2005-09-29 | 2007-03-29 | International Business Machines Corporation | Memory allocation in a multi-node computer |
US7472234B2 (en) * | 2006-02-28 | 2008-12-30 | Red Hat, Inc. | Method and system for reducing latency |
US7500067B2 (en) * | 2006-03-29 | 2009-03-03 | Dell Products L.P. | System and method for allocating memory to input-output devices in a multiprocessor computer system |
JP4544246B2 (ja) * | 2006-12-28 | 2010-09-15 | ソニー株式会社 | 制御装置および方法、プログラム、並びに記録媒体 |
US9021506B2 (en) * | 2007-01-25 | 2015-04-28 | Hewlett-Packard Development Company, L.P. | Resource ejectability in multiprocessor systems |
US9185160B2 (en) * | 2007-02-12 | 2015-11-10 | Oracle America, Inc. | Resource reservation protocol over unreliable packet transport |
US8037270B2 (en) * | 2007-06-27 | 2011-10-11 | International Business Machines Corporation | Structure for memory chip for high capacity memory subsystem supporting replication of command data |
-
2008
- 2008-04-21 JP JP2008110542A patent/JP4609521B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-11 US US12/401,684 patent/US8166339B2/en not_active Expired - Fee Related
- 2009-04-21 CN CN200910135232.7A patent/CN101566976B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05290001A (ja) * | 1992-04-13 | 1993-11-05 | Nec Corp | 分散処理システムのメモリ管理方式 |
JPH1021203A (ja) * | 1996-07-05 | 1998-01-23 | Hitachi Ltd | I/o装置のアクセス方法およびそのためのマルチプロセッサシステム |
Also Published As
Publication number | Publication date |
---|---|
JP2009265687A (ja) | 2009-11-12 |
US20090265500A1 (en) | 2009-10-22 |
CN101566976A (zh) | 2009-10-28 |
US8166339B2 (en) | 2012-04-24 |
CN101566976B (zh) | 2013-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4609521B2 (ja) | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム | |
US10365830B2 (en) | Method, device, and system for implementing hardware acceleration processing | |
US8627040B2 (en) | Processor-bus-connected flash storage paging device using a virtual memory mapping table and page faults | |
EP3796168A1 (en) | Information processing apparatus, information processing method, and virtual machine connection management program | |
KR20150132432A (ko) | 네트워크를 통한 메모리 공유 | |
US7231470B2 (en) | Dynamically setting routing information to transfer input output data directly into processor caches in a multi processor system | |
JP2018022345A (ja) | 情報処理システム | |
JPWO2010097925A1 (ja) | 情報処理装置 | |
JP5158576B2 (ja) | 入出力制御システム、入出力制御方法、及び、入出力制御プログラム | |
US9448871B2 (en) | Information processing device and method for selecting processor for memory dump processing | |
JPWO2008114415A1 (ja) | マルチプロセッシングシステム | |
JPH1173365A (ja) | データ移動操作を最適化する方法 | |
JP5996110B2 (ja) | 計算機システム及び制御方法 | |
JP2003271404A (ja) | マルチプロセッサシステム | |
US20160154603A1 (en) | Data transfer control device, apparatus including the same, and data transfer control method | |
JP2010211506A (ja) | 不均一メモリアクセス機構を備えるコンピュータ、コントローラ、及びデータ移動方法 | |
US8645668B2 (en) | Information processing apparatus, information processing method and computer program | |
JPH10187646A (ja) | スプリット smp コンピュータ・システム | |
JP5699665B2 (ja) | サーバ装置、処理実行方法およびプログラム | |
JP6551069B2 (ja) | 情報処理装置および画像形成装置 | |
JP6358330B2 (ja) | 情報処理装置、情報処理システム、メモリ管理方法およびメモリ管理プログラム | |
CN113176950A (zh) | 报文处理方法、装置、设备及计算机可读存储介质 | |
JP2011257973A (ja) | メモリ管理方法及びメモリ管理装置 | |
JP2020095446A (ja) | 情報処理装置、メモリ初期化制御方法及びプログラム | |
JP2020008933A (ja) | 仮想化環境におけるデバイスへのアクセス方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |