JP2014115791A5 - - Google Patents

Description

本発明は、ＣＰＵを含むＳＯＣダイと、該ＳＯＣダイ上に複数のメモリが積層状に設けられるメモリデバイスとを具備する情報処理装置であって、ジョブを受け付ける受付手段と、前記受付手段によって受け付けたジョブを実行するために、前記複数のメモリのうち、前記ＳＯＣダイから物理的に最も離れたメモリからの順に従って、該ジョブを実行するためのメモリ領域を優先して割り当てるメモリ制御手段と、前記メモリ制御手段によって割り当てられたメモリ領域を使用して前記ジョブを実行する実行手段とを備えることを特徴とする。

また、本発明は、ＣＰＵを含むＳＯＣダイと、該ＳＯＣダイ上に複数のメモリが積層状に設けられるメモリデバイスとを具備する情報処理装置であって、ジョブを受け付ける受付手段と、前記受付手段によって受け付けたジョブが実行中において、割り当てられたメモリ領域に頻繁にアクセスするジョブであるか否かを判定する判定手段と、前記判定手段によって前記ジョブがメモリ領域に頻繁にアクセスするジョブであると判定されると、前記複数のメモリのうち、前記ＳＯＣダイから物理的に最も離れたメモリからの順に従って、該ジョブを実行するためのメモリ領域を優先して割り当て、前記判定手段によって前記ジョブがメモリ領域に頻繁にアクセスするジョブでないと判定されると、前記複数のメモリのうち、前記ＳＯＣダイから物理的に最も近いメモリからの順に従って、該ジョブを実行するためのメモリ領域を優先して割り当てるメモリ制御手段と、前記メモリ制御手段によって割り当てられたメモリ領域を使用して前記ジョブを実行する実行手段とを備えることを特徴とする。

Claims (8)

1. ＣＰＵを含むＳＯＣダイと、該ＳＯＣダイ上に複数のメモリが積層状に設けられるメモリデバイスとを具備する情報処理装置であって、
   ジョブを受け付ける受付手段と、
   前記受付手段によって受け付けたジョブを実行するために、前記複数のメモリのうち、前記ＳＯＣダイから物理的に最も離れたメモリからの順に従って、該ジョブを実行するためのメモリ領域を優先して割り当てるメモリ制御手段と、
   前記メモリ制御手段によって割り当てられたメモリ領域を使用して前記ジョブを実行する実行手段と
   を備えることを特徴とする情報処理装置。
2. ＣＰＵを含むＳＯＣダイと、該ＳＯＣダイ上に複数のメモリが積層状に設けられるメモリデバイスとを具備する情報処理装置であって、
   ジョブを受け付ける受付手段と、
   前記受付手段によって受け付けたジョブが実行中において、割り当てられたメモリ領域に頻繁にアクセスするジョブであるか否かを判定する判定手段と、
   前記判定手段によって前記ジョブがメモリ領域に頻繁にアクセスするジョブであると判定されると、前記複数のメモリのうち、前記ＳＯＣダイから物理的に最も離れたメモリからの順に従って、該ジョブを実行するためのメモリ領域を優先して割り当て、前記判定手段によって前記ジョブがメモリ領域に頻繁にアクセスするジョブでないと判定されると、前記複数のメモリのうち、前記ＳＯＣダイから物理的に最も近いメモリからの順に従って、該ジョブを実行するためのメモリ領域を優先して割り当てるメモリ制御手段と、
   前記メモリ制御手段によって割り当てられたメモリ領域を使用して前記ジョブを実行する実行手段と
   を備えることを特徴とする情報処理装置。
3. 前記受付手段によって受け付けたジョブが実行中において、割り当てられたメモリ領域に頻繁にアクセスするジョブであるか否かをジョブごとに示すフラグを格納したテーブルをさらに備え、
   前記判定手段は、前記フラグを参照して、割り当てられたメモリ領域に頻繁にアクセスするジョブであるか否かを判定することを特徴とする請求項２に記載の情報処理装置。
4. 前記実行手段は、複数のジョブを同時に実行することを特徴とする請求項２又は３に記載の情報処理装置。
5. 前記メモリ制御手段は、
   １つのメモリから前記ジョブを実行するために必要なメモリ領域が確保できない場合は、複数のメモリに渡って当該メモリ領域を割り当てることを特徴とする請求項１乃至４の何れか１項に記載の情報処理装置。
6. ＣＰＵを含むＳＯＣダイと、該ＳＯＣダイ上に複数のメモリが積層状に設けられるメモリデバイスとを具備する情報処理装置の制御方法であって、
   受付手段が、ジョブを受け付ける受付ステップと、
   メモリ制御手段が、前記受付ステップにおいて受け付けたジョブを実行するために、前記複数のメモリのうち、前記ＳＯＣダイから物理的に最も離れたメモリからの順に従って、該ジョブを実行するためのメモリ領域を優先して割り当てるメモリ制御ステップと、
   実行手段が、前記メモリ制御ステップにおいて割り当てられたメモリ領域を使用して前記ジョブを実行する実行ステップと
   を実行することを特徴とする情報処理装置の制御方法。
7. ＣＰＵを含むＳＯＣダイと、該ＳＯＣダイ上に複数のメモリが積層状に設けられるメモリデバイスとを具備する情報処理装置の制御方法であって、
   受付手段が、ジョブを受け付ける受付ステップと、
   判定手段が、前記受付ステップにおいて受け付けたジョブが実行中において、割り当てられたメモリ領域に頻繁にアクセスするジョブであるか否かを判定する判定ステップと、
   メモリ制御手段が、前記判定ステップにおいて前記ジョブがメモリ領域に頻繁にアクセスするジョブであると判定されると、前記複数のメモリのうち、前記ＳＯＣダイから物理的に最も離れたメモリからの順に従って、該ジョブを実行するためのメモリ領域を優先して割り当て、前記判定ステップにおいて前記ジョブがメモリ領域に頻繁にアクセスするジョブでないと判定されると、前記複数のメモリのうち、前記ＳＯＣダイから物理的に最も近いメモリからの順に従って、該ジョブを実行するためのメモリ領域を優先して割り当てるメモリ制御ステップと、
   実行手段が、前記メモリ制御ステップにおいて割り当てられたメモリ領域を使用して前記ジョブを実行する実行ステップと
   を実行することを特徴とする情報処理装置の制御方法。
8. 請求項６又は７に記載された情報処理装置の制御方法における各ステップを、コンピュータに実行させるためのプログラム。