JP2014071341A - 表示素子及び製造方法 - Google Patents

Abstract

【課題】導通不良がなく、ギャップ間隔を均一に保つことができる表示素子を提供する。
【解決手段】一実施形態に係る表示素子は、導通パッド１３と、導通パッド１３と所定間隔を有して配置された駆動電極とを有する駆動電極基板１０と、導通パッド１３及び駆動電極と対向して配置された透明電極２１を有する対向電極基板２０と、駆動電極基板１０と対向電極基板２０との間隔を保持する非導電性のスペーサ４１を含み、駆動電極が形成された領域を囲むように配置され、駆動電極基板１０と対向電極基板２０とを貼り合せるシール材４０と、導通パッド１３と対向電極２１との間に配置され、導通パッド１３と透明電極２１とを導通させる導通材３０とを有し、導通材３０は、非可撓性の非導電性粒子３１と、その非導電性粒子の表面を被覆する導電性被膜３２とを備えた導電性のスペーサを有する。
【選択図】図４

Description

本発明は、表示素子及びその製造方法に関し、特に詳しくは、対向する基板にそれぞれ形成された一対の電極間に導通材が配置された表示素子及びその製造方法に関する。

液晶表示素子は、第１基板と第２基板との間に液晶が挟持された構造を有している。第１基板と第２基板とはシール材によって貼り合わされる。そして、第１基板と第２基板とシール材とで形成された空間に液晶が封入されている。液晶表示素子では、第１基板は駆動電極が形成された駆動電極基板となり、第２基板は対向電極が形成された対向電極基板となる。

特許文献１には、一対の基板を貼り合せるシール材に含まれる導電性スペーサにより、第１基板上に形成された外部接続用電極と、第２基板上に形成された対向電極とを導通させる液晶表示素子が記載されている。

特開平７−１１４０３０号公報

一方で、近年の液晶表示素子の高精細化および小型化にともない、駆動電極基板に施された、駆動電極を駆動するための各種配線も、より狭い領域に密集して設けられる傾向にある。特許文献１に記載された液晶表示素子のように、シール材に導通性スペーサを含ませてしまうと、シール材の塗布領域の直下には配線を設けることができない。シール材を非導電性とし、シール材の塗布領域の直下にも配線を設けられるようにする方が、液晶表示素子の小型化には好ましい。

一方で、シール材のある部分に導電性スペーサを含ませ、他の部分には非導電性スペーサを含ませることも考えられる。この場合も、非導電性スペーサを含むシール材の直下の領域には、配線を設けることができるからである。しかし、導電性スペーサを含むシール材と、非導電性スペーサを含むシール材を、同一のノズル等を使用して同時に塗布することは、もちろんできない。各シール材を別々に塗布すると、各シール材のつなぎ目が必ず存在することになり、このつなぎ目が大きくなってしまうことによる、配線のショートや画素への影響などが生じてしまう。

そこで、シール材の塗布領域は全て非導電性とし、この塗布領域とは別に導通材を設けることが有効となる。この場合、導電材は導通不良がないだけでなく、各基板間のギャップ間隔を均一に保つことができる構成とする必要がある。本発明は、このような問題に鑑みて、導通不良がなく、ギャップ間隔を均一に保つことができる表示素子およびその製造方法を提供することを目的とする。

一実施の形態に係る表示素子は、導通パッド（導通パッド１３）と、前記導通パッドと所定間隔を有して配置された駆動電極とを有する駆動電極基板（駆動電極基板１０）と、前記導通パッド及び前記駆動電極と対向して配置された対向電極（透明電極２１）を有する対向電極基板（対向電極基板２０）と、前記駆動電極基板と前記対向電極基板との間隔を保持する非導電性のスペーサ（スペーサ４１）を含み、前記駆動電極が形成された領域を囲むように配置され、前記駆動電極基板と前記対向電極基板とを貼り合せるシール材（シール材４０）と、前記導通パッドと前記対向電極との間に配置され、前記導通パッドと前記対向電極とを導通させる導通材（導通材３０）とを有し、前記導通材は、非可撓性の非導電性粒子（非導電性粒子３１）と、その非導電性粒子の表面を被覆する導電性被膜（導電性被膜３２）とを備えた導電性のスペーサを有するものである。これにより、導通不良がなく、ギャップ間隔を均一に保つことが可能となる。

上記の表示素子において、前記駆動電極基板の端辺に設けられた外部接続用端子外部接続用端子１１をさらに有し、前記導通材は、前記シール材の外側において、前記外部接続端子が形成された端辺側に形成されていてもよい。

上記の表示素子において、前記導通材は、前記シール材と同じ材料のバインダ（バインダ３３）を有していてもよい。

一実施の形態に係る表示装置の製造方法は、導通パッド（導通パッド１３）と、前記導通パッドと所定間隔を有して配置された駆動電極とを有する駆動電極基板（駆動電極基板１０）を形成するステップ（ステップＳ１〜Ｓ２）と、対向電極（透明電極２１）を有する対向電極基板（対向電極基板２０）を形成するステップ（ステップＳ７）と、前記駆動電極が形成された画素領域を囲むように、前記駆動電極基板と前記対向電極基板との間隔を保持する非導電性のスペーサ（スペーサ４１）を含むシール材（シール材４０）を塗布するステップ（ステップＳ４）と、非可撓性の非導電性粒子（非導電性粒子３１）と、その非導電性粒子の表面を被覆する導電性被膜（導電性被膜３２）とを備えた導電性のスペーサを有する導通材（導通材３０）を、前記シール材を塗布した後に、前記導通パッドと前記対向電極との間に配置されるように塗布するステップ（ステップＳ５）と、前記シール材により、前記駆動電極基板と前記対向電極基板とを貼り合せ、前記導通材により前記導通パッドと前記対向電極をと導通させるステップ（ステップＳ９）とを有する。

上記の製造方法において、前記駆動電極基板の端辺に外部接続用端子を形成するステップ（ステップＳ２）をさらに備え、前記導通材は、前記シール材の外側において、前記外部接続端子が形成された端辺側に形成されていてもよい。

本発明によれば、導通不良がなく、ギャップ間隔を均一に保つことができる表示素子及びその製造方法を提供することができる。

実施の形態に係る表示素子の構成を示す図である。 実施の形態に係る表示素子の構成を説明する分解図である。 実施の形態に係る表示素子の構成を説明する分解図である。 図１のＶ−Ｖ線における断面の一例を示す図である。 図１のＶ−Ｖ線における断面の他の例を示す図である。 実施の形態に係る表示素子における導通材が配置される部分の構成を示す図である。 比較例における導通材が配置される部分の構成を示す図である。 実施の形態に係る表示素子の製造方法を示すフローチャートである。 実施の形態に係る表示素子の製造方法を示す製造工程図である。 実施の形態に係る表示素子の製造方法を示す製造工程図である。 図９ＢのＩＸＣ−ＩＸＣ線から見た素子領域の状態を示す図である。 実施の形態に係る表示素子の製造方法を示す製造工程図である。 実施の形態に係る表示素子の製造方法を示す製造工程図である。 図９ＥのＩＸＦ−ＩＸＦ線における断面図である。 導通パッドの配置の他の例を示す図である。 導電パッドの配置の他の例を示す図である。

以下、図面を参照して、本発明の実施の形態について説明する。なお、以下の説明では、本実施の形態に表示素子が、液晶表示素子であるものとして説明する。もちろん、本実施の形態に係る表示素子は、液晶表示素子に限られるものではない。液晶表示素子以外の表示素子、光学素子、半導体基板など、第１基板と第２基板とがシール材によって貼り合わされ、第１基板上の電極と第２基板上の電極との間に導通材を配置した構造を有するものに適用することができる。

以下、実施の形態に係る液晶表示装置について、図を参照して説明する。以下の図において、同一の構成要素には同一の符号を付し、説明を適宜省略する。また本実施の形態に示す具体的な数値等は、発明の理解を容易とするための例示にすぎず、特に断る場合を除き、本発明を限定するものではない。図１は、実施の形態に係る液晶表示素子１の構成を示す図である。図２および図３は、図１の液晶表示素子１の分解図である。図２は駆動電極基板１０の構成を示し、図３は対向電極基板２０の構成を示す。図４は、図１のＶ−Ｖ線における断面の一例を示す。

図１に示すように、液晶表示素子１は、対向配置された、駆動電極基板１０および対向電極基板２０を有している。駆動電極基板１０は、幅は対向電極基板２０と略等しいが、長さは対向電極基板２０よりも長くなっている。このため、駆動電極基板１０上に対向電極基板２０を重ね合せると、駆動電極基板１０の一部の領域が対向電極基板２０の全領域に対してはみ出したような構成となる。この駆動電極基板１０の対向電極基板２０からはみ出した領域に外部接続用端子１１が形成されている。駆動電極基板１０は、表面に駆動電極を有するＳｉ基板であり、実施の形態に係る液晶表示素子はＬＣＯＳ（liquid crystal on silicon）素子である。

駆動電極基板１０と対向電極基板２０とは、シール材４０により貼り合わされている。シール材４０は、駆動電極基板１０において図示しない駆動電極が形成される画素領域を囲むように配置されている。図２に示すように、駆動電極が形成された領域を覆うように、配向膜１２が形成される。シール材４０としては、例えば、紫外線硬化樹脂や、熱硬化樹脂、又は紫外線と熱を併用して硬化を行うエポキシ樹脂等を用いることができる。

駆動電極基板１０と対向電極基板２０との間隔は、シール材４０に含まれる、後述する所定の直径を有する略球状の非導電性スペーサ４１によって規定される。駆動電極基板１０、対向電極基板２０、シール材４０により囲まれた空間には、図示しない液晶が挟持される。駆動電極基板１０上には、駆動電極と所定の間隔を有して形成された導通パッド１３が形成されている。導通パッド１３は、例えばアルミニウムにより形成される。図２に示す例では、導通パッド１３は、シール材４０の外側において、駆動電極基板１０の外部接続用端子１１が形成された端辺側に設けられている。導通パッド１３と駆動電極との間にシール材４０が配置される。図１では、このシール材４０が配置される領域をハッチングにて示す。２つの導通パッド１３は、駆動電極基板１０の外部接続用端子１１が形成された辺に沿って並ぶように、枠状のシール材４０の角部の近傍に配置される。

対向電極基板２０は、例えば、ガラス等からなる透明基板である。対向電極基板２０には、その略全面にＩＴＯ（Indium Tin Oxide）等からなる透明電極２１が形成されている。透明電極２１上には、配向膜２２が形成されている。配向膜２２は、駆動電極基板１０に設けられた配向膜１２と対向する位置に形成される。配向膜２２が形成される領域は、透明電極２１が形成される領域よりも小さくなっている。このため、透明電極２１の一部の領域は、配向膜２２の全領域から露出する。図４に示すように、導通パッド１３と透明電極２１との対向する位置には、導通材３０が配置されている。導通材３０は、導通パッド１３と透明電極２１とを導通する。

導通材３０は、シール材４０が配置された領域の外側に、その領域とは離間して配置される。なお、このとき導通材３０は、シール材４０が配置された領域の近傍に配置される。このように、導通材３０をシール材４０が配置された領域の外側に配置することにより、液晶表示素子１の面積、つまり駆動電極基板１０および対向電極基板２０の面積を大きくすることなく、シール材４０内の画素領域を大きくすることが可能となる。これにより製造の際、１枚のウエハ基板から確保される駆動電極基板１０の枚数を多くすることができ、コストダウンを図ることができる。また、導通材３０をシール材４０が配置された領域の近傍とすることにより、対向電極基板２０の複屈折を防ぐことが可能となり、表示品質を向上することが可能となる。

なお、前述の図１〜４における図示を省略したが、駆動電極基板１０には、駆動電極を駆動するための配線が形成されている。配線は、画素領域の外側に形成される。配線は、シール材４０の下部に配置される場合もある。導通パッド１３の下部には、配線が配置されないことが好ましい。導通パッドの下部に配線を配置しないことで、導通パッド１３と透明電極２１との導通を確保する際に導通材３０が導通パッド１３にめり込んだとしても、配線ショートが発生する可能性を低減することが可能となる。

導通材３０は、可撓性を有する非導電性粒子３１と、非導電性粒子３１の表面を被覆する導電性被膜３２をと有する。本実施の形態では、導通材３０は、スペーサ４１とは異なる所定の直径を有する略球状となっている。非導電性粒子３１は、例えば、シリカ粒子、プラスチック粒子等を用いることができる。導電性被膜３２としては、例えば、ニッケル、金、銀等を用いることができる。導通材３０は、シール材４０と同じ材料のバインダ３３に分散されていることが好ましい。

このように、シール材４０とバインダ３３とを同じ材料とすることにより、シール材４０の硬化と同時にバインダ３３の硬化を行うことができる。また、シール材４０とバインダ３３とが同じ材料であるため、硬化収縮の差が生じることがなく、駆動電極基板１０と対向電極基板２０との間のギャップの均一性を確保することができる。

さらに、硬化収縮による基板の複屈折を防止することができ、表示素子の表示性能を向上させることが可能となる。また、シール材４０とバインダ３３とが混ざり合ったとしても硬化性の劣化が生じることがなく、信頼性を向上することが可能となる。シール材４０とバインダ３３との材料を統一することができるため、コストの低減を図ることもできる。

図４に示すように、導通材３０の駆動電極基板１０と対向電極基板２０間の高さをＨ１とし、スペーサ４１の駆動電極基板１０と対向電極基板２０間の高さをＨ２とする。導通材３０の高さＨ１は、スペーサ４１の高さＨ２よりも高いことが好ましい。本実施の形態では、上述のように導通材３０、スペーサ４１は、互いに異なる直径を有する略球状である。このため、本実施の形態では、導通材３０の直径は、スペーサ４１の直径よりも大きい。

図４に示す例では、シール材４０が配置される領域に、配向膜１２、配向膜２２が配置されている。この場合、配向膜１２、配向膜２２の厚さを考慮して、例えば、スペーサ４１の高さＨ２が２μｍの場合、導通材３０の高さＨ１は２．２〜２．５μｍとすることができる。図５に、図１のＶ−Ｖ線における断面の他の例を示す。図５に示す例では、シール材４０が配置される領域に配向膜２２が形成されていない。この場合、例えば、スペーサ４１の高さＨ２が２μｍの場合、導通材３０の高さＨ１は２．１〜２．３μｍとすることができる。

図６に、液晶表示素子１の導通材３０が配置される部分の構成を示す。図７に、液晶表示素子１との比較例を示す。この図７に示す比較例のように、導通材３０の大きさ（直径）がスペーサ４１の直径よりも小さいと、導通材３０と透明電極２１又は導通材３０と導通パッド１３との間にバインダ３３が残存し、導通不良が発生する。しかしながら、図６に示すように、導通材３０の大きさ（直径）をスペーサ４１よりも大きくすることにより、導電性被膜３２がつぶれ、駆動電極基板１０、対向電極基板２０間のギャップの均一性を損なわずに、導通を確保することが可能となる。

このように、シール材４０から離間した位置において、非導電性粒子３１を導電性被膜３２で被覆した導通材３０を用いて導通パッド１３と透明電極２１とを導通させることにより、導通不良を生じさせることなく、信頼性を向上させることが可能となる。なお、駆動電極基板１０と対向電極基板２０間のギャップに影響しない範囲で、導通材３０の表面に突起部を設けてもよい。導通材３０の表面に突起部を設けることで、導通パッド１３と透明電極２１との接触を良好にすることができる。

次に、液晶表示素子１の製造方法について、図８、９Ａ〜９Ｆを用いて説明する。図８は、実施の形態に係る表示素子の製造方法を示すフローチャートである。図９Ａ〜図９Ｆは、実施の形態に係る液晶表示素子１の製造工程を説明するための図である。

まず、駆動電極基板１０側の製造工程について説明する。ウエハ基板１００として、例えば、８インチのシリコンウエハが用意される。ウエハ基板１００の表面付近に、所定の半導体プロセスを用いて、駆動回路（不図示）を形成する（ステップＳ１）。図９Ａに示すように、駆動回路は、素子領域１０１ごとに形成される。ここで、素子領域１０１とは、１つの液晶表示素子に対応する領域である。後述する工程で、ウエハ基板１００を図示しない分割ラインに沿って切断することで、個片に分断された駆動電極基板１０が形成される。

次に、ウエハ基板１００の表面上に、マトリクス状に複数配置された画素電極、外部接続用端子１１、導通パッド１３、および配線等を素子領域１０１ごとに形成する（ステップＳ２）。画素電極は、各素子領域１０１の画素領域１０２内に複数設けられる。画素領域１０２内に形成される駆動回路及び画素電極を合わせて駆動電極とする。外部接続用端子１１は、画素領域１０２の外側の周辺領域において、駆動電極基板１０の端辺に沿って形成される。さらに外部接続用端子１１からは各種配線が延在している。外部接続用端子１１は、入力する信号数などに応じて複数設けられている。

次に、画素電極側の配向膜１２を形成する（ステップＳ３）。洗浄後、画素電極を覆うように、ウエハ基板１００の表面上に配向膜を形成する。配向膜１２は、素子領域１０１ごとに形成される。配向膜１２として、例えばＳｉＯ_２膜を用いることができる。なお、配向膜１２が外部接続用端子１１を覆わないように、選択的に配向膜を形成するマスクを用いる。

次に、図９Ｂに示すように、シール材４０、導通材３０を順に塗布し、その後、液晶５０を滴下する（ステップＳ４〜Ｓ６）。まず、シール材４０を塗布し、枠状のシール材４０のパターンを形成する（ステップＳ４）。シール材４０は、各素子領域１０１において、画素領域１０２を囲むように塗布される。シール材４０で囲われた領域が表示領域となる。外部接続用端子１１及び導通パッド１３は、シール材４０の外側の周辺領域に配置される。シール材４０には、所定の直径を有する球状のスペーサ４１が分散されている。本実施の形態では、シール材４０の一例として紫外線及び熱を併用して硬化する樹脂が用いられているものとする。

次に、導通パッド１３の上に、導通材３０が分散されたバインダ３３を塗布する（ステップＳ５）。
ここで導通材３０を塗布した後、シール材４０を塗布すると、シール材４０の塗布に使用したノズルに導通材３０が一部付着することがある。このような場合、非導通性のシール材４０に導通性３０が混入し、表示素子の導通不良が生じる可能性がある。本実施の形態のように、シール材４０を塗布した後に、導通材３０を塗布することにより、シール材４０を塗布するノズルに導通材３０が接触することがなく、シール材４０の下部において導通不良が生じることはない。

次に、液晶５０をシール材４０で囲われた領域内に滴下する。すなわち、素子領域１０１毎に、画素電極が形成されている画素領域１０２に、液晶５０が滴下される。液晶５０は、配向膜１２によって所定の方向に配向する。図９Ｃに、図９ＢのＩＸＣ−ＩＸＣ線から見た素子領域１０１の状態を示す。図９Ｃに示すように、配向膜１２の周囲がシール材４０により囲まれ、シール材４０内に液晶５０が滴下されている。シール材４０の外側の導通パッド１３状には、導通材３０を含むバインダ３３が配置されている。なお、シール材４０、導通材３０、液晶５０は、ウエハ基板１００側ではなく、後述する透明基板２００側に形成することも可能である。

次に、対向電極基板２０の製造工程について説明する。対向電極基板２０は上述したステップＳ１〜Ｓ６の製造工程と並行して製造することができる。まず、透明基板２００を用意する。透明基板２００は、ウエハ基板１００と同程度の大きさを有する円形状となっている。そして、透明基板２００の一面側に透明電極２１を形成する。なお、透明基板２００の他方の面側に、反射防止膜を形成してもよい。

次に、対向電極基板２０側の配向膜２２を形成する（ステップＳ８）。まず、上記工程を経た透明基板２００を超純水によって超音波洗浄する。洗浄後、透明電極上に配向膜２２を形成する。ここでは、ステップＳ３と同様の方法により配向膜を形成することができる。すなわち、選択的に配向膜２２を形成するマスクを用いて、図９Ｄに示す各素子領域２０１に配向膜２２を形成する。

その後、ウエハ基板１００と透明基板２００とを貼り合わせて、貼り合わせ構造体を作製する（ステップＳ９）。減圧環境下で、配向膜１１、２２が互いに向き合うようにしてウエハ基板１００と透明基板２００とを対向配置する。さらに、ウエハ基板１００と透明基板２００との相対位置を位置合わせした後大気圧に開放し、重ね合せた基板を大気圧で加圧してギャップを調整する（ステップＳ１０）。

その後、シール材４０にＵＶ照射および熱を加えることにより硬化して接着させる。こうすることで、図９Ｅに示す構成となる。図９Ｆに、図９ＥのＩＸＦ−ＩＸＦ線における断面を示す。図９Ｆに示すように、枠状のシール材４０の外側において、導通パッド１３と透明電極２１とを導通する導通材３０が配置されている。これにより、液晶５０がシール材４０の外側に漏れることなく、信頼性を向上することが可能となる。

ここでは、素子領域１０１、素子領域２０１毎にシール材１３０が設けられているため、駆動電極基板１０がそれぞれ対向電極基板２０と貼り合わせられ、ウエハ基板１００、透明基板２００の貼り合せ構造体に複数の液晶表示素子１が形成される。その後、ウエハ基板１００、透明基板２００を切断線に沿って分断し、個々の液晶表示素子１が得られる。

その後、外部接続用端子１１に外部の制御装置などをワイヤボンディングや異方性導電膜などによって接続する。これにより、画素電極に供給された電圧に応じて、液晶５０が駆動する。外部から対向電極基板２０及び液晶５０を通過した光は、画素電極で反射される。外部制御装置からの制御信号に応じて液晶５０の状態を変化さえることにより、画素電極で反射されて外部に出射する光の光量を変化させ、所望の画像を表示することができる。このような反射型の液晶表示素子は、画像を投影するプロジェクタに好適であり、さらには、自動車などの乗り物に搭載されるヘッドアップディスプレイに利用することが可能である。

ここで、導通パッド１３の配置の他の例について、図１０、１１を参照して説明する。図１０、１１では、導通パッド１３がシール材４０の内側に配置された例を示している。図１０に示す例では、２つの導通パッド１３が、外部接続用端子１１が設けられた辺に沿って並ぶように、矩形状のシール材４０の角部の内側にそれぞれ配置されている。図１１に示す例では、２つの導通パッド１３が、外部接続用端子１１が設けられた辺に直行する辺に沿って並ぶように、矩形状のシール材４０の角部の内側にそれぞれ配置されている。このように、導通パッド１３の配置位置については、上述の例に限られず、下層の配線等の配置を考慮して適宜変更することが可能である。

本発明は上記実施の形態に限られたものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

１ 液晶表示素子
１０ 駆動電極基板
１１ 外部接続用端子
１２ 配向膜
１３ 導通パッド
２０ 対向電極基板
２１ 透明電極
２２ 配向膜
３０ 導通材
３１ 非導電性粒子
３２ 導電性被膜
３３ バインダ
４０ シール材
４１ スペーサ
５０ 液晶
１００ ウエハ基板
１０１ 素子領域
１０２ 画素領域
２００ 透明基板
２０１ 素子領域

Claims (5)

1. 導通パッドと、前記導通パッドと所定間隔を有して配置された駆動電極とを有する駆動電極基板と、
   前記導通パッド及び前記駆動電極と対向して配置された対向電極を有する対向電極基板と、
   前記駆動電極基板と前記対向電極基板との間隔を保持する非導電性のスペーサを含み、前記駆動電極が形成された領域を囲むように配置され、前記駆動電極基板と前記対向電極基板とを貼り合せるシール材と、
   前記導通パッドと前記対向電極との間に配置され、前記導通パッドと前記対向電極とを導通させる導通材と、
   を有し、
   前記導通材は、非可撓性の非導電性粒子と、その非導電性粒子の表面を被覆する導電性被膜とを備えた導電性のスペーサを有することを特徴とする表示素子。
2. 前記駆動電極基板の端辺に設けられた外部接続用端子をさらに有し、
   前記導通材は、前記シール材の外側において、前記外部接続端子が形成された端辺側に形成されている請求項１に記載の表示素子。
3. 前記導通材は、前記シール材と同じ材料のバインダを有している請求項１又は２に記載の表示素子。
4. 導通パッドと、前記導通パッドと所定間隔を有して配置された駆動電極とを有する駆動電極基板を形成するステップと
   対向電極を有する対向電極基板を形成するステップと、
   前記駆動電極が形成された画素領域を囲むように、前記駆動電極基板と前記対向電極基板との間隔を保持する非導電性のスペーサを含むシール材を塗布するステップと、
   非可撓性の非導電性粒子と、その非導電性粒子の表面を被覆する導電性被膜とを備えた導電性のスペーサを有する導通材を、前記シール材を塗布した後に、前記導通パッドと前記対向電極との間に配置されるように塗布するステップと、
   前記シール材により、前記駆動電極基板と前記対向電極基板とを貼り合せ、前記導通材により前記導通パッドと前記対向電極をと導通させるステップとを有する表示素子の製造方法。
5. 前記駆動電極基板の端辺に外部接続用端子を形成するステップをさらに備え、
   前記導通材は、前記シール材の外側において、前記外部接続端子が形成された端辺側に形成される請求項４に記載の表示素子の製造方法。

Images