JP2014071341A - 表示素子及び製造方法 - Google Patents

表示素子及び製造方法 Download PDF

Info

Publication number
JP2014071341A
JP2014071341A JP2012218109A JP2012218109A JP2014071341A JP 2014071341 A JP2014071341 A JP 2014071341A JP 2012218109 A JP2012218109 A JP 2012218109A JP 2012218109 A JP2012218109 A JP 2012218109A JP 2014071341 A JP2014071341 A JP 2014071341A
Authority
JP
Japan
Prior art keywords
conductive
electrode substrate
drive electrode
substrate
counter electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012218109A
Other languages
English (en)
Inventor
Tadayuki Shimada
忠之 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JVCKenwood Corp
Original Assignee
JVCKenwood Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JVCKenwood Corp filed Critical JVCKenwood Corp
Priority to JP2012218109A priority Critical patent/JP2014071341A/ja
Publication of JP2014071341A publication Critical patent/JP2014071341A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】導通不良がなく、ギャップ間隔を均一に保つことができる表示素子を提供する。
【解決手段】一実施形態に係る表示素子は、導通パッド13と、導通パッド13と所定間隔を有して配置された駆動電極とを有する駆動電極基板10と、導通パッド13及び駆動電極と対向して配置された透明電極21を有する対向電極基板20と、駆動電極基板10と対向電極基板20との間隔を保持する非導電性のスペーサ41を含み、駆動電極が形成された領域を囲むように配置され、駆動電極基板10と対向電極基板20とを貼り合せるシール材40と、導通パッド13と対向電極21との間に配置され、導通パッド13と透明電極21とを導通させる導通材30とを有し、導通材30は、非可撓性の非導電性粒子31と、その非導電性粒子の表面を被覆する導電性被膜32とを備えた導電性のスペーサを有する。
【選択図】図4

Description

本発明は、表示素子及びその製造方法に関し、特に詳しくは、対向する基板にそれぞれ形成された一対の電極間に導通材が配置された表示素子及びその製造方法に関する。
液晶表示素子は、第1基板と第2基板との間に液晶が挟持された構造を有している。第1基板と第2基板とはシール材によって貼り合わされる。そして、第1基板と第2基板とシール材とで形成された空間に液晶が封入されている。液晶表示素子では、第1基板は駆動電極が形成された駆動電極基板となり、第2基板は対向電極が形成された対向電極基板となる。
特許文献1には、一対の基板を貼り合せるシール材に含まれる導電性スペーサにより、第1基板上に形成された外部接続用電極と、第2基板上に形成された対向電極とを導通させる液晶表示素子が記載されている。
特開平7−114030号公報
一方で、近年の液晶表示素子の高精細化および小型化にともない、駆動電極基板に施された、駆動電極を駆動するための各種配線も、より狭い領域に密集して設けられる傾向にある。特許文献1に記載された液晶表示素子のように、シール材に導通性スペーサを含ませてしまうと、シール材の塗布領域の直下には配線を設けることができない。シール材を非導電性とし、シール材の塗布領域の直下にも配線を設けられるようにする方が、液晶表示素子の小型化には好ましい。
一方で、シール材のある部分に導電性スペーサを含ませ、他の部分には非導電性スペーサを含ませることも考えられる。この場合も、非導電性スペーサを含むシール材の直下の領域には、配線を設けることができるからである。しかし、導電性スペーサを含むシール材と、非導電性スペーサを含むシール材を、同一のノズル等を使用して同時に塗布することは、もちろんできない。各シール材を別々に塗布すると、各シール材のつなぎ目が必ず存在することになり、このつなぎ目が大きくなってしまうことによる、配線のショートや画素への影響などが生じてしまう。
そこで、シール材の塗布領域は全て非導電性とし、この塗布領域とは別に導通材を設けることが有効となる。この場合、導電材は導通不良がないだけでなく、各基板間のギャップ間隔を均一に保つことができる構成とする必要がある。本発明は、このような問題に鑑みて、導通不良がなく、ギャップ間隔を均一に保つことができる表示素子およびその製造方法を提供することを目的とする。
一実施の形態に係る表示素子は、導通パッド(導通パッド13)と、前記導通パッドと所定間隔を有して配置された駆動電極とを有する駆動電極基板(駆動電極基板10)と、前記導通パッド及び前記駆動電極と対向して配置された対向電極(透明電極21)を有する対向電極基板(対向電極基板20)と、前記駆動電極基板と前記対向電極基板との間隔を保持する非導電性のスペーサ(スペーサ41)を含み、前記駆動電極が形成された領域を囲むように配置され、前記駆動電極基板と前記対向電極基板とを貼り合せるシール材(シール材40)と、前記導通パッドと前記対向電極との間に配置され、前記導通パッドと前記対向電極とを導通させる導通材(導通材30)とを有し、前記導通材は、非可撓性の非導電性粒子(非導電性粒子31)と、その非導電性粒子の表面を被覆する導電性被膜(導電性被膜32)とを備えた導電性のスペーサを有するものである。これにより、導通不良がなく、ギャップ間隔を均一に保つことが可能となる。
上記の表示素子において、前記駆動電極基板の端辺に設けられた外部接続用端子外部接続用端子11をさらに有し、前記導通材は、前記シール材の外側において、前記外部接続端子が形成された端辺側に形成されていてもよい。
上記の表示素子において、前記導通材は、前記シール材と同じ材料のバインダ(バインダ33)を有していてもよい。
一実施の形態に係る表示装置の製造方法は、導通パッド(導通パッド13)と、前記導通パッドと所定間隔を有して配置された駆動電極とを有する駆動電極基板(駆動電極基板10)を形成するステップ(ステップS1〜S2)と、対向電極(透明電極21)を有する対向電極基板(対向電極基板20)を形成するステップ(ステップS7)と、前記駆動電極が形成された画素領域を囲むように、前記駆動電極基板と前記対向電極基板との間隔を保持する非導電性のスペーサ(スペーサ41)を含むシール材(シール材40)を塗布するステップ(ステップS4)と、非可撓性の非導電性粒子(非導電性粒子31)と、その非導電性粒子の表面を被覆する導電性被膜(導電性被膜32)とを備えた導電性のスペーサを有する導通材(導通材30)を、前記シール材を塗布した後に、前記導通パッドと前記対向電極との間に配置されるように塗布するステップ(ステップS5)と、前記シール材により、前記駆動電極基板と前記対向電極基板とを貼り合せ、前記導通材により前記導通パッドと前記対向電極をと導通させるステップ(ステップS9)とを有する。
上記の製造方法において、前記駆動電極基板の端辺に外部接続用端子を形成するステップ(ステップS2)をさらに備え、前記導通材は、前記シール材の外側において、前記外部接続端子が形成された端辺側に形成されていてもよい。
本発明によれば、導通不良がなく、ギャップ間隔を均一に保つことができる表示素子及びその製造方法を提供することができる。
実施の形態に係る表示素子の構成を示す図である。 実施の形態に係る表示素子の構成を説明する分解図である。 実施の形態に係る表示素子の構成を説明する分解図である。 図1のV−V線における断面の一例を示す図である。 図1のV−V線における断面の他の例を示す図である。 実施の形態に係る表示素子における導通材が配置される部分の構成を示す図である。 比較例における導通材が配置される部分の構成を示す図である。 実施の形態に係る表示素子の製造方法を示すフローチャートである。 実施の形態に係る表示素子の製造方法を示す製造工程図である。 実施の形態に係る表示素子の製造方法を示す製造工程図である。 図9BのIXC−IXC線から見た素子領域の状態を示す図である。 実施の形態に係る表示素子の製造方法を示す製造工程図である。 実施の形態に係る表示素子の製造方法を示す製造工程図である。 図9EのIXF−IXF線における断面図である。 導通パッドの配置の他の例を示す図である。 導電パッドの配置の他の例を示す図である。
以下、図面を参照して、本発明の実施の形態について説明する。なお、以下の説明では、本実施の形態に表示素子が、液晶表示素子であるものとして説明する。もちろん、本実施の形態に係る表示素子は、液晶表示素子に限られるものではない。液晶表示素子以外の表示素子、光学素子、半導体基板など、第1基板と第2基板とがシール材によって貼り合わされ、第1基板上の電極と第2基板上の電極との間に導通材を配置した構造を有するものに適用することができる。
以下、実施の形態に係る液晶表示装置について、図を参照して説明する。以下の図において、同一の構成要素には同一の符号を付し、説明を適宜省略する。また本実施の形態に示す具体的な数値等は、発明の理解を容易とするための例示にすぎず、特に断る場合を除き、本発明を限定するものではない。図1は、実施の形態に係る液晶表示素子1の構成を示す図である。図2および図3は、図1の液晶表示素子1の分解図である。図2は駆動電極基板10の構成を示し、図3は対向電極基板20の構成を示す。図4は、図1のV−V線における断面の一例を示す。
図1に示すように、液晶表示素子1は、対向配置された、駆動電極基板10および対向電極基板20を有している。駆動電極基板10は、幅は対向電極基板20と略等しいが、長さは対向電極基板20よりも長くなっている。このため、駆動電極基板10上に対向電極基板20を重ね合せると、駆動電極基板10の一部の領域が対向電極基板20の全領域に対してはみ出したような構成となる。この駆動電極基板10の対向電極基板20からはみ出した領域に外部接続用端子11が形成されている。駆動電極基板10は、表面に駆動電極を有するSi基板であり、実施の形態に係る液晶表示素子はLCOS(liquid crystal on silicon)素子である。
駆動電極基板10と対向電極基板20とは、シール材40により貼り合わされている。シール材40は、駆動電極基板10において図示しない駆動電極が形成される画素領域を囲むように配置されている。図2に示すように、駆動電極が形成された領域を覆うように、配向膜12が形成される。シール材40としては、例えば、紫外線硬化樹脂や、熱硬化樹脂、又は紫外線と熱を併用して硬化を行うエポキシ樹脂等を用いることができる。
駆動電極基板10と対向電極基板20との間隔は、シール材40に含まれる、後述する所定の直径を有する略球状の非導電性スペーサ41によって規定される。駆動電極基板10、対向電極基板20、シール材40により囲まれた空間には、図示しない液晶が挟持される。駆動電極基板10上には、駆動電極と所定の間隔を有して形成された導通パッド13が形成されている。導通パッド13は、例えばアルミニウムにより形成される。図2に示す例では、導通パッド13は、シール材40の外側において、駆動電極基板10の外部接続用端子11が形成された端辺側に設けられている。導通パッド13と駆動電極との間にシール材40が配置される。図1では、このシール材40が配置される領域をハッチングにて示す。2つの導通パッド13は、駆動電極基板10の外部接続用端子11が形成された辺に沿って並ぶように、枠状のシール材40の角部の近傍に配置される。
対向電極基板20は、例えば、ガラス等からなる透明基板である。対向電極基板20には、その略全面にITO(Indium Tin Oxide)等からなる透明電極21が形成されている。透明電極21上には、配向膜22が形成されている。配向膜22は、駆動電極基板10に設けられた配向膜12と対向する位置に形成される。配向膜22が形成される領域は、透明電極21が形成される領域よりも小さくなっている。このため、透明電極21の一部の領域は、配向膜22の全領域から露出する。図4に示すように、導通パッド13と透明電極21との対向する位置には、導通材30が配置されている。導通材30は、導通パッド13と透明電極21とを導通する。
導通材30は、シール材40が配置された領域の外側に、その領域とは離間して配置される。なお、このとき導通材30は、シール材40が配置された領域の近傍に配置される。このように、導通材30をシール材40が配置された領域の外側に配置することにより、液晶表示素子1の面積、つまり駆動電極基板10および対向電極基板20の面積を大きくすることなく、シール材40内の画素領域を大きくすることが可能となる。これにより製造の際、1枚のウエハ基板から確保される駆動電極基板10の枚数を多くすることができ、コストダウンを図ることができる。また、導通材30をシール材40が配置された領域の近傍とすることにより、対向電極基板20の複屈折を防ぐことが可能となり、表示品質を向上することが可能となる。
なお、前述の図1〜4における図示を省略したが、駆動電極基板10には、駆動電極を駆動するための配線が形成されている。配線は、画素領域の外側に形成される。配線は、シール材40の下部に配置される場合もある。導通パッド13の下部には、配線が配置されないことが好ましい。導通パッドの下部に配線を配置しないことで、導通パッド13と透明電極21との導通を確保する際に導通材30が導通パッド13にめり込んだとしても、配線ショートが発生する可能性を低減することが可能となる。
導通材30は、可撓性を有する非導電性粒子31と、非導電性粒子31の表面を被覆する導電性被膜32をと有する。本実施の形態では、導通材30は、スペーサ41とは異なる所定の直径を有する略球状となっている。非導電性粒子31は、例えば、シリカ粒子、プラスチック粒子等を用いることができる。導電性被膜32としては、例えば、ニッケル、金、銀等を用いることができる。導通材30は、シール材40と同じ材料のバインダ33に分散されていることが好ましい。
このように、シール材40とバインダ33とを同じ材料とすることにより、シール材40の硬化と同時にバインダ33の硬化を行うことができる。また、シール材40とバインダ33とが同じ材料であるため、硬化収縮の差が生じることがなく、駆動電極基板10と対向電極基板20との間のギャップの均一性を確保することができる。
さらに、硬化収縮による基板の複屈折を防止することができ、表示素子の表示性能を向上させることが可能となる。また、シール材40とバインダ33とが混ざり合ったとしても硬化性の劣化が生じることがなく、信頼性を向上することが可能となる。シール材40とバインダ33との材料を統一することができるため、コストの低減を図ることもできる。
図4に示すように、導通材30の駆動電極基板10と対向電極基板20間の高さをH1とし、スペーサ41の駆動電極基板10と対向電極基板20間の高さをH2とする。導通材30の高さH1は、スペーサ41の高さH2よりも高いことが好ましい。本実施の形態では、上述のように導通材30、スペーサ41は、互いに異なる直径を有する略球状である。このため、本実施の形態では、導通材30の直径は、スペーサ41の直径よりも大きい。
図4に示す例では、シール材40が配置される領域に、配向膜12、配向膜22が配置されている。この場合、配向膜12、配向膜22の厚さを考慮して、例えば、スペーサ41の高さH2が2μmの場合、導通材30の高さH1は2.2〜2.5μmとすることができる。図5に、図1のV−V線における断面の他の例を示す。図5に示す例では、シール材40が配置される領域に配向膜22が形成されていない。この場合、例えば、スペーサ41の高さH2が2μmの場合、導通材30の高さH1は2.1〜2.3μmとすることができる。
図6に、液晶表示素子1の導通材30が配置される部分の構成を示す。図7に、液晶表示素子1との比較例を示す。この図7に示す比較例のように、導通材30の大きさ(直径)がスペーサ41の直径よりも小さいと、導通材30と透明電極21又は導通材30と導通パッド13との間にバインダ33が残存し、導通不良が発生する。しかしながら、図6に示すように、導通材30の大きさ(直径)をスペーサ41よりも大きくすることにより、導電性被膜32がつぶれ、駆動電極基板10、対向電極基板20間のギャップの均一性を損なわずに、導通を確保することが可能となる。
このように、シール材40から離間した位置において、非導電性粒子31を導電性被膜32で被覆した導通材30を用いて導通パッド13と透明電極21とを導通させることにより、導通不良を生じさせることなく、信頼性を向上させることが可能となる。なお、駆動電極基板10と対向電極基板20間のギャップに影響しない範囲で、導通材30の表面に突起部を設けてもよい。導通材30の表面に突起部を設けることで、導通パッド13と透明電極21との接触を良好にすることができる。
次に、液晶表示素子1の製造方法について、図8、9A〜9Fを用いて説明する。図8は、実施の形態に係る表示素子の製造方法を示すフローチャートである。図9A〜図9Fは、実施の形態に係る液晶表示素子1の製造工程を説明するための図である。
まず、駆動電極基板10側の製造工程について説明する。ウエハ基板100として、例えば、8インチのシリコンウエハが用意される。ウエハ基板100の表面付近に、所定の半導体プロセスを用いて、駆動回路(不図示)を形成する(ステップS1)。図9Aに示すように、駆動回路は、素子領域101ごとに形成される。ここで、素子領域101とは、1つの液晶表示素子に対応する領域である。後述する工程で、ウエハ基板100を図示しない分割ラインに沿って切断することで、個片に分断された駆動電極基板10が形成される。
次に、ウエハ基板100の表面上に、マトリクス状に複数配置された画素電極、外部接続用端子11、導通パッド13、および配線等を素子領域101ごとに形成する(ステップS2)。画素電極は、各素子領域101の画素領域102内に複数設けられる。画素領域102内に形成される駆動回路及び画素電極を合わせて駆動電極とする。外部接続用端子11は、画素領域102の外側の周辺領域において、駆動電極基板10の端辺に沿って形成される。さらに外部接続用端子11からは各種配線が延在している。外部接続用端子11は、入力する信号数などに応じて複数設けられている。
次に、画素電極側の配向膜12を形成する(ステップS3)。洗浄後、画素電極を覆うように、ウエハ基板100の表面上に配向膜を形成する。配向膜12は、素子領域101ごとに形成される。配向膜12として、例えばSiO膜を用いることができる。なお、配向膜12が外部接続用端子11を覆わないように、選択的に配向膜を形成するマスクを用いる。
次に、図9Bに示すように、シール材40、導通材30を順に塗布し、その後、液晶50を滴下する(ステップS4〜S6)。まず、シール材40を塗布し、枠状のシール材40のパターンを形成する(ステップS4)。シール材40は、各素子領域101において、画素領域102を囲むように塗布される。シール材40で囲われた領域が表示領域となる。外部接続用端子11及び導通パッド13は、シール材40の外側の周辺領域に配置される。シール材40には、所定の直径を有する球状のスペーサ41が分散されている。本実施の形態では、シール材40の一例として紫外線及び熱を併用して硬化する樹脂が用いられているものとする。
次に、導通パッド13の上に、導通材30が分散されたバインダ33を塗布する(ステップS5)。
ここで導通材30を塗布した後、シール材40を塗布すると、シール材40の塗布に使用したノズルに導通材30が一部付着することがある。このような場合、非導通性のシール材40に導通性30が混入し、表示素子の導通不良が生じる可能性がある。本実施の形態のように、シール材40を塗布した後に、導通材30を塗布することにより、シール材40を塗布するノズルに導通材30が接触することがなく、シール材40の下部において導通不良が生じることはない。
次に、液晶50をシール材40で囲われた領域内に滴下する。すなわち、素子領域101毎に、画素電極が形成されている画素領域102に、液晶50が滴下される。液晶50は、配向膜12によって所定の方向に配向する。図9Cに、図9BのIXC−IXC線から見た素子領域101の状態を示す。図9Cに示すように、配向膜12の周囲がシール材40により囲まれ、シール材40内に液晶50が滴下されている。シール材40の外側の導通パッド13状には、導通材30を含むバインダ33が配置されている。なお、シール材40、導通材30、液晶50は、ウエハ基板100側ではなく、後述する透明基板200側に形成することも可能である。
次に、対向電極基板20の製造工程について説明する。対向電極基板20は上述したステップS1〜S6の製造工程と並行して製造することができる。まず、透明基板200を用意する。透明基板200は、ウエハ基板100と同程度の大きさを有する円形状となっている。そして、透明基板200の一面側に透明電極21を形成する。なお、透明基板200の他方の面側に、反射防止膜を形成してもよい。
次に、対向電極基板20側の配向膜22を形成する(ステップS8)。まず、上記工程を経た透明基板200を超純水によって超音波洗浄する。洗浄後、透明電極上に配向膜22を形成する。ここでは、ステップS3と同様の方法により配向膜を形成することができる。すなわち、選択的に配向膜22を形成するマスクを用いて、図9Dに示す各素子領域201に配向膜22を形成する。
その後、ウエハ基板100と透明基板200とを貼り合わせて、貼り合わせ構造体を作製する(ステップS9)。減圧環境下で、配向膜11、22が互いに向き合うようにしてウエハ基板100と透明基板200とを対向配置する。さらに、ウエハ基板100と透明基板200との相対位置を位置合わせした後大気圧に開放し、重ね合せた基板を大気圧で加圧してギャップを調整する(ステップS10)。
その後、シール材40にUV照射および熱を加えることにより硬化して接着させる。こうすることで、図9Eに示す構成となる。図9Fに、図9EのIXF−IXF線における断面を示す。図9Fに示すように、枠状のシール材40の外側において、導通パッド13と透明電極21とを導通する導通材30が配置されている。これにより、液晶50がシール材40の外側に漏れることなく、信頼性を向上することが可能となる。
ここでは、素子領域101、素子領域201毎にシール材130が設けられているため、駆動電極基板10がそれぞれ対向電極基板20と貼り合わせられ、ウエハ基板100、透明基板200の貼り合せ構造体に複数の液晶表示素子1が形成される。その後、ウエハ基板100、透明基板200を切断線に沿って分断し、個々の液晶表示素子1が得られる。
その後、外部接続用端子11に外部の制御装置などをワイヤボンディングや異方性導電膜などによって接続する。これにより、画素電極に供給された電圧に応じて、液晶50が駆動する。外部から対向電極基板20及び液晶50を通過した光は、画素電極で反射される。外部制御装置からの制御信号に応じて液晶50の状態を変化さえることにより、画素電極で反射されて外部に出射する光の光量を変化させ、所望の画像を表示することができる。このような反射型の液晶表示素子は、画像を投影するプロジェクタに好適であり、さらには、自動車などの乗り物に搭載されるヘッドアップディスプレイに利用することが可能である。
ここで、導通パッド13の配置の他の例について、図10、11を参照して説明する。図10、11では、導通パッド13がシール材40の内側に配置された例を示している。図10に示す例では、2つの導通パッド13が、外部接続用端子11が設けられた辺に沿って並ぶように、矩形状のシール材40の角部の内側にそれぞれ配置されている。図11に示す例では、2つの導通パッド13が、外部接続用端子11が設けられた辺に直行する辺に沿って並ぶように、矩形状のシール材40の角部の内側にそれぞれ配置されている。このように、導通パッド13の配置位置については、上述の例に限られず、下層の配線等の配置を考慮して適宜変更することが可能である。
本発明は上記実施の形態に限られたものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
1 液晶表示素子
10 駆動電極基板
11 外部接続用端子
12 配向膜
13 導通パッド
20 対向電極基板
21 透明電極
22 配向膜
30 導通材
31 非導電性粒子
32 導電性被膜
33 バインダ
40 シール材
41 スペーサ
50 液晶
100 ウエハ基板
101 素子領域
102 画素領域
200 透明基板
201 素子領域

Claims (5)

  1. 導通パッドと、前記導通パッドと所定間隔を有して配置された駆動電極とを有する駆動電極基板と、
    前記導通パッド及び前記駆動電極と対向して配置された対向電極を有する対向電極基板と、
    前記駆動電極基板と前記対向電極基板との間隔を保持する非導電性のスペーサを含み、前記駆動電極が形成された領域を囲むように配置され、前記駆動電極基板と前記対向電極基板とを貼り合せるシール材と、
    前記導通パッドと前記対向電極との間に配置され、前記導通パッドと前記対向電極とを導通させる導通材と、
    を有し、
    前記導通材は、非可撓性の非導電性粒子と、その非導電性粒子の表面を被覆する導電性被膜とを備えた導電性のスペーサを有することを特徴とする表示素子。
  2. 前記駆動電極基板の端辺に設けられた外部接続用端子をさらに有し、
    前記導通材は、前記シール材の外側において、前記外部接続端子が形成された端辺側に形成されている請求項1に記載の表示素子。
  3. 前記導通材は、前記シール材と同じ材料のバインダを有している請求項1又は2に記載の表示素子。
  4. 導通パッドと、前記導通パッドと所定間隔を有して配置された駆動電極とを有する駆動電極基板を形成するステップと
    対向電極を有する対向電極基板を形成するステップと、
    前記駆動電極が形成された画素領域を囲むように、前記駆動電極基板と前記対向電極基板との間隔を保持する非導電性のスペーサを含むシール材を塗布するステップと、
    非可撓性の非導電性粒子と、その非導電性粒子の表面を被覆する導電性被膜とを備えた導電性のスペーサを有する導通材を、前記シール材を塗布した後に、前記導通パッドと前記対向電極との間に配置されるように塗布するステップと、
    前記シール材により、前記駆動電極基板と前記対向電極基板とを貼り合せ、前記導通材により前記導通パッドと前記対向電極をと導通させるステップとを有する表示素子の製造方法。
  5. 前記駆動電極基板の端辺に外部接続用端子を形成するステップをさらに備え、
    前記導通材は、前記シール材の外側において、前記外部接続端子が形成された端辺側に形成される請求項4に記載の表示素子の製造方法。
JP2012218109A 2012-09-28 2012-09-28 表示素子及び製造方法 Pending JP2014071341A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012218109A JP2014071341A (ja) 2012-09-28 2012-09-28 表示素子及び製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012218109A JP2014071341A (ja) 2012-09-28 2012-09-28 表示素子及び製造方法

Publications (1)

Publication Number Publication Date
JP2014071341A true JP2014071341A (ja) 2014-04-21

Family

ID=50746586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012218109A Pending JP2014071341A (ja) 2012-09-28 2012-09-28 表示素子及び製造方法

Country Status (1)

Country Link
JP (1) JP2014071341A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106647051A (zh) * 2017-02-10 2017-05-10 京东方科技集团股份有限公司 隔垫物、其制备方法及封框胶和显示装置
WO2018201804A1 (zh) * 2017-05-05 2018-11-08 京东方科技集团股份有限公司 显示基板、显示基板的制作方法和显示面板

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6289024A (ja) * 1985-10-15 1987-04-23 Seiko Epson Corp 液晶表示体
JPH0283530U (ja) * 1988-12-14 1990-06-28
JPH07140481A (ja) * 1993-11-19 1995-06-02 Hitachi Chem Co Ltd 表示パネル
JP2000089242A (ja) * 1998-07-14 2000-03-31 Seiko Epson Corp 電気光学装置およびその製造方法
JP2000194000A (ja) * 1998-12-28 2000-07-14 Optrex Corp 液晶表示素子
JP2002214637A (ja) * 2000-11-17 2002-07-31 Seiko Epson Corp 電気光学装置及びその製造方法、並びに投射型表示装置
JP2003262878A (ja) * 2002-03-08 2003-09-19 Seiko Epson Corp 電気光学装置および電子機器
JP2003270656A (ja) * 2002-03-13 2003-09-25 Citizen Watch Co Ltd 液晶光学素子
JP2005314706A (ja) * 1994-07-12 2005-11-10 Nippon Shokubai Co Ltd 有機質無機質複合体粒子、その製造方法およびその用途
JP2006215235A (ja) * 2005-02-03 2006-08-17 Sony Corp 液晶素子の製造方法、液晶素子、液晶表示装置ならびにプロジェクション装置
JP2009157188A (ja) * 2007-12-27 2009-07-16 Citizen Finetech Miyota Co Ltd 液晶表示素子の製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6289024A (ja) * 1985-10-15 1987-04-23 Seiko Epson Corp 液晶表示体
JPH0283530U (ja) * 1988-12-14 1990-06-28
JPH07140481A (ja) * 1993-11-19 1995-06-02 Hitachi Chem Co Ltd 表示パネル
JP2005314706A (ja) * 1994-07-12 2005-11-10 Nippon Shokubai Co Ltd 有機質無機質複合体粒子、その製造方法およびその用途
JP2000089242A (ja) * 1998-07-14 2000-03-31 Seiko Epson Corp 電気光学装置およびその製造方法
JP2000194000A (ja) * 1998-12-28 2000-07-14 Optrex Corp 液晶表示素子
JP2002214637A (ja) * 2000-11-17 2002-07-31 Seiko Epson Corp 電気光学装置及びその製造方法、並びに投射型表示装置
JP2003262878A (ja) * 2002-03-08 2003-09-19 Seiko Epson Corp 電気光学装置および電子機器
JP2003270656A (ja) * 2002-03-13 2003-09-25 Citizen Watch Co Ltd 液晶光学素子
JP2006215235A (ja) * 2005-02-03 2006-08-17 Sony Corp 液晶素子の製造方法、液晶素子、液晶表示装置ならびにプロジェクション装置
JP2009157188A (ja) * 2007-12-27 2009-07-16 Citizen Finetech Miyota Co Ltd 液晶表示素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106647051A (zh) * 2017-02-10 2017-05-10 京东方科技集团股份有限公司 隔垫物、其制备方法及封框胶和显示装置
WO2018201804A1 (zh) * 2017-05-05 2018-11-08 京东方科技集团股份有限公司 显示基板、显示基板的制作方法和显示面板

Similar Documents

Publication Publication Date Title
WO2014038159A1 (ja) 液晶表示装置
US8016181B2 (en) Method of producing electro-optical device using anisotropic conductive adhesive containing conductive particles to bond terminal portions and electro-optical device
JP2017102276A (ja) 湾曲型表示装置
US20160219732A1 (en) Curved display device
KR20120018978A (ko) 액정패널의 제조방법
US20120327319A1 (en) Liquid crystal display device, and method for producing same
JP2016166982A (ja) 液晶表示装置
US8964159B2 (en) Display device and method for manufacturing the same
KR102348373B1 (ko) 액정 표시 장치
TWI416228B (zh) 主動元件陣列基板、顯示面板以及顯示面板的製作方法
JP2014071341A (ja) 表示素子及び製造方法
CN217543617U (zh) 硅基液晶器件
JP7334074B2 (ja) 表示装置
CN114924443A (zh) Lcos显示器及其制作方法
CN110658654B (zh) 连成液晶面板以及液晶面板的制造方法
JP5332219B2 (ja) 電気光学装置の製造方法
JP2010217249A (ja) 液晶装置および電子機器
JP2010175727A (ja) 液晶表示装置
JP5619439B2 (ja) 実装構造体、電気光学装置、実装部品および実装構造体の製造方法
CN114265248B (zh) 显示面板及其制备方法
JP4311248B2 (ja) 液晶表示装置の製造方法
JP7392372B2 (ja) 電気光学装置および電子機器
JP2019060973A (ja) 液晶セルおよび液晶セルの製造方法
JP2011221430A (ja) 電気光学装置、および電子機器
JP7274953B2 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170110