JP2014068014A5 - - Google Patents

Claims (28)

1. 第１面及び前記第１面に対向する第２面を含む基板と、
   前記基板を貫通するビアホール内の貫通電極と、を含む半導体装置であって、
   前記貫通電極は、
   前記ビアホールの一部を満たす金属層と、
   前記ビアホールの残りの部分を満たす合金層と、を含み、
   前記合金層の結晶粒の大きさは、前記金属層の結晶粒の大きさより小さく、
   前記合金層は、前記金属層に含まれた金属元素及び前記金属層に含まれた金属元素と異なる金属元素の少なくとも二つの金属元素を含み、
   前記貫通電極は、前記金属層と前記合金層との間の分離導電層をさらに含み、
   前記金属層と前記合金層とは、前記分離導電層によって分離されている半導体装置。
2. 前記貫通電極は、前記第１面に隣接する上面及び前記第２面に隣接する下面を含み、
   前記合金層は、前記貫通電極の上面の少なくとも一部を提供している請求項１に記載の半導体装置。
3. 前記金属層は、前記合金層の側壁と前記ビアホールの側壁との間に介在した延長部を含む請求項１に記載の半導体装置。
4. 前記合金層上面の直径は、前記延長部の水平方向の厚さより大きい請求項３に記載の半導体装置。
5. 前記貫通電極と隣接して前記第１面上に提供された集積回路と、
   前記貫通電極と前記集積回路とを電気的に連結する上部配線をさらに含み、
   前記金属層と前記合金層とは、前記上部配線と共通的に接している請求項３に記載の半導体装置。
6. 前記貫通電極は、前記ビアホールの側壁に沿って提供されるバリアー層をさらに含み、
   前記合金層は、前記バリアー層と接している請求項１に記載の半導体装置。
7. 前記合金層の厚さは、前記貫通電極の全体の垂直方向の長さの約２％乃至約１５％である請求項１に記載の半導体装置。
8. 前記金属層の平均結晶粒の大きさは、前記合金層の平均結晶粒の大きさの少なくとも２倍より大きい請求項１に記載の半導体装置。
9. 前記合金層は、銅合金又はタングステン合金を含む請求項１に記載の半導体装置。
10. 前記金属層は、銅（Ｃｕ）を含み、前記合金層は、Ｃｕ−Ｍｎ合金（Ｍｎは５ａｔｍ％乃至８ａｔｍ％）、Ｃｕ−Ａｕ合金（Ａｕは１０ａｔｍ％以上）、又はＣｕ−Ｎｉ合金（Ｎｉは２ａｔｍ％以上）の中の少なくとも１つを含む請求項１に記載の半導体装置。
11. 前記金属層は、タングステン（Ｗ）を含み、前記合金層は、Ｗ−Ｍｎ合金（Ｍｎは５ａｔｍ％乃至８ａｔｍ％）、Ｗ−Ａｕ合金（Ａｕは１０ａｔｍ％以上）、又はＷ−Ｎｉ合金（Ｎｉは２ａｔｍ％以上）の中の少なくとも１つを含む請求項１に記載の半導体装置。
12. 前記貫通電極と隣接して前記第１面上に提供された集積回路と、
    前記集積回路を覆う第１層間絶縁膜をさらに含み、
    前記貫通電極は、前記第１層間絶縁膜の上面まで延長された請求項１に記載の半導体装置。
13. 前記合金層は、前記第１面より高い下面を有している請求項１２に記載の半導体装置。
14. 前記貫通電極と隣接して前記第１面上に提供された集積回路と、
    前記集積回路を覆う第１層間絶縁膜をさらに含み、
    前記第１層間絶縁膜は、前記貫通電極の上面を覆っている請求項１に記載の半導体装置。
15. 前記貫通電極と隣接して前記第１面上に提供された集積回路と、
    前記集積回路を覆う第１層間絶縁膜と、
    前記第１層間絶縁膜上の金属配線と、
    前記金属配線上の第２層間絶縁膜と、をさらに含み、
    前記貫通電極は、前記第２層間絶縁膜の上面まで延長された請求項１に記載の半導体装置。
16. 活性面、前記活性面と対向する非活性面を含む基板であって、前記基板を貫通して前記活性面から前記非活性面まで延在しているビアホールをさらに含む基板と、
    前記ビアホールの側壁に沿って提供されるバリアー層と、
    前記ビアホール内の貫通電極と、を含み、
    前記貫通電極は、前記ビアホールの一部を満たす金属層、及び前記金属層上に提供され、前記金属層に含まれた金属元素と異なる少なくとも一つの金属元素を含む合金層を含み、
    前記金属層は、前記合金層の側壁と前記バリアー層との間に介在した延長部を含み、
    前記貫通電極は、前記金属層と前記合金層との間の分離導電層をさらに含み、
    前記金属層と前記合金層とは、前記分離導電層によって分離されている半導体装置。
17. 前記金属層は、前記合金層下のボディー部をさらに含み、
    前記延長部の結晶粒の大きさは、前記ボディー部の結晶粒大きさより小さい請求項１６に記載の半導体装置。
18. 前記貫通電極と隣接して前記基板の活性面上に提供された集積回路と、
    前記貫通電極と前記集積回路とを電気的に連結する上部配線と、をさらに含み、
    前記金属層と前記合金層とは、前記上部配線と共通的に接している請求項１６に記載の半導体装置。
19. 前記集積回路を覆う層間絶縁膜をさらに含み、
    前記貫通電極は、前記層間絶縁膜を貫通して前記上部配線と連結される請求項１８に記載の半導体装置。
20. 前記合金層は、前記活性面より高い下面を有している請求項１９に記載の半導体装置。
21. 前記延長部は、前記ビアホールの前記側壁に対して斜めに傾いた内側壁を有している請求項１６に記載の半導体装置。
22. 前記合金層は、前記金属層に含まれた金属元素をさらに含む請求項１６に記載の半導体装置。
23. 半導体基板及び前記半導体基板上の層間絶縁膜を含む半導体チップを含み、
    前記半導体チップは、前記半導体チップの少なくとも一部を貫通するように垂直延長する貫通電極を含み、
    前記貫通電極は、金属層及び前記金属層に隣接する合金層を含み、
    前記合金層は、少なくとも２つの金属元素を含み、前記少なくとも２つの金属元素は、前記金属層に含まれた金属元素及び前記金属層に含まれた金属元素と異なる金属元素を含み、
    前記合金層の結晶粒の大きさは、前記金属層の結晶粒の大きさより小さく、
    前記貫通電極は、前記金属層と前記合金層との間の分離導電層をさらに含み、
    前記金属層と前記合金層とは、前記分離導電層によって分離されている半導体装置。
24. 前記層間絶縁膜は、順に積層された第１層間絶縁膜及び第２層間絶縁膜を含み、前記貫通電極は、前記基板及び前記第１層間絶縁膜を貫通する請求項２３に記載の半導体装置。
25. 前記貫通電極は、前記第２層間絶縁膜を貫通しない請求項２４に記載の半導体装置。
26. 前記層間絶縁膜は、順に積層された第１層間絶縁膜及び第２層間絶縁膜を含み、前記貫通電極は、前記半導体基板を貫通する請求項２３に記載の半導体装置。
27. 前記貫通電極は、前記第１及び第２層間絶縁膜を貫通しない請求項２６に記載の半導体装置。
28. 前記層間絶縁膜は、順に積層された第１層間絶縁膜及び第２層間絶縁膜を含み、前記貫通電極は、前記基板、前記第１層間絶縁膜、及び前記第２層間絶縁膜を貫通する請求項２３に記載の半導体装置。