JP2014063725A - 機能性材料 - Google Patents

機能性材料 Download PDF

Info

Publication number
JP2014063725A
JP2014063725A JP2013171259A JP2013171259A JP2014063725A JP 2014063725 A JP2014063725 A JP 2014063725A JP 2013171259 A JP2013171259 A JP 2013171259A JP 2013171259 A JP2013171259 A JP 2013171259A JP 2014063725 A JP2014063725 A JP 2014063725A
Authority
JP
Japan
Prior art keywords
metal composite
composite particles
functional material
electronic device
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013171259A
Other languages
English (en)
Other versions
JP5599497B2 (ja
Inventor
Shigenobu Sekine
重信 関根
Yurina Sekine
由莉奈 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Napra Co Ltd
Original Assignee
Napra Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Napra Co Ltd filed Critical Napra Co Ltd
Priority to JP2013171259A priority Critical patent/JP5599497B2/ja
Publication of JP2014063725A publication Critical patent/JP2014063725A/ja
Priority to US14/456,461 priority patent/US9293416B2/en
Priority to EP14275173.4A priority patent/EP2839904B1/en
Priority to CN201410415257.3A priority patent/CN104425052B/zh
Application granted granted Critical
Publication of JP5599497B2 publication Critical patent/JP5599497B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F1/00—Metallic powder; Treatment of metallic powder, e.g. to facilitate working or to improve properties
    • B22F1/09—Mixtures of metallic powders
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C1/00—Making non-ferrous alloys
    • C22C1/04—Making non-ferrous alloys by powder metallurgy
    • C22C1/0425—Copper-based alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/81825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/8182—Diffusion bonding
    • H01L2224/8183—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Conductive Materials (AREA)
  • Powder Metallurgy (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacture Of Metal Powder And Suspensions Thereof (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dispersion Chemistry (AREA)

Abstract

【課題】ボイド、クラック等を生じることのない高品質、高信頼度の配線、電極、充填構造、封止構造、又は、接合構造を形成し得る機能性材料、及び、電子デバイスを提供すること。
【解決手段】本発明に係る機能性材料は、第１金属複合粒子、第２金属複合粒子及び第３金属複合粒子のうちの少なくとも2種を含有する。第１金属複合粒子、第２金属複合粒子及び第３金属複合粒子のそれぞれは、複数種の金属成分を含有している。第１金属複合粒子の融点T1（℃）と、第２金属複合粒子の融点T2（℃）と、第３金属複合粒子の融点T3（℃）とは、T1＞T2＞T3の関係を満たす。
【選択図】図１

Description

本発明は、機能性材料に関する。本発明において、機能性材料とは、材料の持つ電気的性質、誘電体特性、磁性、光学特性、接合特性、封止特性などの機能を発現させるタイプの材料をいう。本発明に係る機能性材料には、配線材料、電極材料、充填材料、封止材料、又は、接合材料等が含まれる。
各種スケールの集積回路、各種半導体素子もしくはそのチップ等の電子デバイスにおいて、三次元回路配置を実現する手法として、回路基板に多数の貫通電極を設けておき、この回路基板を積層するＴＳＶ（Through-Silicon-Via)技術が提案されている。三次元回路配置にＴＳＶ技術を使用すれば、大量の機能を小さな占有面積の中に詰め込めるようになる。加えて、素子同士の重要な電気経路が劇的に短くできるために、処理の高速化を図ることができる。特許文献１には、ＴＳＶ技術に不可欠なビア・ホール構造体が開示されている。
特許文献１に開示されたビア・ホール構造体は、高融点金属、低融点金属又は金属合金、及び、架橋剤とともに、必ずバインダー及び／又は反応性モノマー又はポリマーを含有する。ビア・ホール内での硬化状態では、合金化金属網とともに、電導性接着剤の有機成分の架橋で生じたポリマー網が併存している。
特許文献１に記載されたビア・ホール構造体は、その明細書の記載によれば、ビア・ホール内での硬化状態では、合金化金属網とともに、ポリマー網が併存しているので、電気的導電性がその分だけ悪くなる。
更に、金属拡散接合に固有の問題として、カーケンダルボイドによる空洞、クラック等の発生の問題がある。カーケンダルボイドは、相互拡散の不均衡により発生した原子空孔（格子）が消滅することなく集積したことにより発生する。例えば、Sn/Cuの界面の場合、Cuの拡散に対してSnの拡散が少ないため、金属間化合物とCu界面とに空孔が集積し、カーケンダルボイドを形成する。このカーケンダルボイドが、より大きな空洞又はクラックに発展し、電極の信頼性や品質を低下させ、更には断線等を生じてしまうこともある。特許文献１には、その対策手段が開示されていない。
ウエハの面上に、貫通電極と共に、又は貫通電極から独立して、配線用の平面状導体パターンを形成する場合、また、三次元システム・パッケージ（３D-SiP)などの形態をとる電子デバイスにおいて、半導体チップ間を接続する場合、更には、液晶デバイス等において封止する場合等にも同様の問題を生じる。
特許第３８６９８５９号公報
本発明の課題は、空洞、クラック等を生じることなく、配線、電極、充填構造、封止構造、又は、接合構造を形成し得る機能性材料、及び、それを適用した電子デバイスを提供することである。
本発明のもう一つの課題は、溶融温度が低く、凝固後は高い融点をもつ配線、電極、充填構造、封止構造、又は、接合構造を形成し得る機能性材料、及び、それを適用した電子デバイスを提供することである。
上述した課題の少なくとも一つを解決するため、本発明は、機能性材料、この機能性材料による配線を有する基板、この基板を用いた電子デバイスを開示する。
本発明に係る機能性材料は、第１金属複合粒子、第２金属複合粒子及び第３金属複合粒子のうちの少なくとも２種を含む。前記第１金属複合粒子、前記第２金属複合粒子及び前記第３金属複合粒子のそれぞれは、複数種の金属成分を含有している。前記第１金属複合粒子の融点T1（℃）と、前記第２金属複合粒子の融点T2（℃）と、前記第３金属複合粒子のT3（℃）とは、T1＞T2＞T3の関係を満たす。
上述した機能性材料を、配線、電極、充填構造、封止構造、又は、接合構造の実現に用いた場合、融点T1,T2,T3の互いに異なる第１金属複合粒子、第２金属複合粒子及び第３金属複合粒子の組合せにより、相互拡散の不均衡が緩和される結果、原子空孔（格子）の集積が回避され、カーケンダルボイドの発生が抑制され、カーケンダルボイド等のない配線、電極、充填構造、封止構造、又は、接合構造が形成される。拡散接合領域は、通常は、膜厚若しくは層厚がｎｍサイズ（１μｍ以下）のナノコンポジット構造となる。
また、例えば、第３金属複合粒子の融点Ｔ３（℃）を低く設定する一方、第１金属複合粒子の融点Ｔ１（℃）を高く設定することが可能になる。このため、溶融温度が低く、凝固後は高い融点をもつ配線、電極、充填構造、封止構造、又は、接合構造を形成し得る。
前記第１金属複合粒子、前記第２金属複合粒子及び前記第３金属複合粒子のそれぞれは、複数種の金属成分を含有しているから、含有されるべき金属成分を選択することによって、その融点T1、T2、T3が、T1＞T2＞T3を満たすように調整することができる。
本発明に係る機能性材料は、第１金属複合粒子、第２金属複合粒子及び第３金属複合粒子の少なくとも２種を含有すればよく、３種を含有しなくともよい。例えば、第１金属複合粒子及び第２金属複合粒子を含有するタイプであってもよいし、第１金属複合粒子及び第３金属複合粒子を含有するタイプであってもよいし、第２金属複合粒子及び第３金属複合粒子を含有するタイプであってもよい。これらの組合せは、第１金属複合粒子、第２金属複合粒子及び第３金属複合粒子における組成分の種類、組成分の相対量等を見て選択される。
上述した目的に合う第１金属複合粒子の具体としては、Cuと、Si、B、Ti、AlまたはAgの群から選択された少なくとも一種とを含むものを挙げることができる。
次に、第２金属複合粒子の具体例としては、Snと、Cuと、Si、B、Ti、AlまたはAgの群から選択された少なくとも一種とを含むものを挙げることができる。
更に、第３金属複合粒子は、具体的には、Snと、Biと、Gaと、前記Si、B、Ti、AlまたはAgの群から選択された少なくとも一種とを含むことができる。
第３金属複合粒子は、もう一つの選択肢として、Snと、Biと、Inと、Sbと、Ga、Si、B、Ti、AlまたはAgの群から選択された少なくとも一種とを含んでいてもよい。
本発明に係る機能性材料は、前記第１金属複合粒子、前記第２金属複合粒子及び前記第３金属複合粒子を流動性分散媒中に分散させたものであってもよい。具体的には、配線用ペースト、充填用ペースト、電極用ペースト、封止用ペースト、または、接合ペースト等の流動性を有する機能性材料として使用することができる。
本発明は、上述した機能性材料を用いた電子デバイスを開示する。本発明において、電子機器には、電子工学の技術を応用した電気製品の全てを含むことができる。代表的には、インターポーザ、各種半導体チップ、または、三次元システム・パッケージ（３D-SiP)である。
上述したように、本発明によれば次のような効果を得ることができる。
（ａ）カーケンダルボイド等を生じることなく、配線、電極、充填構造、封止構造、又は、接合構造を形成し得る機能性材料、及び、それを適用した電子デバイスを提供することができる。
（ｂ）溶融温度が低く、凝固後は高い融点をもつ配線、電極、充填構造、封止構造、又は、接合構造を形成し得る機能性材料、及び、それを適用した電子デバイスを提供することができる。
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。但し、添付図面は、単なる例示に過ぎない。
本発明に係る機能性材料を用いた電子デバイスの一例を示す図である。 本発明に係る機能性材料を用いた電子デバイスの別の例を示す図である。 本発明に係る機能性材料を用いた電子デバイスの更に別の例を示す図である。 本発明に係る機能性材料を用いた電子デバイスの更に別の例を示す図である。 本発明に係る機能性材料を用いた電子デバイスの更に別の例を示す図である。 図５に示した電子デバイスの一部拡大部分断面図である。 本発明に係る機能性材料を用いた電子デバイスの更に別の例を示す図である。 従来のＳｎ-Cu系導電ペーストを用いて形成した配線のＳＥＭ像を示している。 本発明に係る機能性材料を用いて形成したメタライズ層のＳＥＭ像を示している。 ３００℃における高温シェア強度試験結果を示す図である。
本発明に係る機能性材料は、第１金属複合粒子、第２金属複合粒子及び第３金属複合粒子から選択された少なくとも２種を含む粉体の形態をとる。もっとも、選択可能な成分は、第１金属複合粒子〜第３金属複合粒子の３種に限定されるものではなく、４種またはそれ以上の金属粒子もしくは金属複合粒子を含んでいてもよい。
第１金属複合粒子、第２金属複合粒子及び第３金属複合粒子のそれぞれは、複数種の金属成分を含有する。第１金属複合粒子〜第３金属複合粒子は、ナノコンポジット構造を有することが好ましい。ナノコンポジット構造とは、金属/合金の結晶、非結晶又はそれらの化合物がｎｍサイズで一体化され、複合化されたものをいう。第１金属複合粒子〜第３金属複合粒子は、粒形が、不揃いであっても、統一されていてもよい。また、球状、鱗片状、扁平状等、任意の形状をとることができる。
本発明に係る機能性材料において、第１金属複合粒子〜第３金属複合粒子は、全体としての組成分が互いに異なり、それぞれの融点T1（℃）、T2（℃）、T3（℃）が、T1＞T2＞T3の関係を満たす。
第１金属複合粒子〜第３金属複合粒子の具体例は、次のとおりである。
１．第１金属複合粒子
第１金属複合粒子の具体例としては、Cuと、Si、B、Ti、AlまたはAgの群から選択された少なくとも一種とを含むものを挙げることができる。各組成分の組成比は、次のような範囲に設定することができる。
Cu：９９．９ｗｔ％以下
Sn：50ｗｔ％以下
Si、B、Ti、AlまたはAg：０．０１ｗｔ％以下
Cu又はその合金粒子は、その表面が酸化抑制膜によって覆われていることが好ましい。酸化抑制膜としては、Cu又はその合金粒子の表面にメッキされたAgまたはSnのメッキ膜が適している、その他、１５０℃以上で昇華する樹脂の被膜であってもよい。
２．第２金属複合粒子
第２金属複合粒子の具体例としては、主成分たるSnと、Cuと、Si、B、Ti、AlまたはAgの群から選択された少なくとも一種とを含むものを挙げることができる。各組成分の組成比は、次のような範囲に設定することができる。
Sn：９８ｗｔ％以下
Cu：３０ｗｔ％以下
Si、B、Ti、AlまたはAg：０．０１ｗｔ％以下
３．第３金属複合粒子
（１）第３金属複合粒子は、一つの選択肢として、Snと、Biと、Gaと、Si、B、Ti、AlまたはAgの群から選択された少なくとも一種とを含むことができる。この場合の各組成分の組成比は、次のような範囲に設定することができる。
Sn：４０〜８０ｗｔ％
Bi：１５〜６０ｗｔ％
Ga：０．１ｗｔ％以下
Al：１ｗｔ％以下
Si、B、TiまたはAg：０．０１ｗｔ％以下
（２）第３金属複合粒子は、もう一つの選択肢として、Snと、Biと、Inと、Sbと、Ga、Si、B、Ti、AlまたはAgの群から選択された少なくとも一種とを含んでいてもよい。この場合の各組成分の組成比は、次のような範囲に設定することができる。
In：Snに対して、２０ｗｔ％以下
Bi：Snに対して、２０ｗｔ％以下
Sb：Snに対して、２０ｗｔ％以下
Ga、Si、B、Ti、AlまたはAg：１ｗｔ％以下
上記具体例によれば、融点T1、T2、T3は、次のようになる。
T1＝1100℃〜500℃
T2＝400℃〜250℃
T3＝250℃以下
上述した第１金属複合粒子〜第３金属複合粒子のうち、第１金属複合粒子、第２金属複合粒子及び第３金属複合粒子の少なくとも２種を含有すればよく、３種を含有しなくともよい。例えば、Cuを主成分とする第１金属複合粒子と、Snを主成分とする第２金属複合粒子との組合せであってもよいし、第１金属複合粒子と、Snを主成分とする第３金属複合粒子との組合せであってもよい。
本発明に係る機能性材料は、第１金属複合粒子、第２金属複合粒子及び第３金属複合粒子を、流動性分散媒中に分散させたものであってもよい。流動性分散媒としては、各種有機バインダ、水性分散媒又は揮発性有機分散媒等を用いることができる。そのような分散媒としては、種々のものが知られているので、それらを選択使用すればよい。具体的には、配線用導電ペースト、充填用ペースト、電極用ペースト、封止用ペースト、または、接合ペースト等の流動性機能性材料を例示することができる。
上述した本発明に係る機能性材料は、各種電子デバイスにおいて、配線材料、電極材料、充填材料、接合材料、または、封止材料として用いることができる。その具体例を、図１〜図７を参照して説明する。
まず、図１を参照すると、基板５１に、柱状導体５２を設けた電子デバイスが示されている。図１に示した電子デバイスは、代表的には、インターポーザある。そのほか、図２に図示するように、基板５１の内部に、半導体回路要素５４を形成した半導体チップであってもよい。そのような半導体チップとしては、例えば、メモリ・チップ、ロジック・チップ等を挙げることができる。
図１及び図２において、基板５１は、Ｓｉ基板、ＳｉＣ基板又はＳＯＩ基板等の半導体基板によって構成することができる。無機又は有機の絶縁基板、誘電体基板、磁性基板又はそれらを複合した複合基板であってもよい。基板５１の厚みは、例えば、数十μｍである。
基板５１は、その厚み方向に向かう縦孔５５の内部に柱状導体５２を含んでいる。縦孔５５及び柱状導体５２は、限定するものではないが、例えば、孔径が６０μｍ以下であり、更に小径化された１０μｍ以下のものも含む。
柱状導体５２は、縦孔５５の内壁面に設けられた電気絶縁層５３によって、Ｓｉ基板等の半導体基板でなる基板５１から電気絶縁されている。
電気絶縁層５３は、縦孔５５の内壁面を改質した酸化膜もしくは窒化膜であってもよいし、縦孔５５の内部に充填された無機もしくは有機又はそれらの機能性材料でなる絶縁層であってもよい。無機絶縁層でなる電気絶縁層５３は、具体的には、絶縁性微粒子、Si微粒子及び有機Si化合物を含有する絶縁性ペーストを縦孔５５の内部に充填し、硬化させて形成することができる。電気絶縁層５３を形成するには、縦孔５５の内部で、有機Si化合物及びSi微粒子を互いに反応させて、絶縁性微粒子の周りを埋めるSi-O結合のネットワークを形成する。有機Si化合物及びSi微粒子の反応は、好ましくは真空雰囲気中で、例えば、130℃〜150℃の温度範囲で加熱することによって進行させることができる。
柱状導体５２は、本発明に係る機能性材料によって構成されたものである。図１の場合には、その溶融金属を、縦孔５５の内部に充填する。充填にあたっては、真空チャンバ内の減圧雰囲気で処理することが好ましい。減圧処理の後、真空チャンバの内圧を増圧する差圧充填方式を採用してもよい。
次に、縦孔５５内に充填された溶融金属を、加圧しながら、凝固させる。これにより、隙間や空隙のない高品質の導電路を形成することができる。柱状導体５２は、本発明に係る機能性材料を、分散媒中に分散させた分散系機能性材料を用いて形成することもできる。
本発明に係る機能性材料用いて柱状導体５２を形成した場合、全体としての組成分及び融点T1,T2,T3の互いに異なる第１金属複合粒子、第２金属複合粒子及び第３金属複合粒子の少なくとも２種の組合せにより、相互拡散の不均衡が緩和される結果、原子空孔（格子）の集積が回避され、カーケンダルボイドの発生が抑制され、カーケンダルボイド等のない柱状導体５２が形成される。
次に、図３に図示された電子デバイスは、基板７１の一面に、パターン化された平面状の配線７２が形成されている。配線７２は、メタライズ層７２１と、合成樹脂膜７２２とを含んでいる。メタライズ層７２１は、金属成分が互いに拡散接合している。拡散接合は、採用するプロセスに従って、液相拡散接合又は固相拡散接合の形態をとることができる。
合成樹脂膜７２２は、メタライズ層７２１の表面を覆っている。合成樹脂膜７２２は、その厚み如何によって、絶縁膜ともなるし、絶縁性の低い保護膜ともなり得る。合成樹脂膜７２２は、感光性樹脂によって構成することができる。
メタライズ層７２１は、第１金属複合粒子、第２金属複合粒子及び第３金属複合粒子を含有している。第１金属複合粒子〜第３金属複合粒子のそれぞれは、前述したような複数種の金属成分を含有している。含有されるべき金属成分を選択することによって、その融点T1、T2、T3が、T1＞T2＞T3を満たすように調整することができる。
配線７２のメタライズ層７２１では、金属複合粒子１０１、第２金属複合粒子及び第３金属複合粒子に含まれる金属成分を、カーケンダルボイドを発生させることなく、互いに拡散接合させることができるので、ボイド、クラック、断線のないメタライズ層７２１を有する電子機器を実現することができる。
また、ボイド、クラック、断線のほとんどない連続するメタライズ層７２１となるので、メタライズ層７２１の充填度、緻密性が上がり、導電性が高く、機械的・物理的強度に優れ、しかも、導電性の高いメタライズ層７２１を有する電子機器を得ることができる。
また、合成樹脂膜７２２が、メタライズ層７２１の表面を覆っているから、メタライズ層７２１の外的損傷を回避することができるほか、耐酸化性、耐久性、耐候性が向上する。しかも、基板７１に対するメタライズ層７２１自体の密着力・接着力の他に、合成樹脂膜７２２による密着力・接着力も発生するので、メタライズ配線の全体としての密着力・接着力が向上する。
電子部品の実装にあたっては、図４に図示するように、メタライズ配線７２に、外部導体や、電子部品７３の電極７３１等を接続する。接続部分の外側は、合成樹脂膜７２２によって覆われているから、合成樹脂膜７２２による酸化防止機能が損なわれることがない。即ち、メタライズ層７２１に対する外部導体及び電子部品７３の電気的接続の信頼性が高く、しかも、メタライズ層７２１に対する酸化防止機能を有するメタライズ配線を実現することができる。
好ましくは、合成樹脂膜７２２は、メタライズ層７２１と同時に形成する。この場合には、メタライズ層７２１と樹脂層とを異時に形成したものと異なって、メタライズ層７２１が空気に触れることがない。よって、酸化を受けない高品質のメタライズ層７２１を有する電子機器を得ることができる。
合成樹脂膜７２２と、メタライズ層７２１とを同時に形成する手段として、第１金属複合粒子、第２金属複合粒子及び第３金属複合粒子と、合成樹脂よりなる有機バインダ及び溶剤を混合した導電ペーストを、印刷技術を用いて、所定のパターンとなるように、基板７１に塗布し、熱処理して得られる。この熱処理により、第１金属複合粒子、第２金属複合粒子及び第３金属複合粒子が、前述した連鎖的プロセスによって溶解し、拡散接合が生じる。この拡散接合により、メタライズ層７２１が形成される。メタライズ層７２１は、その比重差によって合成樹脂膜７２２よりも下側に沈降する。これによって、基板７１に付着させたメタライズ層７２１の外面を、合成樹脂膜７２２で覆ったメタライズ配線７２が形成される。合成樹脂膜７２２は、絶縁膜として機能させるのに適した膜厚としてもよいし、絶縁膜としての機能よりも、酸化防止膜としての機能を重視すべく、薄い膜厚としてもよい。
図５は、複数の半導体チップ９２１〜９２３を積層した積層体９２０を、本発明に係るインターポーザ９１０の上に搭載し、インターポーザ９１０を、マザーボード９００上に実装した三次元電子デバイスを示している。インターポーザ９１０及び半導体チップ９２１〜９２３の柱状導体５２は、接合材料９３１によって接合されている。インターポーザ９１０は、ボール・グリッド９５０等によって、マザーボード９００上に接合される。
接合材料９３１は、本発明に係る機能性材料によって構成することができる。好ましくは、接合材料９３１は、ナノコンポジット構造合金ろう材又はナノコンポジット構造微粉末を用いる。そして、図６に拡大して示すように、接合材料９３１により、柱状導体５２の一端面に、他の導体である柱状導体５２を液相拡散接合または固相拡散接合９４１させる。図示は省略するが、図１、図２の柱状導体と、図３、図４に示したメタライズ層との拡散接合について、上述した液相拡散接合または固相拡散接合を適用することができる。
半導体チップ９２１〜９２３は、代表的には、メモリ・チップ、ロジック・チップである。そのほか、システムLSI、メモリLSI、イメージセンサ又はMEMS等であってもよいし、アナログやデジタルの回路、CPUのようなロジック回路などを含む電子デバイスであってもよいし、アナログ高周波回路と、低周波で低消費電力の回路といった異種の回路を、別々のプロセスによって作り、それらを積層した電子デバイスであってもよい。更に、センサーモジュル、光電気モジュール、ユニポーラトランジスタ、ＭＯＳ ＦＥＴ、ＣＭＯＳ ＦＥＴ、メモリーセル、もしくは、それらの集積回路部品（ＩＣ）、又は各種スケールのＬＳＩ等、凡そ、電子回路を機能要素とする電子デバイスのほとんどのものが含まれ得る。
更に、図７は、本発明に係る機能性材料を、封止材料として用いた例を示している。図７を参照すると、例えば液晶表示装置の電子デバイスにおいて、前面板１１１と、裏面板１１２との間の周縁部を、封止層１１３によって封止し、前面板１１１及び裏面板１１２の間の内部空間１１４を、外部から遮蔽するようになっている。封止層１１３は、本発明に係る機能性材料によって構成される。これにより、気密性、水密性等の本来の封止機能のみならず、電磁シールドや、静電シールド等の機能を発揮する封止層１１３を構成することができる。
上述した図１〜図７の何れの実施の形態においても、柱状導体５２（図１、図２）、メタライズ層７２１（図３、図４）、接合材料９３１（図５、図６）及び封止材料１１３（図７）として、本発明に係る機能性材料を用いている。本発明に係る機能性材料によれば、第１金属複合粒子の融点T1（℃）と、第３金属複合粒子の融点T3（℃）との間の融点の差に起因する相互拡散の不均衡が、中間的な融点T2（℃）を持つ第２金属複合粒子によって緩和される結果、原子空孔（格子）の集積が回避され、カーケンダルボイドの発生が抑制される。
この点について、図８及び図９に示したＳＥＭ（Scanning Electron Microscope）像を参照して説明する。図８は、従来のＳｎ-Cu系導電ペーストを用いて形成した配線のＳＥＭ像を示し、図９は本発明に係る機能性材料を用いて形成したメタライズ層（図３、図４）のＳＥＭ像を示している。
まず、従来のＳｎ-Cu系導電ペーストを用いて形成した配線のＳＥＭ像を示す図８を参照すると、Ｃｕ結晶と、Ｓｎ結晶との間の界面に、Ｃｕ３Ｓｎの拡散層があり、Ｃｕ３Ｓｎ層とＣu結晶との界面のほぼ全体に沿って、ボイドが生じている。
これに対して、図９を参照すると、本発明に係る機能性材料を用いて形成したメタライズ層は、Ｃｕ結晶粒とＳｎ結晶粒との間の界面に生じるＣｕ３Ｓｎの拡散層は、Ｃu結晶粒及びＳｎ結晶粒の何れに対しても、その結晶粒形状に合わせた倣い形状を持ち、ボイドを生じることなく、連続している。Ｃｕ３Ｓｎの拡散層は、層厚が７００ｎｍ以下のナノコンポジット構造を構成していることが、一つの特徴となっている。なお、図９において、Ｃｕ結晶粒領域における画像色の違いは、結晶方位の違いが現れたものである。
また、本発明に係る機能性材料を用いて形成したメタライズ層は、高温シェア強度試験において、高い高温保持信頼性を有する。この点について、図１０を参照して説明する。図１０は、３００℃における高温シェア強度試験結果を示す図で、横軸に時間（ｈ）をとり、縦軸にシェア強度（ＭＰa）をとってある。曲線Ａは、本発明に係る機能性材料を用いたメタライズ層（図３、図４）のシェア強度特性を示し、曲線Ｂは特許文献１に記載された導電ペーストを用いた配線のシェア強度特性を示し、曲線Ｃは、Ａｕ-１２Ｇｅ系導電ペーストを用いた従来の配線のシェア強度特性を示している。
まず、特許文献１に記載された導電ペーストを用いて形成した配線は、曲線Ｂに示すように、シェア強度が、初期値３０（ＭＰa）と低く、４００時間経過後には１０（ＭＰa）で低下してしまう。
また、Ａｕ-１２Ｇｅ系導電ペーストを用いた従来の配線は、曲線Ｃに示すように、シェア強度特性が、初期値こそ、８０（ＭＰa）と高い値を示すものの、時間経過につれて、急激に低下し、５００時間経過後には、約２０（ＭＰa）まで低下してしまう。
これに対して、本発明に係る機能性材料を用いたメタライズ層は、曲線Ａに示すように、シェア強度特性が、初期値５７（ＭＰa）と高い値を示し、その後、５００時間を経過しても、殆ど変わらないシェア強度特性を保持している。
これは、本発明に係る機能性材料を用いたメタライズ層が、ボイド、クラック、断線のほとんどない連続するメタライズ層となり、メタライズ層の充填度、緻密性が上がり、導電性が高く、機械的・物理的強度の高いメタライズ層を形成し得ることを示している。
図８〜図１０は、本発明に係る機能性材料それ自体の特徴を示すものであるから、図８〜図１０の実験データは、同じ機能性材料を用いた柱状導体（図１、図２）、接合材料（図５、図６）及び封止材料（図７）についても妥当する。
即ち、図１、図２の柱状導体５２の内部では、図９に示したように、Ｃｕ結晶粒とＳｎ結晶粒との間の界面に生じるＣｕ３Ｓｎの拡散層が、Ｃu結晶粒及びＳｎ結晶粒の何れに対しても、その結晶粒形状に合わせた倣い形状を持ち、ボイドを生じることなく、連続する。
以上、好ましい実施例を参照して本発明を詳細に説明したが、本発明はこれらに限定されるものではなく、当業者であれば、その基本的技術思想および教示に基づき、種々の変形例を想到できることは自明である。
５１ 基板
５２ 柱状導体
５３ 電気絶縁層
７１ 基板
７２ メタライズ配線
７２１ メタライズ層
７３ 電子部品
９００ マザーボード
９１０ インターポーザ
９２１〜９２３ 半導体チップ
９３１ 接合材料
１１３ 封止材料

Claims (6)

  1. 第１金属複合粒子、第２金属複合粒子及び第３金属複合粒子のうちの少なくとも２種を含有する機能性材料であって、
    前記第１金属複合粒子、前記第２金属複合粒子及び前記第３金属複合粒子のそれぞれは、複数種の金属成分を含有しており、
    第１金属複合粒子の融点T1（℃）と、第２金属複合粒子の融点T2（℃）と、第３金属複合粒子のT3（℃）とは、T1＞T2＞T3の関係を満たす、機能性材料。
  2. 第１金属複合粒子、第２金属複合粒子及び第３金属複合粒子のうちの少なくとも２種を含有する機能性材料であって、
    前記第１金属複合粒子は、Cuと、Si、B、Ti、AlまたはAgの群から選択された少なくとも一種とを含んでおり、
    前記第２金属複合粒子は、Snと、Cuと、Si、B、Ti、AlまたはAgの群から選択された少なくとも一種とを含んでおり、
    前記第３金属複合粒子は、
    （ａ）Snと、Biと、Gaと、Si、B、Ti、AlまたはAgの群から選択された少なくとも一種とを含むか、または、
    （ｂ）Snと、Biと、Inと、Sbと、Ga、Si、B、Ti、AlまたはAgの群から選択された少なくとも一種とを含む、
    機能性材料。
  3. 請求項１または２に記載された機能性材料であって、前記第１金属複合粒子、前記第２金属複合粒子又は前記第３金属複合粒子を、流動性分散媒中に分散させたものでなる、機能性材料。
  4. 半導体基板と、柱状導体とを含む電子デバイスであって、
    前記柱状導体は、請求項１乃至３の何れかに記載された機能性材料を用いて形成され、前記半導体基板に電気絶縁して充填されている、
    電子デバイス。
  5. 請求項４に記載された電子デバイスであって、電子素子を含み、
    前記電子素子は、配線導体、他の電子デバイス又は電子部品であって、その導体部分の少なくとも一部が、前記柱状導体の両端面の少なくとも一端面に拡散接合されている、
    電子デバイス。
  6. 請求項５に記載された電子デバイスであって、前記柱状導体の両端面の少なくとも一端面に、ナノコンポジット構造合金ろう材又はナノコンポジット構造微粉末を用いて、他の導体を液相拡散接合または固相拡散接合させてある、電子デバイス。
JP2013171259A 2012-08-29 2013-08-21 機能性材料 Active JP5599497B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013171259A JP5599497B2 (ja) 2012-08-29 2013-08-21 機能性材料
US14/456,461 US9293416B2 (en) 2012-08-29 2014-08-11 Functional material
EP14275173.4A EP2839904B1 (en) 2013-08-21 2014-08-19 Functional material
CN201410415257.3A CN104425052B (zh) 2013-08-21 2014-08-21 功能性材料

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012188908 2012-08-29
JP2012188908 2012-08-29
JP2013171259A JP5599497B2 (ja) 2012-08-29 2013-08-21 機能性材料

Publications (2)

Publication Number Publication Date
JP2014063725A true JP2014063725A (ja) 2014-04-10
JP5599497B2 JP5599497B2 (ja) 2014-10-01

Family

ID=50618762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013171259A Active JP5599497B2 (ja) 2012-08-29 2013-08-21 機能性材料

Country Status (2)

Country Link
US (1) US9293416B2 (ja)
JP (1) JP5599497B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051843A (ja) * 2014-09-01 2016-04-11 有限会社 ナプラ ３次元積層配線基板、電子機器、情報処理システム、及び、情報通信システム
JP2016171297A (ja) * 2015-03-12 2016-09-23 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
US9924592B2 (en) 2016-08-18 2018-03-20 Napra Co., Ltd. Three-dimensional laminated circuit board, electronic device, information processing system, and information network system
JP6357271B1 (ja) * 2017-10-25 2018-07-11 有限会社 ナプラ 柱状導体構造

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6042577B1 (ja) * 2016-07-05 2016-12-14 有限会社 ナプラ 多層プリフォームシート
US10385469B2 (en) 2017-09-11 2019-08-20 Toyota Motor Engineering & Manufacturing North America, Inc. Thermal stress compensation bonding layers and power electronics assemblies incorporating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094242A (ja) * 2000-09-14 2002-03-29 Denso Corp プリント多層基板の層間接続用材料およびこれを用いたプリント多層基板の製造方法
JP2002198654A (ja) * 2000-12-25 2002-07-12 Kyocera Corp 電気素子内蔵配線基板およびその製造方法
JP2003101219A (ja) * 2001-09-27 2003-04-04 Kyocera Corp 配線基板及びその製造方法
JP2004363052A (ja) * 2003-06-06 2004-12-24 Asahi Kasei Corp 導電性材料、導電性成形体、導電性成形体の製造方法
JP2011023497A (ja) * 2009-07-15 2011-02-03 Napura:Kk 回路基板及び電子デバイス

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5948533A (en) 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US5716663A (en) * 1990-02-09 1998-02-10 Toranaga Technologies Multilayer printed circuit
JP2967666B2 (ja) * 1992-12-08 1999-10-25 株式会社村田製作所 チップ型電子部品
US6207259B1 (en) * 1998-11-02 2001-03-27 Kyocera Corporation Wiring board
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
US7910837B2 (en) * 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
JP2012523091A (ja) 2009-04-02 2012-09-27 オーメット サーキッツ インク 混合された合金フィラーを含む伝導性組成物
US8415784B2 (en) * 2009-06-02 2013-04-09 Napra Co., Ltd. Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method
JP2012174332A (ja) 2011-02-17 2012-09-10 Fujitsu Ltd 導電性接合材料、導体の接合方法、及び半導体装置の製造方法
JPWO2013038817A1 (ja) 2011-09-16 2015-03-26 株式会社村田製作所 導電性材料、それを用いた接続方法、および接続構造
JP5124693B1 (ja) 2012-04-24 2013-01-23 有限会社 ナプラ 電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094242A (ja) * 2000-09-14 2002-03-29 Denso Corp プリント多層基板の層間接続用材料およびこれを用いたプリント多層基板の製造方法
JP2002198654A (ja) * 2000-12-25 2002-07-12 Kyocera Corp 電気素子内蔵配線基板およびその製造方法
JP2003101219A (ja) * 2001-09-27 2003-04-04 Kyocera Corp 配線基板及びその製造方法
JP2004363052A (ja) * 2003-06-06 2004-12-24 Asahi Kasei Corp 導電性材料、導電性成形体、導電性成形体の製造方法
JP2011023497A (ja) * 2009-07-15 2011-02-03 Napura:Kk 回路基板及び電子デバイス

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016051843A (ja) * 2014-09-01 2016-04-11 有限会社 ナプラ ３次元積層配線基板、電子機器、情報処理システム、及び、情報通信システム
JP2016171297A (ja) * 2015-03-12 2016-09-23 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
US9924592B2 (en) 2016-08-18 2018-03-20 Napra Co., Ltd. Three-dimensional laminated circuit board, electronic device, information processing system, and information network system
JP6357271B1 (ja) * 2017-10-25 2018-07-11 有限会社 ナプラ 柱状導体構造
JP2019079965A (ja) * 2017-10-25 2019-05-23 有限会社 ナプラ 柱状導体構造

Also Published As

Publication number Publication date
JP5599497B2 (ja) 2014-10-01
US20150054158A1 (en) 2015-02-26
US9293416B2 (en) 2016-03-22

Similar Documents

Publication Publication Date Title
JP5599497B2 (ja) 機能性材料
JP5885351B2 (ja) 接合部及び電気配線
US9741664B2 (en) High density substrate interconnect formed through inkjet printing
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
KR102600004B1 (ko) 반도체 패키지
JP6029222B1 (ja) 金属粒子、ペースト、成形体、及び、積層体
US11128268B1 (en) Power amplifier packages containing peripherally-encapsulated dies and methods for the fabrication thereof
TWI809190B (zh) 半導體封裝
CN110880486A (zh) 扇出型半导体封装件
JP5709719B2 (ja) 電子部品支持装置及び電子デバイス
JP2009044065A (ja) 基板配線用導電性組成物、回路基板及び電子デバイス
JPH08330506A (ja) 回路基板構造
JP4902773B2 (ja) 半導体デバイス
EP2839904B1 (en) Functional material
JP2011114317A (ja) 回路基板及び電子デバイス
JP2008124072A (ja) 半導体装置
JP5822977B2 (ja) 電子デバイス、その製造方法、金属粒子及び導電性ペースト
JP2012174826A (ja) 電子デバイス及びその製造方法
WO2018168185A1 (ja) 半導体装置
TWI652783B (zh) 半導體裝置及其製造方法
US9515044B1 (en) Electronic device, method of manufacturing the same, metal particle, and electroconductive paste
WO2023233591A1 (ja) 半導体装置および半導体装置の製造方法
JP2009218287A (ja) スルーホール充填基板およびその製造方法
TWI273692B (en) Semiconductor package and method for manufacturing the same
JP2011166066A (ja) 電子デバイスの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140605

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140812

R150 Certificate of patent or registration of utility model

Ref document number: 5599497

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250