JP2014039187A - シングルエンド−差動変換器および半導体装置 - Google Patents

Abstract

【課題】理想的な出力差動電流特性が得られる周波数範囲の上限を向上させる。
【解決手段】入力信号Ｖｉｎを、パッケージ１３の外部電極端子ＰＩＮ１、ボンディングワイヤＷｉｒｅ１、チップ１２の入力端子ＰＡＤ１、シングルエンド−差動変換器１１の入力端子Ｔｉｎ１を介してゲート接地のＭＯＳトランジスタＭ１のソース端子に入力するとともに、ＤＣカット容量Ｃｉｎを介してソース接地のＭＯＳトランジスタＭ２のゲート端子に入力し、ＭＯＳトランジスタＭ１、Ｍ２のドレイン端子が差動電流出力端子となるシングルエンド−差動変換器１１において、ＭＯＳトランジスタＭ１のゲート端子をＤＣカット容量Ｃ１を介してＭＯＳトランジスタＭ２のソース端子に接続し、小信号解析によるＭＯＳトランジスタＭ１のゲート電圧とＭＯＳトランジスタＭ２のソース電圧とを等しくする。
【選択図】 図１

Description

本発明は、シングルエンド−差動変換器および半導体装置に関する。

シングルエンド−差動変換器は、一つのシングルエンド信号を、２つの平衡出力信号からなる差動信号に変換する回路である。このようなシングルエンド−差動変換器として、例えば、図８に示す回路構成を有するシングルエンド−差動変換器が提案されている（例えば、特許文献１参照）。
このようなシングルエンド−差動変換器１１は、例えば、シングルエンド−差動変換器１１本体が、半導体チップ（以下、単にチップともいう）１２上に作り込まれ、さらにチップ１２がパッケージ１３で保護されて半導体装置１００として作製される。

そして、シングルエンド−差動変換器１１の入力端子Ｔｉｎ１が、Ｎチャネル型ＭＯＳトランジスタからなるゲート接地のＭＯＳトランジスタＭ１のソース端子に接続されるとともに、直流カット用のＤＣカット容量Ｃｉｎを介して、Ｎチャネル型ＭＯＳトランジスタからなるソース接地のＭＯＳトランジスタＭ２のゲート端子に接続される。ソース接地のＭＯＳトランジスタＭ２のソース端子は電源端子Ｔｇｎｄに接続される。

ゲート接地のＭＯＳトランジスタＭ１のゲート端子はバイアス端子Ｔｂ１に接続され、ソース接地のＭＯＳトランジスタＭ２のゲート端子は抵抗Ｒｉｎを介してバイアス端子Ｔｂ２に接続され、それぞれＭＯＳトランジスタＭ１、Ｍ２が電圧−電流変換素子として動作するために必要な電圧にバイアスされる。
ゲート接地のＭＯＳトランジスタＭ１のドレイン端子は、Ｎチャネル型のＭＯＳトランジスタＭ３のソース端子に接続される。ＭＯＳトランジスタＭ３のドレイン端子およびゲート端子は電源Ｖｄｄに接続される。

ソース接地のＭＯＳトランジスタＭ２のドレイン端子は、Ｎチャネル型のＭＯＳトランジスタＭ４のソース端子に接続される。ＭＯＳトランジスタＭ４のドレイン端子およびゲート端子は電源Ｖｄｄに接続される。
そして、ＭＯＳトランジスタＭ１およびＭ３の接続点がコンデンサＣｏｕｔ１を介して接地され、ＭＯＳトランジスタＭ２およびＭ４の接続点がコンデンサＣｏｕｔ２を介して接地され、これらＭＯＳトランジスタＭ１およびＭ３の接続点とＭＯＳトランジスタＭ２およびＭ４の接続点とが差動電流出力端Ｔｏｕｔ１、Ｔｏｕｔ２となる。

シングルエンド−差動変換器１１の入力端子Ｔｉｎ１は、チップ１２の入力端子ＰＡＤ１とボンディングワイヤＷｉｒｅ１とを介してパッケージ１３の外部電極端子ＰＩＮ１に接続される。シングルエンド−差動変換器１１の電源端子Ｔｇｎｄは、チップ１２の電源端子ＰＡＤ２とボンディングワイヤＷｉｒｅ２とを介して外部電極端子ＰＩＮ２に接続される。外部電極端子ＰＩＮ２は、通常グランドに接続される。

以上の構成を有するシングルエンド−差動変換器１１は、以下のように動作する。
シングルエンド−差動変換器１１への入力信号Ｖｉｎは、外部電極端子ＰＩＮ１から、ボンディングワイヤＷｉｒｅ１、入力端子ＰＡＤ１を介してシングルエンド−差動変換器１１の入力端子Ｔｉｎ１に入力される。
シングルエンド−差動変換器１１に入力された電圧は、ゲート接地のＭＯＳトランジスタＭ１とソース接地のＭＯＳトランジスタＭ２とで、それぞれ同一振幅でありかつ位相差が１８０度の出力電流に変換される。

以上の動作を行うことにより、シングルエンド−差動変換器１１に入力されたシングルエンド電圧信号が、差動電流信号に変換される。

特開平６−２３２６５５号公報

図８のシングルエンド−差動変換器１１において、各ＭＯＳトランジスタを小信号解析用にモデル化すると、ゲート接地のＭＯＳトランジスタＭ１とソース接地のＭＯＳトランジスタＭ２の小信号出力電流は、それぞれ次式（１）および（２）で表される。
Ｉｄ＿Ｍ１＝−ｇｍ×Ｖｉｎ ……（１）
Ｉｄ＿Ｍ２＝＋ｇｍ×Ｖｉｎ ……（２）
Ｉｄ＿Ｍ１：ゲート接地のＭＯＳトランジスタＭ１のドレイン電流
Ｉｄ＿Ｍ２：ソース接地のＭＯＳトランジスタＭ２のドレイン電流
ｇｍ：ＭＯＳトランジスタのトランスコンダクタンス
Ｖｉｎ：入力電圧
（以下、入力信号Ｖｉｎの電圧を入力電圧Ｖｉｎともいう。）

ところで、図８のシングルエンド−差動変換器１１の回路中に示されるボンディングワイヤＷｉｒｅ１、Ｗｉｒｅ２は、通常、インダクタンスを有している。そのため、シングルエンド−差動変換器１１が高周波動作を行った際には、寄生インダクタンスとして回路特性に影響を与える。

ボンディングワイヤＷｉｒｅ１およびＷｉｒｅ２のインダクタンスをそれぞれＬ１、Ｌ２とすると、シングルエンド−差動変換器１１の入力端子電圧Ｖｉｎ１は次式（３）で表される。
Ｖｉｎ１＝｛１／（１＋ｊ×ω×ｇｍ×Ｌ１）｝×Ｖｉｎ ……（３）
また、ソース接地のＭＯＳトランジスタＭ２のソース電圧Ｖ２は、次式（４）で表される。
Ｖ２＝〔（ｊ×ω×ｇｍ×Ｌ２）
／｛（１＋ｊ×ω×ｇｍ×Ｌ１）（１＋ｊ×ω×ｇｍ×Ｌ２）｝〕×Ｖｉｎ ……（４）
入力電圧Ｖｉｎに対するゲート接地のＭＯＳトランジスタＭ１のトランスコンダクタンス特性を（１）式および（３）式から演算すると、次式（５）で表される。

同様に、入力電圧Ｖｉｎに対するソース接地のＭＯＳトランジスタＭ２のトランスコンダクタンス特性を（２）式および（３）式から演算すると、次式（６）で表される。
Ｉｄ＿Ｍ１／Ｖｉｎ＝−ｇｍ／（１＋ｊ×ω×ｇｍ×Ｌ１） ……（５）
Ｉｄ＿Ｍ２／Ｖｉｎ＝
＋ｇｍ／〔（１＋ｊ×ω×ｇｍ×Ｌ１）（１＋ｊ×ω×ｇｍ×Ｌ２）〕 ……（６）
ここで、Ｌ１＝Ｌ２＝Ｌとすると、（５）式および（６）式は、それぞれ次式（７）および（８）で表すことができる。
Ｉｄ＿Ｍ１／Ｖｉｎ＝−ｇｍ／（１＋ｊ×ω×ｇｍ×Ｌ） ……（７）
Ｉｄ＿Ｍ２／Ｖｉｎ＝＋ｇｍ／（１＋ｊ×ω×ｇｍ×Ｌ）^２ ……（８）
この（７）式および（８）で表されるＭＯＳトランジスタＭ１およびＭ２のトランスコンダクタンス特性を、図９および図１０に示す。

図９は、ＭＯＳトランジスタＭ１およびＭ２のトランスコンダクタンス振幅特性を示し、図１０はトランスコンダクタンス位相特性を示し、図９および図１０において、実線（Ｉｄ＿Ｍ１／Ｖｉｎ）は、ＭＯＳトランジスタＭ１のトランスコンダクタンス特性を表し、破線（Ｉｄ＿Ｍ２／Ｖｉｎ）は、ＭＯＳトランジスタＭ２のトランスコンダクタンス特性を表す。図９および図１０において、横軸は周波数〔Ｈｚ〕でありｐｏｌｅの周波数ｆｐで規格化したものである。また、図９において縦軸は振幅〔ｄＢ〕を表し、図１０において縦軸は位相〔ｄｅｇ〕を表す。

（７）式および（８）式から、ボンディングワイヤＷｉｒｅ１、Ｗｉｒｅ２のインダクタンスＬの影響で、次式（９）で表される周波数ｆｐ（ｆｐ：ｐｏｌｅ周波数）にｐｏｌｅを有していることがわかる。ｐｏｌｅの個数は、（７）式では１個、（８）式では２個である。
ｆｐ＝１／（２×π×ｇｍ×Ｌ） ……（９）
このｐｏｌｅの影響で、（７）式および（８）式で表されるトランスコンダクタンス特性において、ＭＯＳトランジスタＭ１およびＭ２の振幅特性差および位相誤差は、周波数が高くなると大きくなる。なお位相差は１８０度を理想としている。

図１１および図１２は、（７）式および（８）式で表されるＭＯＳトランジスタＭ１およびＭ２のトランスコンダクタンス特性における振幅特性差および位相誤差を示したものである。
図１１は、ＭＯＳトランジスタＭ１およびＭ２間の、トランスコンダクタンス差動間振幅差特性を示し、図１２はトランスコンダクタンス差動間位相差特性を示す。図１１および図１２において、横軸は周波数〔Ｈｚ〕でありｐｏｌｅの周波数ｆｐで規格化したものである。また、図１１において縦軸は振幅差〔ｄＢ〕を表し、図１２において縦軸は位相誤差〔ｄｅｇ〕を表す。

図１１、図１２に示すように、周波数が、ｆｐ／１０よりも高くなると、振幅差（図１１）および位相誤差（図１２）は大きくなる。その結果、シングルエンド−差動変換器１１の差動出力電流特性は、高周波数において理想から剥離する。
つまり、ボンディングワイヤＷｉｒｅ１、Ｗｉｒｅ２によるインダクタンスの影響で、理想的な出力差動電流特性を得ることのできる周波数の上限が制限されることになる。

本発明は、上記した点を鑑みてなされたものであり、理想的な出力差動電流特性が得られる周波数の上限を向上させることの可能なシングルエンド−差動変換器および半導体装置を提供することを目的としている。

本発明の一態様は、電圧−電流変換素子としての第１の能動素子および第２の能動素子を有し、前記第１の能動素子を流れる第１の電流と、前記第２の能動素子を流れる電流であり且つ前記第１の電流とは逆位相となる第２の電流とが、一の入力信号の差動信号として出力されるシングルエンド−差動変換器であって、前記第１の能動素子および前記第２の能動素子はそれぞれ制御端と高電位側電極端および低電位側電極端とを備え、前記第１の能動素子の制御端には一定電圧が入力され且つ前記第２の能動素子の低電位側電極端には一定電圧が入力され、前記一の入力信号が、前記第１の能動素子の低電位側電極端に入力されるとともに第１の容量素子を介して前記第２の能動素子の制御端に入力され、小信号解析による前記第１の能動素子の制御端電圧と前記第２の能動素子の低電位側電極端電圧とが等しいことを特徴とするシングルエンド−差動変換器である。

前記第２の能動素子の低電位側電極端は、第２の容量素子を介して前記第１の能動素子の制御端に電気的に接続されていてよい。
前記第２の能動素子の低電位側電極端は、利得が０ｄＢのアンプまたはバッファを介して前記第１の能動素子の制御端に電気的に接続されていてよい。
前記第１および第２の能動素子は、ＭＯＳトランジスタ、バイポーラトランジスタまたは真空管であってよい。

本発明の他の態様は、上記のいずれかに記載のシングルエンド−差動変換器と、前記第１の能動素子の低電位側電極端および前記第２の能動素子の制御端に電気的に接続される第１の接続部と、前記第２の能動素子の低電位側電極端に電気的に接続される第２の接続部と、が形成された半導体チップと、当該半導体チップを内包し、一の入力信号が入力される第１の入力部と、基準信号が入力される第２の入力部と、を備える半導体パッケージと、前記第１の接続部および前記第１の入力部間に接続される第１のボンディング部材と、前記第２の接続部および前記第２の入力部間に接続される第２のボンディング部材と、を備えることを特徴とする半導体装置である。

前記第１のボンディング部材および前記第２のボンディング部材はボンディングワイヤであってよい。
前記第１および第２の能動素子は、ＭＯＳトランジスタまたはバイポーラトランジスタであってよい。

本発明によれば、小信号解析による、制御端に一定電圧が入力される第１の能動素子の制御端電圧と、低電位側電極端に一定電圧が入力される第２の能動素子の低電位側電極端電圧とが等しくなるように構成したため、シングルエンド−差動変換器と外部の装置などとをボンディング部材で接続した場合でも、ボンディング部材のインダクタンスの影響を受けることを回避することができ、より高い周波数範囲まで良好に動作する周波数特性を有するシングルエンド−差動変換器を実現することができる。

本発明の第１の実施形態におけるシングルエンド−差動変換器を有する半導体装置の概略構成を示す回路図である。 図１のシングルエンド−差動変換器を有する半導体装置のトランスコンダクタンス振幅特性を示す特性図である。 図１のシングルエンド−差動変換器を有する半導体装置のトランスコンダクタンス位相特性を示す特性図である。 図１のシングルエンド−差動変換器を有する半導体装置の出力差動電流の差動間振幅差特性を示す特性図である。 図１のシングルエンド−差動変換器を有する半導体装置の出力差動電流の差動間位相誤差特性を示す特性図である。 本発明の第２の実施形態におけるシングルエンド−差動変換器を有する半導体装置の概略構成を示す回路図である。 本発明の第３の実施形態におけるシングルエンド−差動変換器を有する半導体装置の概略構成を示す回路図である。 従来のシングルエンド−差動変換器を有する半導体装置の概略構成を示す回路図の一例である。 従来のシングルエンド−差動変換器を有する半導体装置のトランスコンダクタンス振幅特性を示す特性図である。 従来のシングルエンド−差動変換器を有する半導体装置のトランスコンダクタンス位相特性を示す特性図である。 従来のシングルエンド−差動変換器を有する半導体装置の出力差動電流の差動間振幅差特性を示す特性図である。 従来のシングルエンド−差動変換器を有する半導体装置の出力差動電流の差動間位相誤差特性を示す特性図である。

以下、図面を参照して本発明の実施の形態を説明する。
（第１の実施の形態）
まず、第１の実施の形態を説明する。
（回路構成）
この第１の実施形態におけるシングルエンド−差動変換器１１は、図８に示す従来のシングルエンド−差動変換器１１と基本的な構成は同様であるので同一部には同一符号を付与し、その詳細な説明は省略する。

図１は、第１の実施形態におけるシングルエンド−差動変換器１１の構成の一部を示す回路図である。なお、図１において、ＭＯＳトランジスタＭ１およびＭ２のドレイン側の構成を記載していないが、ＭＯＳトランジスタＭ１およびＭ２のドレイン側の構成は、前記図８に示す従来のシングルエンド−差動増幅器１１の、ＭＯＳトランジスタＭ１およびＭ２のドレイン側の構成と同様である。

図１に示すように、第１の実施形態におけるシングルエンド差動変換器１１は、シングルエンド−差動変換器１１がパッケージ化されてなる半導体装置１００として実現されている。
従来のシングルエンド−差動変換器１１と同様に、第１実施形態におけるシングルエンド−差動変換器１１は、シングルエンド−差動変換器１１本体が、チップ１２上に作り込まれており、さらにチップ１２は、パッケージ１３で保護されている。

そして、図１に示すシングルエンド−差動変換器１１は、従来のシングルエンド−差動変換器１１と同一構成を有するが、この第１実施形態におけるシングルエンド−差動変換器１１は、ゲート接地のＭＯＳトランジスタＭ１のゲート端子とバイアス端子Ｔｂ１との間に抵抗Ｒ１を備えるとともに、抵抗Ｒ１およびＭＯＳトランジスタＭ１のゲート端子間と、ソース接地のＭＯＳトランジスタＭ２のソース端子との間に直流成分除去用のＤＣカット容量Ｃ１をさらに備えている。このＤＣカット容量Ｃ１の一端とソース接地のＭＯＳトランジスタＭ２のソース端子との接続点をノードｎ１とする。

そして、シングルエンド−差動変換器１１の入力端子Ｔｉｎ１は、ゲート接地のＭＯＳトランジスタＭ１のソース端子、ＤＣカット容量Ｃ１を介してソース接地のＭＯＳトランジスタＭ２のゲート端子に接続される。
ゲート接地のＭＯＳトランジスタＭ１のゲート端子は抵抗Ｒ１を介してバイアス端子Ｔｂ１に接続され、ソース接地のＭＯＳトランジスタＭ２のゲート端子は抵抗Ｒｉｎを介してバイアス端子Ｔｂ２に接続される。ここで、抵抗Ｒ１及びＤＣカット容量Ｃ１は、ノードｎ１の小信号的な電圧変動Ｖ２をゲート接地のＭＯＳトランジスタＭ１のゲート端子に伝達するハイパスフィルタを構成する目的で設けられている。

これによって、ＭＯＳトランジスタＭ１、Ｍ２のゲート端子は、ＭＯＳトランジスタＭ１、Ｍ２が電圧−電流変換素子として動作するために必要なバイアス電圧にバイアスされる。
そして、ゲート接地のＭＯＳトランジスタＭ１のドレイン端子ならびに、ソース接地のＭＯＳトランジスタＭ２のドレイン端子が差動電流出力端Ｔｏｕｔ１、Ｔｏｕｔ２、となる。

シングルエンド−差動変換器１１の入力端子Ｔｉｎ１は、チップ１２の入力端子ＰＡＤ１とボンディングワイヤＷｉｒｅ１とを介してパッケージ１３の外部電極端子ＰＩＮ１に接続される。シングルエンド−差動変換器１１の電源端子Ｔｇｎｄは、チップ１２の電源端子ＰＡＤ２とボンディングワイヤＷｉｒｅ２とを介して外部電極端子ＰＩＮ２に接続される。外部電極端子ＰＩＮ２は、通常グランドに接続される。

（動作）
次に、図１に示したシングルエンド−差動変換器１１の動作を説明する。
入力信号Ｖｉｎは、パッケージ１３の外部電極端子ＰＩＮ１からＷｉｒｅ１、チップ１２の入力端子ＰＡＤ１を介してシングルエンド−差動変換器１１の入力端子Ｔｉｎ１に入力される。
ここで、ボンディングワイヤＷｉｒｅ１、Ｗｉｒｅ２のインダクタンスをそれぞれＬ１、Ｌ２とする。

シングルエンド−差動変換器１１の入力端子Ｔｉｎ１の入力端子電圧をＶｉｎ１、ソース接地のＭＯＳトランジスタＭ２のソース電圧（ノードｎ１の電圧）をＶ２とする。このとき、ゲート接地のＭＯＳトランジスタＭ１のゲート端子は、ＤＣカット容量Ｃ１を介してＭＯＳトランジスタＭ２のソース端子（ノードｎ１）に接続されている。そのため、各ＭＯＳトランジスタを小信号解析用にモデル化すると、ＭＯＳトランジスタＭ１のドレイン電流Ｉｄ＿Ｍ１は、次式（１０）で表される。
Ｉｄ＿Ｍ１
＝ｇｍ（Ｖ２−Ｖｉｎ１）＝（Ｖｉｎ１−Ｖｉｎ）／（ｊ×ω×Ｌ１）……（１０）

また、ソース接地のＭＯＳトランジスタＭ２のドレイン電流Ｉｄ＿Ｍ２は、次式（１１）で表される。
Ｉｄ＿Ｍ２＝ｇｍ（Ｖｉｎ１−Ｖ２）＝Ｖ２／（ｊ×ω×Ｌ２） ……（１１）
入力電圧Ｖｉｎに対するゲート接地のＭＯＳトランジスタＭ１のトランスコンダクタンス特性を（１０）式および（１１）式から計算すると、次式（１２）で表される。同様に、入力電圧Ｖｉｎに対するソース接地のＭＯＳトランジスタＭ２のトランスコンダクタンス特性を（１０）式および（１１）式から計算すると、次式（１３）で表される。
Ｉｄ＿Ｍ１／Ｖｉｎ＝−ｇｍ／｛１＋ｊ×ω×ｇｍ×（Ｌ１＋Ｌ２）｝
……（１２）
Ｉｄ＿Ｍ２／Ｖｉｎ＝＋ｇｍ／｛１＋ｊ×ω×ｇｍ×（Ｌ１＋Ｌ２）｝
……（１３）
（１２）式および（１３）式で表されるＭＯＳトランジスタＭ１およびＭ２のトランスコンダクタンス特性を、図２および図３に示す。

図２は、ＭＯＳトランジスタＭ１およびＭ２のトランスコンダクタンス振幅特性を示し、図３はトランスコンダクタンス位相特性を示す。図２において縦軸は振幅〔ｄＢ〕を表し、図３において縦軸は位相〔ｄｅｇ〕を示す。図２および図３において、横軸は、周波数〔Ｈｚ〕を示し、ｐｏｌｅの周波数ｆｐで規格化している。また、図２および図３において、実線（Ｉｄ＿Ｍ１／Ｖｉｎ）は、ＭＯＳトランジスタＭ１のトランスコンダクタンス特性を表し、破線（Ｉｄ＿Ｍ２／Ｖｉｎ）は、ＭＯＳトランジスタＭ２のトランスコンダクタンス特性を表す。

（１２）式、（１３）式は、ボンディングワイヤＷｉｒｅ１、Ｗｉｒｅ２のインダクタンスＬ１、Ｌ２の影響で、共に、（１４）式で表される周波数にｐｏｌｅを１個有していることがわかる。
ｆｐ＝１／｛２×π×ｇｍ×（Ｌ１＋Ｌ２）｝ ……（１４）
ｆｐ：ｐｏｌｅ周波数

その結果、（１２）式、（１３）式はｐｏｌｅ周波数およびｐｏｌｅの個数が等しいことから、図４および図５に示すように、全周波数帯において振幅特性は等しく、また、位相差も理想的な位相差である１８０度に保たれていることがわかる。
なお、図４および図５は、（１２）式および（１３）式で表されるＭＯＳトランジスタＭ１およびＭ２のトランスコンダクタンス特性における振幅特性差および位相誤差を示したものである。

図４は、ＭＯＳトランジスタＭ１およびＭ２間の、トランスコンダクタンス差動間振幅差特性を示し、図５はトランスコンダクタンス差動間位相差特性を示す。図４において縦軸は振幅差〔ｄＢ〕を表し、図５において縦軸は位相誤差〔ｄｅｇ〕を表す。図４および図５において、横軸は周波数〔Ｈｚ〕でありｐｏｌｅの周波数ｆｐで規格化したものである。

図４および図５に示すように、全周波数帯において理想的な差動出力電流を出力することの可能な、シングルエンド−差動変換器１１を実現することができる。
また、（１２）式および（１３）式から、ボンディングワイヤＷｉｒｅ１およびＷｉｒｅ２のインダクタンスＬ１、Ｌ２が等しくない場合でも、理想的な差動出力電流を得られることがわかる。

このように、第１実施形態においては、シングルエンド−差動変換器１１において、各ＭＯＳトランジスタを小信号解析用にモデル化し、ゲート接地のＭＯＳトランジスタＭ１のゲート端子と、ソース接地のＭＯＳトランジスタＭ２のソース端子とをＤＣカット容量Ｃ１を介して接続し、小信号解析によるＭＯＳトランジスタＭ１のゲート電圧とＭＯＳトランジスタＭ２のソース電圧とが等しくなるようにした。
その結果、全周波数帯において、理想的な差動出力電流を得ることのできる、シングルエンド−差動変換器を実現することができた。

（第２の実施形態）
次に、第２の実施形態を説明する。
（回路構成）
この第２実施形態におけるシングルエンド−差動変換器１１は、図６に示すように、第１実施形態におけるＤＣカット容量Ｃ１に変えて、アンプＡＭＰを設けたものである。
すなわち、アンプＡＭＰの入力端にノードｎ１が接続され、アンプＡＭＰの出力端とゲート接地のＭＯＳトランジスタＭ１のゲート端子とが接続される。
このアンプＡＭＰの利得は、０〔ｄＢ〕である。

このように、ＭＯＳトランジスタＭ１のゲート端子と、ＭＯＳトランジスタＭ２のソース端子との間に利得が０〔ｄＢ〕のアンプＡＭＰを設けることによっても、ＭＯＳトランジスタＭ１のゲート電圧とＭＯＳトランジスタＭ２のソース電圧とが等しくなるようにすることができる。そのため、この第２実施形態におけるシングルエンド−差動変換器１１においても、上記第１実施形態と同等の作用効果を得ることができる。
なお、アンプＡＭＰを設けているが、アンプに限らず、バッファを設けてもよい。

（第３の実施形態）
次に、第３の実施形態を説明する。
（回路構成）
この第３実施形態におけるシングルエンド−差動変換器１１は、図７に示すように、第１実施形態におけるＭＯＳトランジスタＭ１、Ｍ２に変えて、バイポーラトランジスタＢ１、Ｂ２を設けたものである。

このように、電圧−電流変換用の能動素子として、バイポーラトランジスタを用いた場合であっても、上記第１実施形態と同等の作用効果を得ることができる。
なお、上記第２実施形態において、電圧−電流変換用の能動素子として、バイポーラトランジスタを用いることも可能であり、この場合も、上記第２実施形態と同等の作用効果を得ることができる。

また、電圧−電流変換用の能動素子は、第１および第２実施形態で説明したＭＯＳトランジスタや、第３実施形態で説明したバイポーラトランジスタに限るものではなく、真空管や他の能動素子を用いることも可能であり、この場合も上記各実施形態と同等の作用効果を得ることができる。
また、シングルエンド−差動変換器１１を、半導体チップ１２上に形成した場合について説明したが、これに限るものではない。例えば、電圧−電流変換用の能動素子として真空管を用い、基体上にシングルエンド−差動変換器１１を形成し、この基体上に形成されたシングルエンド−差動変換器１１をパッケージなどに収納し、シングルエンド−差動変換器１１の外部接続用の端子と、パッケージに形成した接続部とを、これら間を電気的に接続するためのワイヤなどを用いて電気的に接続する場合であっても適用することができる。

また、ボンディグワイヤを用いて配線した場合について説明したが、これに限るものではなく、電気的に接続する他の信号線を用いた場合であっても適用することができる。
また、上記実施形態においては、図１に示すＭＯＳトランジスタＭ１およびＭ２のドレイン側は、図８に示すようにＭＯＳトランジスタＭ３、Ｍ４を介して電源Ｖｄｄに接続する構成とした場合について説明したが、これに限るものではなく、ＭＯＳトランジスタＭ１およびＭ２のドレイン側の構成は、ＭＯＳトランジスタＭ１およびＭ２のドレイン端子から差動出力電流を得ることができれば、どのような構成であってもよい。

なお、上記実施形態において、ＭＯＳトランジスタＭ１が第１の能動素子に対応し、ＭＯＳトランジスタＭ２が第２の能動素子に対応し、ゲート端子が制御端に対応し、ドレイン端子が高電位側電極端に対応し、ソース端子が低電位側電極端に対応している。
また、ＤＣカット容量Ｃｉｎが第１の容量素子に対応し、ＤＣカット容量Ｃ１が第２の容量素子に対応している。

また、半導体チップ１２の入力端子ＰＡＤ１が第１の接続部に対応し、ＰＡＤ２が第２の接続部に対応し、パッケージ１３の外部電極端子ＰＩＮ１が第１の入力部に対応し、外部電極端子ＰＩＮ２が第２の入力部に対応し、ボンディングワイヤＷｉｒｅ１が第１のボンディング部材に対応し、ボンディングワイヤＷｉｒｅ２が第２のボンディンブ部材に対応している。

本発明のシングルエンド−差動変換器は、比較的高い周波数範囲まで動作可能であるため、高周波で使用される無線機等に好適である。

１１ シングルエンド−差動変換器
１２ 半導体チップ
１３ パッケージ
１００ 半導体装置
Ｍ１ ゲート接地ＭＯＳトランジスタ
Ｍ２ ソース接地ＭＯＳトランジスタ
ＰＡＤ１ 入力端子
ＰＡＤ２ 電源端子
ＰＩＮ１、ＰＩＮ２ 外部電極端子
Ｔｇｎｄ 電源端子
Ｔｉｎ１ 入力端子
Ｗｉｒｅ１、Ｗｉｒｅ２ ボンディングワイヤ

Claims (7)

1. 電圧−電流変換素子としての第１の能動素子および第２の能動素子を有し、
   前記第１の能動素子を流れる第１の電流と、前記第２の能動素子を流れる電流であり且つ前記第１の電流とは逆位相となる第２の電流とが、一の入力信号の差動信号として出力されるシングルエンド−差動変換器であって、
   前記第１の能動素子および前記第２の能動素子はそれぞれ制御端と高電位側電極端および低電位側電極端とを備え、前記第１の能動素子の制御端には一定電圧が入力され且つ前記第２の能動素子の低電位側電極端には一定電圧が入力され、
   前記一の入力信号が、前記第１の能動素子の低電位側電極端に入力されるとともに第１の容量素子を介して前記第２の能動素子の制御端に入力され、
   小信号解析による前記第１の能動素子の制御端電圧と前記第２の能動素子の低電位側電極端電圧とが等しいことを特徴とするシングルエンド−差動変換器。
2. 前記第２の能動素子の低電位側電極端は、第２の容量素子を介して前記第１の能動素子の制御端に電気的に接続されることを特徴とする請求項１記載のシングルエンド−差動変換器。
3. 前記第２の能動素子の低電位側電極端は、利得が０ｄＢのアンプまたはバッファを介して前記第１の能動素子の制御端に電気的に接続されることを特徴とする請求項１記載のシングルエンド−差動変換器。
4. 前記第１および第２の能動素子は、ＭＯＳトランジスタ、バイポーラトランジスタまたは真空管であることを特徴とする請求項１から請求項３のいずれか１項に記載のシングルエンド−差動変換器。
5. 請求項１から請求項３のいずれか１項に記載のシングルエンド−差動変換器と、
   前記第１の能動素子の低電位側電極端および前記第２の能動素子の制御端に電気的に接続される第１の接続部と、
   前記第２の能動素子の低電位側電極端に電気的に接続される第２の接続部と、が形成された半導体チップと、
   当該半導体チップを内包し、一の入力信号が入力される第１の入力部と、基準信号が入力される第２の入力部と、を備える半導体パッケージと、
   前記第１の接続部および前記第１の入力部間に接続される第１のボンディング部材と、
   前記第２の接続部および前記第２の入力部間に接続される第２のボンディング部材と、
   を備えることを特徴とする半導体装置。
6. 前記第１のボンディング部材および前記第２のボンディング部材はボンディングワイヤであることを特徴とする請求項５に記載の半導体装置。
7. 前記第１および第２の能動素子は、ＭＯＳトランジスタまたはバイポーラトランジスタであることを特徴とする請求項５または請求項６に記載の半導体装置。

Images