JP2004320358A - アクティブバラン回路 - Google Patents
アクティブバラン回路 Download PDFInfo
- Publication number
- JP2004320358A JP2004320358A JP2003110602A JP2003110602A JP2004320358A JP 2004320358 A JP2004320358 A JP 2004320358A JP 2003110602 A JP2003110602 A JP 2003110602A JP 2003110602 A JP2003110602 A JP 2003110602A JP 2004320358 A JP2004320358 A JP 2004320358A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- effect transistor
- gate
- grounded
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
Abstract
【課題】広い周波数領域にわたって２つの出力信号の１８０度位相差からの誤差を低く抑える。
【解決手段】入力端子１をソース接地の電界効果トランジスタ６のゲートとゲート接地の電界効果トランジスタ４のソースに共通接続してアクティブバラン回路を構成するとき、ゲート接地のトランジスタ４の次段にゲート接地のトランジスタ５を直列接続する。
【選択図】 図１
【解決手段】入力端子１をソース接地の電界効果トランジスタ６のゲートとゲート接地の電界効果トランジスタ４のソースに共通接続してアクティブバラン回路を構成するとき、ゲート接地のトランジスタ４の次段にゲート接地のトランジスタ５を直列接続する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ミキサや増幅器に用いられるアクティブバラン回路（平衡／不平衡変換回路）の構成に関するものである。
【０００２】
【従来の技術】
従来、入力信号を同相と逆相の出力信号に変換し、その出力信号をバランス型ミキサに入力する回路としては、例えば図７に示すような非特許文献１に記述されているＲｉｎｇ（Ｒａｔ−Ｒａｃｅ）ハイブリッド回路がある。図７中、６１、６２、６３は入出力端子、６４、６５、６６は電気長λ／４の伝送線路、６７は電気長３λ／４の伝送線路である。この回路は、入出力端子６１を伝送線路６４の一端および伝送線路６５の一端に接続し、伝送線路６５の他端を伝送線路６６の一端および入出力端子６３に接続し、伝送線路６６の他端を伝送線路６７の一端に接続するとともに接地し、伝送線路６７の他端を入出力端子６２および伝送線路６４の他端に接続し、入出力端子６１に入力した高周波信号を入出力端子６２および入出力端子６３から１８０度の位相差の高周波信号として出力する構成である。
【０００３】
しかしながら、この構成では、λ／４の伝送線路を３本および３λ／４の伝送線路を１本使用するため、１０ＧＨｚより低い周波数帯では回路規模が大きくなり、ＭＭＩＣ化には適さないという問題点を有していた。
【０００４】
ＭＭＩＣ化に適した回路として、例えば図８に示すような非特許文献２に記述されているアクティブバラン回路がある。図８中、７１は入力端子、７２、７３は出力端子、７４、７５は電界効果トランジスタ、７６、７７は負荷素子、７８、７９はバイアス端子である。このアクティブバラン回路は、入力端子７１を電界効果トランジスタ７４のソース端子および電界効果トランジスタ７５のゲート端子に接続し、電界効果トランジスタ７４のドレイン端子を出力端子７２および負荷素子７６の一端に接続し、電界効果トランジスタ７４のゲート端子を接地し、負荷素子７６の他端をバイアス端子７８に接続し、電界効果トランジスタ７５のドレイン端子を出力端子７３および負荷素子７７の一端に接続し、電界効果トランジスタ７５のソース端子を接地し、負荷素子７７の他端をバイアス端子７９に接続した構成である。このアクティブバラン回路は、ゲート接地の電界効果トランジスタ７４とソース接地の電界効果トランジスタ７５の出力位相差がおおよそ１８０度となることを利用している。
【０００５】
ここで、高周波信号を入力した場合の動作を、図９および図１０を用いて説明する。図９は従来のアクティブバラン回路を構成するゲート接地の電界効果トランジスタ（ＣＧＦ：ｃｏｍｍｏｎ−ｇａｔｅ ＦＥＴ）７４を簡略化した等価回路図である。同図において８１はゲート・ソース間容量、８２はゲート・ソース間容量に印加される電圧を相互コンダクタンス倍した値をもつ電流源である。一方、図１０は従来のアクティブバラン回路を構成するソース接地の電界効果トランジスタ（ＣＳＦ：ｃｏｍｍｏｎ−ｓｏｕｒｃｅ ＦＥＴ）７５を簡略化した等価回路図である。同図において８３はゲート・ソース間容量、８４はゲート・ソース間容量に印加される電圧を相互コンダクタンス倍した値をもつ電流源である。
【０００６】
入出力のインピーダンスをＺ０とすると、図９の等価回路のアドミッタンス行列［ＹＣＧＦ］は、ゲート・ソース間容量Ｃｇｓと相互コンダクタンスｇｍを用い、次のように表すことが出来る。
よって、通過特性を表すＳパラメータ（Ｓ２１）ＣＧＦとその通過位相特性（∠Ｓ２１）ＣＧＦは、次のように表すことが出来る。
【０００７】
また、図１０の等価回路のアドミッタンス行列［ＹＣＳＦ］は、ゲート・ソース間容量Ｃｇｓと相互コンダクタンスｇｍを用い、次のように表すことが出来る。
よって、通過特性を表すＳパラメータ（Ｓ２１）ＣＳＦとその通過位相特性（∠Ｓ２１）ＣＳＦは、次のように表すことが出来る。
【０００８】
以上の結果、図８に示す回路の出力位相差（∠Ｓ２１）ＣＳＦ−（∠Ｓ２１）ＣＧＦは次のように表すことが出来る。
このとき、
である。よって
となる周波数帯において、（７）式は単調減少の関数であり、周波数が高くなるに従い１８０度からのずれが大きくなる。
【０００９】
ソース接地の電界効果トランジスタ７５およびゲート接地の電界効果トランジスタ７４として、ゲート幅１５０μｍ、ゲート長０．３μｍの一般的なＧａＡｓＦＥＴ（ｇｍ：２９．５ｍＳ、Ｃｇｓ：０．２４ｐＦ）を用いた場合、（８）式が成立する周波数帯は約２０ＧＨｚ以下である。そのときの５ＧＨｚでの位相差（∠Ｓ２１）ＣＧＦ−（∠Ｓ２１）ＣＳＦは（６）式より約１２度となり、アクティブバランを使用する１０ＧＨｚ以下の周波数帯では（６）式は１８０度から大きくずれることがわかる。従って、従来のアクティブバラン回路は、その出力位相差（∠Ｓ２１）ＣＧＦ−（∠Ｓ２１）ＣＳＦが、周波数が高くなると１８０度から大きくずれ、位相誤差が劣化することがわかる。
【００１０】
図１１は図８に示したアクティブバラン回路の具体例である。図１１中、９１は入力端子、９２、９３は出力端子、９４、９５は電界効果トランジスタ、９６、９７、９８、９９、１００は容量素子、１０１はインダクタ、１０２、１０３、１０４、１０５、１０６、１０７、１０８は抵抗素子、１０９、１１０、１１１はバイアス端子である。このアクティブバラン回路は、入力端子９１を容量素子９６の一端に接続し、電界効果トランジスタ９４のソース端子をインダクタ１０１の一端および容量素子９６の他端および容量素子９８の一端に接続し、インダクタ１０１の他端を接地し、電界効果トランジスタ９４のゲート端子を接地し、電界効果トランジスタ９４のドレイン端子を抵抗素子１０２の一端および抵抗素子１０３の一端および容量素子９７の一端に接続し、抵抗素子１０３の他端を接地し、容量素子９７の他端を出力端子９２に接続し、電界効果トランジスタ９５のソース端子を接地し、電界効果トランジスタ９５のゲート端子を容量素子９８の他端および抵抗素子１０４の一端および抵抗素子１０５の一端および抵抗素子１０８の一端に接続し、抵抗素子１０５の他端を接地し、電界効果トランジスタ９５のドレイン端子を抵抗素子１０６の一端および抵抗素子１０７の一端および容量素子９９の一端および容量素子１００の一端に接続し、抵抗素子１０７の他端を接地し、容量素子９９の他端を出力端子９３に接続し、容量素子１００の他端を抵抗素子１０８の他端に接続し、抵抗素子１０２の他端をバイアス端子１０９に接続し、抵抗素子１０４の他端をバイアス端子１１０に接続し、抵抗素子１０６の他端をバイアス端子１１１に接続した構成である。
【００１１】
等振幅出力を得るためソース接地の電界効果トランジスタ９５に対し、抵抗素子１０８を使用し負帰還をかけるとともに、出力整合を実現するため、抵抗素子１０３および１０７を挿入している。
【００１２】
図１２は図１１に示した従来のアクティブバラン回路の具体例の振幅誤差および位相差のシミュレーション結果を示したものである。図１１中の電界効果トランジスタ９４のゲート長は０．３μｍ、ゲート幅は７０μｍ、電界効果トランジスタ９５のゲート長は０．３μｍ、ゲート幅は１００μｍ、容量素子９６、９７、９８、９９、１００の容量値は１０ｐＦ、インダクタ４３のインダクタンス値は１０ｎＨ、抵抗素子１０２、１０６の抵抗値は１８０Ω、抵抗素子１０３、１０７の抵抗値は５００Ω、抵抗素子１０４、１０５の抵抗値は１０００Ω、抵抗素子１０８の抵抗値は１７００Ω、入出力のインピーダンスは５０Ωである。図中、●は振幅誤差、○は位相差を示している。このシミュレーション結果より、従来のアクティブバラン回路の位相差は、周波数が高くなると１８０度から大きくずれ、位相差が１８０±２度となる周波数範囲は７００ＭＨｚから２．２ＧＨｚと非常に狭い帯域であることがわかる。
【００１３】
【非特許文献１】ステファンＡマース著、「マイクロ波ミキサ」、アーテックハウス、１９９３年、２４４頁（Ｓｔｅｐｈｅｎ Ａ． Ｍａｓｓ“Ｍｉｃｒｏｗａｖｅ Ｍｉｘｅｒｓ”Ａｒｔｅｃｈ Ｈｏｕｓｅ １９９３ ｐ．２４４）
【非特許文献２】ＩＤロバートソンおよびＳルシシェン編、「ＲＦＩＣとＭＭＩＣの設計と技術」、インスティチューション オブ エレクトリカル エンジニア、２００１年、３１４頁（Ｉ．Ｄ．Ｒｏｂｅｒｔｓｏｎ ａｎｄ Ｓ．Ｌｕｃｙｓｚｅｎ ｅｄ．“ＲＦＩＣ ａｎｄ ＭＭＩＣ ｄｅｓｉｇｎ ａｎｄ ｔｅｃｈｎｏｌｏｇｙ”Ｔｈｅ Ｉｎｓｔｉｔｕｔｉｏｎ ｏｆ Ｅｌｅｃｔｒｉｃａｌ Ｅｎｇｉｎｅｅｒｓ ２００１ ｐ．３１４）。
【００１４】
【発明が解決しようとする課題】以上のように、図８に示したアクティブバラン回路では、通過位相差に大きな周波数特性を有するため、周波数が高くなると、１８０度位相差からおおきくずれ、位相誤差が劣化するという問題点を有していた。
【００１５】
本発明の目的は、広い周波数領域にわたって１８０度位相差からの誤差を低く抑えることのできるアクティブバラン回路を提供することである。
【００１６】
【課題を解決するための手段】
請求項１にかかる発明は、入力端子を第１の電界効果トランジスタのソース端子および第３の電界効果トランジスタのゲート端子に接続し、前記第１の電界効果トランジスタのゲート端子を接地し、前記第１の電界効果トランジスタのドレイン端子を第２の電界効果トランジスタのソース端子に接続し、該第２の電界効果トランジスタのゲート端子を容量素子の一端および第１のバイアス端子に接続し、該容量素子の他端を接地し、前記第２の電界効果トランジスタのドレイン端子を第１の出力端子および第１の負荷素子の一端に接続し、該第１の負荷端子の他端を第２のバイアス端子に接続し、前記第３の電界効果トランジスタのソース端子を接地し、前記第３の電界効果トランジスタのドレイン端子を第２の出力端子および第２の負荷素子の一端に接続し、該第２の負荷素子の他端を第３のバイアス端子に接続し、前記入力端子に入力した高周波信号が、前記第１の出力端子および前記第２の出力端子から広帯域において１８０度の位相差を持つ高周波信号として出力することを特徴とするアクティブバラン回路とした。
【００１７】
請求項２にかかる発明は、請求項１に記載のアクティブバラン回路において、前記第１、第２および第３の電界効果トランジスタを第１、第２および第３のバイポーラトランジスタと置き換え、前記ゲート端子をベース端子に、前記ドレイン端子をコレクタ端子に、前記ソース端子をエミッタ端子に、それぞれ置き換えたことを特徴とするアクティブバラン回路とした。
【００１８】
請求項３にかかる発明は、請求項１に記載のアクティブバラン回路において、前記第１および第２の電界効果トランジスタを１個のデュアルゲート型電界効果トランジスタと置き換えたことを特徴とするアクティブバラン回路とした。
【００１９】
請求項４にかかる発明は、請求項２に記載のアクティブバラン回路において、前記第１および第２のバイポーラトランジスタを１個のデュアルベース型バイポーラトランジスタと置き換えたことを特徴とするアクティブバラン回路とした。
【００２０】
【発明の実施の形態】
本発明では、従来のアクティブバラン回路における１つのゲート接地あるいはベース接地のトランジスタを使用する代わりに、２つの直列接続したゲート接地あるいはベース接地のトランジスタを使用し、又はゲート接地あるいはベース接地のデュアルゲートあるいはデュアルベースのトランジスタを使用することで、位相誤差の改善を図る。その結果、等しい位相誤差を有する帯域で従来のアクティブバラン回路と比較し広帯域化を図ることが出来る。そのため、このアクティブバラン回路を使用することにより、広帯域で高いバランス性を有したバランス型ミキサや高いイメージ抑圧比を有したイメージ抑圧型ミキサを実現でき、無線通信装置や測定装置など、高精度かつ広帯域なミキサが必要な分野に広く適用できるという利点がある。
【００２１】
［第１の実施の形態］
図１は本発明の第１の実施形態のアクティブバラン回路の構成を示す回路図であって、請求項１の発明に対応する。図１中、１は入力端子、２、３は出力端子、４、５、６は電界効果トランジスタ、７は容量素子、８、９は負荷素子、１０、１１、１２はバイアス端子である。このアクティブバラン回路は、入力端子１を電界効果トランジスタ４のソース端子および電界効果トランジスタ６のゲート端子に接続し、電界効果トランジスタ４のゲート端子を接地し、電界効果トランジスタ４のドレイン端子を電界効果トランジスタ５のソース端子に接続し、電界効果トランジスタ５のゲート端子を容量素子７の一端およびバイアス端子１０に接続し、容量端子７の他端を接地し、電界効果トランジスタ５のドレイン端子を出力端子２および負荷素子８の一端に接続し、負荷端子８の他端をバイアス端子１１に接続し、電界効果トランジスタ６のソース端子を接地し、電界効果トランジスタ６のドレイン端子を出力端子３および負荷素子９の一端に接続し、負荷素子９の他端をバイアス端子１２に接続し、入力端子１に入力した高周波信号が、出力端子２および出力端子３から広帯域において１８０度の位相差を持つ高周波信号として出力することを特徴としている。
【００２２】
ここで、高周波信号を入力した場合の動作を図２および図３を用いて説明する。図２は直列接続した２つのゲート接地の電界効果トランジスタ（ＣＧＦ：ｃｏｍｍｏｎ−ｇａｔｅ ＦＥＴ）４、５を簡略化した等価回路図である。同図において２１、２２はゲート・ソース間容量、２３、２４はゲート・ソース間容量に印加される電圧を相互コンダクタンス倍した値をもつ電流源である。一方、図３はソース接地の電界効果トランジスタ（ＣＳＦ：ｃｏｍｍｏｎ−ｓｏｕｒｃｅ ＦＥＴ）６を簡略化した等価回路図である。同図において２５はゲート・ソース間容量、２６はゲート・ソース間容量に印加される電圧を相互コンダクタンス倍した値をもつ電流源である。
【００２３】
それぞれの入出力インピーダンスをＺ０とすると、図２の等価回路のアドミッタンス行列［ＹＣＧＦ２］は、ゲート・ソース間容量Ｃｇｓと相互コンダクタｇｍを用い、次のように表すことが出来る。
よって、通過特性を表すＳパラメータ（Ｓ２１）ＣＧＦ２とその通過位相特性（∠Ｓ２１）ＣＧＦ２は、次のように表すことが出来る。
【００２４】
また、図３の等価回路のアドミッタンス行列［ＹＣＳＦ］は、ゲート・ソース間容量Ｃｇｓと相互コンダクタンスｇｍを用い、次のように表すことが出来る。
よって、通過特性を表すＳパラメータ（Ｓ２１）ＣＳＦとその通過位相特性（∠Ｓ２１）ＣＳＦは、次のように表すことが出来る。
【００２５】
その結果、図１に示す回路の出力位相差（∠Ｓ２１）ＣＳＦ−（∠Ｓ２１）ＣＧＦ２は次のように表すことが出来る。
一方、図８に示した従来のアクティブバラン回路の出力位相差（∠Ｓ２１）ＣＳＦ−（∠Ｓ２１）ＣＧＦは（６）式より、
である。ここで、
のとき、
すなわち、
となり、本発明によるアクティブバラン回路の出力位相誤差は、従来回路の出力位相誤差より小さくなるため、位相特性を改善することができる。
【００２６】
図４に、ソース接地の電界効果トランジスタおよびゲート接地の電界効果トランジスタとして、ゲート幅１５０μｍ、ゲート長０．３μｍの一般的なＧａＡｓＦＥＴを用いた場合の通過位相特性および出力位相差のシミュレーション結果を示す。ＧａＡｓＦＥＴのｇｍは２９．５ｍＳ、Ｃｇｓは０．２４ｐＦ、入出力のインピーダンスＺ０は５０Ωで計算を行った。同図より、シミュレーションを行った０．１〜１０ＧＨｚにおいて、従来回路の出力位相差（●印）が１８０±２５度であるのに対し、本発明回路の出力位相差（○印）は１８０±１０度であり、出力位相特性が改善されていることが分かる。また、（１７）式が成立する周波数帯は０・９ＴＨｚ以下となるため、アクティブバラン回路を使用する周波数帯（ＧＨｚ帯）では（１８）式は常に成立する。
【００２７】
図５は本発明の第１の実施形態に基づくアクティブバラン回路の具体例を示す回路図である。同図において、３１は入力端子、３２、３３は出力端子、３４、３５、３６は電界効果トランジスタ、３７、３８、３９、４０、４１、４２は容量素子、４３はインダクタ、４４、４５、４６、４７、４８、４９、５０、５１は抵抗素子、５２、５３、５４、５５はバイアス端子である。このアクティブバラン回路では、入力端子３１を容量素子３７の一端に接続し、電界効果トランジスタ３４のソース端子をインダクタ４３および容量素子３７の他端および容量素子３９の一端に接続し、インダクタ４３の他端を接地し、電界効果トランジスタ３４のゲート端子を接地し、電界効果トランジスタ３４のドレイン端子を電界効果トランジスタ３５のソース端子に接続し、電界効果トランジスタ３５のゲート端子を容量素子４２の一端および抵抗素子５ｌの一端に接続し、容量素子４２の他端を接地し、電界効果トランジスタ３５のドレイン端子を抵抗素子４４の一端および抵抗素子４５の一端および容量素子３８の一端に接続し、抵抗素子４５の他端を接地し、容量素子３８の他端を出力端子３２に接続し、電界効果トランジスタ３６のソース端子を接地し、電界効果トランジスタ３６のゲート端子を容量素子３９の他端および抵抗素子４６の一端および抵抗素子４７の一端および抵抗素子５０の一端に接続し、抵抗素子４７の他端を接地し、電界効果トランジスタ３６のドレイン端子を抵抗素子４８および抵抗素子４９および容量素子４０の一端および容量素子４１の一端に接続し、抵抗素子４９の他端を接地し、容量素子４０の他端を出力端子３３に接続し、容量素子４１の他端を抵抗素子５０の他端に接続し、抵抗素子５１の他端をバイアス端子５２に接続し、抵抗素子４４の他端をバイアス端子５３に接続し、抵抗素子４６の他端をバイアス端子５４に接続し、抵抗素子４８の他端をバイアス端子５５に接続し、入力端子１に高周波信号を入力すると、出力端子３２と出力端子３３における出力信号の位相差が広帯域において１８０度となることを特徴としている。等振幅出力を得るためソース接地の電界効果トランジスタ３６に対し、抵抗素子５０を使用し負帰還をかけるとともに、出力整合を実現するため、抵抗素子４５および４９を挿入している。
【００２８】
図６は図５に示すアクティブバラン回路の具体例の振幅誤差および位相差のシミュレーション結果を示したものである。図５中の電界効果トランジスタ３４、３５、３６のゲート長は０．３μｍ、ゲート幅は１００μｍ、容量素子３７、３８、３９、４０、４１、４２の容量値は１０ｐＦ、インダクタ４３のインダクタンス値は１０ｎＨ、抵抗素子４４、４８の抵抗値は１８０Ω、抵抗素子４５、４９の抵抗値は５００Ω、抵抗素子４６、４７、５１の抵抗値は１０００Ω、抵抗素子５０の抵抗値は１７００Ω、入出力のインピーダンスは５０Ωである。図中の実線●は本発明の具体例の振幅誤差、実線○は本発明の具体例の位相差、破線▲は図１１に示した従来例の振幅誤差、破線△は図１１に示した従来例の位相差である。図６より、本発明では、アクティブバラン回路の位相差が改善され、位相誤差が低く抑えられていることがわかる。このとき、本発明によるアクティブバラン回路の位相差が１８０±２度となる周波数範囲は４００ＭＨｚから８．１ＧＨｚであり、従来の構成（７００ＭＨｚから２．２ＧＨｚ）の約５倍の広い帯域を実現しているがわかる。
【００２９】
［その他の実施形態］
なお、本実施形態ではトランジスタとして電界効果トランジスタを使用した回路を例にとって説明したが、電界効果トランジスタをバイポーラトランジスタに置き換えても同じ効果が得られることは言うまでもない。また、２つの直列接続したゲート接地あるいはベース接地のトランジスタを、デュアルゲート型の電界効果トランジスタあるいはデュアルベース型のバイポーラトランジスタに変えても同じ効果が得られることは言うまでもない。例えば、デュアルゲート型の電界効果トランジスタを使用する場合は、図１において、そのソース端子を入力端子１に、ドレイン端子を出力端子２および負荷素子８の一端に接続し、一方のゲート端子を接地し、他方のゲート端子を容量素子７の一端およびバイアス端子１０に接続すればよい。
【００３０】
また、以上述べた実施形態は全て本発明の実施形態を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様および変更態様で実施することができる。従って本発明の範囲は特許請求の範囲およびその均等範囲によってのみ規定されるものである。
【００３１】
【発明の効果】
本発明によるアクティブバラン回路は、従来の１つのゲート接地あるいはベース接地のトランジスタの代わりに、２つの直列接続したゲート接地あるいはベース接地のトランジスタを使用し、又はゲート接地あるいはベース接地のデュアルゲートあるいはデュアルベースのトランジスタを使用することで、位相誤差の改善を図ることが出来る。そのため、このアクティブバラン回路を使用することにより、高いバランス性を発揮させ不要信号を除去することが可能なバランス型ミキサを実現でき、無線通信装置や測定装置など、高精度・広帯域なミキシングが必要な分野に広く適用できるという利点がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のアクティブバラン回路の構成を示す回路図である。
【図２】本発明の第１の実施形態のアクティブバラン回路を構成するゲート接地の電界効果トランジスタを２つ直列接続した回路を簡略化した等価回路図である。
【図３】本発明の第１の実施形態のアクティブバラン回路を構成するソース接地の電界効果トランジスタを簡略化した等価回路図である。
【図４】図２および図３に示すゲート接地の電界効果トランジスタを２つ直列接続した回路を簡略化した等価回路とソース接地の電界効果トランジスタを簡略化した等価回路の通過位相特性および出力位相差のシミュレーション結果、並びに図９および図１０に示すゲート接地の電界効果トランジスタを簡略化した等価回路とソース接地の電界効果トランジスタを簡略化した等価回路の通過位相特性および出力位相差のシミュレーション結果を示す図である。
【図５】本発明の第１の実施形態に基づくアクティブバラン回路の具体例を示す回路図である。
【図６】本発明の第１の実施形態に基づくアクティブバラン回路の具体例（図５）および従来のアクティブバラン回路の具体例（図１１）の振幅誤差および位相差のシミュレーション結果を示す図である。
【図７】従来のバラン回路（Ｒｉｎｇハイブリッド）を示す回路図である。
【図８】従来のアクティブバラン回路を示す回路図である。
【図９】従来のアクティブバラン回路を構成するゲート接地の電界効果トランジスタを簡略化した等価回路図である。
【図１０】従来のアクティブバラン回路を構成するソース接地の電界効果トランジスタを簡略化した等価回路図である。
【図１１】従来のアクティブバラン回路の具体例を示す回路図である。
【図１２】従来のアクティブバラン回路の具体例（図１１）の振幅誤差および位相差のシミュレーション結果を示す図である。
【発明の属する技術分野】
本発明は、ミキサや増幅器に用いられるアクティブバラン回路（平衡／不平衡変換回路）の構成に関するものである。
【０００２】
【従来の技術】
従来、入力信号を同相と逆相の出力信号に変換し、その出力信号をバランス型ミキサに入力する回路としては、例えば図７に示すような非特許文献１に記述されているＲｉｎｇ（Ｒａｔ−Ｒａｃｅ）ハイブリッド回路がある。図７中、６１、６２、６３は入出力端子、６４、６５、６６は電気長λ／４の伝送線路、６７は電気長３λ／４の伝送線路である。この回路は、入出力端子６１を伝送線路６４の一端および伝送線路６５の一端に接続し、伝送線路６５の他端を伝送線路６６の一端および入出力端子６３に接続し、伝送線路６６の他端を伝送線路６７の一端に接続するとともに接地し、伝送線路６７の他端を入出力端子６２および伝送線路６４の他端に接続し、入出力端子６１に入力した高周波信号を入出力端子６２および入出力端子６３から１８０度の位相差の高周波信号として出力する構成である。
【０００３】
しかしながら、この構成では、λ／４の伝送線路を３本および３λ／４の伝送線路を１本使用するため、１０ＧＨｚより低い周波数帯では回路規模が大きくなり、ＭＭＩＣ化には適さないという問題点を有していた。
【０００４】
ＭＭＩＣ化に適した回路として、例えば図８に示すような非特許文献２に記述されているアクティブバラン回路がある。図８中、７１は入力端子、７２、７３は出力端子、７４、７５は電界効果トランジスタ、７６、７７は負荷素子、７８、７９はバイアス端子である。このアクティブバラン回路は、入力端子７１を電界効果トランジスタ７４のソース端子および電界効果トランジスタ７５のゲート端子に接続し、電界効果トランジスタ７４のドレイン端子を出力端子７２および負荷素子７６の一端に接続し、電界効果トランジスタ７４のゲート端子を接地し、負荷素子７６の他端をバイアス端子７８に接続し、電界効果トランジスタ７５のドレイン端子を出力端子７３および負荷素子７７の一端に接続し、電界効果トランジスタ７５のソース端子を接地し、負荷素子７７の他端をバイアス端子７９に接続した構成である。このアクティブバラン回路は、ゲート接地の電界効果トランジスタ７４とソース接地の電界効果トランジスタ７５の出力位相差がおおよそ１８０度となることを利用している。
【０００５】
ここで、高周波信号を入力した場合の動作を、図９および図１０を用いて説明する。図９は従来のアクティブバラン回路を構成するゲート接地の電界効果トランジスタ（ＣＧＦ：ｃｏｍｍｏｎ−ｇａｔｅ ＦＥＴ）７４を簡略化した等価回路図である。同図において８１はゲート・ソース間容量、８２はゲート・ソース間容量に印加される電圧を相互コンダクタンス倍した値をもつ電流源である。一方、図１０は従来のアクティブバラン回路を構成するソース接地の電界効果トランジスタ（ＣＳＦ：ｃｏｍｍｏｎ−ｓｏｕｒｃｅ ＦＥＴ）７５を簡略化した等価回路図である。同図において８３はゲート・ソース間容量、８４はゲート・ソース間容量に印加される電圧を相互コンダクタンス倍した値をもつ電流源である。
【０００６】
入出力のインピーダンスをＺ０とすると、図９の等価回路のアドミッタンス行列［ＹＣＧＦ］は、ゲート・ソース間容量Ｃｇｓと相互コンダクタンスｇｍを用い、次のように表すことが出来る。
また、図１０の等価回路のアドミッタンス行列［ＹＣＳＦ］は、ゲート・ソース間容量Ｃｇｓと相互コンダクタンスｇｍを用い、次のように表すことが出来る。
以上の結果、図８に示す回路の出力位相差（∠Ｓ２１）ＣＳＦ−（∠Ｓ２１）ＣＧＦは次のように表すことが出来る。
【０００９】
ソース接地の電界効果トランジスタ７５およびゲート接地の電界効果トランジスタ７４として、ゲート幅１５０μｍ、ゲート長０．３μｍの一般的なＧａＡｓＦＥＴ（ｇｍ：２９．５ｍＳ、Ｃｇｓ：０．２４ｐＦ）を用いた場合、（８）式が成立する周波数帯は約２０ＧＨｚ以下である。そのときの５ＧＨｚでの位相差（∠Ｓ２１）ＣＧＦ−（∠Ｓ２１）ＣＳＦは（６）式より約１２度となり、アクティブバランを使用する１０ＧＨｚ以下の周波数帯では（６）式は１８０度から大きくずれることがわかる。従って、従来のアクティブバラン回路は、その出力位相差（∠Ｓ２１）ＣＧＦ−（∠Ｓ２１）ＣＳＦが、周波数が高くなると１８０度から大きくずれ、位相誤差が劣化することがわかる。
【００１０】
図１１は図８に示したアクティブバラン回路の具体例である。図１１中、９１は入力端子、９２、９３は出力端子、９４、９５は電界効果トランジスタ、９６、９７、９８、９９、１００は容量素子、１０１はインダクタ、１０２、１０３、１０４、１０５、１０６、１０７、１０８は抵抗素子、１０９、１１０、１１１はバイアス端子である。このアクティブバラン回路は、入力端子９１を容量素子９６の一端に接続し、電界効果トランジスタ９４のソース端子をインダクタ１０１の一端および容量素子９６の他端および容量素子９８の一端に接続し、インダクタ１０１の他端を接地し、電界効果トランジスタ９４のゲート端子を接地し、電界効果トランジスタ９４のドレイン端子を抵抗素子１０２の一端および抵抗素子１０３の一端および容量素子９７の一端に接続し、抵抗素子１０３の他端を接地し、容量素子９７の他端を出力端子９２に接続し、電界効果トランジスタ９５のソース端子を接地し、電界効果トランジスタ９５のゲート端子を容量素子９８の他端および抵抗素子１０４の一端および抵抗素子１０５の一端および抵抗素子１０８の一端に接続し、抵抗素子１０５の他端を接地し、電界効果トランジスタ９５のドレイン端子を抵抗素子１０６の一端および抵抗素子１０７の一端および容量素子９９の一端および容量素子１００の一端に接続し、抵抗素子１０７の他端を接地し、容量素子９９の他端を出力端子９３に接続し、容量素子１００の他端を抵抗素子１０８の他端に接続し、抵抗素子１０２の他端をバイアス端子１０９に接続し、抵抗素子１０４の他端をバイアス端子１１０に接続し、抵抗素子１０６の他端をバイアス端子１１１に接続した構成である。
【００１１】
等振幅出力を得るためソース接地の電界効果トランジスタ９５に対し、抵抗素子１０８を使用し負帰還をかけるとともに、出力整合を実現するため、抵抗素子１０３および１０７を挿入している。
【００１２】
図１２は図１１に示した従来のアクティブバラン回路の具体例の振幅誤差および位相差のシミュレーション結果を示したものである。図１１中の電界効果トランジスタ９４のゲート長は０．３μｍ、ゲート幅は７０μｍ、電界効果トランジスタ９５のゲート長は０．３μｍ、ゲート幅は１００μｍ、容量素子９６、９７、９８、９９、１００の容量値は１０ｐＦ、インダクタ４３のインダクタンス値は１０ｎＨ、抵抗素子１０２、１０６の抵抗値は１８０Ω、抵抗素子１０３、１０７の抵抗値は５００Ω、抵抗素子１０４、１０５の抵抗値は１０００Ω、抵抗素子１０８の抵抗値は１７００Ω、入出力のインピーダンスは５０Ωである。図中、●は振幅誤差、○は位相差を示している。このシミュレーション結果より、従来のアクティブバラン回路の位相差は、周波数が高くなると１８０度から大きくずれ、位相差が１８０±２度となる周波数範囲は７００ＭＨｚから２．２ＧＨｚと非常に狭い帯域であることがわかる。
【００１３】
【非特許文献１】ステファンＡマース著、「マイクロ波ミキサ」、アーテックハウス、１９９３年、２４４頁（Ｓｔｅｐｈｅｎ Ａ． Ｍａｓｓ“Ｍｉｃｒｏｗａｖｅ Ｍｉｘｅｒｓ”Ａｒｔｅｃｈ Ｈｏｕｓｅ １９９３ ｐ．２４４）
【非特許文献２】ＩＤロバートソンおよびＳルシシェン編、「ＲＦＩＣとＭＭＩＣの設計と技術」、インスティチューション オブ エレクトリカル エンジニア、２００１年、３１４頁（Ｉ．Ｄ．Ｒｏｂｅｒｔｓｏｎ ａｎｄ Ｓ．Ｌｕｃｙｓｚｅｎ ｅｄ．“ＲＦＩＣ ａｎｄ ＭＭＩＣ ｄｅｓｉｇｎ ａｎｄ ｔｅｃｈｎｏｌｏｇｙ”Ｔｈｅ Ｉｎｓｔｉｔｕｔｉｏｎ ｏｆ Ｅｌｅｃｔｒｉｃａｌ Ｅｎｇｉｎｅｅｒｓ ２００１ ｐ．３１４）。
【００１４】
【発明が解決しようとする課題】以上のように、図８に示したアクティブバラン回路では、通過位相差に大きな周波数特性を有するため、周波数が高くなると、１８０度位相差からおおきくずれ、位相誤差が劣化するという問題点を有していた。
【００１５】
本発明の目的は、広い周波数領域にわたって１８０度位相差からの誤差を低く抑えることのできるアクティブバラン回路を提供することである。
【００１６】
【課題を解決するための手段】
請求項１にかかる発明は、入力端子を第１の電界効果トランジスタのソース端子および第３の電界効果トランジスタのゲート端子に接続し、前記第１の電界効果トランジスタのゲート端子を接地し、前記第１の電界効果トランジスタのドレイン端子を第２の電界効果トランジスタのソース端子に接続し、該第２の電界効果トランジスタのゲート端子を容量素子の一端および第１のバイアス端子に接続し、該容量素子の他端を接地し、前記第２の電界効果トランジスタのドレイン端子を第１の出力端子および第１の負荷素子の一端に接続し、該第１の負荷端子の他端を第２のバイアス端子に接続し、前記第３の電界効果トランジスタのソース端子を接地し、前記第３の電界効果トランジスタのドレイン端子を第２の出力端子および第２の負荷素子の一端に接続し、該第２の負荷素子の他端を第３のバイアス端子に接続し、前記入力端子に入力した高周波信号が、前記第１の出力端子および前記第２の出力端子から広帯域において１８０度の位相差を持つ高周波信号として出力することを特徴とするアクティブバラン回路とした。
【００１７】
請求項２にかかる発明は、請求項１に記載のアクティブバラン回路において、前記第１、第２および第３の電界効果トランジスタを第１、第２および第３のバイポーラトランジスタと置き換え、前記ゲート端子をベース端子に、前記ドレイン端子をコレクタ端子に、前記ソース端子をエミッタ端子に、それぞれ置き換えたことを特徴とするアクティブバラン回路とした。
【００１８】
請求項３にかかる発明は、請求項１に記載のアクティブバラン回路において、前記第１および第２の電界効果トランジスタを１個のデュアルゲート型電界効果トランジスタと置き換えたことを特徴とするアクティブバラン回路とした。
【００１９】
請求項４にかかる発明は、請求項２に記載のアクティブバラン回路において、前記第１および第２のバイポーラトランジスタを１個のデュアルベース型バイポーラトランジスタと置き換えたことを特徴とするアクティブバラン回路とした。
【００２０】
【発明の実施の形態】
本発明では、従来のアクティブバラン回路における１つのゲート接地あるいはベース接地のトランジスタを使用する代わりに、２つの直列接続したゲート接地あるいはベース接地のトランジスタを使用し、又はゲート接地あるいはベース接地のデュアルゲートあるいはデュアルベースのトランジスタを使用することで、位相誤差の改善を図る。その結果、等しい位相誤差を有する帯域で従来のアクティブバラン回路と比較し広帯域化を図ることが出来る。そのため、このアクティブバラン回路を使用することにより、広帯域で高いバランス性を有したバランス型ミキサや高いイメージ抑圧比を有したイメージ抑圧型ミキサを実現でき、無線通信装置や測定装置など、高精度かつ広帯域なミキサが必要な分野に広く適用できるという利点がある。
【００２１】
［第１の実施の形態］
図１は本発明の第１の実施形態のアクティブバラン回路の構成を示す回路図であって、請求項１の発明に対応する。図１中、１は入力端子、２、３は出力端子、４、５、６は電界効果トランジスタ、７は容量素子、８、９は負荷素子、１０、１１、１２はバイアス端子である。このアクティブバラン回路は、入力端子１を電界効果トランジスタ４のソース端子および電界効果トランジスタ６のゲート端子に接続し、電界効果トランジスタ４のゲート端子を接地し、電界効果トランジスタ４のドレイン端子を電界効果トランジスタ５のソース端子に接続し、電界効果トランジスタ５のゲート端子を容量素子７の一端およびバイアス端子１０に接続し、容量端子７の他端を接地し、電界効果トランジスタ５のドレイン端子を出力端子２および負荷素子８の一端に接続し、負荷端子８の他端をバイアス端子１１に接続し、電界効果トランジスタ６のソース端子を接地し、電界効果トランジスタ６のドレイン端子を出力端子３および負荷素子９の一端に接続し、負荷素子９の他端をバイアス端子１２に接続し、入力端子１に入力した高周波信号が、出力端子２および出力端子３から広帯域において１８０度の位相差を持つ高周波信号として出力することを特徴としている。
【００２２】
ここで、高周波信号を入力した場合の動作を図２および図３を用いて説明する。図２は直列接続した２つのゲート接地の電界効果トランジスタ（ＣＧＦ：ｃｏｍｍｏｎ−ｇａｔｅ ＦＥＴ）４、５を簡略化した等価回路図である。同図において２１、２２はゲート・ソース間容量、２３、２４はゲート・ソース間容量に印加される電圧を相互コンダクタンス倍した値をもつ電流源である。一方、図３はソース接地の電界効果トランジスタ（ＣＳＦ：ｃｏｍｍｏｎ−ｓｏｕｒｃｅ ＦＥＴ）６を簡略化した等価回路図である。同図において２５はゲート・ソース間容量、２６はゲート・ソース間容量に印加される電圧を相互コンダクタンス倍した値をもつ電流源である。
【００２３】
それぞれの入出力インピーダンスをＺ０とすると、図２の等価回路のアドミッタンス行列［ＹＣＧＦ２］は、ゲート・ソース間容量Ｃｇｓと相互コンダクタｇｍを用い、次のように表すことが出来る。
また、図３の等価回路のアドミッタンス行列［ＹＣＳＦ］は、ゲート・ソース間容量Ｃｇｓと相互コンダクタンスｇｍを用い、次のように表すことが出来る。
その結果、図１に示す回路の出力位相差（∠Ｓ２１）ＣＳＦ−（∠Ｓ２１）ＣＧＦ２は次のように表すことが出来る。
【００２６】
図４に、ソース接地の電界効果トランジスタおよびゲート接地の電界効果トランジスタとして、ゲート幅１５０μｍ、ゲート長０．３μｍの一般的なＧａＡｓＦＥＴを用いた場合の通過位相特性および出力位相差のシミュレーション結果を示す。ＧａＡｓＦＥＴのｇｍは２９．５ｍＳ、Ｃｇｓは０．２４ｐＦ、入出力のインピーダンスＺ０は５０Ωで計算を行った。同図より、シミュレーションを行った０．１〜１０ＧＨｚにおいて、従来回路の出力位相差（●印）が１８０±２５度であるのに対し、本発明回路の出力位相差（○印）は１８０±１０度であり、出力位相特性が改善されていることが分かる。また、（１７）式が成立する周波数帯は０・９ＴＨｚ以下となるため、アクティブバラン回路を使用する周波数帯（ＧＨｚ帯）では（１８）式は常に成立する。
【００２７】
図５は本発明の第１の実施形態に基づくアクティブバラン回路の具体例を示す回路図である。同図において、３１は入力端子、３２、３３は出力端子、３４、３５、３６は電界効果トランジスタ、３７、３８、３９、４０、４１、４２は容量素子、４３はインダクタ、４４、４５、４６、４７、４８、４９、５０、５１は抵抗素子、５２、５３、５４、５５はバイアス端子である。このアクティブバラン回路では、入力端子３１を容量素子３７の一端に接続し、電界効果トランジスタ３４のソース端子をインダクタ４３および容量素子３７の他端および容量素子３９の一端に接続し、インダクタ４３の他端を接地し、電界効果トランジスタ３４のゲート端子を接地し、電界効果トランジスタ３４のドレイン端子を電界効果トランジスタ３５のソース端子に接続し、電界効果トランジスタ３５のゲート端子を容量素子４２の一端および抵抗素子５ｌの一端に接続し、容量素子４２の他端を接地し、電界効果トランジスタ３５のドレイン端子を抵抗素子４４の一端および抵抗素子４５の一端および容量素子３８の一端に接続し、抵抗素子４５の他端を接地し、容量素子３８の他端を出力端子３２に接続し、電界効果トランジスタ３６のソース端子を接地し、電界効果トランジスタ３６のゲート端子を容量素子３９の他端および抵抗素子４６の一端および抵抗素子４７の一端および抵抗素子５０の一端に接続し、抵抗素子４７の他端を接地し、電界効果トランジスタ３６のドレイン端子を抵抗素子４８および抵抗素子４９および容量素子４０の一端および容量素子４１の一端に接続し、抵抗素子４９の他端を接地し、容量素子４０の他端を出力端子３３に接続し、容量素子４１の他端を抵抗素子５０の他端に接続し、抵抗素子５１の他端をバイアス端子５２に接続し、抵抗素子４４の他端をバイアス端子５３に接続し、抵抗素子４６の他端をバイアス端子５４に接続し、抵抗素子４８の他端をバイアス端子５５に接続し、入力端子１に高周波信号を入力すると、出力端子３２と出力端子３３における出力信号の位相差が広帯域において１８０度となることを特徴としている。等振幅出力を得るためソース接地の電界効果トランジスタ３６に対し、抵抗素子５０を使用し負帰還をかけるとともに、出力整合を実現するため、抵抗素子４５および４９を挿入している。
【００２８】
図６は図５に示すアクティブバラン回路の具体例の振幅誤差および位相差のシミュレーション結果を示したものである。図５中の電界効果トランジスタ３４、３５、３６のゲート長は０．３μｍ、ゲート幅は１００μｍ、容量素子３７、３８、３９、４０、４１、４２の容量値は１０ｐＦ、インダクタ４３のインダクタンス値は１０ｎＨ、抵抗素子４４、４８の抵抗値は１８０Ω、抵抗素子４５、４９の抵抗値は５００Ω、抵抗素子４６、４７、５１の抵抗値は１０００Ω、抵抗素子５０の抵抗値は１７００Ω、入出力のインピーダンスは５０Ωである。図中の実線●は本発明の具体例の振幅誤差、実線○は本発明の具体例の位相差、破線▲は図１１に示した従来例の振幅誤差、破線△は図１１に示した従来例の位相差である。図６より、本発明では、アクティブバラン回路の位相差が改善され、位相誤差が低く抑えられていることがわかる。このとき、本発明によるアクティブバラン回路の位相差が１８０±２度となる周波数範囲は４００ＭＨｚから８．１ＧＨｚであり、従来の構成（７００ＭＨｚから２．２ＧＨｚ）の約５倍の広い帯域を実現しているがわかる。
【００２９】
［その他の実施形態］
なお、本実施形態ではトランジスタとして電界効果トランジスタを使用した回路を例にとって説明したが、電界効果トランジスタをバイポーラトランジスタに置き換えても同じ効果が得られることは言うまでもない。また、２つの直列接続したゲート接地あるいはベース接地のトランジスタを、デュアルゲート型の電界効果トランジスタあるいはデュアルベース型のバイポーラトランジスタに変えても同じ効果が得られることは言うまでもない。例えば、デュアルゲート型の電界効果トランジスタを使用する場合は、図１において、そのソース端子を入力端子１に、ドレイン端子を出力端子２および負荷素子８の一端に接続し、一方のゲート端子を接地し、他方のゲート端子を容量素子７の一端およびバイアス端子１０に接続すればよい。
【００３０】
また、以上述べた実施形態は全て本発明の実施形態を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様および変更態様で実施することができる。従って本発明の範囲は特許請求の範囲およびその均等範囲によってのみ規定されるものである。
【００３１】
【発明の効果】
本発明によるアクティブバラン回路は、従来の１つのゲート接地あるいはベース接地のトランジスタの代わりに、２つの直列接続したゲート接地あるいはベース接地のトランジスタを使用し、又はゲート接地あるいはベース接地のデュアルゲートあるいはデュアルベースのトランジスタを使用することで、位相誤差の改善を図ることが出来る。そのため、このアクティブバラン回路を使用することにより、高いバランス性を発揮させ不要信号を除去することが可能なバランス型ミキサを実現でき、無線通信装置や測定装置など、高精度・広帯域なミキシングが必要な分野に広く適用できるという利点がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のアクティブバラン回路の構成を示す回路図である。
【図２】本発明の第１の実施形態のアクティブバラン回路を構成するゲート接地の電界効果トランジスタを２つ直列接続した回路を簡略化した等価回路図である。
【図３】本発明の第１の実施形態のアクティブバラン回路を構成するソース接地の電界効果トランジスタを簡略化した等価回路図である。
【図４】図２および図３に示すゲート接地の電界効果トランジスタを２つ直列接続した回路を簡略化した等価回路とソース接地の電界効果トランジスタを簡略化した等価回路の通過位相特性および出力位相差のシミュレーション結果、並びに図９および図１０に示すゲート接地の電界効果トランジスタを簡略化した等価回路とソース接地の電界効果トランジスタを簡略化した等価回路の通過位相特性および出力位相差のシミュレーション結果を示す図である。
【図５】本発明の第１の実施形態に基づくアクティブバラン回路の具体例を示す回路図である。
【図６】本発明の第１の実施形態に基づくアクティブバラン回路の具体例（図５）および従来のアクティブバラン回路の具体例（図１１）の振幅誤差および位相差のシミュレーション結果を示す図である。
【図７】従来のバラン回路（Ｒｉｎｇハイブリッド）を示す回路図である。
【図８】従来のアクティブバラン回路を示す回路図である。
【図９】従来のアクティブバラン回路を構成するゲート接地の電界効果トランジスタを簡略化した等価回路図である。
【図１０】従来のアクティブバラン回路を構成するソース接地の電界効果トランジスタを簡略化した等価回路図である。
【図１１】従来のアクティブバラン回路の具体例を示す回路図である。
【図１２】従来のアクティブバラン回路の具体例（図１１）の振幅誤差および位相差のシミュレーション結果を示す図である。
Claims (4)
- 入力端子を第１の電界効果トランジスタのソース端子および第３の電界効果トランジスタのゲート端子に接続し、前記第１の電界効果トランジスタのゲート端子を接地し、前記第１の電界効果トランジスタのドレイン端子を第２の電界効果トランジスタのソース端子に接続し、該第２の電界効果トランジスタのゲート端子を容量素子の一端および第１のバイアス端子に接続し、該容量素子の他端を接地し、前記第２の電界効果トランジスタのドレイン端子を第１の出力端子および第１の負荷素子の一端に接続し、該第１の負荷端子の他端を第２のバイアス端子に接続し、前記第３の電界効果トランジスタのソース端子を接地し、前記第３の電界効果トランジスタのドレイン端子を第２の出力端子および第２の負荷素子の一端に接続し、該第２の負荷素子の他端を第３のバイアス端子に接続し、前記入力端子に入力した高周波信号が、前記第１の出力端子および前記第２の出力端子から広帯域において１８０度の位相差を持つ高周波信号として出力することを特徴とするアクティブバラン回路。
- 請求項１に記載のアクティブバラン回路において、
前記第１、第２および第３の電界効果トランジスタを第１、第２および第３のバイポーラトランジスタと置き換え、前記ゲート端子をベース端子に、前記ドレイン端子をコレクタ端子に、前記ソース端子をエミッタ端子に、それぞれ置き換えたことを特徴とするアクティブバラン回路。 - 請求項１に記載のアクティブバラン回路において、
前記第１および第２の電界効果トランジスタを１個のデュアルゲート型電界効果トランジスタと置き換えたことを特徴とするアクティブバラン回路。 - 請求項２に記載のアクティブバラン回路において、
前記第１および第２のバイポーラトランジスタを１個のデュアルベース型バイポーラトランジスタと置き換えたことを特徴とするアクティブバラン回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003110602A JP4226376B2 (ja) | 2003-04-15 | 2003-04-15 | アクティブバラン回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003110602A JP4226376B2 (ja) | 2003-04-15 | 2003-04-15 | アクティブバラン回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004320358A true JP2004320358A (ja) | 2004-11-11 |
| JP4226376B2 JP4226376B2 (ja) | 2009-02-18 |
Family
ID=33471415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003110602A Expired - Fee Related JP4226376B2 (ja) | 2003-04-15 | 2003-04-15 | アクティブバラン回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4226376B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100904669B1 (ko) * | 2009-01-13 | 2009-06-25 | 주식회사 파이칩스 | 대칭 로드를 갖는 저잡음 ｂａｌｕｎ－ｌｎａ |
| JP2013106072A (ja) * | 2011-11-10 | 2013-05-30 | Mitsubishi Electric Corp | 高周波スイッチ |
| JP2014039187A (ja) * | 2012-08-17 | 2014-02-27 | Asahi Kasei Electronics Co Ltd | シングルエンド−差動変換器および半導体装置 |
| WO2015128965A1 (ja) * | 2014-02-26 | 2015-09-03 | 三菱電機株式会社 | アクティブバラン回路及びトランス |
-
2003
- 2003-04-15 JP JP2003110602A patent/JP4226376B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100904669B1 (ko) * | 2009-01-13 | 2009-06-25 | 주식회사 파이칩스 | 대칭 로드를 갖는 저잡음 ｂａｌｕｎ－ｌｎａ |
| JP2013106072A (ja) * | 2011-11-10 | 2013-05-30 | Mitsubishi Electric Corp | 高周波スイッチ |
| JP2014039187A (ja) * | 2012-08-17 | 2014-02-27 | Asahi Kasei Electronics Co Ltd | シングルエンド−差動変換器および半導体装置 |
| WO2015128965A1 (ja) * | 2014-02-26 | 2015-09-03 | 三菱電機株式会社 | アクティブバラン回路及びトランス |
| JPWO2015128965A1 (ja) * | 2014-02-26 | 2017-03-30 | 三菱電機株式会社 | アクティブバラン回路及びトランス |
| US9614498B2 (en) | 2014-02-26 | 2017-04-04 | Mitsubishi Electric Corporation | Active balun circuit and transformer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4226376B2 (ja) | 2009-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10122325B2 (en) | Distributed amplifier with improved stabilization | |
| JP4206589B2 (ja) | 分布増幅器 | |
| JP2004304775A (ja) | 可変インピーダンス回路、可変利得型差動増幅器、乗算器、高周波回路および差動分布型増幅器 | |
| JP5128680B2 (ja) | ミキサ回路 | |
| CN111130469B (zh) | 宽带cmos二阶有源巴伦放大器 | |
| TW201728075A (zh) | 降頻混波器 | |
| Bhat et al. | A 22-nm FDSOI CMOS low-noise active balun achieving<− 44-dBc HD3 up to 1.5-V pp output swing over 0.01–5.4-GHz for direct RF sampling applications | |
| JP5065280B2 (ja) | トランスコンダクタンス段の構成 | |
| JP6099465B2 (ja) | アクティブバラン | |
| JP4226376B2 (ja) | アクティブバラン回路 | |
| Lin et al. | A W-band CMOS down-conversion mixer using CMOS-inverter-based RF GM stage for conversion gain and linearity enhancement | |
| US7071781B2 (en) | High speed, high resolution amplifier topology | |
| US8421537B2 (en) | Electronic circuit | |
| US20170111011A1 (en) | Balanced up-conversion mixer | |
| TWI780862B (zh) | 降頻混頻器 | |
| US7345548B2 (en) | Radiofrequency amplifier device, in particular for cellular mobile telephone | |
| JP2003168937A (ja) | 可変利得型差動増幅回路および乗算回路 | |
| JP6317245B2 (ja) | 分布増幅器と分布ミキサ | |
| Najari et al. | Wideband inductorless LNA employing simultaneous 2 nd and 3 rd order distortion cancellation | |
| US20080224795A1 (en) | Active balun | |
| CN113630097B (zh) | 一种差模信号相合与共模信号相消的晶体管放大器 | |
| WO2023182510A1 (ja) | 電子回路及びドハティ増幅回路 | |
| JP3406189B2 (ja) | 平衡形ｆｅｔミクサ並びにこれを用いた通信装置及びレーダ装置 | |
| CN113659940A (zh) | 一种单端输入的伪差分超宽带晶体管放大器 | |
| JP6430806B2 (ja) | 分布ミキサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081125 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4226376 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |