JPH0456507A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPH0456507A JPH0456507A JP16766290A JP16766290A JPH0456507A JP H0456507 A JPH0456507 A JP H0456507A JP 16766290 A JP16766290 A JP 16766290A JP 16766290 A JP16766290 A JP 16766290A JP H0456507 A JPH0456507 A JP H0456507A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- source
- fet
- gate
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 25
- 238000003780 insertion Methods 0.000 description 16
- 230000037431 insertion Effects 0.000 description 12
- 238000004458 analytical method Methods 0.000 description 2
- 238000005513 bias potential Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 102220029901 rs140332992 Human genes 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45464—Indexing scheme relating to differential amplifiers the CSC comprising one or more coils
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45554—Indexing scheme relating to differential amplifiers the IC comprising one or more coils
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明？Ａ ＴＶチューナなどの高周波装置に用いる
差動増幅回路に関するものであも 従来の技術 高周波回路の入力部では 特性インピーダンス５０Ωあ
るいは７５Ωのケーブルにマツチングをとることが重要
であム またミキサ等では不平衡信号を平衡信号に変換
する事も必要であム 不平衡信号を平衡信号に変換する場合、通常差動増幅器
が用いられる力（差動増幅器では入力端子がゲートであ
る為人力インピーダンスか大きな値となり、広帯域でマ
ツチングをとるには抵抗によるダンビン久 もしくはソ
ース入力のＦＥＴをＳＴ １９８９ ＰＰ、７５−７８
ではソース入力を用いていも発明が解決しようとする課
題 この様に差動増幅器に於て広帯域にインピーダンスマツ
チングをとるために（よ 特別の入力回路が不可欠であ
り回路設計上煩雑であったり消費電流の増加は免れな（
−ま？、：、ＦＥＴ回路に於いて（瓜 定電流源をゲー
ト接地型ＦＥＴによって構成するた取 定電流源として
正常に動作させる為に電圧を加えなければならないとい
った問題点があった 本発明（上 上記問題点を除去し 低電圧動作で広帯域
にわたってインピーダンスマツチングが得られ不平衡信
号を平衡信号に変換する差動増幅回路を提供することを
目的とすム さら？Ｑ 本発明は利得あるいは入力インピーダンス
を広帯域にわたり、−様に変化させることをか可能であ
り、動作点変化をも可能にする差動増幅回路を提供する
ことを目的とすム 課題を解決するための手段 本発明ζ友 上記問題点を解決するため凶 等しい特性
を有する２つの第１、第２のＦＥＴを有し第１のＦＥＴ
のゲートを第２のＦＥＴのソースと短絡し 第２のＦＥ
Ｔのゲートを第１のＦＥＴのソースと短絡したＦＥＴ″
Ａ 入力信号が前記ＦＥＴ対に入力されるためのチョー
クコイル対あるいは抵抗対と、利得を得るための負荷対
とを具備し前記ＦＥＴ対のソース（ゲート）対と接地と
の間に前記チョークコイル対あるいは抵抗対を接続し前
記ＦＥＴ対のドレイン対と電源との間に前記負荷対を接
続し 前記ＦＥＴ対のソース（ゲート）を入力端子とし
ドレインを出力端子とする事を特徴とする差動増幅回
路を提供する。
差動増幅回路に関するものであも 従来の技術 高周波回路の入力部では 特性インピーダンス５０Ωあ
るいは７５Ωのケーブルにマツチングをとることが重要
であム またミキサ等では不平衡信号を平衡信号に変換
する事も必要であム 不平衡信号を平衡信号に変換する場合、通常差動増幅器
が用いられる力（差動増幅器では入力端子がゲートであ
る為人力インピーダンスか大きな値となり、広帯域でマ
ツチングをとるには抵抗によるダンビン久 もしくはソ
ース入力のＦＥＴをＳＴ １９８９ ＰＰ、７５−７８
ではソース入力を用いていも発明が解決しようとする課
題 この様に差動増幅器に於て広帯域にインピーダンスマツ
チングをとるために（よ 特別の入力回路が不可欠であ
り回路設計上煩雑であったり消費電流の増加は免れな（
−ま？、：、ＦＥＴ回路に於いて（瓜 定電流源をゲー
ト接地型ＦＥＴによって構成するた取 定電流源として
正常に動作させる為に電圧を加えなければならないとい
った問題点があった 本発明（上 上記問題点を除去し 低電圧動作で広帯域
にわたってインピーダンスマツチングが得られ不平衡信
号を平衡信号に変換する差動増幅回路を提供することを
目的とすム さら？Ｑ 本発明は利得あるいは入力インピーダンス
を広帯域にわたり、−様に変化させることをか可能であ
り、動作点変化をも可能にする差動増幅回路を提供する
ことを目的とすム 課題を解決するための手段 本発明ζ友 上記問題点を解決するため凶 等しい特性
を有する２つの第１、第２のＦＥＴを有し第１のＦＥＴ
のゲートを第２のＦＥＴのソースと短絡し 第２のＦＥ
Ｔのゲートを第１のＦＥＴのソースと短絡したＦＥＴ″
Ａ 入力信号が前記ＦＥＴ対に入力されるためのチョー
クコイル対あるいは抵抗対と、利得を得るための負荷対
とを具備し前記ＦＥＴ対のソース（ゲート）対と接地と
の間に前記チョークコイル対あるいは抵抗対を接続し前
記ＦＥＴ対のドレイン対と電源との間に前記負荷対を接
続し 前記ＦＥＴ対のソース（ゲート）を入力端子とし
ドレインを出力端子とする事を特徴とする差動増幅回
路を提供する。
作用
本発明によれｉ；ＵＦＥＴのゲートとソースに並列に信
号を入力するようにしたので、広帯域にわたって低い入
力インピーダンスが得られ 不平衡信号を平衡信号に変
換することが出来る。またドレイン間抵抗 ソース（ゲ
ート）間抵抗を挿入することにより、広帯域にわたり入
力インピーダン人 利得を一様に変化させることが出来
ドレイン・ゲート電流を変化させることにより動作点
を変化させることも可能であム さらにゲート接地型の
ＦＥＴを用いているためＦＥＴ対自体が定電流源として
働き、定電流源が不必要となるので、低電圧での動作が
可能となも 実施例 以下、本発明の実施例を図面を用いて詳細に説明する。
号を入力するようにしたので、広帯域にわたって低い入
力インピーダンスが得られ 不平衡信号を平衡信号に変
換することが出来る。またドレイン間抵抗 ソース（ゲ
ート）間抵抗を挿入することにより、広帯域にわたり入
力インピーダン人 利得を一様に変化させることが出来
ドレイン・ゲート電流を変化させることにより動作点
を変化させることも可能であム さらにゲート接地型の
ＦＥＴを用いているためＦＥＴ対自体が定電流源として
働き、定電流源が不必要となるので、低電圧での動作が
可能となも 実施例 以下、本発明の実施例を図面を用いて詳細に説明する。
解析はＦＡＣＯＭ Ｏ５／Ｆ４ ＭＳＰの下で動作
する電子回路解析のためのアプリケーションプログラム
Ｆ Ｓ Ｐ Ｉ ＣＥ （Ｆｕｊｉｔｓｕ Ｓｉｍｕｌ
ａｔｉｏｎ Ｐｒｏｇｒａｍｕ ｆｏｒ Ｉｎ−ｔｅｇ
ｒａｔｅｄ Ｃ１ｒｃｕｉｔ Ｅｖａｌｕａｔｉｏｎ）
により行な１．＜ＦＥＴのパラメータとしてＧ ａ Ａ
ｓ Ｍ Ｅ Ｓ Ｆ Ｅ Ｔのパラメータを用い九ま
ず、第１図−第３図を用い本発明の第１の実施例につい
て説明する。第１図は差動増幅回路の回路医 第２図は
ドレイン抵抗ＲＤ＝ＲＤ １ ＝ＲＤ２をパラメータと
した場合の電圧利得周波数特性、第３図はドレイン抵抗
ＲＤ＝ＲＤｌ＝ＲＤ２をパラメータとした場合の入力イ
ンピーダンスの抵抗分周波数特性であム 第１図に於て、印加電圧Ｖｄｄは３■、高周波信号が電
源もしくは接地に逃げないように挿入したチョークコイ
ルＬ１、Ｌ２． Ｌ友Ｌ４のインダクタンスはそれぞ
れ１０μ■ 直流電流が負荷ＲＤＩ、ＲＤ’ｌ、 電
源ＶＩ＼ダミーロードＲ１に流れ込みバイアス電位がず
れないように挿入したキャパシタＣ１、ｆＪ、 Ｃ＆
Ｃ４のキャパシタンスはそれぞれ１０ｎＦである。
する電子回路解析のためのアプリケーションプログラム
Ｆ Ｓ Ｐ Ｉ ＣＥ （Ｆｕｊｉｔｓｕ Ｓｉｍｕｌ
ａｔｉｏｎ Ｐｒｏｇｒａｍｕ ｆｏｒ Ｉｎ−ｔｅｇ
ｒａｔｅｄ Ｃ１ｒｃｕｉｔ Ｅｖａｌｕａｔｉｏｎ）
により行な１．＜ＦＥＴのパラメータとしてＧ ａ Ａ
ｓ Ｍ Ｅ Ｓ Ｆ Ｅ Ｔのパラメータを用い九ま
ず、第１図−第３図を用い本発明の第１の実施例につい
て説明する。第１図は差動増幅回路の回路医 第２図は
ドレイン抵抗ＲＤ＝ＲＤ １ ＝ＲＤ２をパラメータと
した場合の電圧利得周波数特性、第３図はドレイン抵抗
ＲＤ＝ＲＤｌ＝ＲＤ２をパラメータとした場合の入力イ
ンピーダンスの抵抗分周波数特性であム 第１図に於て、印加電圧Ｖｄｄは３■、高周波信号が電
源もしくは接地に逃げないように挿入したチョークコイ
ルＬ１、Ｌ２． Ｌ友Ｌ４のインダクタンスはそれぞ
れ１０μ■ 直流電流が負荷ＲＤＩ、ＲＤ’ｌ、 電
源ＶＩ＼ダミーロードＲ１に流れ込みバイアス電位がず
れないように挿入したキャパシタＣ１、ｆＪ、 Ｃ＆
Ｃ４のキャパシタンスはそれぞれ１０ｎＦである。
またケーブルの特性インピーダンスＲＯを５０Ωとり、
、 ＶＩＮで示された信号源により信号を入力端子Ｎ
１に入力したまた 非入力端子Ｎ２にはＦＥＴＡとＦＥ
ＴＢのバランスを改善するための抵抗値５０Ωのダミロ
ードＲ１をとりつけ？、、、 Ｎ３． Ｎ４は平衡
出力端子であもＦＥＴのしきい値は−０，４■、Ｋ値２
２０ｍ５／ｍｍ、 ゲート長１μ取 ゲート幅１００
μｍであムこの回路に於て、信号を入力端子Ｎｌに入力
している力＜、 ＮｌはＦＥＴＡのソースとＦＥＴＢ
のゲートの短絡点であり、入力インピーダンスはソース
の入力インピーダンスとゲートの入力インピーダンスの
並列として与えられる。ゲートの入力インピーダンスは
ソースの入力インピーダンスに比して十分大きいた数
電源から見込んだ入力インピーダンスはソースの入力イ
ンピーダンスとなムソースの入力インピーダンスは広帯
域にわたり一定なので広帯域にわたりリターンロスを低
く抑えることができも ま？、ＦＥＴＡのゲートソース間電圧とＦＥＴＢのゲー
トソース間電圧は逆相になるた＆ ＦＥＴＡのドレイ
ン電流とＦＥＴＢのドレイン電流も逆相になり、負荷抵
抗ＲＤＩ、ＲＤ２の両端に発生する電圧も逆相となり不
平衡信号が平衡信号に変換されも 第２図はドレイン抵抗ＲＤＩ、ＲＤ２の抵抗ＲＤをパラ
メータとした場合の平衡出力端子Ｎ３． Ｎ４での電圧
利得周波数特性を示しだ図であり、横軸に周波数、縦軸
に電圧利得を示していも 第２図でＩＬ ５０ＭＨ２
からＩ ＧＨｚにわたり一様な電圧利得が得られ 出力
端子に於ける電圧利得差が０．３ｄＢ以下に抑えられて
おり、広帯域にわたる不平衡平衡変換特性が示されてい
も 第３図はドレイン抵抗ＲＤＩ、ＲＤ２の抵抗ＲＤをパラ
メータとした場合の入力インピーダンスの抵抗分周波数
特性を示した図であり、横軸に周波数、縦軸に入力イン
ピーダンスの抵抗分を示している。
、 ＶＩＮで示された信号源により信号を入力端子Ｎ
１に入力したまた 非入力端子Ｎ２にはＦＥＴＡとＦＥ
ＴＢのバランスを改善するための抵抗値５０Ωのダミロ
ードＲ１をとりつけ？、、、 Ｎ３． Ｎ４は平衡
出力端子であもＦＥＴのしきい値は−０，４■、Ｋ値２
２０ｍ５／ｍｍ、 ゲート長１μ取 ゲート幅１００
μｍであムこの回路に於て、信号を入力端子Ｎｌに入力
している力＜、 ＮｌはＦＥＴＡのソースとＦＥＴＢ
のゲートの短絡点であり、入力インピーダンスはソース
の入力インピーダンスとゲートの入力インピーダンスの
並列として与えられる。ゲートの入力インピーダンスは
ソースの入力インピーダンスに比して十分大きいた数
電源から見込んだ入力インピーダンスはソースの入力イ
ンピーダンスとなムソースの入力インピーダンスは広帯
域にわたり一定なので広帯域にわたりリターンロスを低
く抑えることができも ま？、ＦＥＴＡのゲートソース間電圧とＦＥＴＢのゲー
トソース間電圧は逆相になるた＆ ＦＥＴＡのドレイ
ン電流とＦＥＴＢのドレイン電流も逆相になり、負荷抵
抗ＲＤＩ、ＲＤ２の両端に発生する電圧も逆相となり不
平衡信号が平衡信号に変換されも 第２図はドレイン抵抗ＲＤＩ、ＲＤ２の抵抗ＲＤをパラ
メータとした場合の平衡出力端子Ｎ３． Ｎ４での電圧
利得周波数特性を示しだ図であり、横軸に周波数、縦軸
に電圧利得を示していも 第２図でＩＬ ５０ＭＨ２
からＩ ＧＨｚにわたり一様な電圧利得が得られ 出力
端子に於ける電圧利得差が０．３ｄＢ以下に抑えられて
おり、広帯域にわたる不平衡平衡変換特性が示されてい
も 第３図はドレイン抵抗ＲＤＩ、ＲＤ２の抵抗ＲＤをパラ
メータとした場合の入力インピーダンスの抵抗分周波数
特性を示した図であり、横軸に周波数、縦軸に入力イン
ピーダンスの抵抗分を示している。
第３図（表 ５０ＭＨｚからＩＧＨｚにわたり１１０Ω
程度の−様な低い入力インピーダンスの抵抗分が得られ
る事を示していも ここではゲート幅１１００ｕのＦＥ
Ｔを用いたため１１０Ωと５０Ωに比べ倍以上の値にな
っている力丈 ゲート幅を大きくすることにより５０Ω
に近い値になることは明白である。リアクタンス分に関
してはケーブルの特性インピーダンスが５０Ωの純抵抗
であるため考虜していな（−次に本発明の第２の実施例
について第４図−第６図を用いて説明すも 第４図は第
１図で示した差動増幅回路のドレイン対に抵抗ＲＤＤを
挿入した回路医 第５図は第４図のドレイン抵抗ＲＤＩ
、ＲＤ２を２００Ωとし ドレイン対挿入抵抗ＲＤＤを
パラメータとした場合の電圧利得周波数特性 第６図は
第４図のドレイン抵抗ＲＤＩ、ＲＤ２を２００Ωとし
ドレイン対挿入抵抗ＲＤＤをパラメータとした場合の人
力インピーダンスの抵抗分周波数特性であ４第１の実施
例ではドレイン抵抗を変えることにより利得を変化させ
ている力（実際に回路を実装する場合２個のドレイン抵
抗ＲＤＩ、ＲＤ２を等しい値で変化させることは困難で
あム そこで−度等しいドレイン抵抗を実装した後で利
得を制御出来れば 回路を実装することが容易になも
このような利得制御が本特許第２の実施例により可能と
なム 第５図はドレイン対挿入抵抗値抵抗ＲＤＤをパラメータ
とした場合の平衡出力端子Ｎ３での電圧利得周波数特性
を示しだ図であり、横軸に周波数 縦軸に電圧利得を示
していも 第５図よりドレイン対挿入抵抗を変えるだけ
で５０ＭＨｚ−ＩＧＨｚの帯域内で−様な電圧利得の制
御が可能であることが示され丸第６図はドレイン対挿入
抵抗ＲＤＤをパラメータとした場合の入力インピーダン
スの抵抗分周波数特性を示した図であり、横軸に周波数
縦軸に入力インピーダンスの抵抗分を示していも 第
６図より入力インピーダンスの抵抗分はドレイン挿入抵
抗により１０Ω程度の変動しか受けないことが示されて
いも 次に本発明の第３の実施例について第７図−第９図を用
いて説明すも 第７図は第１図で示した差動増幅回路の
ゲートすなわちソース対に抵抗ＲＧＧを挿入した回路＠
第８図は第７図のドレイン抵抗ＲＤＩ、ＲＤ２を２０
０Ωとし ゲートすなわちソース対挿入抵抗ＲＧＧをパ
ラメータとした場合の電圧利得周波数特性 第９図は第
７図のドレイン抵抗ＲＤＩ、ＲＤ２を２００Ωとし ゲ
ートすなわちソース対挿入抵抗値ＲＧＧをパラメータと
した場合の入力インピーダンスの抵抗分周波数特性であ
る。
程度の−様な低い入力インピーダンスの抵抗分が得られ
る事を示していも ここではゲート幅１１００ｕのＦＥ
Ｔを用いたため１１０Ωと５０Ωに比べ倍以上の値にな
っている力丈 ゲート幅を大きくすることにより５０Ω
に近い値になることは明白である。リアクタンス分に関
してはケーブルの特性インピーダンスが５０Ωの純抵抗
であるため考虜していな（−次に本発明の第２の実施例
について第４図−第６図を用いて説明すも 第４図は第
１図で示した差動増幅回路のドレイン対に抵抗ＲＤＤを
挿入した回路医 第５図は第４図のドレイン抵抗ＲＤＩ
、ＲＤ２を２００Ωとし ドレイン対挿入抵抗ＲＤＤを
パラメータとした場合の電圧利得周波数特性 第６図は
第４図のドレイン抵抗ＲＤＩ、ＲＤ２を２００Ωとし
ドレイン対挿入抵抗ＲＤＤをパラメータとした場合の人
力インピーダンスの抵抗分周波数特性であ４第１の実施
例ではドレイン抵抗を変えることにより利得を変化させ
ている力（実際に回路を実装する場合２個のドレイン抵
抗ＲＤＩ、ＲＤ２を等しい値で変化させることは困難で
あム そこで−度等しいドレイン抵抗を実装した後で利
得を制御出来れば 回路を実装することが容易になも
このような利得制御が本特許第２の実施例により可能と
なム 第５図はドレイン対挿入抵抗値抵抗ＲＤＤをパラメータ
とした場合の平衡出力端子Ｎ３での電圧利得周波数特性
を示しだ図であり、横軸に周波数 縦軸に電圧利得を示
していも 第５図よりドレイン対挿入抵抗を変えるだけ
で５０ＭＨｚ−ＩＧＨｚの帯域内で−様な電圧利得の制
御が可能であることが示され丸第６図はドレイン対挿入
抵抗ＲＤＤをパラメータとした場合の入力インピーダン
スの抵抗分周波数特性を示した図であり、横軸に周波数
縦軸に入力インピーダンスの抵抗分を示していも 第
６図より入力インピーダンスの抵抗分はドレイン挿入抵
抗により１０Ω程度の変動しか受けないことが示されて
いも 次に本発明の第３の実施例について第７図−第９図を用
いて説明すも 第７図は第１図で示した差動増幅回路の
ゲートすなわちソース対に抵抗ＲＧＧを挿入した回路＠
第８図は第７図のドレイン抵抗ＲＤＩ、ＲＤ２を２０
０Ωとし ゲートすなわちソース対挿入抵抗ＲＧＧをパ
ラメータとした場合の電圧利得周波数特性 第９図は第
７図のドレイン抵抗ＲＤＩ、ＲＤ２を２００Ωとし ゲ
ートすなわちソース対挿入抵抗値ＲＧＧをパラメータと
した場合の入力インピーダンスの抵抗分周波数特性であ
る。
第１及び第２の実施例では一度ＦＥＴ対を実装してしま
うと入力インピーダンスを大きく変化させるのは不可能
であった そこで−度ＦＥＴを実装した後で利鳳 入力
インピーダンスを制御出来れ（ｉ 回路を実装すること
が容易になる。このような利へ 入力インピーダンス制
御が本特許第３の実施例により可能となる。
うと入力インピーダンスを大きく変化させるのは不可能
であった そこで−度ＦＥＴを実装した後で利鳳 入力
インピーダンスを制御出来れ（ｉ 回路を実装すること
が容易になる。このような利へ 入力インピーダンス制
御が本特許第３の実施例により可能となる。
第８図はゲートすなわちソース対挿入抵抗ＲＧＧをパラ
メータとした場合の平衡出力端子Ｎ３での電圧利得周波
数特性を示しだ図であり、横軸に周波数、縦軸に電圧利
得を示していも 第８図よりゲートすなわちソース対挿
入抵抗を変えるだ、けで５０ＭＨｚＩ ＧＨｚの帯域内
で−様な利得の制御が可能であることが示され九 第９図はゲートすなわちソース対挿入抵抗ＲＧＧをパラ
メータとした場合の人力インピーダンスの抵抗分周波数
特性を示した図であり、横軸に周波数、縦軸に入力イン
ピーダンスの抵抗分を示していも第９図よりゲートすな
わちソース対挿入抵抗を変えるだけで５０ＭＨｚ−ＩＧ
Ｈｚの帯域内で−様な入力インピーダンスの制御が可能
であることが示され九次く に第２、第３の実施例を組
み合わせた第４の実施例に於ける回路図を第１０図に示
す。第１０図は第１図で示した差動増幅回路のドレイン
対に抵抗ＲＤＤを挿入しゲートすなわちソース対に抵抗
ＲＧＧを挿入した回路図であり、この回路により利鳳
入力インピーダンスの設定範囲が広がることは明白であ
ム 次へ 第１１図−第１４図を用い本発明の第５の実施例
について説明すも 第１１図は差動増幅回路の回路図
第１２図はソース抵抗Ｒ３＝Ｒ３１−Ｒ３２とドレイン
・ソース電流の関係医 第１３図はソース抵抗値１ｓ−
Ｒ３Ｉ−Ｒ３２をパラメータとした場合の電圧利得周波
数特性 第１４図はソース抵抗値Ｒ３−Ｒ３ｌ−Ｒ３２
をパラメータとした場合の入力インピーダンスの抵抗分
周波数特性であム 第１１図に於て、印加電圧Ｖｄｄは３■、高周波信号が
電源もしくは接地に逃げないように挿入したチョークコ
イルＬ１、Ｌ２． Ｌ＆ Ｌ４のインダクタンスは
それぞれ１０μ艮直流電流が負荷ＲＤＩ、 ＲＤ２に
流れ込みバイアス電位がずれないように挿入したキャパ
シタＣ１、Ｃ２のキャパシタンスはそれぞれ１ＱｎＦＳ
交流信号を通過させ、直流電流が電源ＶＩＮ、
ダミーロードＲ１に流れ込みバイアス電位がずれないよ
うに挿入したキャパシタＣ３，Ｃ４のキャパシタンスは
それぞれ１０ｎＦである。またケーブルの特性インピー
ダンスＲＯを５０ΩとＬ ＶＩＮで示された信号源に
より信号を入力端子Ｎ１に入力した また 非入力端子
Ｎ２にはＦＥＴＡとＦＥＴＢのバランスを改善するため
の抵抗値５０ΩのダミロードＲ１をとりつけたさらにＲ
８１、Ｒ３２はドレイン・ソース電流を制御するソース
抵Ｋ Ｎａ、旧平衡出力端子である。ＦＥＴのしきい
値は一〇、４■、Ｋ値２２０ｍ５／ｍａ ゲート長１
μ艮 ゲート幅１００μｍであム 第１−第４の実施例ではＦＥＴのゲート・ソース間直流
電圧が常に等しいため動作点を決定するドレイン・ソー
ス直流電流は常に一定であったしかし雑音指数あるいは
相互変調を考虜すると動作瓜 換言すればドレイン・ソ
ース直流電流が可変であることが望ましｌ、％ そこ
でソース抵抗Ｒ３Ｉ、Ｒ３２によりソースの直流電位が
変わりゲート直流電位は接地に等しくなるようにしたの
が第１１図の差動増幅回路であも ここではゲートに信
号を入力した力丈 キャパシタを介してソースに入力し
ても同様の特性が得られるのは明らかである。またソー
ス抵抗Ｒ３Ｉ、Ｒ３２をチョークコイルＬ３． Ｌ４
と接地の間に挿入している力丈 これはソース抵抗Ｒ３
Ｉ、Ｒ３２の雑音成分が入力されないためであり、雑音
指数を問題にしない場合ソース・インダクタ間にソース
抵抗を挿入しても同様の効果が得られる。をさらにソー
ス部のインダクタを取り除きソース抵抗を用いてもドレ
イン・ソース電流の制御は可能である力丈 この場合は
ソース抵抗が入力信号の負荷としても働くためインダク
タを用いた場合より利焦 入力インピーダンスが大きく
変化することは明白であも 第１２図はソース抵抗Ｒ３＝Ｒ３１＝Ｒ３２とドレイン
・ソース電流の関係図であり、横軸にＲ３−Ｒ８１−Ｒ
３２，。
メータとした場合の平衡出力端子Ｎ３での電圧利得周波
数特性を示しだ図であり、横軸に周波数、縦軸に電圧利
得を示していも 第８図よりゲートすなわちソース対挿
入抵抗を変えるだ、けで５０ＭＨｚＩ ＧＨｚの帯域内
で−様な利得の制御が可能であることが示され九 第９図はゲートすなわちソース対挿入抵抗ＲＧＧをパラ
メータとした場合の人力インピーダンスの抵抗分周波数
特性を示した図であり、横軸に周波数、縦軸に入力イン
ピーダンスの抵抗分を示していも第９図よりゲートすな
わちソース対挿入抵抗を変えるだけで５０ＭＨｚ−ＩＧ
Ｈｚの帯域内で−様な入力インピーダンスの制御が可能
であることが示され九次く に第２、第３の実施例を組
み合わせた第４の実施例に於ける回路図を第１０図に示
す。第１０図は第１図で示した差動増幅回路のドレイン
対に抵抗ＲＤＤを挿入しゲートすなわちソース対に抵抗
ＲＧＧを挿入した回路図であり、この回路により利鳳
入力インピーダンスの設定範囲が広がることは明白であ
ム 次へ 第１１図−第１４図を用い本発明の第５の実施例
について説明すも 第１１図は差動増幅回路の回路図
第１２図はソース抵抗Ｒ３＝Ｒ３１−Ｒ３２とドレイン
・ソース電流の関係医 第１３図はソース抵抗値１ｓ−
Ｒ３Ｉ−Ｒ３２をパラメータとした場合の電圧利得周波
数特性 第１４図はソース抵抗値Ｒ３−Ｒ３ｌ−Ｒ３２
をパラメータとした場合の入力インピーダンスの抵抗分
周波数特性であム 第１１図に於て、印加電圧Ｖｄｄは３■、高周波信号が
電源もしくは接地に逃げないように挿入したチョークコ
イルＬ１、Ｌ２． Ｌ＆ Ｌ４のインダクタンスは
それぞれ１０μ艮直流電流が負荷ＲＤＩ、 ＲＤ２に
流れ込みバイアス電位がずれないように挿入したキャパ
シタＣ１、Ｃ２のキャパシタンスはそれぞれ１ＱｎＦＳ
交流信号を通過させ、直流電流が電源ＶＩＮ、
ダミーロードＲ１に流れ込みバイアス電位がずれないよ
うに挿入したキャパシタＣ３，Ｃ４のキャパシタンスは
それぞれ１０ｎＦである。またケーブルの特性インピー
ダンスＲＯを５０ΩとＬ ＶＩＮで示された信号源に
より信号を入力端子Ｎ１に入力した また 非入力端子
Ｎ２にはＦＥＴＡとＦＥＴＢのバランスを改善するため
の抵抗値５０ΩのダミロードＲ１をとりつけたさらにＲ
８１、Ｒ３２はドレイン・ソース電流を制御するソース
抵Ｋ Ｎａ、旧平衡出力端子である。ＦＥＴのしきい
値は一〇、４■、Ｋ値２２０ｍ５／ｍａ ゲート長１
μ艮 ゲート幅１００μｍであム 第１−第４の実施例ではＦＥＴのゲート・ソース間直流
電圧が常に等しいため動作点を決定するドレイン・ソー
ス直流電流は常に一定であったしかし雑音指数あるいは
相互変調を考虜すると動作瓜 換言すればドレイン・ソ
ース直流電流が可変であることが望ましｌ、％ そこ
でソース抵抗Ｒ３Ｉ、Ｒ３２によりソースの直流電位が
変わりゲート直流電位は接地に等しくなるようにしたの
が第１１図の差動増幅回路であも ここではゲートに信
号を入力した力丈 キャパシタを介してソースに入力し
ても同様の特性が得られるのは明らかである。またソー
ス抵抗Ｒ３Ｉ、Ｒ３２をチョークコイルＬ３． Ｌ４
と接地の間に挿入している力丈 これはソース抵抗Ｒ３
Ｉ、Ｒ３２の雑音成分が入力されないためであり、雑音
指数を問題にしない場合ソース・インダクタ間にソース
抵抗を挿入しても同様の効果が得られる。をさらにソー
ス部のインダクタを取り除きソース抵抗を用いてもドレ
イン・ソース電流の制御は可能である力丈 この場合は
ソース抵抗が入力信号の負荷としても働くためインダク
タを用いた場合より利焦 入力インピーダンスが大きく
変化することは明白であも 第１２図はソース抵抗Ｒ３＝Ｒ３１＝Ｒ３２とドレイン
・ソース電流の関係図であり、横軸にＲ３−Ｒ８１−Ｒ
３２，。
縦軸ドレイン・ソース電流を示していも 第１２図より
ソース抵抗を変える事によりドレイン・ソース電流の制
御が可能であることが示され九第１３図はソース抵抗値
Ｒ３−Ｒ８ｌ−Ｒ３２をパラメータとした場合の出力端
子Ｎ３での電圧利得周波数特性であり、横軸に周波数、
縦軸に電圧利得を示していも 第１３図よりソース抵抗
抵抗を変える事により５０ＭＨｚ−ＩＧＨｚの帯域内で
−様な利得の制御が可能であることが示された 第１４図はソース抵抗値Ｒ３−Ｒ３ｌ−Ｒ３２をパラメ
ータとした場合の入力インピーダンスの抵抗分周波数特
性であも 第１４図より入力インピーダンスの抵抗分は
ドレイン挿入抵抗により２０Ω程度の変動しか受けない
ことが示されていも 次に に第２、第５の実施例を組み合わせた第６の実施
例に於ける回路図を第１５図に示す。第１５図は第１１
図で示した差動増幅回路のドレイン対に抵抗ＲＤＤを挿
入した回路図であり、この回路によりドレイン間挿入抵
抗ＲＤＩＩＩＩ、 ソース抵抗Ｒ８Ｉ、Ｒ３２を変え
ることにより利疎 ドレイン・ソース電流の制御が容易
に行えることは明白であａ次間 に第３、第５の実施例
を組み合わせた第７の実施例に於ける回路図を第１６図
に示す。第１６図は第１１図で示した差動増幅回路のゲ
ート対に抵抗ＲＧＧを挿入した回路図であり、この回路
によりゲート間挿入抵抗ＲＧα ソース抵抗Ｒ３Ｉ、Ｒ
３２を変えることにより利へ 入力インピーダンス ド
レイン・ソース電流の制御が容易に行えることは明白で
ある。また第１６図で番ヨ ゲート間挿入抵抗ＲＧＧ
により利へ 入力インピーダンス制御を行なっている力
交 これは逆相の信号を入力にフィードバックしている
のであり、ゲート間挿入抵抗ＲＧＧの代わりにソース間
挿入抵抗Ｒ３Ｓによっても同じ効果が得られることは明
白である。
ソース抵抗を変える事によりドレイン・ソース電流の制
御が可能であることが示され九第１３図はソース抵抗値
Ｒ３−Ｒ８ｌ−Ｒ３２をパラメータとした場合の出力端
子Ｎ３での電圧利得周波数特性であり、横軸に周波数、
縦軸に電圧利得を示していも 第１３図よりソース抵抗
抵抗を変える事により５０ＭＨｚ−ＩＧＨｚの帯域内で
−様な利得の制御が可能であることが示された 第１４図はソース抵抗値Ｒ３−Ｒ３ｌ−Ｒ３２をパラメ
ータとした場合の入力インピーダンスの抵抗分周波数特
性であも 第１４図より入力インピーダンスの抵抗分は
ドレイン挿入抵抗により２０Ω程度の変動しか受けない
ことが示されていも 次に に第２、第５の実施例を組み合わせた第６の実施
例に於ける回路図を第１５図に示す。第１５図は第１１
図で示した差動増幅回路のドレイン対に抵抗ＲＤＤを挿
入した回路図であり、この回路によりドレイン間挿入抵
抗ＲＤＩＩＩＩ、 ソース抵抗Ｒ８Ｉ、Ｒ３２を変え
ることにより利疎 ドレイン・ソース電流の制御が容易
に行えることは明白であａ次間 に第３、第５の実施例
を組み合わせた第７の実施例に於ける回路図を第１６図
に示す。第１６図は第１１図で示した差動増幅回路のゲ
ート対に抵抗ＲＧＧを挿入した回路図であり、この回路
によりゲート間挿入抵抗ＲＧα ソース抵抗Ｒ３Ｉ、Ｒ
３２を変えることにより利へ 入力インピーダンス ド
レイン・ソース電流の制御が容易に行えることは明白で
ある。また第１６図で番ヨ ゲート間挿入抵抗ＲＧＧ
により利へ 入力インピーダンス制御を行なっている力
交 これは逆相の信号を入力にフィードバックしている
のであり、ゲート間挿入抵抗ＲＧＧの代わりにソース間
挿入抵抗Ｒ３Ｓによっても同じ効果が得られることは明
白である。
次に に第６、第７の実施例を組み合わせた第８の実施
例に於ける回路図を第１７図に示す。第１７図は第１１
図で示した差動増幅回路のドレイン対に抵抗ＲＤ＆
ゲート対に抵抗ＲＧＧを挿入した回路図であり、この回
路により利疎 入力インピーダンス ドレイン・ソース
電流の設定範囲が広がることは明白であも な耘 本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではな（℃ 発明の効果 以上 詳細に説明したよう艮 本発明によれば次のよう
な効果を奏する事が出来る （１）広帯域で低人力インピーダンスが得られ リター
ンロスを低く抑えることが出来る。
例に於ける回路図を第１７図に示す。第１７図は第１１
図で示した差動増幅回路のドレイン対に抵抗ＲＤ＆
ゲート対に抵抗ＲＧＧを挿入した回路図であり、この回
路により利疎 入力インピーダンス ドレイン・ソース
電流の設定範囲が広がることは明白であも な耘 本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々の変形が可能であり、これ
らを本発明の範囲から排除するものではな（℃ 発明の効果 以上 詳細に説明したよう艮 本発明によれば次のよう
な効果を奏する事が出来る （１）広帯域で低人力インピーダンスが得られ リター
ンロスを低く抑えることが出来る。
（２）広帯域にわたる利得制御を容易に行うことが出来
も （３）広帯域にわたる入力インピーダンス制御を容易に
行うことが出来る。
も （３）広帯域にわたる入力インピーダンス制御を容易に
行うことが出来る。
（４）ドレイン・ソース電流の制御を容易に行うことが
出来 動作点の変更が可能であム （５）定電流源が不必要になり低電圧での動作が可能と
なも
出来 動作点の変更が可能であム （５）定電流源が不必要になり低電圧での動作が可能と
なも
第１図は本発明第１の実施例の回路図 第２図はドレイ
ン抵抗ＲＤ−ＲＤＩ〜ＲＤ２をパラメータとした利得周
波数特性図 第３図はドレイン抵抗ＲＤ−ＲＤＩ−ＲＤ
２をパラメータとした入力インピーダンス抵抗分周波数
特性医 第４図は本発明第２の実施例の回略図 第５図
はドレイン対挿入抵抗ＲＤＤをパラメータとした利得周
波数特性医 第６図はドレイン対挿入抵抗ＲＤＤをパラ
メータとした入力インピーダンス抵抗分周波数特性医
第７図は本発明第３の実施例の回路図 第８図はゲート
すなわちソース対挿入抵抗ＲＧＧをパラメータとした利
得周波数特性医第９図はゲートすなわちソース対挿入抵
抗ＲＧＧをパラメータとした入力インピーダンス抵抗分
周波数特性医 第１０図は本発明第４の実施例の回路医
第１１図は本発明第５の実施例の回路図 第１２図はソ
ース抵抗Ｒ３−Ｒ３１＝Ｒ３２対ドレイン・ソース電流
特性医 第１３図はソース抵抗Ｒ３＝Ｒ３１−Ｒ３２を
パラメータとした利得周波数特性＠ 第１４図はソース
抵抗値Ｒ３−Ｒ８ｌ−Ｒ３２をパラメータとした入力イ
ンピーダンス抵抗分周波数特性医 第１５図は本発明第
６の実施例の回路＠ 第１６図は本発明第７の実施例の
回路図 第１７図は本発明第８の実施例の回路図であａ Ｌｌ、 Ｌ２． Ｌ３． Ｌ４・・・チョークコ
イル（１０μＨ）Ｃ１、Ｃ２，ＣＬ Ｃ４・・・直流ブ
ロックコンデンサ（１０ｎＦ）、 ＲＤＩ、ＲＤ２−−
−負荷抵ＷＲＯ−−−特性インピーダンス（５０Ω）、
Ｒ１・・・ダミーロード（５０Ω）、ＶＩＮ・・・信号
ｉ Ｎｌ・・ 信号入力端子、Ｎ２・・・非入力端子
、Ｎ３．Ｎ４・・・平衡出力端子。 代理人の氏名 弁理士 粟野重孝 はが１名第１図 ！ 五−】４ 〔孤δ） 入カオ〉ピータンスゼｌ九分（１ 電 ′Ｌ 津１１ 拵 〔ｃＬＢ） 第 図 電 氏 刈 得 〔ｄ−１５） 第 図 入戸インピータンス抵ｆ７＋、分 １：ｆＬ） 第１０図 電 圧 掌１ 搏 〔美Ｉ５〕 第 図 Ｗ 氏シ１ 傅 （ぬり 第１２０ ＲＥ ＝ ＲＥ；ｆ ＝ Ｒ５２ ［［ へカインピーダンス７＆１ブｉＪｉ’（Ａン第１５図 第１６図
ン抵抗ＲＤ−ＲＤＩ〜ＲＤ２をパラメータとした利得周
波数特性図 第３図はドレイン抵抗ＲＤ−ＲＤＩ−ＲＤ
２をパラメータとした入力インピーダンス抵抗分周波数
特性医 第４図は本発明第２の実施例の回略図 第５図
はドレイン対挿入抵抗ＲＤＤをパラメータとした利得周
波数特性医 第６図はドレイン対挿入抵抗ＲＤＤをパラ
メータとした入力インピーダンス抵抗分周波数特性医
第７図は本発明第３の実施例の回路図 第８図はゲート
すなわちソース対挿入抵抗ＲＧＧをパラメータとした利
得周波数特性医第９図はゲートすなわちソース対挿入抵
抗ＲＧＧをパラメータとした入力インピーダンス抵抗分
周波数特性医 第１０図は本発明第４の実施例の回路医
第１１図は本発明第５の実施例の回路図 第１２図はソ
ース抵抗Ｒ３−Ｒ３１＝Ｒ３２対ドレイン・ソース電流
特性医 第１３図はソース抵抗Ｒ３＝Ｒ３１−Ｒ３２を
パラメータとした利得周波数特性＠ 第１４図はソース
抵抗値Ｒ３−Ｒ８ｌ−Ｒ３２をパラメータとした入力イ
ンピーダンス抵抗分周波数特性医 第１５図は本発明第
６の実施例の回路＠ 第１６図は本発明第７の実施例の
回路図 第１７図は本発明第８の実施例の回路図であａ Ｌｌ、 Ｌ２． Ｌ３． Ｌ４・・・チョークコ
イル（１０μＨ）Ｃ１、Ｃ２，ＣＬ Ｃ４・・・直流ブ
ロックコンデンサ（１０ｎＦ）、 ＲＤＩ、ＲＤ２−−
−負荷抵ＷＲＯ−−−特性インピーダンス（５０Ω）、
Ｒ１・・・ダミーロード（５０Ω）、ＶＩＮ・・・信号
ｉ Ｎｌ・・ 信号入力端子、Ｎ２・・・非入力端子
、Ｎ３．Ｎ４・・・平衡出力端子。 代理人の氏名 弁理士 粟野重孝 はが１名第１図 ！ 五−】４ 〔孤δ） 入カオ〉ピータンスゼｌ九分（１ 電 ′Ｌ 津１１ 拵 〔ｃＬＢ） 第 図 電 氏 刈 得 〔ｄ−１５） 第 図 入戸インピータンス抵ｆ７＋、分 １：ｆＬ） 第１０図 電 圧 掌１ 搏 〔美Ｉ５〕 第 図 Ｗ 氏シ１ 傅 （ぬり 第１２０ ＲＥ ＝ ＲＥ；ｆ ＝ Ｒ５２ ［［ へカインピーダンス７＆１ブｉＪｉ’（Ａン第１５図 第１６図
Claims (8)
- （１）等しい特性を有する第１、第２のＦＥＴ、を有し
、前記第１のＦＥＴのゲートを前記第２のＦＥＴのソー
スと短絡し、前記第２のＦＥＴのゲートを前記第１のＦ
ＥＴのソースと短絡したＦＥＴ対と、入力信号が前記Ｆ
ＥＴ対に入力されるためのチョークコイル対あるいは抵
抗対と、利得を得るための負荷対とを具備し、前記ＦＥ
Ｔ対のソースすなわちゲート対と接地との間に前記チョ
ークコイル対あるいは抵抗対を接続し、前記ＦＥＴ対の
ドレイン対と電源との間に前記負荷対を接続し、前記Ｆ
ＥＴ対のソースすなわちゲートを入力端子とし、ドレイ
ンを出力端子とする事を特徴とする差動増幅回路。 - （２）請求項１記載の差動増幅回路のドレイン対の間に
抵抗を挿入した事を特徴とする差動増幅回路。 - （３）請求項１記載の差動増幅回路のソースすなわちゲ
ート対の間に抵抗を挿入した事を特徴とする差動増幅回
路。 - （４）請求項２記載の差動増幅回路のソースすなわちゲ
ート対の間に抵抗を挿入した事を特徴とする差動増幅回
路。 - （５）等しい特性を有する第１、第２のＦＥＴを有し、
前記第１のＦＥＴのゲート前記第２のとＦＥＴのソース
とをコンデンサを介して接続し、前記第２のＦＥＴのゲ
ートと前記第１のＦＥＴのソースとを前記コンデンサと
等しい容量を有するコンデンサを介して接続したＦＥＴ
対と、入力信号が前記ＦＥＴ対に入力されるためのチョ
ークコイル対と電流制御用の抵抗対あるいは入力信号が
前記ＦＥＴ対に入力されるための用途と電流制御を兼ね
た抵抗対と、利得を得るための負荷対とを具備し、前記
ＦＥＴ対のソース対と接地との間に前記チョークコイル
対と抵抗対あるいは抵抗対を接続し、前記ＦＥＴ対のド
レイン対と電源との間に前記負荷対を接続し、前記ＦＥ
Ｔ対のソース対あるいはゲート対を入力端子とし、ドレ
イン対を出力端子とする事を特徴とする差動増幅回路。 - （６）請求項５記載の差動増幅回路のドレイン対の間に
抵抗を挿入した事を特徴とする差動増幅回路。 - （７）請求項５記載の差動増幅回路のソース対あるいは
ゲート対の間に抵抗を挿入した事を特徴とする差動増幅
回路。 - （８）請求項６記載の差動増幅回路のソース対あるいは
ゲート対の間に抵抗を挿入した事を特徴とする差動増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167662A JP2600984B2 (ja) | 1990-06-26 | 1990-06-26 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167662A JP2600984B2 (ja) | 1990-06-26 | 1990-06-26 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0456507A true JPH0456507A (ja) | 1992-02-24 |
| JP2600984B2 JP2600984B2 (ja) | 1997-04-16 |
Family
ID=15853906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2167662A Expired - Lifetime JP2600984B2 (ja) | 1990-06-26 | 1990-06-26 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600984B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0685933A1 (en) * | 1994-06-02 | 1995-12-06 | Mitsubishi Denki Kabushiki Kaisha | Differential amplifier |
| JP2004506368A (ja) * | 2000-08-07 | 2004-02-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ノイズ及び入力インピーダンス整合増幅器 |
| JP2005286993A (ja) * | 2004-03-01 | 2005-10-13 | Sanyo Electric Co Ltd | 差動増幅器 |
| JP2010530676A (ja) * | 2007-12-26 | 2010-09-09 | 泰州▲蘇▼中天▲線▼集▲団▼有限公司 | 自動車オーバーヘッドアンテナ装置及びそのアンテナ増幅器 |
| JP2014039187A (ja) * | 2012-08-17 | 2014-02-27 | Asahi Kasei Electronics Co Ltd | シングルエンド−差動変換器および半導体装置 |
-
1990
- 1990-06-26 JP JP2167662A patent/JP2600984B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0685933A1 (en) * | 1994-06-02 | 1995-12-06 | Mitsubishi Denki Kabushiki Kaisha | Differential amplifier |
| US5550511A (en) * | 1994-06-02 | 1996-08-27 | Mitsubishi Denki Kabushiki Kaisha | Differential amplifier having single phase input and two output phases |
| JP2004506368A (ja) * | 2000-08-07 | 2004-02-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ノイズ及び入力インピーダンス整合増幅器 |
| JP2005286993A (ja) * | 2004-03-01 | 2005-10-13 | Sanyo Electric Co Ltd | 差動増幅器 |
| JP2010530676A (ja) * | 2007-12-26 | 2010-09-09 | 泰州▲蘇▼中天▲線▼集▲団▼有限公司 | 自動車オーバーヘッドアンテナ装置及びそのアンテナ増幅器 |
| JP2014039187A (ja) * | 2012-08-17 | 2014-02-27 | Asahi Kasei Electronics Co Ltd | シングルエンド−差動変換器および半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2600984B2 (ja) | 1997-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10211609B4 (de) | Verfahren und Leistungsverstärker zur Erzeugung von sinusförmigen Hochfrequenzsignalen zum Betreiben einer Last | |
| KR100705326B1 (ko) | 피드백형 가변이득 증폭기 및 그 제어방법 | |
| US7271663B2 (en) | Operational amplifier output stage and method | |
| CN112986669B (zh) | 一种射频功率检测电路 | |
| KR102133926B1 (ko) | 낮은 위상 변화를 갖는 광대역 가변 이득 증폭기 | |
| JP2008508775A (ja) | 単一端子トランスコンダクタ、平衡トランスコンダクタ回路、フィルター | |
| JP5239451B2 (ja) | 差動単相変換回路 | |
| CN104980125B (zh) | 采用负阻结构的宽频带、高q值、可调谐的有源电感 | |
| KR101828134B1 (ko) | 최적화된 고조파 억압 특성을 갖는 주파수 2체배기 | |
| US4940949A (en) | High efficiency high isolation amplifier | |
| US20100013562A1 (en) | Circuit with single-ended input and differential output | |
| US6980055B2 (en) | CMOS differential buffer circuit | |
| DE102007055533A1 (de) | Leistungsverstärker mit Leistungs-Kombinator | |
| JPH0456507A (ja) | 差動増幅回路 | |
| US9013237B1 (en) | Distributed transconductance amplifier | |
| US9319001B2 (en) | Amplifier circuit, biasing block with output gain compensation thereof, and electronic apparatus | |
| US6265944B1 (en) | Fully integrated broadband RF voltage amplifier with enhanced voltage gain and method | |
| Xu et al. | Wideband microwave OTA with tunable transconductance using feedforward regulation and an active inductor load | |
| WO2004023646A1 (en) | Class-f doherty amplifier | |
| JP2856917B2 (ja) | 増幅器 | |
| JP3522630B2 (ja) | 単相信号／差動信号変換型の電圧増幅器 | |
| US8461900B2 (en) | Frequency converting circuit, signal processing circuit and receiver | |
| WO2017126241A1 (ja) | 可変容量回路、発振回路、および、可変容量回路の制御方法 | |
| Mahmoud | Low voltage wide range CMOS differential voltage current conveyor and its applications | |
| CN107104647A (zh) | 一种基于神经网络的功率放大器 |