JP2600984B2 - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JP2600984B2 JP2600984B2 JP2167662A JP16766290A JP2600984B2 JP 2600984 B2 JP2600984 B2 JP 2600984B2 JP 2167662 A JP2167662 A JP 2167662A JP 16766290 A JP16766290 A JP 16766290A JP 2600984 B2 JP2600984 B2 JP 2600984B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- source
- fet
- gate
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45464—Indexing scheme relating to differential amplifiers the CSC comprising one or more coils
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45554—Indexing scheme relating to differential amplifiers the IC comprising one or more coils
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、TVチューナなどの高周波装置に用いる差動
増幅回路に関するものである。
増幅回路に関するものである。
従来の技術 高周波回路の入力部では、特性インピーダンス50Ωあ
るいは75Ωのケーブルにマッチングをとることが重要で
ある。またミキサ等では不平衡信号を平衡信号に変換す
る事も必要である。
るいは75Ωのケーブルにマッチングをとることが重要で
ある。またミキサ等では不平衡信号を平衡信号に変換す
る事も必要である。
不平衡信号を平衡信号に変換する場合、通常差動増幅
器が用いられるが、差動増幅器では入力端子がゲートで
ある為入力インピーダンスが大きな値となり、広帯域で
マッチングをとるには抵抗によるダンピング、もしくは
ソース入力のFETを前段に付ける等の特別な入力回路が
必要である。例えばIEEE GaAs IC SYMPOSIUM TECHNI−C
AL DIGEST 1989 PP.75−78ではソース入力を用いてい
る。
器が用いられるが、差動増幅器では入力端子がゲートで
ある為入力インピーダンスが大きな値となり、広帯域で
マッチングをとるには抵抗によるダンピング、もしくは
ソース入力のFETを前段に付ける等の特別な入力回路が
必要である。例えばIEEE GaAs IC SYMPOSIUM TECHNI−C
AL DIGEST 1989 PP.75−78ではソース入力を用いてい
る。
発明が解決しようとする課題 この様に差動増幅器に於て広帯域にインピーダンスマ
ッチングをとるためには、特別の入力回路が不可欠であ
り回路設計上煩雑であったり消費電流の増加は免れな
い。また、FET回路に於いては、定電流源をゲート接地
型FETによって構成するため、定電流源として正常に動
作させる為に電圧を加えなければならないといった問題
点があった。
ッチングをとるためには、特別の入力回路が不可欠であ
り回路設計上煩雑であったり消費電流の増加は免れな
い。また、FET回路に於いては、定電流源をゲート接地
型FETによって構成するため、定電流源として正常に動
作させる為に電圧を加えなければならないといった問題
点があった。
本発明は、上記問題点を除去し、低電圧動作で広帯域
にわたってインピーダンスマッチングが得られ不平衡信
号に変換する差動増幅回路を提供することを目的とす
る。
にわたってインピーダンスマッチングが得られ不平衡信
号に変換する差動増幅回路を提供することを目的とす
る。
さらに、本発明は利得あるいは入力インピーダンスを
広帯域にわたり、一様に変化させることが可能であり、
動作点変化をも可能にする差動増幅回路を提供すること
を目的とする 課題を解決するための手段 本発明は、上記問題点を解決するために、等しい特性
を有する２つの第１、第２のFETを有し、第１のFETのゲ
ートを第２のFETのソースと短絡し、第２のFETのゲート
を第１のFETのソースと短絡したFET対、入力信号が前記
FET対に入力されるためのチョークコイル対をあるいは
抵抗対と、利得を得るための負荷対とを具備し、電気FE
T対のソース（ゲート）対と接地との間に前記チョーク
コイル対あるいは抵抗対を接続し、前記FET対のドレイ
ン対と電源との間に前記負荷対を接続し、前記FET対の
ソース（ゲート）を入力端子とし、ドレインを出力端子
とする事を特徴とする差動増幅回路を提供する。
広帯域にわたり、一様に変化させることが可能であり、
動作点変化をも可能にする差動増幅回路を提供すること
を目的とする 課題を解決するための手段 本発明は、上記問題点を解決するために、等しい特性
を有する２つの第１、第２のFETを有し、第１のFETのゲ
ートを第２のFETのソースと短絡し、第２のFETのゲート
を第１のFETのソースと短絡したFET対、入力信号が前記
FET対に入力されるためのチョークコイル対をあるいは
抵抗対と、利得を得るための負荷対とを具備し、電気FE
T対のソース（ゲート）対と接地との間に前記チョーク
コイル対あるいは抵抗対を接続し、前記FET対のドレイ
ン対と電源との間に前記負荷対を接続し、前記FET対の
ソース（ゲート）を入力端子とし、ドレインを出力端子
とする事を特徴とする差動増幅回路を提供する。
作用 本発明によれば、FETのゲートとソースに並列に信号
を入力するようにしたので、広範囲にわたって低い入力
インピーダンスが得られ、不平衡信号を平衡信号に変換
することが出来る。また、ドレイン間抵抗、ソース（ゲ
ート）間抵抗を挿入することにより、広帯域にわたり入
力インピーダンス、利得を一様に変化させることが出
来、ドレイン・ゲート電流を変化させることにより動作
点を変化させることも可能である。さらにゲート接地型
のFETを用いているためFET対自体が定電流源として働
き、定電流源が不必要となるので、低電圧での動作が可
能となる。
を入力するようにしたので、広範囲にわたって低い入力
インピーダンスが得られ、不平衡信号を平衡信号に変換
することが出来る。また、ドレイン間抵抗、ソース（ゲ
ート）間抵抗を挿入することにより、広帯域にわたり入
力インピーダンス、利得を一様に変化させることが出
来、ドレイン・ゲート電流を変化させることにより動作
点を変化させることも可能である。さらにゲート接地型
のFETを用いているためFET対自体が定電流源として働
き、定電流源が不必要となるので、低電圧での動作が可
能となる。
実施例 以下、本発明の実施例を図面を用いて詳細に説明す
る。解析はFACOM OS /F4 MSPの下で動作する電子回
路解析のためのアプリケーションプログラムFSPICE（Fu
jitsu Simulation Programu for In−tegrated Circuit
Evaluation）により行い、FETのパラメータとしてGaAs
MESFETのパラメータを用いた。
る。解析はFACOM OS /F4 MSPの下で動作する電子回
路解析のためのアプリケーションプログラムFSPICE（Fu
jitsu Simulation Programu for In−tegrated Circuit
Evaluation）により行い、FETのパラメータとしてGaAs
MESFETのパラメータを用いた。
まず、第１図−第３図を用い本発明の第１の実施例に
ついて説明する。第１図は差動増幅回路の回路図、第２
図はドレイン抵抗RD＝RD1＝RD2をパラメータとした場合
の電圧利得周波数特性、第３図はドレイン抵抗RD＝RD1
＝RD2をパラメータとした場合の入力インピーダンスの
抵抗分周波数特性である。
ついて説明する。第１図は差動増幅回路の回路図、第２
図はドレイン抵抗RD＝RD1＝RD2をパラメータとした場合
の電圧利得周波数特性、第３図はドレイン抵抗RD＝RD1
＝RD2をパラメータとした場合の入力インピーダンスの
抵抗分周波数特性である。
第１図に於て、印加電圧Vddは3V、高周波信号が電源
もしくは接地に逃げないように挿入したチョークコイル
L1、L2、L3、L4のインダクタンスはそれぞれ10μＨ、直
流電流が負荷RD1、RD2、電源VIN、ダミーロードR1に流
れ込みバイアス電位がずれないように挿入したキャパシ
タC1、C2、C3、C4のキャパシタンスはそれぞれ10nFであ
る。またケーブルの特性のインピーダンスR0を50Ωと
し、VINで示された信号源により信号を入力端子N1に入
力した。また、非入力端子N2にはFETAとFETBのバランス
を改善するための抵抗値50ΩのダミロードR1をとりつけ
た。N3、N4は平衡出力端子である。FETのしきい値は−
0.4V、Ｋ値 220mS/mm、ゲート長１μｍ、ゲート幅100μ
ｍである。
もしくは接地に逃げないように挿入したチョークコイル
L1、L2、L3、L4のインダクタンスはそれぞれ10μＨ、直
流電流が負荷RD1、RD2、電源VIN、ダミーロードR1に流
れ込みバイアス電位がずれないように挿入したキャパシ
タC1、C2、C3、C4のキャパシタンスはそれぞれ10nFであ
る。またケーブルの特性のインピーダンスR0を50Ωと
し、VINで示された信号源により信号を入力端子N1に入
力した。また、非入力端子N2にはFETAとFETBのバランス
を改善するための抵抗値50ΩのダミロードR1をとりつけ
た。N3、N4は平衡出力端子である。FETのしきい値は−
0.4V、Ｋ値 220mS/mm、ゲート長１μｍ、ゲート幅100μ
ｍである。
この回路に於て、信号を入力端子N1に入力している
が、N1はFETAのソースとFETBのゲートの短絡点であり、
入力インピーダンスはソースの入力インピーダンスとゲ
ートの入力インピーダンスの並列として与えられる。ゲ
ートの入力インピーダンスはソースの入力インピーダン
スに比して十分大きいため、電源から見込んだ入力イン
ピーダンスはソースの入力インピーダンスとなる。ソー
スの入力インピーダンスは広帯域にわたり一定なので広
帯域にわたりリターンロスを低く抑えることができる。
が、N1はFETAのソースとFETBのゲートの短絡点であり、
入力インピーダンスはソースの入力インピーダンスとゲ
ートの入力インピーダンスの並列として与えられる。ゲ
ートの入力インピーダンスはソースの入力インピーダン
スに比して十分大きいため、電源から見込んだ入力イン
ピーダンスはソースの入力インピーダンスとなる。ソー
スの入力インピーダンスは広帯域にわたり一定なので広
帯域にわたりリターンロスを低く抑えることができる。
また、FETAのゲートソース間電圧とFETBのゲートソー
ス間電圧は逆相になるため、FETAのドレイン電流とFETB
のドレイン電流も逆相になり、負荷抵抗RD1、RD2の両端
に発生する電圧も逆相となり不平衡信号が平衡信号に変
換される。
ス間電圧は逆相になるため、FETAのドレイン電流とFETB
のドレイン電流も逆相になり、負荷抵抗RD1、RD2の両端
に発生する電圧も逆相となり不平衡信号が平衡信号に変
換される。
第２図はドレイン抵抗RD1、RD2の抵抗RDをパラメータ
とした場合の平衡出力端子N3、N4での電圧利得周波数特
性を示しだ図であり、横軸に周波数、縦軸に電圧利得を
示している。第２図では、50MHzから1GHzにわたり一様
な電圧利得が得られ、出力端子に於ける電圧利得差が0.
3dB以下に抑えられており、広帯域にわたる不平衡平衡
変換特性が示されている。
とした場合の平衡出力端子N3、N4での電圧利得周波数特
性を示しだ図であり、横軸に周波数、縦軸に電圧利得を
示している。第２図では、50MHzから1GHzにわたり一様
な電圧利得が得られ、出力端子に於ける電圧利得差が0.
3dB以下に抑えられており、広帯域にわたる不平衡平衡
変換特性が示されている。
第３図はドレイン抵抗RD1、RD2の抵抗RDをパラメータ
とした場合の入力インピーダンスの抵抗分周波数特性を
示した図であり、横軸に周波数、縦軸に入力インピーダ
ンスの抵抗分を示している。第３図は、50MHzから1GHz
にわたり110Ω程度の一様な低い入力インピーダンスの
抵抗分が得られる事を示している。ここではゲート幅10
0μｍのFETを用いたため110Ωと50Ωに比べ倍以上の値
になっているが、ゲート幅を大きくすることにより50Ω
に近い値になることは明白である。リアクタンス分に関
してはケーブルの特性インピーダンスが50Ωの純抵抗で
あるため考慮していない。
とした場合の入力インピーダンスの抵抗分周波数特性を
示した図であり、横軸に周波数、縦軸に入力インピーダ
ンスの抵抗分を示している。第３図は、50MHzから1GHz
にわたり110Ω程度の一様な低い入力インピーダンスの
抵抗分が得られる事を示している。ここではゲート幅10
0μｍのFETを用いたため110Ωと50Ωに比べ倍以上の値
になっているが、ゲート幅を大きくすることにより50Ω
に近い値になることは明白である。リアクタンス分に関
してはケーブルの特性インピーダンスが50Ωの純抵抗で
あるため考慮していない。
次に本発明の第２の実施例について第４図−第６図を
用いて説明する。第４図は第１図で示した差動増幅回路
のドレイン対に抵抗RDDを挿入した回路図、第５図は第
４図のドレイン抵抗RD1、RD2を200Ωとし、ドレイン対
挿入抵抗RDDをパラメータとした場合の電圧利得周波数
特性、第６図は第４図のドレイン抵抗RD1、RD2を200Ω
とし、ドレイン対挿入抵抗RDDをパラメータとした場合
の入力インピーダンスの抵抗分周波数特性である。
用いて説明する。第４図は第１図で示した差動増幅回路
のドレイン対に抵抗RDDを挿入した回路図、第５図は第
４図のドレイン抵抗RD1、RD2を200Ωとし、ドレイン対
挿入抵抗RDDをパラメータとした場合の電圧利得周波数
特性、第６図は第４図のドレイン抵抗RD1、RD2を200Ω
とし、ドレイン対挿入抵抗RDDをパラメータとした場合
の入力インピーダンスの抵抗分周波数特性である。
第１の実施例ではドレイン抵抗を変えることにより利
得を変化させているが、実際に回路を実装する場合２個
のドレイン抵抗RD1、RD2を等しい値で変化させることは
困難である。そこで一度等しいドレイン抵抗を実装した
後で利得を制御出来れば、回路を実装することが容易に
なる。このような利得制御が本特許第２の実施例により
可能となる。
得を変化させているが、実際に回路を実装する場合２個
のドレイン抵抗RD1、RD2を等しい値で変化させることは
困難である。そこで一度等しいドレイン抵抗を実装した
後で利得を制御出来れば、回路を実装することが容易に
なる。このような利得制御が本特許第２の実施例により
可能となる。
第５図はドレイン対挿入抵抗値抵抗RDDをパラメータ
とした場合の平衡出力端子N3での電圧利得周波数特性を
示しだ図であり、横軸に周波数、縦軸に電圧利得を示し
ている。第５図によりドレイン対挿入抵抗を変えるだけ
で50MHz−1GHzの帯域内で一様な電圧利得の制御が可能
であることが示された。
とした場合の平衡出力端子N3での電圧利得周波数特性を
示しだ図であり、横軸に周波数、縦軸に電圧利得を示し
ている。第５図によりドレイン対挿入抵抗を変えるだけ
で50MHz−1GHzの帯域内で一様な電圧利得の制御が可能
であることが示された。
第６図はドレイン対挿入抵抗RDDをパラメータとした
場合の入力インピーダンスの抵抗分周波数特性を示した
図であり、横軸に周波数、縦軸に入力インピーダンスの
抵抗分を示している。第６図より入力インピーダンスの
抵抗分はドレイン挿入抵抗により10Ω程度の変動しか受
けないことが示されている。
場合の入力インピーダンスの抵抗分周波数特性を示した
図であり、横軸に周波数、縦軸に入力インピーダンスの
抵抗分を示している。第６図より入力インピーダンスの
抵抗分はドレイン挿入抵抗により10Ω程度の変動しか受
けないことが示されている。
次に本発明の第３の実施例について第７図−第９図を
用いて説明する。第７図は第１図で示した差動増幅回路
のゲートすなわちソース対に抵抗RGGを挿入した回路
図、第８図は第７図のドレイン抵抗RD1、RD2を200Ωと
し、ゲートすなわちソース対挿入抵抗RGGをパラメータ
とした場合の電圧利得周波数特性、第９図は第７図のド
レイン抵抗RD1、RD2を200Ωとし、ゲートすなわちソー
ス対挿入抵抗値RGGをパラメータとした場合の入力イン
ピーダンスの抵抗分周波数特性である。
用いて説明する。第７図は第１図で示した差動増幅回路
のゲートすなわちソース対に抵抗RGGを挿入した回路
図、第８図は第７図のドレイン抵抗RD1、RD2を200Ωと
し、ゲートすなわちソース対挿入抵抗RGGをパラメータ
とした場合の電圧利得周波数特性、第９図は第７図のド
レイン抵抗RD1、RD2を200Ωとし、ゲートすなわちソー
ス対挿入抵抗値RGGをパラメータとした場合の入力イン
ピーダンスの抵抗分周波数特性である。
第１及び第２の実施例では一度FET対を実装してしま
うと入力インピーダンスを大きく変化させるのは不可能
であった。そこで一度FETを実装した後で利得、入力イ
ンピーダンスを制御出来れば、回路を実装することが容
易になる。このような利得、入力インピーダンス制御が
本特許第３の実施例により可能となる。
うと入力インピーダンスを大きく変化させるのは不可能
であった。そこで一度FETを実装した後で利得、入力イ
ンピーダンスを制御出来れば、回路を実装することが容
易になる。このような利得、入力インピーダンス制御が
本特許第３の実施例により可能となる。
第８図はゲートすなわちソース対挿入抵抗RGGをパラ
メータとした場合の平衡出力端子N3での電圧利得周波数
特性を示しだ図であり、横軸に周波数、縦軸に電圧利得
を示している。第８図よりゲートすなわちソース対挿入
抵抗を変えるだけで50MHz−1GHzの帯域内で一様な利得
の制御が可能であることが示された。
メータとした場合の平衡出力端子N3での電圧利得周波数
特性を示しだ図であり、横軸に周波数、縦軸に電圧利得
を示している。第８図よりゲートすなわちソース対挿入
抵抗を変えるだけで50MHz−1GHzの帯域内で一様な利得
の制御が可能であることが示された。
第９図はゲートすなわちソース対挿入抵抗RGGをパラ
メータとした場合の入力インピーダンスの抵抗分周波数
特性を示した図であり、横軸に周波数、縦軸に入力イン
ピーダンスの抵抗分を示している。第９図よりゲートす
なわちソース対挿入抵抗を変えるだけで50MHz−1GHzの
帯域内で一様な入力インピーダンスの制御が可能である
ことが示された。
メータとした場合の入力インピーダンスの抵抗分周波数
特性を示した図であり、横軸に周波数、縦軸に入力イン
ピーダンスの抵抗分を示している。第９図よりゲートす
なわちソース対挿入抵抗を変えるだけで50MHz−1GHzの
帯域内で一様な入力インピーダンスの制御が可能である
ことが示された。
次に、に第２、第３の実施例を組み合わせた第４の実
施例における回路図を第10図に示す。第10図は第１図で
示した差動増幅回路のドレイン対に抵抗RDDを挿入しゲ
ートすなわちソース対に抵抗RGGを挿入した回路図であ
り、この回路により利得、入力インピーダンスの設定範
囲が広がることは明白である。
施例における回路図を第10図に示す。第10図は第１図で
示した差動増幅回路のドレイン対に抵抗RDDを挿入しゲ
ートすなわちソース対に抵抗RGGを挿入した回路図であ
り、この回路により利得、入力インピーダンスの設定範
囲が広がることは明白である。
次に、第11図−第14図を用い本発明の第５の実施例に
ついて説明する。第11図は差動増幅回路の回路図、第12
図はソース抵抗RS＝RS1＝RS2とドレイン・ソース電流の
関係図、第13図はソース抵抗値RS＝RS1＝RS2をパラメー
タとした場合の電圧利得周波数特性、第14図はソース抵
抗値RS＝RS1＝RS2をパラメータとした場合の入力インピ
ーダンスの抵抗分周波数特性である。
ついて説明する。第11図は差動増幅回路の回路図、第12
図はソース抵抗RS＝RS1＝RS2とドレイン・ソース電流の
関係図、第13図はソース抵抗値RS＝RS1＝RS2をパラメー
タとした場合の電圧利得周波数特性、第14図はソース抵
抗値RS＝RS1＝RS2をパラメータとした場合の入力インピ
ーダンスの抵抗分周波数特性である。
第11図に於て、印加電圧Vddは3V、高周波信号が電源
もしくは接地に逃げないように挿入したチョークコイル
L1、L2、L3、L4のインダクタンスはそれぞれ10μＨ、直
流電流が負荷RD1、RD2に流れ込みバイアス電位がずれな
いように挿入したキャパシタC1、C2のキャパシタンスは
それぞれ10nF、交流信号を通過させ、直流電流が電源VI
N、ダミーロードR1に流れ込みバイアス電位がずれない
ように挿入したキャパシタC3、C4のキャパシタンスはそ
れぞれ10nFである。またケーブルの特性インピーダンス
R0を50Ωとし、VINで示された信号源により信号を入力
端子N1に入力した。また、非入力端子N2にはFETAとFETB
のバランスを改善するための抵抗値50ΩのダミロードR1
をとりつけた。さらにRS1、RS2はドレイン・ソース電流
を制御するソース抵抗、N3、N4平衡出力端子である。FE
Tのしきい値は−0.4V、Ｋ値 220mS/mm、ゲート長１μ
ｍ、ゲート幅100μｍである。
もしくは接地に逃げないように挿入したチョークコイル
L1、L2、L3、L4のインダクタンスはそれぞれ10μＨ、直
流電流が負荷RD1、RD2に流れ込みバイアス電位がずれな
いように挿入したキャパシタC1、C2のキャパシタンスは
それぞれ10nF、交流信号を通過させ、直流電流が電源VI
N、ダミーロードR1に流れ込みバイアス電位がずれない
ように挿入したキャパシタC3、C4のキャパシタンスはそ
れぞれ10nFである。またケーブルの特性インピーダンス
R0を50Ωとし、VINで示された信号源により信号を入力
端子N1に入力した。また、非入力端子N2にはFETAとFETB
のバランスを改善するための抵抗値50ΩのダミロードR1
をとりつけた。さらにRS1、RS2はドレイン・ソース電流
を制御するソース抵抗、N3、N4平衡出力端子である。FE
Tのしきい値は−0.4V、Ｋ値 220mS/mm、ゲート長１μ
ｍ、ゲート幅100μｍである。
第１−第４の実施例ではFETのゲート・ソース間直流
電圧が常に等しいため動作点を決定するドレイン・ソー
ス直流電流は常に一定であった。しかし雑音指数あるい
は相互変調を考慮すると動作点、換言すればドレイン・
ソース直流電流が可変であることが望ましい。そこでソ
ース抵抗RS1、RS2によりソースの直流電位が変わりゲー
ト直流電位は接地に等しくなるようにしたのが第11図の
差動増幅回路である。ここではゲートに信号を入力した
が、キャパシタを介してソースに入力しても同様の特性
が得られるのは明らかである。また、ソース抵抗RS1、R
S2をチョークコイルL3、L4と接地の間に挿入している
が、これはソース抵抗RS1、RS2の雑音成分が入力されな
いためであり、雑音指数を問題にしない場合ソース・イ
ンダクタ間にソース抵抗を挿入しても同様の効果が得ら
れる。をさらにソース部のインダクタを取り除きソース
抵抗を用いてもドレイン・ソース電流の制御は可能であ
るが、この場合はソース抵抗が入力信号の負荷としても
働くためインダクタを用いた場合より利得、入力インピ
ーダンスが大きく変化することは明白である。
電圧が常に等しいため動作点を決定するドレイン・ソー
ス直流電流は常に一定であった。しかし雑音指数あるい
は相互変調を考慮すると動作点、換言すればドレイン・
ソース直流電流が可変であることが望ましい。そこでソ
ース抵抗RS1、RS2によりソースの直流電位が変わりゲー
ト直流電位は接地に等しくなるようにしたのが第11図の
差動増幅回路である。ここではゲートに信号を入力した
が、キャパシタを介してソースに入力しても同様の特性
が得られるのは明らかである。また、ソース抵抗RS1、R
S2をチョークコイルL3、L4と接地の間に挿入している
が、これはソース抵抗RS1、RS2の雑音成分が入力されな
いためであり、雑音指数を問題にしない場合ソース・イ
ンダクタ間にソース抵抗を挿入しても同様の効果が得ら
れる。をさらにソース部のインダクタを取り除きソース
抵抗を用いてもドレイン・ソース電流の制御は可能であ
るが、この場合はソース抵抗が入力信号の負荷としても
働くためインダクタを用いた場合より利得、入力インピ
ーダンスが大きく変化することは明白である。
第12図はソース抵抗RS＝RS1＝RS2とドレイン・ソース
電流の関係図であり、横軸にRS＝RS1＝RS2、縦軸ドレイ
ン・ソース電流を示している。第12図よりソース抵抗を
変える事によりドレイン・ソース電流の制御が可能であ
ることが示された。
電流の関係図であり、横軸にRS＝RS1＝RS2、縦軸ドレイ
ン・ソース電流を示している。第12図よりソース抵抗を
変える事によりドレイン・ソース電流の制御が可能であ
ることが示された。
第13図はソース抵抗値RS＝RS1＝RS2をパラメータとし
た場合の出力端子N3での電圧利得周波数特性であり、横
軸に周波数、縦軸に電圧利得を示している。第13図より
ソース抵抗抵抗を変える事により50MHz−1GHzの帯域内
で一様な利得の制御が可能であることが示された。
た場合の出力端子N3での電圧利得周波数特性であり、横
軸に周波数、縦軸に電圧利得を示している。第13図より
ソース抵抗抵抗を変える事により50MHz−1GHzの帯域内
で一様な利得の制御が可能であることが示された。
第14図はソース抵抗値RS＝RS1＝RS2をパラメータとし
た場合の入力インピーダンスの抵抗分周波数特性であ
る。第14図より入力インピーダンスの抵抗分はドレイン
挿入抵抗により20Ω程度の変動しか受けないことが示さ
れている。
た場合の入力インピーダンスの抵抗分周波数特性であ
る。第14図より入力インピーダンスの抵抗分はドレイン
挿入抵抗により20Ω程度の変動しか受けないことが示さ
れている。
次に、に第２、第５の実施例を組み合わせた第６の実
施例に於ける回路図を第15図に示す。第15図は第11図で
示した差動増幅回路のドレイン対に抵抗RDDを挿入した
回路図であり、この回路によりドレイン間挿入抵抗RD
D、ソース抵抗RS1、RS2を変えることにより利得、ドレ
イン・ソース電流の制御が容易に行えることは明白であ
る。
施例に於ける回路図を第15図に示す。第15図は第11図で
示した差動増幅回路のドレイン対に抵抗RDDを挿入した
回路図であり、この回路によりドレイン間挿入抵抗RD
D、ソース抵抗RS1、RS2を変えることにより利得、ドレ
イン・ソース電流の制御が容易に行えることは明白であ
る。
次に、に第３、第５の実施例を組み合わせた第７の実
施例に於ける回路図を第16図に示す。第16図は第11図で
示した差動増幅回路のゲート対に抵抗RGGを挿入した回
路図であり、この回路によりゲート間挿入抵抗RGG、ソ
ース抵抗RS1、RS2を変えることにより利得、入力インピ
ーダンス、ドレイン・ソース電流の制御が容易に行える
ことは明白である。また第16図では、ゲート間挿入抵抗
RGGにより利得、入力インピーダンス制御を行なってい
るが、これは逆相の信号を入力にフィードバックしてい
るのであり、ゲート間挿入抵抗RGGの代わりにソース間
挿入抵抗RSSによっても同じ効果が得られることは明白
である。
施例に於ける回路図を第16図に示す。第16図は第11図で
示した差動増幅回路のゲート対に抵抗RGGを挿入した回
路図であり、この回路によりゲート間挿入抵抗RGG、ソ
ース抵抗RS1、RS2を変えることにより利得、入力インピ
ーダンス、ドレイン・ソース電流の制御が容易に行える
ことは明白である。また第16図では、ゲート間挿入抵抗
RGGにより利得、入力インピーダンス制御を行なってい
るが、これは逆相の信号を入力にフィードバックしてい
るのであり、ゲート間挿入抵抗RGGの代わりにソース間
挿入抵抗RSSによっても同じ効果が得られることは明白
である。
次に、に第６、第７の実施例を組み合わせた第８の実
施例に於ける回路図を第17図に示す。第17図は第11図で
示した差動増幅回路のドレイン対に抵抗RDD、ゲート対
に抵抗RGGを挿入した回路図であり、この回路により利
得、入力インピーダンス、ドレイン・ソース電流の設定
範囲が広がることは明白である。
施例に於ける回路図を第17図に示す。第17図は第11図で
示した差動増幅回路のドレイン対に抵抗RDD、ゲート対
に抵抗RGGを挿入した回路図であり、この回路により利
得、入力インピーダンス、ドレイン・ソース電流の設定
範囲が広がることは明白である。
なお、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
発明の効果 以上、詳細に説明したように、本発明によれば次のよ
うな効果を奏する事が出来る （１）広帯域で低入力インピーダンスが得られ、リター
ンロスを低く抑えることが出来る。
うな効果を奏する事が出来る （１）広帯域で低入力インピーダンスが得られ、リター
ンロスを低く抑えることが出来る。
（２）広帯域にわたる利得制御を容易に行うことが出来
る。
る。
（３）広帯域にわたる入力インピーダンス制御を容易に
行うことが出来る。
行うことが出来る。
（４）ドレイン・ソース電流の制御を容易に行うことが
出来、動作点の変更が可能である。
出来、動作点の変更が可能である。
（５）定電流源が不必要になり低電圧での動作が可能と
なる。
なる。
第１図は本発明第１の実施例の回路図、第２図はドレイ
ン抵抗RD＝RD1＝RD2をパラメータとした利得周波数特性
図、第３図はドレイン抵抗RD＝RD1＝RD2をパラメータと
した入力インピーダンス抵抗分周波数特性図、第４図は
本発明第２の実施例の回路図、第５図はドレイン対挿入
抵抗RDDをパラメータとした利得周波数特性図、第６図
はドレイン対挿入抵抗RDDをパラメータとした入力イン
ピーダンス抵抗分周波数特性図、第７図は本発明第３の
実施例の回路図、第８図はゲートすなわちソース対挿入
抵抗RGGをパラメータとした利得周波数特性図、第９図
はゲートすなわソース対挿入抵抗RGGをパラメータとし
た入力インピーダンス抵抗分周波数特性図、第10図は本
発明第４の実施例の回路図、第11図は本発明第５の実施
例の回路図、第12図はソース抵抗RS＝RS1＝RS2対ドレイ
ン・ソース電流特性図、第13図はソース抵抗RS＝RS1＝R
S2をパラメータとした利得周波数特性図、第14図はソー
ス抵抗値RS＝RS1＝RS2をパラメータとした入力インピー
ダン抵抗分周波数特性図、第15図は本発明第６の実施例
の回路図、第16図は本発明第７の実施例の回路図、第17
図は本発明第８の実施例の回路図である。 L1、L2、L3、L4……チョークコイル（10μＨ） C1、C2、C3、C4……直流ブロックコンデンサ（10nF）、
RD1、RD2……負荷抵抗、R0……特性インピーダンス（50
Ω）、R1……ダミーロード（50Ω）、VIN……信号源、N
1……信号入力端子、N2……非入力端子、N3、N4……平
衡出力端子。
ン抵抗RD＝RD1＝RD2をパラメータとした利得周波数特性
図、第３図はドレイン抵抗RD＝RD1＝RD2をパラメータと
した入力インピーダンス抵抗分周波数特性図、第４図は
本発明第２の実施例の回路図、第５図はドレイン対挿入
抵抗RDDをパラメータとした利得周波数特性図、第６図
はドレイン対挿入抵抗RDDをパラメータとした入力イン
ピーダンス抵抗分周波数特性図、第７図は本発明第３の
実施例の回路図、第８図はゲートすなわちソース対挿入
抵抗RGGをパラメータとした利得周波数特性図、第９図
はゲートすなわソース対挿入抵抗RGGをパラメータとし
た入力インピーダンス抵抗分周波数特性図、第10図は本
発明第４の実施例の回路図、第11図は本発明第５の実施
例の回路図、第12図はソース抵抗RS＝RS1＝RS2対ドレイ
ン・ソース電流特性図、第13図はソース抵抗RS＝RS1＝R
S2をパラメータとした利得周波数特性図、第14図はソー
ス抵抗値RS＝RS1＝RS2をパラメータとした入力インピー
ダン抵抗分周波数特性図、第15図は本発明第６の実施例
の回路図、第16図は本発明第７の実施例の回路図、第17
図は本発明第８の実施例の回路図である。 L1、L2、L3、L4……チョークコイル（10μＨ） C1、C2、C3、C4……直流ブロックコンデンサ（10nF）、
RD1、RD2……負荷抵抗、R0……特性インピーダンス（50
Ω）、R1……ダミーロード（50Ω）、VIN……信号源、N
1……信号入力端子、N2……非入力端子、N3、N4……平
衡出力端子。
Claims (8)
- 【請求項１】等しい特性を有する第１、第２のFET、を
有し、前記第１のFETのゲートを前記第２のFETのソース
と短絡し、前記第２のFETのゲートを前記第１のFETのソ
ースと短絡したFET対と、入力信号が前記FET対に入力さ
れるためのチョークコイル対あるいは抵抗対と、利得を
得るための負荷対とを具備し、前記FET対のソースすな
わちゲート対と接地との間に前記チョークコイル対ある
いは抵抗対を接続し、前記FET対のドレイン対と電源と
の間に前記負荷対を接続し、前記FET対のソースすなわ
ちゲートを入力端子とし、ドレインを出力端子とする事
を特徴とする差動増幅回路。 - 【請求項２】請求項１記載の差動増幅回路のドレイン対
の間に抵抗を挿入した事を特徴とする差動増幅回路。 - 【請求項３】請求項１記載の差動増幅回路のソースすな
わちゲート対の間に抵抗を挿入した事を特徴とする差動
増幅回路。 - 【請求項４】請求項２記載の差動増幅回路のソースすな
わちゲート対の間に抵抗を挿入した事を特徴とする差動
増幅回路。 - 【請求項５】等しい特性を有する第１、第２のFETを有
し、前記第１のFETのゲート前記第２のとFETのソースと
をコンデンサを介して接続し、前記第２のFETのゲート
と前記第１のFETのソースとを前記コンデンサと等しい
容量を有するコンデンサを介して接続したFET対と、入
力信号が前記FET対に入力されるためのチョークコイル
対と電流制御用の抵抗対あるいは入力信号が前記FET対
に入力されるための用途と電流制御を兼ねた抵抗対と、
利得を得るための負荷対とを具備し、前記FET対のソー
ス対と接地との間に前記チョークコイル対と抵抗対ある
いは抵抗対を接続し、前記FET対のドレイン対と電源と
の間に前記負荷対を接続し、前記FET対のソース対ある
いはゲート対を入力端子とし、ドレイン対を出力端子と
する事を特徴とする差動増幅回路。 - 【請求項６】請求項５記載の差動増幅回路のドレイン対
の間に抵抗を挿入した事を特徴とする差動増幅回路。 - 【請求項７】請求項５記載の差動増幅回路のソース対あ
るいはゲート対の間に抵抗を挿入した事を特徴とする差
動増幅回路。 - 【請求項８】請求項６記載の差動増幅回路のソース対あ
るいはゲート対の間に抵抗を挿入した事を特徴とする差
動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167662A JP2600984B2 (ja) | 1990-06-26 | 1990-06-26 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2167662A JP2600984B2 (ja) | 1990-06-26 | 1990-06-26 | 差動増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0456507A JPH0456507A (ja) | 1992-02-24 |
| JP2600984B2 true JP2600984B2 (ja) | 1997-04-16 |
Family
ID=15853906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2167662A Expired - Lifetime JP2600984B2 (ja) | 1990-06-26 | 1990-06-26 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600984B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07326936A (ja) * | 1994-06-02 | 1995-12-12 | Mitsubishi Electric Corp | 差動増幅器 |
| JP2004506368A (ja) * | 2000-08-07 | 2004-02-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ノイズ及び入力インピーダンス整合増幅器 |
| JP4535859B2 (ja) * | 2004-03-01 | 2010-09-01 | 三洋電機株式会社 | 差動増幅器 |
| CN101217213B (zh) * | 2007-12-26 | 2012-05-23 | 蒋小平 | 汽车顶置天线装置 |
| JP5643794B2 (ja) * | 2012-08-17 | 2014-12-17 | 旭化成エレクトロニクス株式会社 | シングルエンド−差動変換器および半導体装置 |
-
1990
- 1990-06-26 JP JP2167662A patent/JP2600984B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0456507A (ja) | 1992-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563545A (en) | Low cost monolithic GaAs upconverter chip | |
| EP0514655B1 (en) | Semiconductor device for TV tuner and TV tuner using the same | |
| US7271663B2 (en) | Operational amplifier output stage and method | |
| TWI660577B (zh) | 具有可控制衰減之射頻系統以及用於射頻訊號之電壓可變衰減器 | |
| KR20080007635A (ko) | 반사 손실을 최소화하기 위한 동적 임피던스 조절 시스템및 방법 | |
| US7679417B2 (en) | Attenuator with bias control circuit | |
| US7414480B2 (en) | Differential/single-ended input stage | |
| US6630861B2 (en) | Variable gain amplifier | |
| EP0166626B1 (en) | Frequency conversion apparatus | |
| US6894566B2 (en) | Active load device that enables biasing of a very wide band distributed amplifier circuit with gain control | |
| JPH0211005A (ja) | 無条件に安定な超低雑音ｒｆ前置増幅器 | |
| JPS6094514A (ja) | 利得制御高周波信号増幅回路 | |
| JP7263884B2 (ja) | 分布型回路 | |
| US20090207063A1 (en) | Variable passive components with high resolution value selection and control | |
| DE10034864A1 (de) | Verstärkerschaltung mit einer Schalterumgehung | |
| JP2600984B2 (ja) | 差動増幅回路 | |
| US6377124B1 (en) | Biasing arrangement for field effect transistors | |
| US9319001B2 (en) | Amplifier circuit, biasing block with output gain compensation thereof, and electronic apparatus | |
| US6801098B2 (en) | Group delay equalizer integrated with a wideband distributed amplifier monolithic microwave integrated circuit | |
| JPH0779216B2 (ja) | 高周波増幅装置 | |
| EP1349268B1 (en) | MOS variable gain amplifier | |
| Abranin et al. | Highly linear broadband amplifiers with lossless feedback Part 1. Theory | |
| JPH04361410A (ja) | 広帯域増幅装置 | |
| JP4252415B2 (ja) | ミキサ回路及びチューナ | |
| JP3922950B2 (ja) | 周波数変換回路 |