JP2014036041A - 撮像モジュール - Google Patents

Abstract

【課題】小電力で効率良く撮像面を冷却し、これによりイメージセンサの暗電流の低減が可能で、しかも、外部からは冷却技術を使っていることが分からないような構造にして、カメラの小型化を容易にする撮像モジュールを提供する。
【解決手段】この半導体基体の中央部に定義された撮像部２２Ｆと、熱分離領域を介して撮像部２２Ｆから熱的に分離されて撮像部２２Ｆを囲むように配置された周辺回路部２２Ｉとに分割したセンサチップを用意し、このセンサチップと、撮像部２２Ｆのみを選択的に冷却する局所冷却装置３３と、センサチップ及び局所冷却装置３３を収納する凹部を有して収納するパッケージ基体３２を備える。
【選択図】 図１

Description

本発明は、イメージセンサの暗電流を低減する技術に関し、特に、暗電流の低減化が必要なイメージセンサを搭載した撮像モジュールに関する。

暗電流はイメージセンサの大敵である。特に計測用で長時間露光が必要になる場合、暗電流の低減は、必須である。このため、デバイス構造自体で暗電流を低減する努力が続けられているが、デバイス構造自体による低減化には限界があり、効果的に暗電流を下げるためには、半導体チップの冷却技術が必要になる。

従来、半導体集積回路等の半導体装置に対して、半導体チップの最も発熱量が多い局所的発熱源を効率良く冷却するために、ケース内に放熱フィンと冷却ファンとを配置し、放熱フィンを半導体装置の局所的発熱源に接触させ、冷却ファンの回転による冷却風を放熱フィンに吹きつけ冷却する局所冷却方法が提案されている。これらの従来の半導体装置の局所冷却方法においては、放熱フィンの上面と同一面上に設けた放熱フィンより高さの低い冷却ファンを回転させ冷却ファン側部方向のケースに設けた吸い込み口からの冷却風を放熱フィンに吹きつけ冷却ファンと放熱フィンとの高さの差により冷却ファン下部方向のケースに設けた吹き出し口より冷却風を冷却ファン下部の他の発熱源へ吹き出し、半導体装置の局所的発熱源と冷却ファン下部の他の発熱源とを冷却するような極めて大電力を必要とし、しかも大型の装置が必要になっていた（特許文献１参照。）。

しかしながら、イメージセンサの場合は、大型の冷却装置は、カメラ全体のコストを大幅に増大し、又冷却のための電力消費も問題になる。又冷却構造の付加により、カメラの小型化が困難になるという問題がある。

特開平７−３２１２６４号公報

本発明は、非常に小電力で効率良く撮像面を冷却し、これによりイメージセンサの暗電流の低減が可能で、しかも、外部からは冷却技術を使っていることが分からないような構造にして、カメラの小型化を容易にする撮像モジュールを提供することを目的とする。

上記目的を達成するために、本発明の態様は、(a)シングルチップの半導体基体を、この半導体基体の中央部に定義された撮像部と、熱分離領域を介して撮像部から熱的に分離されて撮像部を囲むように配置された周辺回路部とに分割したセンサチップと、(b)平面パターン上、センサチップより小さな面積を有し、撮像部のみを選択的に冷却する局所冷却素子と、(c)センサチップと、局所冷却素子の少なくとも一部を収納する凹部を有して、センサチップを搭載するパッケージ基体とを備える撮像モジュールであることを要旨とする。

本発明によれば、非常に小電力で効率良く撮像面を冷却し、これによりイメージセンサの暗電流の低減が可能で、しかも、外部からは冷却技術を使っていることが分からないような構造にして、カメラの小型化を容易にする撮像モジュールを提供することができる。

本発明の第１実施形態に係る撮像モジュールの要部の概略構成を説明する模式的な断面図である。 図２（ａ）は、図１に示した撮像モジュールに実装されたセンサチップの要部の概略構成を説明する模式的な断面図で、図２（ｂ）は、図２（ａ）に対応する平面図である（図２（ａ）は、図２（ｂ）のＡ−Ａ方向から見た断面図である。）。 第１実施形態に係る撮像モジュールに実装する局所冷却素子として好適な、ペルチェ素子の熱流等価回路図である。 センサチップの撮像部での発熱をＱ_Ｆとし、周辺回路部での発熱をＱ_Ｉとした場合の、第１実施形態に係る撮像モジュールの内部における熱移送状況を説明するための熱流等価回路図である。 実施例１〜３及び比較例に係るセンサチップをそれぞれ実装して、冷却性能を比較するための、パッケージ基体の構造の要部の概略構成を説明する模式的な断面図である。 ペルチェへ素子の投入電力（Ｗ）の変化による、ペルチェ素子の高温側と低温側の温度差（Ｋ）の変化を示して、図５に示したパッケージ基体を用いた場合の、実施例１〜３に係る撮像モジュールの冷却性能を、比較例に係る撮像モジュールの冷却性能と比較する図である。 本発明の第２実施形態に係る撮像モジュールに実装された裏面照射型のセンサチップと、センサチップを撮像部を冷却する局所冷却素子の関係を説明する模式的な断面図である。 第２実施形態に係る撮像モジュールの要部の概略構成を説明する模式的な断面図である。 本発明の第３実施形態に係る撮像モジュールの要部の概略構成を説明する模式的な断面図である。 第３実施形態に係る撮像モジュールの製造方法を説明するための工程断面図である（その１）。 第３実施形態に係る撮像モジュールの製造方法を説明するための工程断面図である（その２）。 その他の実施形態に係る撮像モジュールに実装可能なセンサチップの要部の概略構成を説明する模式的な平面図である。 検討評価例に係る撮像モジュールを説明する模式的な断面図である。 図１３に示した検討評価例に係る撮像モジュールの内部における熱移送状況を説明するための熱流等価回路図である。

以下に本発明の第１〜第３実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。又、例えば、以下の第１〜第３実施形態の説明では、第１導電型がｐ型、第２導電型がｎ型の場合について例示的に説明するが、導電型を逆の関係に選択して、第１導電型がｎ型、第２導電型がｐ型としても構わない。

（第１実施形態）
本発明の第１実施形態に係る撮像モジュールにおいては、図１及び図２に示すように、シングルチップの半導体基体（２２Ｆ，２２Ｉ）を、この半導体基体（２２Ｆ，２２Ｉ）の中央部に定義されたイメージセンサの撮像部２２Ｆと、熱分離領域を介して撮像部２２Ｆから熱的に分離されて撮像部２２Ｆを囲むように配置されたイメージセンサの周辺回路部２２Ｉとに分割している。イメージセンサの周辺回路部２２Ｉは大きな発熱のある領域であり、撮像部２２Ｆは、熱分離領域を介して周辺回路部２２Ｉから熱的に分離されている。

第１実施形態に係る撮像モジュールは、このセンサチップと、平面パターン上、センサチップより小さな面積を有し、撮像部２２Ｆのみを選択的に冷却する局所冷却素子３３と、センサチップと、局所冷却素子３３の少なくとも一部を収納する凹部を有して、センサチップを搭載するパッケージ基体３２とを備える。パッケージ基体３２は、ベリリア（ＢｅＯ）、アルミナ（Ａｌ₂Ｏ₃）、炭化ケイ素（ＳｉＣ）、窒化アルミニウム（ＡｌＮ）、熱伝導性ポリイミドフィルム等の高熱伝導性の絶縁材料からなり、第１実施形態では、図１に示すように３段の段差構造の凹部を有する。

パッケージ基体３２の一番深い凹部には局所冷却素子３３が収納され、中段の凹部に周辺回路部２２Ｉの底部が搭載されている。上段の凹部には接続ランド３６_j，３６_kが設けられている。局所冷却素子３３としては、ペルチェ冷却素子等の電子冷却素子を採用可能であるが、図１に示すように、局所冷却素子３３の上面の吸熱板（吸熱面）が高熱伝導性接着剤３４_tを介して、撮像部２２Ｆの底面に接続されている。一方、局所冷却素子３３の下面の発熱板（発熱面）は、高熱伝導性接着剤３４_bを介して、パッケージ基体３２の一番深い凹部の底面に固定されている。パッケージ基体３２に発熱板が接続されることにより、局所冷却素子３３の発熱板が、パッケージ基体３２中を流れる熱経路によって、周辺回路部２２Ｉの底部に熱的に接続されることになる。

パッケージ基体３２の一番深い凹部の底面には配線ランド６１_p，６１_qが設けられ、局所冷却素子３３とリード線３５_p，３５_qを介して電気的に接続されている。そして、図１に示すように、第１実施形態に係る撮像モジュールは、更に、パッケージ蓋体３１を備える。パッケージ蓋体３１は、パッケージ基体３２とともに、センサチップと局所冷却素子３３を収納する閉じた空間を構成する。パッケージ蓋体３１は、撮像部２２Ｆの上面に光が入射可能なように、少なくとも、撮像部２２Ｆの直上の箇所は、透明なガラスで構成され、ガラスの表面には、無反射コーティング（ＡＲコーティング）が施されている。

図２に示すように、第１実施形態に係る撮像モジュールは、半導体基体（２２Ｆ，２２Ｉ）上に撮像部２２Ｆから周辺回路部２２Ｉまで含むように設けられた絶縁膜２１を更に含む。絶縁膜２１は、シリコン酸化膜（ＳｉＯ_２膜）等の熱伝導率が低い誘電体膜が好ましい。そして、熱分離領域が、半導体基体（２２Ｆ，２２Ｉ）中に撮像部２２Ｆを囲むように設けられた溝部又は複数の空隙部２２Ｇ_１，２２Ｇ₂，２２Ｇ₃，２２Ｇ₄と、溝部又は複数の空隙部２２Ｇ_１，２２Ｇ₂，２２Ｇ₃，２２Ｇ₄の上に位置する、熱伝導率が低い絶縁膜２１の一部により構成される。

シリコン等の半導体は、熱伝導率が高く、一方シリコン酸化膜（ＳｉＯ_２膜）等の絶縁膜２１は、熱伝導率が低い。しかしながら、図２（ｂ）に示すように、撮像部２２Ｆを十分な強度で周辺回路部２２Ｉが支持するため、撮像部２２Ｆの４つの角には、半導体基体（２２Ｆ，２２Ｉ）を構成する半導体材料からなる接続梁２５Ｃ_１，２５Ｃ₂，２５Ｃ₃，２５Ｃ₄が設けられている。接続梁２５Ｃ_１，２５Ｃ₂，２５Ｃ₃，２５Ｃ₄の厚みを十分薄くすることで、熱分離領域の熱抵抗を高めることができる。そして、絶縁膜２１上に、撮像部２２Ｆと周辺回路部２２Ｉとを接続する金属配線層が設けられている。

図１及び図２に示す熱分離構造は、半導体基体（２２Ｆ，２２Ｉの裏面から立体加工（エッチング）によって、空隙部２２Ｇ_１，２２Ｇ₂，２２Ｇ₃，２２Ｇ₄を形成し、撮像部２２Ｆと周辺回路部２２Ｉとを、空隙部２２Ｇ_１，２２Ｇ₂，２２Ｇ₃，２２Ｇ₄で熱分離を行えば実現できる。熱分離領域を形成するために、空隙部２２Ｇ_１，２２Ｇ₂，２２Ｇ₃，２２Ｇ₄が形成される位置の半導体基体（２２Ｆ，２２Ｉ）をすべて取り去り、裏面に対して絶縁膜２１が露出するようにする。この裏面から立体加工（エッチング）に際しては、撮像部２２Ｆの４つの角に接続梁２５Ｃ_１，２５Ｃ₂，２５Ｃ₃，２５Ｃ₄が構成されるように、撮像部２２Ｆの４つの角は、半導体をエッチングせずに残す選択エッチングを行うようにすれば良い。

図１では、撮像部２２Ｆをなす半導体領域の上部に撮像領域２２１を、周辺回路部２２Ｉをなす半導体領域の上部に周辺回路領域２２２ａ，２２２ｃを模式的な断面図として示しているが、断面構造は便宜上の表現であって、実際にはイメージセンサを構成する微細構造の画素やトランジスタで、撮像領域２２１や周辺回路領域２２２ａ，２２２ｃが構成される。よって、図１に示した断面図の撮像領域２２１や周辺回路領域２２２ａ，２２２ｃは、現実にはミクロンレベル等の微細な寸法のｐ型半導体領域とｎ型半導体領域が複雑に組み合わせられた構造である。更に、詳細な構造の図示を省略しているが、撮像領域２２１や周辺回路部２２Ｉを構成する半導体基体（２２Ｆ，２２Ｉ）は、半導体基板そのもののような単層の構造でも、半導体基板上にエピタキシャル成長した複層の構造でも、ＳＯＩやＳＯＳ構造等の複層の構造でも構わない。本発明では、これらの種々の単層構造や複層構造の半導体基体を包括的に「シングルチップ」と称している。

又、図２（ｂ）では、撮像領域２２１を囲むように、周辺回路部２２Ｉに４つの周辺回路領域２２２ａ，２２ｂ，２２２ｃ，２２２ｄが配置された構造を示しているが、必ずしも、４つの周辺回路領域が常に配置されるわけではなく、イメージセンサの種類は設計によっては、４つの周辺回路領域２２２ａ，２２ｂ，２２２ｃ，２２２ｄのうちの少なくともいずれかが省略されたレイアウトも存在しうる。

図２から分かるように、撮像部２２Ｆから周辺回路部２２Ｉに至る半導体基体（２２Ｆ，２２Ｉ）の表面の全面に絶縁膜２１が形成され、この絶縁膜２１の上にアルミニウム（Ａｌ）やアルミニウム合金等の金属膜からなるボンディングパッド２３_k-1，２３_k，２３_k+1，２３_k+2，…；２３_p-1，２３_p，２３_p+1，２３_p+2，…；２３_j-1，２３_j，２３_j+1，２３_j+2，…；２３_q-1，２３_q，２３_q+1，２３_q+2，…が配置されている。このボンディングパッド２３_k-1，２３_k，２３_k+1，２３_k+2，…；２３_p-1，２３_p，２３_p+1，２３_p+2，…；２３_j-1，２３_j，２３_j+1，２３_j+2，…；２３_q-1，２３_q，２３_q+1，２３_q+2，…の配列やトポロジーは一例を示す模式図であり、現実には、種々の変形があることは勿論である。

図１に示すように、左側のボンディングパッド２３_jは、ボンディングワイヤ３７_jを介して、パッケージ基体３２の上段の凹部に設けられた接続ランド３６_jに電気的に接続され、右側のボンディングパッド２３_kは、ボンディングワイヤ３７_kを介して、パッケージ基体３２の上段の凹部に設けられた接続ランド３６_kに電気的に接続されている。図１及び図２（ａ）に示す構造は、図２（ｂ）のＡ−Ａ方向から見た断面図であるので、図示を省略しているが、図２（ｂ）に示した他のボンディングパッド２３_k-1，２３_k+1，２３_k+2，…；２３_p-1，２３_p，２３_p+1，２３_p+2，…；２３_j-1，２３_j+1，２３_j+2，…；２３_q-1，２３_q，２３_q+1，２３_q+2，…についても同様に、パッケージ基体３２の上段の凹部に設けられた接続ランドにボンディングワイヤを介してそれぞれ独立した金属配線層の経路をなして、電気的に接続されていることは勿論である。

図３は、第１実施形態に係る撮像モジュールにおいて、局所冷却素子３３として用いる場合に好適なペルチェ素子を例にして、ペルチェ素子の内部の熱流を電流に対応させ、温度差を電位差に対応させた熱流等価回路（熱回路）のモデル図である。図３の熱流等価回路における接地線は環境温度Ｔ_aの温度レベルを示す。図３の左側の２ポート（入力端子）間は、低温側の温度Ｔ_cと環境温度Ｔ_aとの温度差を示し、右側の２ポート（出力端子）間は、高温側の温度Ｔ_hと環境温度Ｔ_aの温度差を示す。図３の熱流等価回路のペルチェ素子を流れる電流がＩ、ペルチェ素子の素子抵抗がＲのとき、Ｐ_J＝Ｉ²Ｒはペルチェ素子を電流Ｉで駆動することにより発熱するジュール熱（ジュール損失）、Ｐ_Ｐ＝Ｓ・Ｔ_c・ＩはＳをゼーベック係数として、ペルチェ効果による熱流（ペルチェ吸熱量）、Ｐ_ΔT＝Ｓ（Ｔ_h−Ｔ_c）Ｉは、ペルチェ効果の温度差ΔＴ＝Ｔ_h−Ｔ_cによる熱流（ペルチェ発熱量）、Ｋはペルチェ素子の熱伝導度（熱コンダクタンス）である。

図３に示す熱移送状況を示す熱流等価回路から、低温側（吸熱板）の吸熱量をＱ_c、高温側（発熱板）の発熱量をＱ_hとして、以下のような、ペルチェ素子の低温側から高温側へ熱移送する場合の熱流の基本式が得られることが良く知られている：

Ｑ_c＋(１/２)Ｐ_J＝Ｐ_Ｐ＋Ｋ(Ｔ_c−Ｔ_h) ……（１）
Ｑ_h＝(１/２)Ｐ_J＋Ｐ_ΔT＋Ｐ_Ｐ＋Ｋ（Ｔ_c−Ｔ_h） ……（２）

図１に示した第１実施形態に係る撮像モジュールの構造において、チップの周辺回路部２２Ｉとパッケージ基体３２とが非常に高い熱伝導度で互いに接触しているとすると、ペルチェ素子の高温側が、周辺回路部２２Ｉの底部に接続されたことになる。このとき、センサチップの撮像部２２Ｆでの発熱をＱ_Ｆ、周辺回路部２２Ｉでの発熱をＱ_Ｉ、撮像部２２Ｆから周辺回路部２２Ｉへの熱伝導度（熱コンダクタンス）をＫ_Ｌ、パッケージ基体３２から環境温度Ｔ_aの周辺環境への熱伝導度（熱コンダクタンス）をＫ_Ｒ、ペルチェ素子の熱伝導度（熱コンダクタンス）をＫ_Pとすると、第１実施形態に係る撮像モジュールの内部の熱移送状況を示す熱流等価回路は、図４のように表現できる。図４に示した撮像モジュールの熱流等価回路では、ペルチェ素子の低温側に発熱源Ｑ_Ｆが接続され、高温側にパッケージ基体３２から環境温度Ｔ_aの周辺環境への熱コンダクタンスＫ_Ｒと発熱源Ｑ_Ｉが接続された構成になる。

図４に示した撮像モジュールの熱流等価回路から、以下の基本式が得られる：

Ｑ_F＋(１/２)Ｐ_J＝Ｐ_Ｐ＋(Ｋ_P＋Ｋ_Ｌ)(Ｔ_c−Ｔ_h) ……（３）
Ｑ_F＋Ｐ_J＋Ｐ_ΔT＋Ｑ_Ｉ＝Ｋ_Ｒ(Ｔ_c−Ｔ_h) ……（４）

式（３）及び（４）より、高温側の温度Ｔ_h及び低温側と高温側の間の温度差ΔＴ＝Ｔ_h−Ｔ_cは、次の式（５）及び（６）のように求められる：

Ｔ_h＝{Ｓ(Ｑ_P＋０．５Ｐ_J＋Ｋ_ＲＴ_a)Ｉ＋(Ｑ_F＋Ｑ_Ｉ＋Ｐ_J＋Ｋ_ＲＴ_a)（Ｋ_P＋Ｋ_Ｌ）}/
{Ｓ(Ｋ_Ｒ−Ｓ・Ｉ)Ｉ＋Ｋ_Ｒ（Ｋ_P＋Ｋ_Ｌ）} ……（５）
ΔＴ＝{Ｓ(Ｑ_F＋Ｑ_Ｉ＋Ｐ_J＋Ｋ_ＲＴ_a)Ｉ−（Ｑ_F＋０．５Ｐ_J）Ｋ_Ｒ}/
{Ｓ(Ｋ_Ｒ−Ｓ・Ｉ)Ｉ＋Ｋ_Ｒ（Ｋ_P＋Ｋ_Ｌ）} ……（６）

もし、パッケージ基体３２から環境温度Ｔ_aの周辺環境への熱移送の熱コンダクタンスＫ_Ｒが非常に大きい（Ｋ_Ｒ→∞）とすると、式（５）及び（６）は、それぞれ、次の式（７）及び（８）のように近似される：

Ｔ_h≒Ｔ_a ……（７）
ΔＴ≒(Ｓ・Ｔ_a・Ｉ−Ｑ_F−０．５Ｐ_J）/(Ｓ・Ｉ＋Ｋ_P＋Ｋ_Ｌ） ……（８）

式（７）に示すとおり、高温側のパッケージ基体３２の温度は環境温度Ｔ_aと等しくなり、そのとき、低温側の撮像部２２Ｆの環境温度Ｔ_aに対する温度差は、式（８）で計算される。

−検討評価例−
ここで、第１実施形態に係る撮像モジュールの冷却性能を検討し、熱分離領域の効果を立証するために、検討評価例に係る撮像モジュールとして、図１３に示すように、シングルチップの半導体基体２２Ｂの上部の中央部に撮像領域２２１を、半導体基体２２Ｂの上部の撮像領域２２１の周辺に周辺回路領域２２２ａ，２２２ｃを配置した構造のセンサチップを用いた構造を検討してみる。この検討評価例に係る撮像モジュールでは、図１及び図２に示した第１実施形態に係る撮像モジュールとは異なり、撮像領域２２１と周辺回路領域２２２ａ，２２２ｃとの間には熱分離領域が存在しない、従来技術に係るイメージセンサのセンサチップを用いている。

センサチップは従来技術に係る構造ではあるが、検討評価例に係る撮像モジュールも、図１及び図２と同様に、平面パターン上、センサチップを構成する半導体基体２２Ｂより小さな面積を有し、撮像領域２２１の底部には、高熱伝導性接着剤３４_tを介して局所冷却素子３３が接続されている。そして、図１３に示すように、半導体基体２２Ｂと局所冷却素子３３を収納する凹部を有して、半導体基体２２Ｂを搭載するパッケージ基体３２とを備える。パッケージ基体３２は、図１３に示すように２段の段差構造の凹部を有する。パッケージ基体３２の一番深い凹部には半導体基体２２Ｂと局所冷却素子３３が収納され、上段の凹部には接続ランド３６_j，３６_kが設けられている。局所冷却素子３３の下面の発熱板は、高熱伝導性接着剤３４_bを介して、パッケージ基体３２の一番深い凹部の底面に固定されている。パッケージ基体３２の一番深い凹部の底面には配線ランド６１_p，６１_qが設けられ、局所冷却素子３３とリード線３５_p，３５_qを介して電気的に接続されている。

そして、図１３に示すように、検討評価例に係る撮像モジュールは、更に、パッケージ蓋体３１を備える。図１３に示すように、検討評価例に係る撮像モジュールも、半導体基体２２Ｂ上に撮像領域２２１から周辺回路領域２２２ａ，２２２ｃまで含むように設けられた絶縁膜２１が形成されているとして検討する。この絶縁膜２１の上にアルミニウムやアルミニウム合金等の金属膜からなるボンディングパッド２３_j，２３_kが配置されている。左側のボンディングパッド２３_jは、ボンディングワイヤ３７_jを介して、パッケージ基体３２の上段の凹部に設けられた接続ランド３６_jに電気的に接続され、右側のボンディングパッド２３_kは、ボンディングワイヤ３７_kを介して、パッケージ基体３２の上段の凹部に設けられた接続ランド３６_kに電気的に接続されている。

図１３に示した検討評価例に係る撮像モジュールの構造において、半導体基体２２Ｂとパッケージ基体３２とが非常に高い熱伝導度で互いに接触しているとする。このとき、半導体基体２２Ｂの撮像領域２２１での発熱をＱ_Ｆ、周辺回路領域２２２ａ，２２２ｃでの発熱をＱ_Ｉとすると、発熱Ｑ_Ｆと発熱Ｑ_Ｉとは熱分離されていないので、ペルチェ素子は、半導体基体２２Ｂの全体の発熱（Ｑ_Ｆ＋Ｑ_Ｉ）を冷却することになる。図１３において、撮像領域２２１から周辺回路領域２２２ａ，２２２ｃへの熱伝導度（熱コンダクタンス）をＫ_Ｌ、パッケージ基体３２から環境温度Ｔ_aの周辺環境への熱伝導度（熱コンダクタンス）をＫ_Ｒ、ペルチェ素子の熱伝導度（熱コンダクタンス）をＫ_Pとすると、検討評価例に係る撮像モジュールの内部の熱移送状況を示す熱流等価回路は、図１４のように、低温側に（Ｑ_Ｆ＋Ｑ_Ｉ）の熱源が加わり、高温側にパッケージ基体３２から環境温度Ｔ_aの周辺環境への熱コンダクタンスＫ_Ｒが接続された熱流等価回路で表現できる。

第１実施形態に係る撮像モジュールと同様に、パッケージ基体３２から環境温度Ｔ_aの周辺環境への熱コンダクタンスＫ_Ｒが非常に大きい（Ｋ_Ｒ→∞）場合、式（３）〜（８）と同様な計算により、検討評価例に係る撮像モジュールの低温側と高温側の間の温度差ΔＴ＝Ｔ_h−Ｔ_cは、以下の式（９）のように求められる：

ΔＴ≒(Ｓ・Ｔ_a・Ｉ−Ｑ_F−Ｑ_Ｉ−０．５Ｐ_J）/(Ｓ・Ｉ＋Ｋ_P＋Ｋ_Ｌ）……（９）

なお検討評価例に係る撮像モジュールにおいても、高温側の温度Ｔ_hは、式（７）に示した第１実施形態に係る撮像モジュールの場合と同様に、環境温度Ｔ_aと等しくなる（Ｔ_h≒Ｔ_a）。

式（８）と式（９）とを比較すると、第１実施形態に係る撮像モジュールにおいて、イメージセンサの撮像部２２Ｆと、熱分離領域を介して撮像部２２Ｆから熱的に分離されて撮像部２２Ｆを囲むように配置した熱分離技術の効果が理解できる。

イメージセンサのうちでも、ＣＭＯＳイメージセンサの周辺回路部２２Ｉは非常に大きな発熱のある周辺回路領域２２２ａ，２２ｂ，２２２ｃ，２２２ｄが上部に配置された領域である。第１実施形態に係る撮像モジュールでは、ＣＭＯＳイメージセンサ等のイメージセンサにおいて周辺回路部２２Ｉの発熱に比べて撮像部２２Ｆの発熱が非常に小さいことを考慮し、撮像部２２Ｆと周辺回路部２２Ｉとを熱分離領域によって互いに熱的に分離して、撮像部２２Ｆのみを選択的に冷却している。例えば、８Ｍ画素のイメージセンサを比較的高いフレームレートで読み出したときの発熱量は１Ｗにも及ぶが、撮像部２２Ｆでの発熱Ｑ_Ｆは数１０ｍＷ程度である。代表的には、センサチップの撮像部２２Ｆでの発熱をＱ_Ｆ＝２０ｍＷ、周辺回路部２２Ｉでの発熱をＱ_Ｉ＝１Ｗとすることができる。

半導体材料として代表的なシリコン（Ｓｉ）は、熱伝導率が、１４８Ｗ／ｍ・Ｋと高い。このため、図１及び図２に示した第１実施形態に係る撮像モジュールにおいては、接続梁２５Ｃ_１，２５Ｃ₂，２５Ｃ₃，２５Ｃ₄の部分を残して、半導体基体（２２Ｆ，２２Ｉに空隙部２２Ｇ_１，２２Ｇ₂，２２Ｇ₃，２２Ｇ₄を形成し、空隙部２２Ｇ_１，２２Ｇ₂，２２Ｇ₃，２２Ｇ₄の上に絶縁膜２１だけを残す構成にしている。ガラス（ＳｉＯ_２膜）の熱伝導率は、０．５５〜０．７Ｗ／ｍ・Ｋなので、シリコンの熱伝導率に比して十分に小さく、熱分離が効果的に行える。

例えば、図１３に示す検討評価例の構造において、シリコン層の熱伝導率をＫ_Siとして、撮像領域２２１と周辺回路領域２２２ａ，２２２ｃとの間の実効的な幅（熱分離長）ｗ_eff＝１ｍｍ，撮像領域２２１が配置された矩形のシリコンチップの実効的な周囲長Ｌ_ph＝４０ｍｍで、厚みｔ＝１００μｍの半導体基体２２Ｂを構成するシリコンチップのシリコン層を残したとすると、撮像領域２２１と周辺回路領域２２２ａ，２２２ｃの間の熱伝導度Ｋ_L(example)は：

Ｋ_L(example)＝Ｋ_Si・ｔ・Ｌ_ph／ｗ_eff＝０．５９Ｗ／Ｋ

となる。

これに対し、第１実施形態に係る撮像モジュールのように、撮像部２２Ｆと周辺回路部２２Ｉの間のシリコン層を完全に除去し、絶縁膜２１で熱分離領域を構成する場合、熱分離領域の熱伝導度Ｋ_LSiO2は、シリコン酸化膜（ＳｉＯ_２膜）の熱伝導率Ｋ_SiO2＝１Ｗ／ｍ・Ｋとして、

Ｋ_LSiO2＝(１Ｗ／ｍ・Ｋ)×(５μｍ)×(４０ｍｍ)／(１００μｍ）
＝２×１０^-3Ｗ／Ｋ

となる。

金属配線、４つのカドに残す接続梁２５Ｃ_１，２５Ｃ₂，２５Ｃ₃，２５Ｃ₄のシリコン層を幅１０μｍ，厚み１００μｍ，熱分離長ｗ１００μｍとすると、

Ｋ_Lbeam＝(１４８Ｗ／ｍ・Ｋ)×(１００μｍ)×(１０μｍ)／(１００μｍ)
＝１．５×１０^-3Ｗ／Ｋ

となる。

又、撮像部２２Ｆと周辺回路部２２Ｉとをつなぐアルミニウム（Ａｌ）による金属配線層の熱伝導度Ｋ_Lmetalは、１本の金属配線あたり

Ｋ_Lmetal(single)＝(２４０Ｗ／ｍ・Ｋ)×(０．３μｍ)×(０．６μｍ)／(２００μｍ)
＝２．１６×１０^-7Ｗ／Ｋ，

となり、７０００本の金属配線があれば、

Ｋ_Lmetal(７０００)＝７０００Ｋ_Lmetal(single)＝１．５×１０^-3Ｗ／Ｋ

となる。

これらを合わせて、

Ｋ_L＝Ｋ_LSiO2＋Ｋ_Lbeam＋Ｋ_Lmetal(７００)＝５×１０^-3Ｗ／Ｋ

となり、図１３に示した熱分離を行わない検討評価例の場合の撮像領域２２１と周辺回路領域２２２ａ，２２２ｃの間の熱伝導度Ｋ_L(example)に比べて、第１実施形態に係る撮像モジュールの撮像部２２Ｆと周辺回路部２２Ｉの間の熱分離領域の熱伝導度Ｋ_Lが非常に小さくなる。

−ペルチェ素子に供給する電力−
第１実施形態に係る撮像モジュールの局所冷却素子３３として、ペルチェ素子を用いて冷却する場合に、ペルチェ素子に供給する電力を、第１実施形態に係る撮像モジュールと検討評価例に係る撮像モジュールの２つの場合について比較する。第１実施形態に係る撮像モジュールの場合のように熱分離領域で、撮像部２２Ｆと周辺回路部２２Ｉの間を熱分離し、撮像部２２Ｆのみを選択的に冷却した場合には、小さいペルチェ素子が使えることを説明する。

例えば、図３に示したペルチェ素子の熱流等価回路（熱回路）において、吸熱量の最大値Ｑ_cmax＝０．７Ｗ，ペルチェ効果の温度差（ΔＴ＝Ｔ_h−Ｔ_c）の最大値ΔＴ_max＝７０℃，ペルチェ素子の素子抵抗Ｒ＝１．４Ω，ペルチェ素子を流れる電流の最大値Ｉ_max＝１Ａとすると、ペルチェ素子の熱伝導度（熱コンダクタンス）Ｋ_P
は：

Ｋ_P＝Ｑ_cmax／ΔＴ_max＝０．０１Ｗ／Ｋ

であり、ペルチェ素子をＩ_max＝１Ａで駆動すると、Ｐ_J＝(Ｉ_max)²×Ｒ＝１²×１．４＝１．４Ｗであるので、Ｓ・Ｉ・Ｔ_a＝Ｑ_cmax＋０．５Ｐ_J＝１．４Ｗとなる。

環境温度Ｔ_a＝２７℃（３００Ｋ）のとき、Ｓ・Ｉ＝４．６７×１０^-3Ｗ／Ｋである。 式（８）を用いると、

ΔＴ≒{１．４−(０．０２＋０．５×１．４)}/(４．６７×１０^-3＋０．０１＋５×１０^-3)
＝３４

となり、第１実施形態に係る撮像モジュールでは、１．４Ｗの電力投入で３４℃の冷却が可能である。

次に、図１３に示した検討評価例の構造において、撮像領域２２１と周辺回路領域２２２ａ，２２２ｃの両方が配置された半導体基体２２Ｂの全体を冷却する場合を考える。Ｋ_L(example)は、ボンディングワイヤによるリークが主になるが、２５μｍ径の金線を用い、ワイヤ長が２ｍｍであるとすると１本あたり、

Ｋ_Lbond(single)＝(３１０Ｗ／ｍ・Ｋ)×(３．１４)×(１２．５μｍ)²／(２ｍｍ)
＝７．７×１０^-5Ｗ／Ｋ，

となり、２００本のボンディングワイヤがあれば、

Ｋ_Lbond(２００)＝２００Ｋ_Lbond(single)＝１．５４×１０^-2Ｗ／Ｋ

となる。

図１３に示した検討評価例の構造のように、熱分離をしない場合には、大きな容量のペルチェ素子が必要である。例えば、図３に示したペルチェ素子の熱流等価回路（熱回路）において、吸熱量の最大値Ｑ_cmax＝７．８Ｗ，ペルチェ効果の温度差（ΔＴ＝Ｔ_h−Ｔ_c）の最大値ΔＴ_max＝７０℃，ペルチェ素子の素子抵抗Ｒ＝０．６６Ω，ペルチェ素子を流れる電流の最大値Ｉ_max＝４．７Ａのペルチェ素子を使うと、ペルチェ素子の熱伝導度（熱コンダクタンス）Ｋ_P(example)は：

Ｋ_P(example)＝Ｑ_cmax／ΔＴ_max＝０．１１Ｗ／Ｋ

であり、ペルチェ素子をＩ_max＝４．７Ａで駆動すると、Ｐ_J＝(Ｉ_max)²×Ｒ＝(４．７)²×０．６６＝１４．５Ｗであるので、Ｓ・Ｉ・Ｔ_a＝Ｑ_cmax＋０．５Ｐ_J＝１５．１Ｗとなる。

環境温度Ｔ_a＝２７℃（３００Ｋ）のとき、Ｓ・Ｉ＝０．０５Ｗ／Ｋである。式（９）を用いると、

ΔＴ≒{１４．５−(１．０２＋０．５×１４．５)}/(０．０５＋０．１１＋０．０１５)
＝３５．６

となり、検討評価例に係る撮像モジュールで約３６℃の冷却をするのに、ペルチェ素子に対し、１４．５Ｗの電力投入が必要であることが分かる。

以上の比較から、第１実施形態に係る撮像モジュールでは、撮像部２２Ｆと周辺回路部２２Ｉの間が図１及び図２に示すように熱分離されているので、図１３に示した検討評価例に係る撮像モジュールが同じ温度差ΔＴ（約３５℃）を冷却する場合に比して，局所冷却素子３３として用いるペルチェ素子への投入電力が約１／１０に低減できる。

（第１実施形態の実施例）
第１実施形態の実施例１〜３として、図５に示すような撮像部２２Ｆが熱分離領域を介して周辺回路部２２Ｉから熱的に分離されたセンサチップに、撮像部２２Ｆのみを選択的に冷却する局所冷却素子３３を接続し、センサチップと、局所冷却素子３３をパッケージ基体（３２ａ，３２ｂ，…，３２ｆ）に収納した撮像モジュールを試作した。又、比較例として、図１３に示した検討評価例と同様な、熱分離領域を有しないセンサチップを用意した。

第１実施形態の実施例１においては、パッケージ基体（３２ａ，３２ｂ，…，３２ｆ）は、高熱伝導性の絶縁材料からなる複数の回路基板３２ａ，３２ｂ，…，３２ｆを積層して、図５に示すような３段の段差構造の収納用凹部を有するようにした、多層配線基板の構造をなした積層構造体である。即ち、実施例１に係るパッケージ基体（３２ａ，３２ｂ，…，３２ｆ）は、一番下に孔のない平板の第１の回路基板３２ｆをベースプレートとして配置し、この第１の回路基板３２ｆの上に、局所冷却素子３３としてのペルチェ素子を収納可能な第１の貫通孔を有する第２の回路基板３２ｅを積層し、この第２の回路基板３２ｅの上に、ペルチェ素子を収納可能な第２の貫通孔を有する第３の回路基板３２ｄをスペーサとして積層し、この第３の回路基板３２ｄの上に、ペルチェ素子を収納可能な第３の貫通孔を有する第４の回路基板３２ｃを積層し、この第４の回路基板３２ｃの上に、実施例１に係るセンサチップを、それぞれ収納可能な第４の貫通孔を有する第５の回路基板３２ｂを積層し、この第５の回路基板３２ｂの上に、ガラス板からなるパッケージ蓋体５１ａを収納可能な第５の貫通孔を有する第６の回路基板３２ａ積層した６層構造である。

第１の貫通孔、第２の貫通孔及び第３の貫通孔は同一内径を有して、連続した一番深い収納用凹部をパッケージ基体（３２ａ，３２ｂ，…，３２ｆ）に設けている。第４の貫通孔の内径は、第３の貫通孔の内径より大きいので、第４の回路基板３２ｃの上面に周辺回路部２２Ｉの底部が搭載されることができる。第５の貫通孔の内径は、第４の貫通孔の内径より大きいので、第５の回路基板３２ｂの上面にパッケージ蓋体５１ａの底部が搭載されることができる。

一方、実施例２，３及び比較例においては、図５に示したパッケージ基体（３２ａ，３２ｂ，…，３２ｆ）の構造から、第３の回路基板３２ｄを省略して、５層構造にしているが、図５に示したのと同様に、３段の段差構造の収納用凹部を有し、この収納用凹部に実施例２，３及び比較例に係るセンサチップとペルチェ素子が収納される。

図示を省略しているが、実施例１〜３及び比較例に係る撮像モジュールは、いずれも、第４の回路基板３２ｃの上面には、接続ランドが設けられている。図５に示すように、局所冷却素子３３の上面の吸熱板が高熱伝導性接着剤３４_tを介して、撮像部２２Ｆの底面に接続されている。一方、局所冷却素子３３の下面の発熱板は、高熱伝導性接着剤３４_bを介して、パッケージ基体（３２ａ，３２ｂ，…，３２ｆ）のベースプレートをなす第１の回路基板３２ｆの上面に固定されている。第１の回路基板３２ｆに発熱板が接続されることにより、局所冷却素子３３の発熱板が、パッケージ基体（３２ａ，３２ｂ，…，３２ｆ）中を流れる熱経路によって、周辺回路部２２Ｉの底部に熱的に接続されることになる。

第１の回路基板３２ｆの表面には配線ランド６１_p，６１_qが設けられ、局所冷却素子３３とリード線３５_p，３５_qを介して電気的に接続されている。そして、図５に示すように、実施例１〜３及び比較例に係る撮像モジュールは、更に、パッケージ蓋体３１を備える。

図５に示すように、第１実施形態の実施例１〜３に係る撮像モジュールは、半導体基体（２２Ｆ，２２Ｉ）上に撮像部２２Ｆから周辺回路部２２Ｉまで含むように設けられた絶縁膜２１を更に含む。熱分離領域が、半導体基体（２２Ｆ，２２Ｉ）中に撮像部２２Ｆを囲むように設けられた複数の空隙部と、複数の空隙部の上に位置する、熱伝導率が低い絶縁膜２１の一部により構成される。

比較例に係るセンサチップにおいても、熱分離領域はないものの、図１３に示した検討評価例と同様に、半導体基体２２Ｂの表面の全面に絶縁膜２１が形成されている。図示を省略しているが、第４の回路基板３２ｃの上面に設けられた接続ランドにボンディングワイヤを介して、それぞれ実施例１〜３及び比較例に係るセンサチップに設けられた複数のボンディングパッドと、それぞれ、電気的に接続されていることは勿論である。

第１実施形態の実施例１〜３では、センサチップの撮像部２２Ｆでの発熱をＱ_Ｆ＝０．０２Ｗ、周辺回路部２２Ｉでの発熱をＱ_Ｉ＝０．４８Ｗに設定している。比較例に係るセンサチップも、撮像領域２２１での発熱をＱ_Ｆ(example)＝０．０２Ｗ、周辺回路領域２２２ａ，２２２ｃでの発熱をＱ_Ｉ(example)＝０．４８Ｗに設定している。

ペルチェ素子は、平面パターン上、センサチップより小さな面積を有する小型な構造のものを２種類用いた。実施例１に用いたペルチェ素子の基本性能は、吸熱量の最大値Ｑ_cmax＝０．７Ｗ，ペルチェ効果の温度差（ΔＴ＝Ｔ_h−Ｔ_c）の最大値ΔＴ_max＝８５℃，ペルチェ素子を流れる電流の最大値Ｉ_max＝１．５Ａ、このときのペルチェ素子に投入される電圧の最大値Ｖ_max＝１．０Ｖである。第１実施形態の実施例２、３及び比較例に用いたペルチェ素子の基本性能は、吸熱量の最大値Ｑ_cmax＝２．４８Ｗ，ペルチェ効果の温度差（ΔＴ＝Ｔ_h−Ｔ_c）の最大値ΔＴ_max＝８５℃，ペルチェ素子を流れる電流の最大値Ｉ_max＝１．８Ａ、このときのペルチェ素子に投入される電圧の最大値Ｖ_max＝３．４Ｖである。

図６に示すデータは、実施例１〜３に係る撮像モジュールにおいて、縦軸に示したペルチェ素子の高温側と低温側の温度差（ΔＴ＝Ｔ_h−Ｔ_c）が、横軸に示したペルチェへ素子の投入電力（Ｗ）の増加によって、どのように変化するかを、比較例に係る撮像モジュールと比較して示したものである。既に述べたとおり、実施例１〜３に係る撮像モジュールにおいては、ペルチェ素子の吸熱板（吸熱面）は撮像部２２Ｆの底部に接合され、撮像領域２２１を選択的に冷却する構造である。比較例に係る撮像モジュールは、熱分離構造はないが、撮像領域２２１直下の半導体基体２２Ｂの底部に接合されている。白抜きの丸で示した第１実施形態の実施例１及び黒塗りの四角で示した比較例においては、発熱板（発熱面）の温度を環境温度Ｔ_a＝５０℃に固定している。一方、白抜きの三角で示した実施例２及び白抜きの四角で示した実施例３においては、発熱板の温度を環境温度Ｔ_a＝８０℃に固定している。

図６に示したデータから、実施例１に係る撮像モジュールによれば、約５６℃の冷却をするのに、ペルチェ素子に対し０．４３Ｗの電力投入で良く、約５０℃の冷却をするのには０．３Ｗ程度の電力投入で良いことが分かる。又、実施例１に係る撮像モジュールとは、ペルチェ素子が異なる実施例２に係る撮像モジュールによれば、約７５℃の冷却をするのに、ペルチェ素子に対し２．８Ｗの電力投入が、実施例３に係る撮像モジュールによれば、約６６℃の冷却をするのに、ペルチェ素子に対し２．７Ｗの電力投入が必要であることが分かる。これに対し、熱分離構造を有しない比較例に係る撮像モジュールでは、約１２℃の冷却をするのに、ペルチェ素子に対し、２．８５Ｗの電力投入が必要であることが分かる。一般的には、冷却カメラはペルチェ素子に数１０Ｗぐらいを電力投入しているので、実施例１〜３に係る撮像モジュールによれば、圧倒的に小さな投入電力で撮像領域２２１を冷却して、低雑音化が実現できることが分かる。

（第２実施形態）
本発明の第２実施形態に係る撮像モジュールにおいては、センサチップが図７及び図８に示すように、シングルチップの半導体基体（２２Ｆ，２２Ｉ）を、この半導体基体（２２Ｆ，２２Ｉ）の中央部に定義されたイメージセンサの撮像部２２Ｆと、熱分離領域を介して撮像部２２Ｆから熱的に分離されて撮像部２２Ｆを囲むように配置されたイメージセンサの周辺回路部２２Ｉとに分割している点では、第１実施形態に係る撮像モジュールのセンサチップと同様であり、イメージセンサの周辺回路部２２Ｉは大きな発熱のある領域であるが、撮像部２２Ｆは、熱分離領域を介して周辺回路部２２Ｉから熱的に分離されている。

しかしながら、第２実施形態に係るセンサチップは、イメージセンサの撮像部２２Ｆの裏面から（図７及び図８の下方から）光が入射する裏面照射型のイメージセンサのチップである点で、第１実施形態に係るセンサチップとは異なる。このため、 図７及び図８に示すように、撮像部２２Ｆの厚さは、その周囲の周辺回路部２２Ｉの厚さよりも薄く構成され、撮像部２２Ｆをなす半導体領域の上部の表面近傍に設けられた撮像領域２２１に撮像部２２Ｆの裏面側から光が到達できるよう、例えば、近赤外感度を考慮した場合には、２０〜３０μｍ程度の厚さに薄く設定されている。即ち、撮像部２２Ｆの厚さは、近赤外光等の対象とする光の波長における減衰長を考慮した厚みに設計されている。周辺回路部２２Ｉをなす半導体領域の上部の表面近傍に周辺回路領域２２２ａ，２２２ｃが設けられている点では、第１実施形態に係るセンサチップと同様である。

平面図の図示を省略しているが、図２（ｂ）に示した平面図と同様に、第２実施形態に係るセンサチップは、撮像領域２２１を囲むように、周辺回路部２２Ｉに４つの周辺回路領域２２２ａ，２２ｂ，２２２ｃ，２２２ｄが配置された構造でも、４つの周辺回路領域２２２ａ，２２ｂ，２２２ｃ，２２２ｄのうちの少なくともいずれかが省略された構造でも構わない。又、図２（ｂ）に示した構造と同様に、撮像部２２Ｆを十分な強度で周辺回路部２２Ｉが支持するため、撮像部２２Ｆの４つの角には、半導体基体（２２Ｆ，２２Ｉ）を構成する半導体材料からなる接続梁が設けられている。

図７及び図８に示すように、第２実施形態に係る撮像モジュールは、半導体基体（２２Ｆ，２２Ｉ）上に撮像部２２Ｆから周辺回路部２２Ｉまで含むように絶縁膜２１が形成されている。第１実施形態に係る撮像モジュールと同様に、絶縁膜２１は、シリコン酸化膜（ＳｉＯ_２膜）等の熱伝導率が低い誘電体膜が好ましい。そして、熱分離領域が、半導体基体（２２Ｆ，２２Ｉ）中に撮像部２２Ｆを囲むように設けられた溝部又は複数の空隙部２２Ｇ_１，２２Ｇ₂，２２Ｇ₃，２２Ｇ₄と、溝部又は複数の空隙部２２Ｇ_１，２２Ｇ₂，２２Ｇ₃，２２Ｇ₄の上に位置する、熱伝導率が低い絶縁膜２１の一部により構成される。

本発明の第２実施形態に係る撮像モジュールにおいては、センサチップが裏面照射型のイメージセンサのチップであるので、局所冷却素子３３として、図７に示すような、吸熱板３３７と発熱面３３６を同一面側に有するペルチェ素子を用いる。図７に示すように、このペルチェ素子の吸熱板３３７が撮像部２２Ｆの表面に絶縁膜２１を介して熱的に接続され、このペルチェ素子の発熱面３３６が周辺回路部２２Ｉの表面に絶縁膜２１を介して熱的に接続されている。実際には、吸熱板３３７は、図示を省略した高熱伝導性接着剤を介して、撮像部２２Ｆの表面の絶縁膜２１に接着され、発熱面３３６が、図示を省略した高熱伝導性接着剤を介して周辺回路部２２Ｉの表面の絶縁膜２１に接着されて、熱的な接続を実現している。

本発明の第２実施形態に係る撮像モジュールに用いるペルチェ素子は、図７に示すように、中央に金属材料や高熱伝導セラミック等の高熱伝導性材料からなる冷却ブロック３３１を配置し、この冷却ブロック３３１の下面に吸熱板３３７となる高熱伝導性材料からなる板を接合し、冷却ブロック３３１の上面に高熱伝導性材料からなる中継板３３５を接合している。冷却ブロック３３１の周囲には、熱電変換体（３３３ａ，３３３ｂ，３３３ｃ，３３３ｄ，３３３ｅ，３３３ｆ，……）が、冷却ブロック３３１を囲むように配置され、熱電変換体（３３３ａ，３３３ｂ，３３３ｃ，３３３ｄ，３３３ｅ，３３３ｆ，……）の低温側となる上面が中継板３３５に接合されている。熱電変換体（３３３ａ，３３３ｂ，３３３ｃ，３３３ｄ，３３３ｅ，３３３ｆ，……）が、冷却ブロック３３１を囲む配置のトポロジーは、センサチップ側の撮像部２２Ｆを周辺回路部２２Ｉが囲む配置のトポロジーに対応させれば良い。

熱電変換体（３３３ａ，３３３ｂ，３３３ｃ，３３３ｄ，３３３ｅ，３３３ｆ，……）と、冷却ブロック３３１との間には、低熱伝導性絶縁体３３２が挟まれている。熱電変換体（３３３ａ，３３３ｂ，３３３ｃ，３３３ｄ，３３３ｅ，３３３ｆ，……）は、ビスマステルル（ＢｉＴｅ）等のp型半導体素子とｎ型半導体素子とを絶縁層３３４を介して交互に配置して隣り合う端部同士を交互に電極で、多段に直列接合した構造である。この熱電変換体（３３３ａ，３３３ｂ，３３３ｃ，３３３ｄ，３３３ｅ，３３３ｆ，……）の高温側となる下面には、高熱伝導性材料からなる発熱板３３６が接合され、吸熱板３３７と発熱面３３６を同一面側に有するペルチェ素子が構成されている。

図７では、便宜上、冷却ブロック３３１と吸熱板３３７とが別体であるかのように概念的表示がされているが、実際の構造としては、冷却ブロック３３１と吸熱板３３７とを、同一の高熱伝導性材料で一体物として構成しても良い。図７に示すような、吸熱板３３７と発熱面３３６とが同一面側に配置されたペルチェ素子であっても、センサチップより小さな面積を有し、撮像部２２Ｆのみを選択的に冷却する局所冷却素子３３が実現できる。なお、図７とは逆に、中央の冷却ブロック３３１の位置に、熱電変換体を配置し、熱電変換体の周囲に、高熱伝導性材料からなる放熱ブロックを配置する構造とし、熱電変換体と放熱ブロックの上面を中継板３３５で熱的に接続しても、吸熱板３３７と発熱面３３６とが同一面側に設けられたペルチェ素子が実現可能である。

第２実施形態に係る撮像モジュールは、図８に示すように、センサチップの周辺回路部２２Ｉが、パッケージ基体（５２，５６）に搭載されている。パッケージ基体（５２，５６）は、高熱伝導性の絶縁材料からなり中央部に窓部を有するベースプレート（リードフレーム）５２と、このベースプレート５２の上に設けられた枠体（スぺーサ）５６とから、図８に示すように、センサチップと局所冷却素子３３を収納する段差構造の収納部を構成している。ベースプレート５２には必要本数のリード５３_k，５３_j，…が配置されている。

収納部の段差部には接続ランド３９_j，３９_kが設けられ、図示を省略した内部配線（埋込配線））により、リード５３_k，５３_j，…に電気的に、それぞれ接続されている。ベースプレート５２の窓部には、撮像部２２Ｆの裏面に光が入射可能なように、無反射コーティング（ＡＲコーティング）が施された透明なガラス板５１ｂが、機密性を保つようにはめ込まれている。更に、図８に示すように、第２実施形態に係る撮像モジュールはパッケージ蓋体５４を備える。パッケージ蓋体５４は、パッケージ基体（５２，５６）とともに、センサチップと局所冷却素子３３を収納する閉じた空間を構成する。

図２に示すように、第２実施形態に係る撮像モジュールは、半導体基体（２２Ｆ，２２Ｉ）上に撮像部２２Ｆから周辺回路部２２Ｉまで含むように設けられた絶縁膜２１を更に含む。絶縁膜２１は、シリコン酸化膜（ＳｉＯ_２膜）等の熱伝導率が低い誘電体膜が好ましい。そして、熱分離領域が、半導体基体（２２Ｆ，２２Ｉ）中に撮像部２２Ｆを囲むように設けられた溝部又は複数の空隙部２２Ｇ_１，２２Ｇ₂，２２Ｇ₃，２２Ｇ₄と、溝部又は複数の空隙部２２Ｇ_１，２２Ｇ₂，２２Ｇ₃，２２Ｇ₄の上に位置する、熱伝導率が低い絶縁膜２１の一部により構成される。

図７及び図８から分かるように、撮像部２２Ｆから周辺回路部２２Ｉに至る半導体基体（２２Ｆ，２２Ｉ）の表面の全面に絶縁膜２１が形成され、この絶縁膜２１の上にアルミニウム（Ａｌ）やアルミニウム合金等の金属膜からなるボンディングパッド２３_k，２３_j，…が配置されている。図８に示すように、左側のボンディングパッド２３_jは、ボンディングワイヤ３８_jを介して、パッケージ基体（５２，５６）の段差部に設けられた接続ランド３９_jに電気的に接続され、右側のボンディングパッド２３_kは、ボンディングワイヤ３８_kを介して、パッケージ基体（５２，５６）の段差部に設けられた接続ランド３９_kに電気的に接続されている。

図７及び図８に示す構造は、図２（ｂ）のＡ−Ａ方向から見た断面図であるので、図示を省略しているが、図２（ｂ）に示した他のボンディングパッド２３_k-1，２３_k+1，２３_k+2，…；２３_p-1，２３_p，２３_p+1，２３_p+2，…；２３_j-1，２３_j+1，２３_j+2，…；２３_q-1，２３_q，２３_q+1，２３_q+2，…についても同様に、パッケージ基体（５２，５６）の段差部に設けられた接続ランドにボンディングワイヤを介してそれぞれ独立した金属配線層の経路をなして、電気的に接続されていることは勿論である。

図８に示した第２実施形態に係る撮像モジュールによれば、第１実施形態に係る撮像モジュールと同様に、局所冷却素子３３への小さな投入電力で撮像領域２２１を有効に冷却して、より効率的に撮像領域２２１の画素における低雑音化が実現できる上に、裏面照射を用いるイメージセンサであるにも関わらず、センサチップをパッケージ基体（５２，５６）に実装する際のワイヤボンディングが通常の工程で行える。現在報告されている、裏面照射イメージセンサは、センサチップの周辺にチップを貫通するビアを開孔し、このビアを用いて、フリップチップパッケージングを行うなどの複雑で歩留まりの低下の恐れのある工程となっている。第２実施形態に係る撮像モジュールによれば、センサチップのパッケージ基体（５２，５６）への実装が非常に簡単化される。

−第２実施形態のセンサチップの製造方法−
図７に例示したような、第２実施形態に係る撮像モジュールに用いるセンサチップは、半導体基体（２２Ｆ，２２Ｉ）がシリコン（Ｓｉ）であれば、例えば、以下のような工程で製造可能である。

（ａ）先ず、通常のイメージセンサのウェハプロセスの開始時に、もしくはフィールド酸化膜形成時に、（１００）面を主面とするＳｉウェハからなる半導体基体（２２Ｆ，２２Ｉ）の裏面に、予め、熱酸化膜を形成して裏面保護絶縁膜を設けておく。或いは、通常のイメージセンサのウェハプロセスに従って、半導体基体（２２Ｆ，２２Ｉ）表面の全面にＣＶＤ法で絶縁膜２１を形成した後、半導体基体（２２Ｆ，２２Ｉ）の裏面にＣＶＤ法で裏面保護絶縁膜を形成する。裏面保護絶縁膜は窒化膜（Ｓｉ₃Ｎ₄膜）とＳｉ酸化膜（ＳｉＯ_２膜）の複合膜でも良い。ウェハプロセスの開始時に裏面保護絶縁膜を先行して設けた場合は、ウェハプロセスの途中で、裏面保護絶縁膜が消失しないように、裏面側を保護しながらウェハプロセスを行うか、ウェハプロセスの途中で薄くなっても、最終的に所望の厚さが残留するような十分な厚さを最初に用意しておく。

（ｂ）その後、半導体基体（２２Ｆ，２２Ｉ）表面の絶縁膜２１の上に表面保護フォトレジストを塗布し、更に、裏面保護絶縁膜の上に第１の裏面保護フォトレジストを塗布する。そして、フォトリソグラフィー技術により、撮像部２２Ｆと周辺回路部２２Ｉの間の半導体基体（２２Ｆ，２２Ｉ）に熱分離溝（図２の空隙部２２Ｇ_１，２２Ｇ₂，２２Ｇ₃，２２Ｇ₄参照）を形成するための、第１の裏面エッチングマスクを設ける。

（ｃ）次に、第１の裏面エッチングマスクの開口部に露出した裏面保護絶縁膜を選択エッチングして、半導体基体（２２Ｆ，２２Ｉ）の裏面の熱分離溝開口予定箇所のＳｉ（１００）面を露出する。

（ｄ）次に、第１の裏面保護フォトレジストと裏面保護絶縁膜の２層マスクを用いて、半導体基体（２２Ｆ，２２Ｉ）の裏面から、Ｓｉ（１００）面を異方性エッチングして、第１の裏面エッチングにより熱分離溝を形成し、撮像部２２Ｆの厚さと周辺回路部２２Ｉの厚さが等しいセンサチップのパターンが周期的に配列されたＳｉウェハを製造する。図１及び図２（ａ）に示した垂直側壁のエッチング形状とは異なり、Ｓｉ（１１１）面が露出した斜めエッチング面からなる、熱分離溝が開口される。

（ｅ）半導体基体（２２Ｆ，２２Ｉ）の裏面に対する第１の裏面エッチングが終了後、第１の裏面保護フォトレジストを除去し、更に第２の裏面保護フォトレジストを半導体基体（２２Ｆ，２２Ｉ）の裏面に塗布する。このとき、表面保護フォトレジストが痛んでいれば、表面保護フォトレジストも塗布し直す。そして、フォトリソグラフィー技術により、撮像部２２Ｆの裏面を選択的にエッチング除去するための第２の裏面エッチングマスクを設ける。

（ｆ）次に、第２の裏面エッチングマスクの開口部に露出した裏面保護絶縁膜を選択エッチングして、撮像部２２Ｆの裏面のＳｉ（１００）面を露出する。

（ｇ）次に、第２の裏面保護フォトレジストと裏面保護絶縁膜の２層マスクを用いて、半導体基体（２２Ｆ，２２Ｉ）の裏面から、Ｓｉ（１００）面を選択エッチングする第２の裏面エッチングを行い、図７に示すような、撮像部２２Ｆの厚さが周辺回路部２２Ｉの厚さよりも薄く、しかも撮像部２２Ｆと周辺回路部２２Ｉの間に熱分離溝が形成されたセンサチップのパターンが周期的に配列されたＳｉウェハが完成する。このＳｉウェハから、センサチップのパターンをダイシングにより分離すれば、
図７に例示したようなセンサチップが完成する。

以上のとおり、図７に例示したセンサチップは、Ｓｉウェハの裏面から２回のエッチングを行えば良いが、上記の説明とは逆に、先に、適切な厚さに撮像部２２Ｆの厚みを調整する裏面エッチングを行い、その後、撮像部２２Ｆと周辺回路部２２Ｉの間に熱分離溝を形成する異方性エッチングを行う順序等、他の製造方法でも構わない。

但し、先に撮像部２２Ｆの厚みを調整する裏面エッチングを実施する手順の場合は、２回目の裏面エッチングのマスクを用意するに際し、撮像部２２Ｆの裏面と、Ｓｉウェハの裏面の垂直方向の位置が異なるので、撮像部２２Ｆや熱分離溝のパターンが微細であれば、露光器の焦点の関係を考慮して、必要が生じれば、Ｓｉウェハの裏面に塗布された裏面保護フォトレジストを２回露光してエッチングマスクを形成すれば良い。

（第３実施形態）
本発明の第３実施形態に係る撮像モジュールに用いるセンサチップは、イメージセンサの撮像部２２Ｆの裏面から（図９の下方から）光が入射する裏面照射型のイメージセンサのチップである点で、第２実施形態に係るセンサチップと同様であるが、 図９に示すように、撮像部２２Ｆの厚さと、その周囲の周辺回路部２２Ｉの厚さとが等しい点で、第２実施形態に係る撮像モジュールに用いられていたセンサチップと異なる。図７及び図８に示した構造は、第２実施形態に係る撮像モジュールは、パッケージ基体（５２，５６）へ実装するための、アセンブリ工程が楽になる利点はあるが、２回の裏面エッチングが必要になるので、センサチップの製造工程が複雑である。

第３実施形態に係る撮像モジュールに用いるセンサチップでは、撮像部２２Ｆをなす半導体領域の上部の表面近傍に設けられたに撮像領域２２１に撮像部２２Ｆの裏面側から光が到達できるように２０〜３０μｍ程度の厚みに設計される必要があるので、表面近傍に周辺回路領域２２２ａ，２２２ｃが設けられている周辺回路部２２Ｉの厚さも同様に２０〜３０μｍ程度の厚みに厚さを調整する必要がある。図９に示すように、撮像部２２Ｆの裏面と側面には、高不純物密度のｐ＋層２２３が形成されている。ｐ＋層２２３は、撮像部２２Ｆの表面からの電位をとるために必要である。

本発明の第３実施形態に係る撮像モジュールの他の特徴、即ち、センサチップが図９に示すように、半導体基体（２２Ｆ，２２Ｉ）の中央部に定義されたイメージセンサの撮像部２２Ｆと、熱分離領域を介して撮像部２２Ｆから熱的に分離されて撮像部２２Ｆを囲むように配置されたイメージセンサの周辺回路部２２Ｉとに分割している等の特徴は、第１及び第２実施形態に係る撮像モジュールのセンサチップと同様である。

よって、第１及び第２実施形態に係る撮像モジュールのセンサチップと同様に、熱分離領域を介することにより、撮像部２２Ｆは、大きな発熱のあるイメージセンサの周辺回路部２２Ｉから熱的に分離されている。又、図２（ｂ）に示した構造と同様に、撮像部２２Ｆを十分な強度で周辺回路部２２Ｉが支持するため、撮像部２２Ｆの４つの角には、半導体基体（２２Ｆ，２２Ｉ）を構成する半導体材料からなる接続梁が設けられている等の特徴についても、第１及び第２実施形態に係る撮像モジュールのセンサチップと同様である。

図９に示すように、第３実施形態に係る撮像モジュールは、半導体基体（２２Ｆ，２２Ｉ）上に撮像部２２Ｆから周辺回路部２２Ｉまで含むように熱伝導率が低い絶縁膜２１が形成されているが、絶縁膜２１の厚さを５〜１０μｍ程度に厚く設定している。

これは、上述したように、ウェハプロセスが完了し、更に、その後のシリコンウェハの裏面のエッチングを施した後、撮像部２２Ｆ及び周辺回路部２２Ｉの厚さ、即ち、センサチップの厚さを２０〜３０μｍ程度に、非常に薄くする必要があり、センサチップのハンドリングが困難になることを回避するために、絶縁膜２１の厚さで厚みを補充し、絶縁膜２１の厚さを含めた厚さｈ＝３０〜４０μｍ程度とすることにより、センサチップのハンドリングとセンサチップの機械的強度の補強をするためである。いずれにせよ、撮像部２２Ｆと周辺回路部２２Ｉとの間には、熱分離溝（図２（ｂ）の空隙部２２Ｇ_１，２２Ｇ₂，２２Ｇ₃，２２Ｇ₄参照。）と、この熱分離溝の上に位置する、熱伝導率が低い絶縁膜２１の一部により熱分離領域が構成される点では、第１及び第２実施形態に係る撮像モジュールのセンサチップと同様である。

図９に示す第３実施形態に係る撮像モジュールにおいても、第２実施形態に係る撮像モジュールに用いた局所冷却素子３３と同様に、局所冷却素子３３として、吸熱板（低温側吸熱面）と発熱板（高温側発熱面）を同一面側に有するペルチェ素子を用いる。図９に示すように、このペルチェ素子の吸熱板（低温側吸熱面）が撮像部２２Ｆの表面に絶縁膜２１を介して熱的に接続され、このペルチェ素子の発熱板（高温側発熱面）が周辺回路部２２Ｉの表面に絶縁膜２１を介して熱的に接続されている。実際には、吸熱板（低温側吸熱面）は、図示を省略した高熱伝導性接着剤を介して、撮像部２２Ｆの表面の絶縁膜２１に接着され、発熱板（高温側発熱面）が、図示を省略した高熱伝導性接着剤を介して周辺回路部２２Ｉの表面の絶縁膜２１に接着されて、熱的な接続を実現している。

第３実施形態に係る撮像モジュールは、図９に示すように、センサチップの
周辺回路部２２Ｉが、中央部にキャビティ用段差部を有するパッケージ基体５５に搭載されている。パッケージ基体５５は、高熱伝導性の絶縁材料からなり中央部に窓部を有するベースプレート（リードフレーム）と、このベースプレートの上に設けられた枠体（スぺーサ）とから、図９に示すように、センサチップを、撮像部２２Ｆの裏面にキャビティ用隙間が構成されるように収納する段差構造のキャビティ（収納部）を構成している。ベースプレートの窓部には、第２実施形態と同様に、撮像部２２Ｆの裏面に光が入射可能なように、反射防止コーティング（ＡＲコーティング）が施された透明なガラス板５１ｃが、機密性を保つようにはめ込まれている。

詳細な構造の図示を省略しているが、第３実施形態に係る撮像モジュールに用いる局所冷却素子３３は、図７に示した構造と同様に、熱電変換体と冷却ブロックとの間には、低熱伝導性絶縁体が挟まれているペルチェ素子であるが、中央部の撮像部２２Ｆの位置に、下面に吸熱板（低温側吸熱面）を設けた熱電変換体を配置し、熱電変換体の周囲に高熱伝導性材料からなる放熱ブロックを配置する構造とし、熱電変換体の上面と放熱ブロックの上面を中継板で熱的に接続し、吸熱板（低温側吸熱面）と発熱板（高温側発熱面）が同一面側に設けられたペルチェ素子とすれば、図９に示した局所冷却素子３３の上面に位置する中継板を、環境温度Ｔ_aの放熱板とすることができるのでパッケージの構造が簡略化できる。

逆に、図７に示したのと同様に、ペルチェ素子を構成する熱電変換体を周辺回路部２２Ｉに対応させて周辺部に配置し、この熱電変換体の高温側となる下面には、高熱伝導性材料からなる発熱板（高温側発熱面）を接合ｓ、熱電変換体の低温側となる上面と、中央部の撮像部２２Ｆの位置に対応させて配置した冷却ブロックの上面を中継板で熱的に接続して、吸熱板（低温側吸熱面）と発熱板（高温側発熱面）を同一面側に有するペルチェ素子の場合は、図９に示した局所冷却素子３３の上面に位置する中継板が低温面になるので、低温面をキャビティを介して収納するパッケージ蓋体が必要になる。パッケージ蓋体は、パッケージ基体５５とともに、センサチップと局所冷却素子３３を収納する閉じた空間を構成する。

図９から分かるように、撮像部２２Ｆから周辺回路部２２Ｉに至る半導体基体（２２Ｆ，２２Ｉ）の表面の全面に絶縁膜２１が形成され、この絶縁膜２１の上にアルミニウム（Ａｌ）やアルミニウム合金等の金属膜からなるボンディングパッド２３_k，２３_j，…が配置されている。図９に示すように、左側のボンディングパッド２３_jは、ボンディングワイヤ３８_jを介して、パッケージ基体５５の他の段差部（図示省略）に設けられた接続ランドに電気的に接続され、右側のボンディングパッド２３_kは、ボンディングワイヤ３８_kを介して、パッケージ基体５５の他の段差部（図示省略）に設けられた接続ランドに電気的に接続されている。

図９に示す構造は、図２（ｂ）のＡ−Ａ方向から見た断面図であるので、図示を省略しているが、図２（ｂ）に示した他のボンディングパッド２３_k-1，２３_k+1，２３_k+2，…；２３_p-1，２３_p，２３_p+1，２３_p+2，…；２３_j-1，２３_j+1，２３_j+2，…；２３_q-1，２３_q，２３_q+1，２３_q+2，…についても同様に、パッケージ基体５５の他の段差部（図示省略）に設けられた接続ランドにボンディングワイヤを介してそれぞれ独立した金属配線層の経路をなして、電気的に接続されていることは勿論である。

図９に示した第３実施形態に係る撮像モジュールによれば、第２実施形態に係る撮像モジュールと同様に、局所冷却素子３３への小さな投入電力で撮像領域２２１を有効に冷却して、より効率的に撮像領域２２１の画素における低雑音化が実現でき、且つ、裏面照射型イメージセンサのセンサチップのパッケージ基体５５への実装が非常に簡単化されるという第２実施形態に係る撮像モジュールと同様な特徴に加え、１回の裏面からの異方性エッチングで、熱分離構造と裏面照射構造を実現できるので、第２実施形態に係る撮像モジュールに比して、センサチップの製造工程の工程数が減り、製造歩留まりが向上する利点がある。

−第３実施形態に係る撮像モジュールの製造方法−
図１０及び図１１を参照して、第３実施形態に係る撮像モジュールの製造方法を説明する。なお、以下に述べる第３実施形態に係る撮像モジュールの製造方法は、一例であり、特許請求の範囲に記載した趣旨の範囲内であれば、この変形例を含めて、これ以外の種々の製造方法により、実現可能であることは勿論である。なお、以下の説明では、半導体基体（２２Ｆ，２２Ｉ）がシリコン（Ｓｉ）であるとして、例示的に説明する。

（ａ） 厚さ４５０μｍ〜８００μｍのＳｉ（１００）面を主面とするｎ型基板２６ａ上に、２０〜３０μｍ程度の厚さに低不純物密度のｐ型エピタキシャル成長層２２を形成したシリコンウェハ（２２，２６ａ）を半導体基体として用意し、このシリコンウェハ（２２，２６ａ）に対し通常のＣＭＯＳイメージセンサのウェハ工程を施す。例えば、図１０（ａ）に示すように、ｐ型エピタキシャル成長層２２の上部の表面近傍に撮像領域２２１、周辺回路領域２２２ａ，２２２ｃ，…等を形成する。撮像領域２２１や周辺回路領域２２２ａ，２２２ｃ，…は、現実にはミクロンレベル等の微細な寸法のｐ型半導体領域とｎ型半導体領域が複雑に組み合わせられた構造であり、図１０（ａ）に示した断面図は模式図に過ぎない。又、図示を省略しているが、図１０（ａ）に示したｐ型エピタキシャル成長層２２の表面を正孔（ホール）でピニングし、暗電流を低減するため、ｐ型エピタキシャル成長層２２の表面には、ボロン(¹¹Ｂ⁺）のイオン注入がなされている。そして、ｐ型エピタキシャル成長層２２の表面の全面に、ＣＶＤ法で絶縁膜２１を５〜１０μｍ堆積する。絶縁膜２１を５〜１０μｍと厚くするために、絶縁膜２１のひび割れ等を防ぐため、絶縁膜２１は窒化膜（Ｓｉ₃Ｎ₄膜）、アルミナ膜（Ａｌ_２Ｏ₃）、Ｓｉ酸化膜（ＳｉＯ_２膜）等の複数の材料からなる複合膜で構成するのが好ましい。絶縁膜２１の上には、アルミニウム（Ａｌ）やアルミニウム合金等の金属膜からなるボンディングパッド２３_k，２３_j，…が配置され、絶縁膜２１中に設けられたコンタクトホールを介して、周辺回路領域２２２ａ，２２２ｃ，…に電気的に接続されている。

（ｂ）ｐ型エピタキシャル成長層２２の表面に絶縁膜２１を５〜１０μｍ堆積後、
絶縁膜２１の上に表面保護フォトレジストを塗布し、ｎ型基板２６ａの裏面を、図１０（ｂ）に示すように、高精度な研削及び研磨によって除去し、ｎ型基板２６ｂとｐ型エピタキシャル成長層２２の合計の厚みが、５０μｍ程度になるまで、薄くする。

（ｃ） 更に、光の入射面となる半導体裏面の平坦性を向上させるため、電気化学的エッチング（ＣＭＰ）によりｎ型基板２６ｂを除去し、図１０（ｃ）に示すように２０〜３０μｍ程度の厚さのエピタキシャル成長層２２だけを残す。なお、図１０（ｃ）に示す
エピタキシャル成長層２２だけを残す工程をより確実に行うために、ＳＯＩ基板を用いて、ＳＯＩ絶縁膜としてのＳｉ酸化膜（ＳｉＯ_２膜）を選択エッチングで除去する方法でも良い。

（ｄ） その後、シリコンウェハをダイシングにより分割し、複数のセンサチップに分割するように切り出したのち、図１１（ａ）に示すように、それぞれのセンサチップの表面側に、ペルチェ素子を局所冷却素子３３として実装する。

（ｅ）局所冷却素子３３を実装後、局所冷却素子３３を含めて、絶縁膜２１の表面上に表面保護フォトレジストを塗布し、更に、エピタキシャル成長層２２の裏面上に第１の裏面保護フォトレジストを塗布する。そして、フォトリソグラフィー技術により、撮像部２２Ｆと周辺回路部２２Ｉの間の半導体基体（２２Ｆ，２２Ｉ）に熱分離溝を形成するための、裏面エッチングマスクを設ける。次に、裏面エッチングマスクを用いて、エピタキシャル成長層２２の裏面から、Ｓｉ（１００）面を異方性エッチングして、裏面エッチングにより熱分離溝を形成し、図１１（ｂ）に示すように、撮像部２２Ｆの厚さと周辺回路部２２Ｉの厚さが等しいセンサセンサチップを製造する。異方性エッチングにより、熱分離溝の表面にはＳｉ（１１１）面が露出している。

（ｆ）エピタキシャル成長層２２の裏面に対する裏面エッチングが終了後、第１の裏面保護フォトレジストを除去し、更に第２の裏面保護フォトレジストをエピタキシャル成長層２２の裏面に塗布する。そして、フォトリソグラフィー技術により、撮像部２２Ｆの裏面に選択的にイオン注入するためのイオン注入用マスクを設ける。イオン注入用マスクの開口部に露出した撮像部２２Ｆの裏面及び熱分離溝の表面（側面）に対し、イオン注入用マスクを用いて、ボロン(¹¹Ｂ⁺）の選択イオン注入をする。イオン注入用マスクとしての第２の裏面保護フォトレジストを除去後、温度上昇させることなく、イオン注入されたボロンを活性化させるため、レーザアニールを撮像部２２Ｆの裏面と側面に対して行うことにより、図１１（ｃ）に示すように、撮像部２２Ｆの裏面と側面に高不純物密度のｐ＋層２２３が形成される。

（ｇ）そして、図９に示すように、パッケージ基体５５に実装して、左側のボンディングパッド２３_jは、ボンディングワイヤ３８_jを介して、パッケージ基体５５の他の段差部（図示省略）に設けられた接続ランドに、右側のボンディングパッド２３_kは、ボンディングワイヤ３８_kを介して、パッケージ基体５５の他の段差部（図示省略）に設けられた接続ランドに電気的に接続すれば、図９に示す第３実施形態に係る撮像モジュールが完成する。

以上のような、第３実施形態に係る撮像モジュールの製造方法によれば、
絶縁膜２１の厚さを含めたセンサチップの厚さｈ＝３０〜４０μｍ程度となっても、センサチップのハンドリングが容易であり、センサチップの機械的強度も局所冷却素子３３で補強されるので、製造歩留まりが向上する。

なお、図１１（ｃ）に示す段階の撮像部２２Ｆの裏面及び熱分離溝の表面（側面）に対するボロン(¹¹Ｂ⁺）の選択イオン注入は、通常のシリコンウェハにイオン注入するイオン注入装置では、センサチップの搭載が困難である。このため、ボロン(¹¹Ｂ⁺）の選択イオン注入をするためには、専用のセンサチップ搭載冶具の用意が必要になる。専用のセンサチップ搭載冶具を用意し、イオン注入装置のウェハフォルダに、この専用のセンサチップ搭載冶具を取り付け、その後、このセンサチップ搭載冶具にセンサチップを固定する必要がある。

この点に関しては、ウェハレベル段階で、撮像部２２Ｆの裏面及び熱分離溝の表面（側面）に対するボロン(¹¹Ｂ⁺）の選択イオン注入を行った後、シリコンウェハをダイシングにより分割し、複数のセンサチップに分割するように切り出す手順でも良い。この手順の採用のためには、局所冷却素子３３の厚さと同じ厚さを有し、シリコンウェハのチップ領域のレイアウトに対応した箇所に、局所冷却素子３３と同一形状、同一平面サイズの孔を開口して配列した樹脂フィルムを用意すれば良い。即ち、この樹脂フィルムの開口部に、それぞれ、局所冷却素子３３を埋め込んで固定し、シリコンウェハと同一サイズに外径を設定した、局所冷却素子配列板を用意しておけば、図１１（ａ）に示すセンサチップ毎の、センサチップの表面への局所冷却素子３３の実装工程を、シリコンウェハの全面に局所冷却素子配列板を貼り合わせる工程で一括に実現できる。

このように、局所冷却素子配列板を用意して、図１１（ａ）に示す局所冷却素子３３の搭載工程をウェハレベルで一括に実行した後、引き続き、裏面のエッチングとイオン注入の工程も、ウェハレベルで実行し、図１１（ｃ）に示す段階の後に、シリコンウェハと同時に局所冷却素子配列板を、ダイシングにより個々のセンサチップに分割する手順でも、図９に示す第３実施形態に係る撮像モジュールを完成させることができる。

（その他の実施形態）
上記のように、本発明は第１〜第３実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

既に述べた第１〜第３実施形態の説明では、第１導電型（ｐ型）をｐ型、第２導電型（ｎ型）をｎ型として説明したが、第１導電型（ｐ型）をｎ型、第２導電型（ｎ型）をｐ型としても、電気的な極性を反対にすれば同様な効果が得られることは容易に理解できるであろう。

第１実施形態では、撮像部２２Ｆと周辺回路部２２ＩとをつなぐＡｌによる金属配線層の熱伝導度Ｋ_Lmetalが１本の金属配線あたり２．１６×１０^-7Ｗ／Ｋとなり、７０００本の金属配線があるとすると、１．５×１０^-3Ｗ／Ｋと大きな値となることを示した。図２（ｂ）に示した４つの周辺回路領域２２２ａ，２２ｂ，２２２ｃ，２２２ｄを例えば、図１２に示すように、撮像部２２Ｆ側と周辺回路部２２Ｉ側に分割して両方に配置すれば、金属配線層の本数を削減して、撮像部２２Ｆと周辺回路部２２Ｉとの間の熱伝導度（熱コンダクタンス）をＫ_Ｌを削減できる。

図１２に示すように、撮像部２２Ｆ側に、撮像部２２Ｆの撮像領域２２１の各画素とそれぞれ接続される分割周辺回路領域２２５ａ，２２ｂ，２２５ｃ，２２５ｄが配置され、周辺回路部２２Ｉには、分割周辺回路領域２２５ａ，２２ｂ，２２５ｃ，２２５ｄと少ない金属配線層の本数で接続される分割周辺回路領域２２６ａ，２２ｂ，２２６ｃ，２２６ｄが配置されている。例えば、撮像領域２２１の各画素とそれぞれ接続される水平シフトレジスタの出力段の配線を撮像部２２Ｆ側に配置し、水平シフトレジスタのドライブ側を周辺回路部２２Ｉに配置すれば、撮像部２２Ｆと周辺回路部２２Ｉとをつなぐ金属配線層の本数が削減できるので、撮像部２２Ｆと周辺回路部２２Ｉとの間の熱伝導度（熱コンダクタンス）をＫ_Ｌを削減できる。例えば、撮像部２２Ｆと周辺回路部２２Ｉとをつなぐ金属配線層の本数が１／３に削減できるので、撮像部２２Ｆと周辺回路部２２Ｉとの間の金属配線層による熱伝導度（熱コンダクタンス）もを１／３に削減できる。

このように、図２（ｂ）に示した４つの周辺回路領域２２２ａ，２２ｂ，２２２ｃ，２２２ｄ の回路の内容を吟味し、比較的電力消費の大きな回路ブロックを周辺回路部２２Ｉ側の分割周辺回路領域２２６ａ，２２ｂ，２２６ｃ，２２６ｄとして配置し、比較的電力消費の小さな回路ブロックで、撮像領域２２１の各画素とそれぞれ接続される配線を有する回路ブロックを、撮像部２２Ｆ側の分割周辺回路領域２２５ａ，２２ｂ，２２５ｃ，２２５ｄとして配置することによっても、有効な熱分離が実現でき、局所冷却素子３３への小さな投入電力で撮像領域２２１を冷却して、より効率的に撮像領域２２１の画素における低雑音化が実現できる。

このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲の記載に係る発明特定事項によってのみ定められるものである。

２１…絶縁膜
２２…エピタキシャル成長層
２２１…撮像領域
２２２ａ，２２ｂ，２２２ｃ，２２２ｄ…周辺回路領域
２２３…ｐ＋層
２２５ａ，２２ｂ，２２５ｃ，２２５ｄ；２２６ａ，２２ｂ，２２６ｃ，２２６ｄ…分割周辺回路領域
２２Ｂ…半導体基体
２２Ｆ…撮像部
２２Ｇ１，２２Ｇ2，２２Ｇ3，２２Ｇ4…空隙部
２２Ｉ…周辺回路部
２３j，２３k…ボンディングパッド
２５Ｃ１，２５Ｃ2，２５Ｃ3，２５Ｃ4…接続梁
２６ａ，２６ｂ…ｎ型基板
３１，５１ａ，５４…パッケージ蓋体
３２，５５…パッケージ基体
３２ａ…第６の回路基板
３２ｂ…第５の回路基板
３２ｃ…第４の回路基板
３２ｄ…第３の回路基板
３２ｅ…第２の回路基板
３２ｆ…第１の回路基板
３３…局所冷却素子
３３１…冷却ブロック
３３２…低熱伝導性絶縁体
３３４…絶縁層
３３５…中継板
３３６…発熱板（発熱面）
３３７…吸熱板（吸熱面）
３４b，３４t…高熱伝導性接着剤
３５p，３５q…リード線
３６j，３６k；３９j，３９k；６１p，６１q…接続ランド
３７j，３７k；３８j，３８k…ボンディングワイヤ
５１ｂ，５１ｃ…ガラス板
５２…ベースプレート
５３k，５３j，…リード

Claims (6)

1. シングルチップの半導体基体を、該半導体基体の中央部に定義された撮像部と、熱分離領域を介して前記撮像部から熱的に分離されて前記撮像部を囲むように配置された周辺回路部とに分割したセンサチップと、
   平面パターン上、前記センサチップより小さな面積を有し、前記撮像部のみを選択的に冷却する局所冷却素子と、
   前記センサチップと、前記局所冷却素子の少なくとも一部を収納する凹部を有して、前記センサチップを搭載するパッケージ基体
   とを備えることを特徴とする撮像モジュール。
2. 前記局所冷却素子がペルチェ素子であり、該ペルチェ素子の低温側を前記撮像部の底部に熱的に接続し、該ペルチェ素子の高温側を、前記パッケージ基体を介して前記周辺回路部の底部に熱的に接続したことを特徴とする請求項１に記載の撮像モジュール。
3. 前記センサチップが裏面照射型のイメージセンサのチップであり、
   前記局所冷却素子が吸熱板と発熱板を同一面側に有するペルチェ素子であり、
   該ペルチェ素子の吸熱板を前記撮像部の表面に熱的に接続し、該ペルチェ素子の発熱板を、前記周辺回路部の表面に熱的に接続したことを特徴とする請求項１に記載の撮像モジュール。
4. 前記パッケージ基体とともに、前記センサチップと前記局所冷却素子を収納する閉じた空間を構成するパッケージ基体３２蓋体を更に備えることを特徴とする請求項１〜３のいずれか１項に記載の撮像モジュール。
5. 前記半導体基体上に前記撮像部から前記周辺回路部まで含むように設けられた絶縁膜を更に含み、前記熱分離領域が、
   前記半導体基体中に前記撮像部を囲むように設けられた溝部又は複数の空隙部と、
   前記溝部又は複数の空隙部の上に位置する前記絶縁膜の一部により構成されることを特徴とする請求項１〜４のいずれか１項に記載の撮像モジュール。
6. 前記絶縁膜上に、前記撮像部と前記周辺回路部とを接続する金属配線層が設けられていることを特徴とする請求項５に記載の撮像モジュール。
   
   
   

Images