WO2020202789A1 - センサ装置 - Google Patents

センサ装置 Download PDF

Info

Publication number
WO2020202789A1
WO2020202789A1 PCT/JP2020/004709 JP2020004709W WO2020202789A1 WO 2020202789 A1 WO2020202789 A1 WO 2020202789A1 JP 2020004709 W JP2020004709 W JP 2020004709W WO 2020202789 A1 WO2020202789 A1 WO 2020202789A1
Authority
WO
WIPO (PCT)
Prior art keywords
peltier element
sensor
recess
sensor device
layer
Prior art date
Application number
PCT/JP2020/004709
Other languages
English (en)
French (fr)
Inventor
浩和 中山
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to EP20782788.2A priority Critical patent/EP3951849A4/en
Priority to US17/440,992 priority patent/US20220165641A1/en
Priority to JP2021511170A priority patent/JPWO2020202789A1/ja
Publication of WO2020202789A1 publication Critical patent/WO2020202789A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/02—Details
    • G01J1/0271—Housings; Attachments or accessories for photometers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector
    • G01J2001/448—Array [CCD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties

Definitions

  • This disclosure relates to a sensor device.
  • An airtight sealing package containing a Peltier element is known as a means for cooling a solid-state image pickup device (see, for example, Patent Document 1).
  • the Peltier element In various processes that handle the Peltier element, such as the process of manufacturing the Peltier element, the process of transporting the Peltier element, or the process of attaching the Peltier element to the package using solder or the like, foreign matter such as dust existing in the working environment is the Peltier element. May adhere to the inside or outside of the. These foreign substances may move away from the Peltier element in the package and adhere to the sensor element in the package after the Peltier element is placed in the package. When foreign matter adheres to the sensor element, the adhered foreign matter may affect the operation of the sensor element.
  • the present disclosure has been made in view of such circumstances, and an object of the present disclosure is to provide a sensor device capable of suppressing the movement of foreign matter from a Peltier element to a sensor element.
  • One aspect of the present disclosure is a package substrate having a recess on the first surface side and having a plurality of terminals on the second surface side located on the opposite side of the first surface, and a Peltier element arranged in the recess.
  • a sensor device including a circuit board arranged on the opposite side of the bottom surface of the recess across the Peltier element, and a sensor element attached to the circuit board on the opposite side of the surface facing the Peltier element. .. According to this, since the circuit board is interposed between the Peltier element and the sensor element and the inner surface of the recess is present on the side of the Peltier element, the movement of foreign matter from the Peltier element to the sensor element is suppressed. Will be done.
  • FIG. 1 is a plan view showing a configuration example of the sensor device according to the first embodiment of the present disclosure.
  • FIG. 2 is a cross-sectional view showing a configuration example of the sensor device according to the first embodiment of the present disclosure.
  • FIG. 3 is an exploded cross-sectional view showing a configuration example of the sensor device according to the first embodiment of the present disclosure.
  • FIG. 4 is a plan view showing a configuration example of the upper surface side of the package substrate according to the first embodiment of the present disclosure.
  • FIG. 5 is a plan view illustrating the positional relationship between the package substrate and the ceramic interposer substrate according to the first embodiment of the present disclosure.
  • FIG. 6 is a cross-sectional view showing a configuration example of the Peltier element according to the first embodiment of the present disclosure.
  • FIG. 1 is a plan view showing a configuration example of the sensor device according to the first embodiment of the present disclosure.
  • FIG. 2 is a cross-sectional view showing a configuration example of the sensor device according to the first embodiment of the
  • FIG. 7A is a cross-sectional view showing a method of manufacturing the sensor device according to the first embodiment of the present disclosure.
  • FIG. 7B is a cross-sectional view showing a method of manufacturing the sensor device according to the first embodiment of the present disclosure.
  • FIG. 7C is a cross-sectional view showing a method of manufacturing the sensor device according to the first embodiment of the present disclosure.
  • FIG. 7D is a cross-sectional view showing a method of manufacturing the sensor device according to the first embodiment of the present disclosure.
  • FIG. 7E is a cross-sectional view showing a method of manufacturing the sensor device according to the first embodiment of the present disclosure.
  • FIG. 8 is a cross-sectional view showing a configuration example of the sensor device according to the second embodiment of the present disclosure.
  • FIG. 9 is a cross-sectional view showing a configuration example of the sensor device according to the third embodiment of the present disclosure.
  • FIG. 10 is a cross-sectional view showing a configuration example of the sensor device according to the fourth embodiment of the present disclosure.
  • FIG. 11 is a cross-sectional view showing a configuration example of the sensor device according to the fifth embodiment of the present disclosure.
  • FIG. 12 is a plan view showing a configuration example of the sensor element according to the sixth embodiment of the present disclosure.
  • FIG. 13 is a cross-sectional view showing a configuration example of the sensor element according to the sixth embodiment of the present disclosure.
  • FIG. 14 is a circuit diagram showing a pixel circuit of each pixel of the sensor element according to the seventh embodiment of the present disclosure.
  • FIG. 15 is a cross-sectional view showing a pixel structure of the sensor element according to the seventh embodiment of the present disclosure.
  • the definition of the vertical direction in the following description is merely a definition for convenience of explanation, and does not limit the technical idea of the present disclosure. For example, if the object is rotated by 90 ° and observed, the top and bottom are converted to left and right and read, and if the object is rotated by 180 ° and observed, the top and bottom are reversed and read.
  • the direction may be explained by using the wording in the X-axis direction, the Y-axis direction, and the Z-axis direction.
  • the Z-axis direction is the thickness direction of the sensor device 100 described later.
  • the X-axis direction and the Y-axis direction are directions orthogonal to the Z-axis direction.
  • the X-axis direction, the Y-axis direction, and the Z-axis direction are orthogonal to each other.
  • plane view means viewing from the Z-axis direction.
  • FIG. 1 is a plan view showing a configuration example of the sensor device 100 according to the first embodiment of the present disclosure.
  • FIG. 2 is a cross-sectional view showing a configuration example of the sensor device 100 according to the first embodiment of the present disclosure.
  • FIG. 2 shows a cross section of FIG. 1 cut along the XX plane through the II-II'line.
  • the sensor device 100 includes a sensor assembly package 50 and a lid 60 with a sealing glass (an example of the lid) attached to the upper surface 50a side of the sensor assembly package 50.
  • the sensor assembly package 50 includes a package substrate 10, a Peltier element 20, a ceramic interposer substrate 30 (an example of a circuit board), and a sensor element 40.
  • FIG. 3 is an exploded cross-sectional view showing a configuration example of the sensor device 100 according to the first embodiment of the present disclosure.
  • the package substrate 10 is a multilayer substrate made of a ceramic such as alumina (aluminum oxide), and is, for example, a PGA (Pin Grid Array) substrate. As shown in FIG. 3, the package substrate 10 has a first surface (for example, an upper surface 10a) and a second surface (for example, a lower surface 10b) located on the opposite side of the first surface.
  • a plurality of wirings are provided in multiple layers inside the package substrate 10 located between the upper surface 10a and the lower surface 10b. These wirings are connected to a plurality of terminals (for example, pin-shaped terminals 13) provided on the lower surface 10b of the package substrate 10.
  • FIG. 4 is a plan view showing a configuration example on the upper surface 10a side of the package substrate 10 according to the first embodiment of the present disclosure.
  • a cavity 11 is provided on the upper surface 10a side of the package substrate 10.
  • the cavity 11 has a first recess 111 and a second recess 112 (an example of the recess) provided on the bottom surface 111a of the first recess 111.
  • the shapes of the first recess 111 and the second recess 112 in a plan view are, for example, rectangular.
  • the diameter of the opening surface of the first recess 111 is larger than that of the second recess 112.
  • the Peltier element 20 is arranged in the second recess 112, and for example, the Peltier element 20 is attached to the bottom surface 112a of the second recess 112 via an adhesive 51 (see FIG. 2).
  • the upper surface of the Peltier element 20 arranged in the second recess 112 (for example, the upper surface 25a of the second ceramic substrate 25 described later) is at the same height as or substantially the same height as the bottom surface 111a of the first recess 111.
  • a pin-shaped terminal 12 for connecting to the lead wire of the Peltier element 20 is provided on the bottom surface 112a of the second recess 112. Two pin-shaped terminals 12 are provided. Of the two pin-shaped terminals 12, one is connected to the lead wire of the positive electrode of the Peltier element 20, and the other is connected to the lead wire of the negative electrode of the Peltier element 20.
  • a seal ring 15 is provided on the upper surface 10a side of the outer peripheral portion of the package substrate 10.
  • the seal ring 15 is continuously provided so as to surround the cavity 11 of the package substrate 10 in a plan view.
  • the seal ring 15 is a portion to be joined to a metal portion 63 described later of the lid 60 with a seal glass.
  • the seal ring 15 is, for example, an alloy of iron (Fe) -nickel (Ni) -cobalt (Co) (so-called Kovar), which has been surface-treated by plating Ni, gold (Au), or the like.
  • FIG. 5 is a plan view illustrating the positional relationship between the package substrate 10 and the ceramic interposer substrate 30 according to the first embodiment of the present disclosure.
  • the lower surface 30b side of the ceramic interposer substrate 30 is attached to the bottom surface 111a of the first recess 111 and the Peltier element 20 via an adhesive 51.
  • the ceramic interposer substrate 30 is arranged so as to cover the entire opening surface of the second recess 112.
  • a plurality of bonding pads 14 are provided on the bottom surface 111a of the first recess 111, which is exposed from below the ceramic interposer substrate 30. Further, a plurality of bonding pads 31 are provided on the lower surface 30b side of the ceramic interposer substrate 30. At least a part of the plurality of bonding pads 31 is connected to the bonding pad 14 via a wire 54. Further, at least a part of the plurality of bonding pads 31 is connected to the bonding pad 41 of the sensor element 40 via the wire 55. Alternatively, both the wires 54 and 55 may be connected to one bonding pad 31.
  • the wires 54 and 55 are, for example, gold wires.
  • the sensor element 40 is, for example, a CMOS (Complementary Metal Oxide Semiconductor) image sensor or a CCD (Charge Coupled Device) image sensor.
  • the photoelectric conversion layer in a CMOS image sensor or a CCD (Charge Coupled Device) image sensor is made of, for example, silicon (Si).
  • the light detected by the sensor element 40 is not limited to visible light, and may be, for example, infrared rays or ultraviolet rays.
  • a bonding pad 41 is provided in the outer peripheral region of the sensor element 40 on the upper surface 40a side.
  • the lower surface 40b side of the sensor element 40 is attached to the lower surface 30b side of the ceramic interposer substrate 30 via an adhesive 51.
  • FIG. 6 is a cross-sectional view showing a configuration example of the Peltier element 20 according to the first embodiment of the present disclosure.
  • the Perche element 20 includes a first ceramic substrate 21, a first copper electrode 22 provided on the first ceramic substrate 21, a second ceramic substrate 25 facing the first ceramic substrate 21, and a second ceramic substrate 25. 2 It has a second copper electrode 26 provided on the ceramic substrate 25, a P-type thermoelectric semiconductor 27, and an N-type thermoelectric semiconductor 28.
  • the P-type thermoelectric semiconductor 27 and the N-type thermoelectric semiconductor 28 are arranged between the first ceramic substrate 21 and the second ceramic substrate 25, respectively.
  • Each of the P-type thermoelectric semiconductor 27 and the N-type thermoelectric semiconductor 28 has one end connected to the first copper electrode 22 and the other end connected to the second copper electrode 26.
  • the P-type thermoelectric semiconductor 27 and the N-type thermoelectric semiconductor 28 are alternately connected in series via the first copper electrode 22 and the second copper electrode 26.
  • the Peltier element 20 when a direct current is passed from the N-type thermoelectric semiconductor 28, the second ceramic substrate 25 absorbs (heat absorbs) heat T1 and the first ceramic substrate 21 heats. Emit T2 (heat is dissipated). Since the second ceramic substrate 25 is attached to the ceramic interposer substrate 30 via the adhesive 51 and the first ceramic substrate 21 is attached to the package substrate 10 via the adhesive 51, the Perche element 20 is the sensor element 40. The heat generated by the above can be released from the ceramic interposer substrate 30 to the package substrate 10.
  • the lid 60 with a sealing glass is provided on the sealing glass 61, the ceramic frame 62 provided on the lower surface 61b side of the outer peripheral portion of the sealing glass 61, and the lower surface 62b side of the ceramic frame 62. It has a metal portion 63 and a metal portion 63.
  • the seal glass 61 and the ceramic frame 62 are joined to each other by, for example, low melting point glass.
  • the ceramic frame 62 and the metal portion 63 are joined to each other with, for example, an Ag—Cu brazing material.
  • the metal portion 63 is a portion to be joined to the seal ring 15 of the package substrate 10 by means such as seam welding.
  • the metal portion 63 is made of the same material as the seal ring 15, and is, for example, an alloy of iron (Fe) -nickel (Ni) -cobalt (Co) (so-called Kovar), which is Ni and gold (Au). ) Etc. are surface-treated by plating.
  • the lid 60 with a sealing glass is joined to the upper surface 50a side of the sensor assembly package 50, and airtightly seals the upper surface 50a side of the sensor assembly package 50.
  • the sensor device 100 is manufactured by various devices such as a coating device for applying an adhesive 51, a Perche element 20, a mounting device for attaching a ceramic interposer substrate 30 or a lid 60 with a seal glass, a wire bonding device, and a seam welding device. To use. In the embodiments of the present disclosure, these devices are collectively referred to as manufacturing devices. Further, at least a part of the work performed by the manufacturing apparatus may be performed by a worker.
  • FIG. 7A to 7E are cross-sectional views showing a method of manufacturing the sensor device 100 according to the first embodiment of the present disclosure.
  • the manufacturing apparatus applies the adhesive 51 to the bottom surface 112a of the second recess 112 of the package substrate 10.
  • FIG. 7B the manufacturing apparatus attaches the Peltier element 20 to the bottom surface 112a of the second recess 112 via the adhesive 51. Further, before and after this bonding, the manufacturing apparatus winds the lead wire of the Peltier element 20 around the pin-shaped terminal 12 and solders it. As a result, the Peltier element 20 obtains an electrical connection with the package substrate 10.
  • the manufacturing apparatus attaches the ceramic interposer substrate 30 to the Peltier element 20 and the package substrate 10.
  • the manufacturing apparatus applies the adhesive 51 to the bottom surface 111a of the first recess 111 and the top surface 25a of the second ceramic substrate 25 located at the same height as the bottom surface 111a.
  • the manufacturing apparatus attaches the lower surface 30b of the ceramic interposer substrate 30 to the lower surface 111a of the first recess 111 and the upper surface 25a of the second ceramic substrate 25 via the adhesive 51.
  • the opening surface of the second recess 112 is completely covered with the ceramic interposer substrate 30.
  • the path through the space between the Peltier element 20 and the sensor element 40 is closed by the ceramic interposer substrate 30 and the inner side surface 112c of the second recess 112, and the space around the Peltier element 20 and the periphery of the sensor element 40 are closed.
  • the space is separated from each other.
  • the manufacturing apparatus attaches the sensor element 40 to the upper surface 30a of the ceramic interposer substrate 30 via the adhesive 51. Then, the manufacturing apparatus electrically connects the bonding pad 41 of the sensor element 40 and the bonding pad 31 of the ceramic interposer substrate 30 via the wire 55. Further, the manufacturing apparatus electrically connects the bonding pad 31 of the ceramic interposer substrate 30 and the bonding pad 14 of the package substrate 10 via the wire 55. As a result, the sensor assembly package 50 is completed.
  • the manufacturing apparatus attaches the lid 60 with the sealing glass to the sensor assembly package by means such as seam welding. Attach to 50.
  • the space between the lid 60 with the sealing glass and the sensor assembly package 50 (hereinafter, inside the package) is airtightly sealed.
  • Seam welding is a type of resistance welding, which is a method of continuously welding by rotating the electrodes while pressurizing and energizing using roller electrodes.
  • the seal ring 15 and the seal glass of the sensor assembly package 50 are used.
  • the metal portion 63 of the attached lid 60 is joined.
  • the atmosphere inside the package can be kept in dry air, nitrogen or vacuum by creating an atmosphere such as dry air, nitrogen or vacuum in the chamber provided in the seam welding apparatus.
  • the sensor device 100 has a second recess 112 on the upper surface 10a side, and a plurality of pin-shaped terminals 13 on the lower surface 10b side located on the opposite side of the upper surface 10a.
  • the package substrate 10 having the above, the Peltier element 20 arranged in the second recess 112, the ceramic interposer substrate 30 arranged on the opposite side of the bottom surface 112a of the second recess 112 with the Peltier element 20 interposed therebetween, and the ceramic interposer substrate 30.
  • a sensor element 40 attached to the opposite side of the surface facing the Peltier element 20 is provided.
  • the ceramic interposer substrate 30 is interposed between the Peltier element 20 and the sensor element 40, and the inner side surface 112c of the second recess 112 is present on the side of the Peltier element 20. Further, there is no gap S between the inner side surface 112c of the second recess 112 and the ceramic interposer substrate 30. Since the space around the Peltier element 20 and the space around the sensor element 40 are separated from each other by the inner side surface 112c of the second recess 112 and the ceramic interposer substrate 30, foreign matter can be transferred from the Peltier element 20 to the sensor element 40. It can prevent movement. As a result, even if foreign matter such as dust adheres to the inside or the outer surface of the Peltier element 20, the number of foreign matter adhering to the sensor element 40 can be reduced, and the foreign matter affects the operation of the sensor element 40. Can be reduced.
  • the sensor device 100 is further provided with a lid 60 with a seal glass, which is attached to the package substrate 10 and covers the ceramic interposer substrate 30 and the sensor element 40.
  • the space between the lid 60 with the sealing glass and the package substrate 10 is hermetically sealed. According to this, it is possible to prevent foreign matter from entering the inside of the sensor device 100 from the outside. The number of foreign substances adhering to the sensor element 40 can be further reduced.
  • the lid 60 with the sealing glass is attached to the package substrate 10 by seam welding. According to this, the reliability of the airtight sealing inside the package can be improved.
  • the package substrate 10 is a multilayer substrate made of ceramic.
  • the lid 60 with a sealing glass is composed of a sealing glass 61, a ceramic frame 62, and a metal portion 63.
  • Neither the package substrate 10 forming the package of the sensor device 100 nor the lid 60 with the sealing glass is made of resin. As a result, it is possible to reliably prevent the intrusion of moisture and the like from the outside to the inside of the sensor device 100.
  • the ceramic interposer substrate 30 is arranged so as to cover the entire opening surface of the second recess 112, and the ceramic interposer substrate 30 and the inner side surface 112c of the second recess 112 form the Peltier element 20. It has been explained that the surrounding space and the space around the sensor element 40 are separated from each other. However, the embodiments of the present disclosure are not limited to this.
  • the ceramic interposer substrate 30 may be arranged so as to partially cover the opening surface of the second recess 112. The spatial separation between the Peltier element 20 and the sensor element 40 does not have to be perfect.
  • FIG. 8 is a cross-sectional view showing a configuration example of the sensor device 100A according to the second embodiment of the present disclosure.
  • the ceramic interposer substrate 30 partially covers the opening surface of the second recess 112, but does not completely cover it.
  • the size of the ceramic interposer substrate 30 in a plan view is substantially the same as or slightly smaller than the size of the opening surface of the second recess 112. Due to this structure, there is a gap S between the inner side surface 112c of the second recess 112 and the end portion 30e of the ceramic interposer substrate 30. There is a possibility that foreign matter may pass through this gap S.
  • the ceramic interposer substrate 30 protrudes outward more than the Peltier element 20, and the path through the space between the Peltier element 20 and the sensor element 40 bypasses the end portion 30e of the ceramic interposer substrate 30. It has become. As a result, the distance of the route through the space is long. Further, an inner side surface 112c of the second recess 112 exists on the side of the Peltier element 20. The inner side surface 112c of the second recess 112 is close to the end portion 30e of the ceramic interposer substrate 30, and the gap S is narrowed.
  • the path through the space has a long distance and the gap S is narrow, the movement of foreign matter from the Peltier element 20 to the sensor element 40 is suppressed.
  • the number of foreign matter adhering to the sensor element 40 can be reduced, and the foreign matter affects the operation of the sensor element 40. Can be reduced.
  • the upper surface 30a of the ceramic interposer substrate 30 and the bottom surface 111a of the first recess 111 have the same height or substantially the same height.
  • the gap S can be reduced and the step between the bonding pads 14 and 31 can be eliminated, so that the length of the wire 54 that electrically connects the bonding pads 14 and 31 can be shortened.
  • the amount of Au that constitutes the wire 54 can be reduced, which can contribute to the reduction of the manufacturing cost of the sensor device 100A.
  • FIG. 9 is a cross-sectional view showing a configuration example of the sensor device 100B according to the third embodiment of the present disclosure.
  • the sensor device 100B is arranged in the second recess 112 and includes a metal case 110 that houses the Peltier element 20 inside.
  • the case 110 is, for example, a rectangular parallelepiped and has a shape in which the side facing the bottom surface 112a of the second recess 112 is open.
  • the inside of the case 110 is fixed to the Peltier element 20 via the adhesive 51, and the outside of the case 110 is fixed to the ceramic interposer substrate 30 via the adhesive 51.
  • the space around the Peltier element 20 is separated from the space around the sensor element 40 by the case 110.
  • the case 110 prevents foreign matter from moving from the Peltier element 20 to the sensor element 40. As a result, even if foreign matter such as dust adheres to the inside or the outer surface of the Peltier element 20, the number of foreign matter adhering to the sensor element 40 can be reduced, and the foreign matter affects the operation of the sensor element 40. Can be reduced. Further, the case 110 is made of metal and covers the Peltier element 20. As a result, the case 110 can shield the Peltier element 20, and can suppress the electromagnetic waves (noise) emitted by the Peltier element 20 from entering the sensor element 40.
  • the manufacturing apparatus attaches an adhesive 51 to the upper surface of the Peltier element 20.
  • the case 110 is put on the Peltier element 20 to which the adhesive 51 is applied.
  • the case 110 is fixed to the upper surface of the Peltier element 20 via the adhesive 51.
  • the manufacturing apparatus applies the adhesive 51 to the upper surface of the case 110, and attaches the ceramic interposer substrate 30 to the upper surface of the case 110 to which the adhesive 51 is applied. Subsequent steps are the same as in the first embodiment.
  • FIG. 10 is a cross-sectional view showing a configuration example of the sensor device 100C according to the fourth embodiment of the present disclosure.
  • the sensor device 100C includes a wall member 120 sandwiched between the bottom surface 112a of the second recess 112 and the ceramic interposer substrate 30 and surrounding the Peltier element 20 from the side.
  • the wall member 120 is made of resin.
  • the shape of the wall member 120 in a plan view is a frame, and the Peltier element 20 is arranged inside the frame. The space around the Peltier element 20 and the space around the sensor element 40 are separated from each other by the ceramic interposer substrate 30 and the wall member 120.
  • the ceramic interposer substrate 30 and the wall member 120 prevent foreign matter from moving from the Peltier element 20 to the sensor element 40.
  • the material constituting the wall member 120 is not limited to resin, but may be metal.
  • the wall member 120 can shield the Peltier element 20 from the side, and can reduce noise propagating in the horizontal direction (for example, a direction parallel to the XY plane). ..
  • the process of forming the wall member 120 will be described.
  • the manufacturing apparatus surrounds the Peltier element 20.
  • the wall member 120 is formed on the bottom surface 112a.
  • the method for forming the wall member 120 is arbitrary, and examples thereof include a method in which the wall member 120 previously formed by resin molding is attached to the bottom surface 112a via an adhesive (not shown).
  • the manufacturing apparatus attaches the ceramic interposer substrate 30 to the upper surface of the Peltier element 20 via the adhesive 51.
  • the adhesive 51 may or may not be present between the wall member 120 and the ceramic interposer substrate 30. Subsequent steps are the same as in the first embodiment.
  • FIG. 11 is a cross-sectional view showing a configuration example of the sensor device 100D according to the fifth embodiment of the present disclosure.
  • a magnetic shield pattern 130 (an example of a conductor layer) is provided on the lower surface 30b side of the ceramic interposer substrate 30.
  • the magnetic shield pattern 130 is provided so as to surround a region facing the Peltier element 20 on the lower surface 30b of the ceramic interposer substrate 30.
  • the magnetic shield pattern 130 is fixed at an arbitrary potential (for example, ground potential: 0 V). With such a configuration, the magnetic shield pattern 130 can shield the Peltier element 20, and can suppress the noise generated from the Peltier element 20 from entering the sensor element 40.
  • the sensor element 40 is exemplified as the "sensor element" of the present disclosure, and it has been described that the sensor element 40 is a CMOS image sensor or a CCD image sensor.
  • the "sensor element” of the present disclosure is not limited to a CMOS image sensor or a CCD image sensor.
  • the material constituting the photoelectric conversion layer is not limited to silicon (Si), and may be a compound semiconductor.
  • the "sensor element" of the present disclosure may be an InGaAs sensor in which the photoelectric conversion layer is composed of a III-V semiconductor such as InGaAs (indium gallium arsenide).
  • the sensor element shown in FIGS. 12 and 13. It may be 200. Even in such an embodiment, the movement of foreign matter from the Peltier element 20 to the sensor element 200 can be suppressed.
  • a configuration example of the sensor element 200 will be described.
  • FIG. 12 and 13 are a plan view and a cross-sectional view showing a configuration example of the sensor element 200 according to the sixth embodiment of the present disclosure.
  • FIG. 12 shows the planar configuration of the sensor element 200
  • FIG. 13 shows the cross-sectional configuration along the BB'line of FIG.
  • the sensor element 200 is applied to an infrared sensor or the like using a compound semiconductor material such as a group III-V semiconductor, and has a visible region (for example, 380 nm or more and less than 780 nm) to a short infrared region (for example, 780 nm or more and less than 2400 nm).
  • the sensor element 200 is provided with, for example, a plurality of light receiving unit regions p (pixels P) arranged two-dimensionally (FIG. 13).
  • the sensor element 200 has an element region R1 in the central portion and a peripheral region R2 provided outside the element region R1 and surrounding the element region R1 (FIG. 12).
  • the sensor element 200 has a conductive film 215B provided from the element region R1 to the peripheral region R2.
  • the conductive film 215B has an opening in a region facing the central portion of the element region R1.
  • the sensor element 200 has a laminated structure of an element substrate 210 and a read circuit board 220 (FIG. 13).
  • One surface of the element substrate 210 is a light incident surface (light incident surface S1), and the surface opposite to the light incident surface S1 (the other surface) is a bonding surface (joining surface S2) with the reading circuit board 220. ..
  • the element substrate 210 has a wiring layer 210W, a first electrode 211, a semiconductor layer 210S (first semiconductor layer), a second electrode 215, and a passivation film 216 in this order from a position close to the reading circuit board 220.
  • the facing surface and the end surface (side surface) of the semiconductor layer 210S with the wiring layer 210W are covered with the insulating film 217.
  • the read circuit board 220 is a so-called ROIC (Readout integrated circuit board), and the element substrate 210 is sandwiched between the wiring layer 220W and the multilayer wiring layer 222C in contact with the junction surface S2 of the element substrate 210 and the wiring layer 220W and the multilayer wiring layer 222C. It has a semiconductor substrate 221 facing the above.
  • the element substrate 210 has a semiconductor layer 210S in the element region R1.
  • the region where the semiconductor layer 210S is provided is the element region R1 of the sensor element 200.
  • the region exposed from the conductive film 215B (the region facing the opening of the conductive film 215B) is the light receiving region.
  • the region covered with the conductive film 215B is the OPB (Optical Black) region R1B.
  • the OPB region R1B is provided so as to surround the light receiving region.
  • the OPB region R1B is used to obtain a black level pixel signal.
  • the element substrate 210 has an embedded layer 218 together with an insulating film 217 in the peripheral region R2.
  • the peripheral region R2 is provided with holes H1 and H2 that penetrate the element substrate 210 and reach the read circuit board 220.
  • light is incident on the semiconductor layer 210S from the light incident surface S1 of the element substrate 210 via the passivation film 216, the second electrode 215, and the second contact layer 214.
  • the signal charge photoelectrically converted by the semiconductor layer 210S moves through the first electrode 211 and the wiring layer 210W and is read out by the reading circuit board 220.
  • the configuration of each part will be described below.
  • the wiring layer 210W is provided over the element region R1 and the peripheral region R2, and has a junction surface S2 with the read circuit board 220.
  • the joint surface S2 of the element substrate 210 is provided in the element region R1 and the peripheral region R2.
  • the joint surface S2 of the element region R1 and the joint surface S2 of the peripheral region R2 form the same plane. ..
  • the joint surface S2 of the peripheral region R2 is formed by providing the embedded layer 218.
  • the wiring layer 210W has a contact electrode 219E and a dummy electrode 219ED in, for example, the interlayer insulating films 219A and 219B.
  • an interlayer insulating film 219B is arranged on the reading circuit board 220 side, and an interlayer insulating film 19A is arranged on the first contact layer 212 side, and these interlayer insulating films 219A and 219B are laminated and provided.
  • the interlayer insulating films 219A and 219B are made of, for example, an inorganic insulating material.
  • the inorganic insulating material examples include silicon nitride (SiN), aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ) and hafnium oxide (HfO 2 ).
  • the interlayer insulating films 219A and 219B may be made of the same inorganic insulating material.
  • the contact electrode 219E is provided in, for example, the element region R1.
  • the contact electrode 219E is for electrically connecting the first electrode 211 and the reading circuit board 220, and is provided in the element region R1 for each pixel P.
  • the adjacent contact electrodes 219E are electrically separated by the embedded layer 218 and the interlayer insulating films 219A and 219B.
  • the contact electrode 219E is composed of, for example, a copper (Cu) pad and is exposed on the joint surface S2.
  • the dummy electrode 219ED is provided in, for example, the peripheral region R2.
  • the dummy electrode 219ED is connected to the dummy electrode 222ED of the wiring layer 220W.
  • the dummy electrode 219ED is formed in the same process as the contact electrode 219E, for example.
  • the dummy electrode 219ED is composed of, for example, a copper (Cu) pad and is exposed on the joint surface S2.
  • the first electrode 211 provided between the contact electrode 219E and the semiconductor layer 210S has a signal charge generated in the photoelectric conversion layer 213 (holes or electrons, hereinafter for convenience, the signal charge will be described as a hole). It is an electrode (anode) to which a voltage for reading is supplied, and is provided for each pixel P in the element region R1.
  • the first electrode 211 is provided so as to embed the opening of the insulating film 217, and is in contact with the semiconductor layer 210S (more specifically, the diffusion region 212A).
  • the first electrode 211 is larger than the opening of the insulating film 217, for example, and a part of the first electrode 211 is provided in the embedded layer 218.
  • the upper surface of the first electrode 211 (the surface on the semiconductor layer 210S side) is in contact with the diffusion region 212A, and a part of the lower surface and the side surface of the first electrode 211 is in contact with the embedded layer 218.
  • the adjacent first electrodes 211 are electrically separated by an insulating film 217 and an embedded layer 218.
  • the first electrode 211 is, for example, titanium (Ti), tungsten (W), titanium nitride (TiN), platinum (Pt), gold (Au), germanium (Ge), palladium (Pd), zinc (Zn), nickel. It is composed of a simple substance of (Ni) and aluminum (A
  • the first electrode 211 may be a single film of such a constituent material, or may be a laminated film in which two or more kinds are combined.
  • the first electrode 211 is made of a laminated film of titanium and tungsten.
  • the thickness of the first electrode 211 is, for example, several tens of nm to several hundreds of nm.
  • the semiconductor layer 210S includes, for example, the first contact layer 212, the photoelectric conversion layer 213, and the second contact layer 214 from a position close to the wiring layer 210W.
  • the first contact layer 212, the photoelectric conversion layer 213, and the second contact layer 214 have the same planar shape, and their end faces are arranged at the same positions in a plan view.
  • the first contact layer 212 is provided in common to all pixels P, for example, and is arranged between the insulating film 217 and the photoelectric conversion layer 213.
  • the first contact layer 212 is for electrically separating adjacent pixels P, and the first contact layer 212 is provided with, for example, a plurality of diffusion regions 212A.
  • a compound semiconductor material having a bandgap larger than the bandgap of the compound semiconductor material constituting the photoelectric conversion layer 213 for the first contact layer 212 it is possible to suppress a dark current.
  • N-type InP indium phosphide
  • the diffusion regions 212A provided in the first contact layer 212 are arranged apart from each other.
  • the diffusion region 212A is arranged for each pixel P, and the first electrode 211 is connected to each diffusion region 212A.
  • a diffusion region 212A is also provided in the OPB region R1B.
  • the diffusion region 212A is for reading out the signal charge generated in the photoelectric conversion layer 213 for each pixel P, and contains, for example, a P-type impurity. Examples of the P-type impurity include Zn (zinc) and the like. In this way, a pn junction interface is formed between the diffusion region 212A and the first contact layer 212 other than the diffusion region 212A, and adjacent pixels P are electrically separated.
  • the diffusion region 212A is provided, for example, in the thickness direction of the first contact layer 212, and is also provided in a part of the photoelectric conversion layer 213 in the thickness direction.
  • the photoelectric conversion layer 213 between the first electrode 211 and the second electrode 215, more specifically, between the first contact layer 212 and the second contact layer 214, is common to, for example, all pixels P. It is provided.
  • the photoelectric conversion layer 213 absorbs light having a predetermined wavelength to generate a signal charge, and is made of a compound semiconductor material such as an i-type III-V group semiconductor, for example.
  • Examples of the compound semiconductor material constituting the photoelectric conversion layer 213 include InGaAs (indium gallium arsenide), InAsSb (indium arsenide antimony), InAs (indium arsenide), InSb (indium antimony) and HgCdTe (mercury cadmium tellurium). Can be mentioned.
  • the photoelectric conversion layer 213 may be formed of Ge (germanium). In the photoelectric conversion layer 213, for example, photoelectric conversion of light having a wavelength in the visible region to the short infrared region is performed.
  • the second contact layer 214 is provided in common to all pixels P, for example.
  • the second contact layer 214 is provided between the photoelectric conversion layer 213 and the second electrode 215 and is in contact with them.
  • the second contact layer 214 is a region in which the electric charge discharged from the second electrode 215 moves, and is composed of, for example, a compound semiconductor containing N-type impurities.
  • N-type InP indium phosphide
  • the second electrode 215 is provided as an electrode common to each pixel P, for example, on the second contact layer 214 (on the light incident side) so as to be in contact with the second contact layer 214.
  • the second electrode 215 is for discharging a charge that is not used as a signal charge among the charges generated in the photoelectric conversion layer 213 (force sword).
  • the second electrode 215 is made of a conductive film capable of transmitting incident light such as infrared rays.
  • ITO Indium Tin Oxide
  • ITOO In 2 O 3- TIO 2
  • the second electrode 215 may be provided in a grid pattern so as to partition adjacent pixels P, for example.
  • a conductive material having low light transmittance can be used for the second electrode 215.
  • the passivation film 216 covers the second electrode 215 from the light incident surface S1 side.
  • the passivation film 216 may have an antireflection function.
  • silicon nitride (SiN), aluminum oxide (Al 2 O 3 ), silicon oxide (SiO 2 ), tantalum oxide (Ta 2 O 3 ) and the like can be used.
  • the passivation film 216 has an opening 216H in the OPB region R1B.
  • the opening 216H is provided, for example, in a frame shape surrounding the light receiving region (FIG. 12).
  • the opening 216H may be, for example, a quadrangular or circular hole in a plan view.
  • the conductive film 215B is electrically connected to the second electrode 215 by the opening 216H of the passivation film 216.
  • the insulating film 217 is provided between the first contact layer 212 and the embedded layer 218, and also includes the end face of the first contact layer 212, the end face of the photoelectric conversion layer 213, the end face of the second contact layer 214, and the second electrode 215. In the peripheral region R2, it is in contact with the passivation film 216.
  • the insulating film 217 is composed of, for example, an oxide such as silicon oxide (SiO x ) or aluminum oxide (Al 2 O 3 ).
  • the insulating film 217 may be formed by a laminated structure composed of a plurality of films.
  • the insulating film 217 may be made of a silicon (Si) -based insulating material such as silicon oxynitride (SiON), carbon-containing silicon oxide (SiOC), silicon nitride (SiN), and silicon carbide (SiC).
  • Si silicon oxynitride
  • SiOC carbon-containing silicon oxide
  • SiN silicon nitride
  • SiC silicon carbide
  • the thickness of the insulating film 217 is, for example, several tens of nm to several hundreds of nm.
  • the conductive film 215B is provided from the OPB region R1B to the hole H1 in the peripheral region R2.
  • the conductive film 215B is in contact with the second electrode 215 at the opening 216H of the passivation film 216 provided in the OPB region R1B, and is in contact with the wiring 222CB of the reading circuit board 220 through the hole H1.
  • a voltage is supplied from the read circuit board 220 to the second electrode 215 via the conductive film 215B.
  • the conductive film 215B functions as a voltage supply path to such a second electrode 215 and also as a light-shielding film, and forms an OPB region R1B.
  • the conductive film 215B is made of a metal material containing, for example, tungsten (W) aluminum (Al), titanium (Ti), molybdenum (Mo), tantalum (Ta) or copper (Cu).
  • a passivation film may be provided on the conductive film 215B.
  • An adhesive layer B may be provided between the end of the second contact layer 214 and the second electrode 215.
  • the adhesive layer B is used when forming the sensor element 200, and plays a role of joining the semiconductor layer 210S to the temporary substrate.
  • the adhesive layer B is made of, for example, Tetraethyl orthosilicate (TEOS) or silicon oxide (SiO 2 ).
  • TEOS Tetraethyl orthosilicate
  • SiO 2 silicon oxide
  • the adhesive layer B is provided, for example, wider than the end face of the semiconductor layer 210S, and is covered with the embedded layer 218 together with the semiconductor layer 210S.
  • An insulating film 217 is provided between the adhesive layer B and the embedded layer 218.
  • the "sensor element" of the present disclosure may be the sensor element 300 shown in FIGS. 14 and 15. Even in such an embodiment, the movement of foreign matter from the Peltier element 20 (see FIG. 2) to the sensor element 300 can be suppressed.
  • a configuration example of the sensor element 300 will be described.
  • FIG. 14 is a circuit diagram showing a pixel circuit of each pixel 302 of the sensor element 300 according to the seventh embodiment of the present disclosure.
  • FIG. 15 is a cross-sectional view showing a pixel structure of the sensor element 300 according to the seventh embodiment of the present disclosure. First, the pixel circuit shown in FIG. 14 will be described.
  • each pixel 302 has a photoelectric conversion unit 321, a capacitance element 322, a reset transistor 323, an amplification transistor 324, and a selection transistor 325.
  • the photoelectric conversion unit 321 is made of a semiconductor thin film using a compound semiconductor such as lnGaAs, and generates an electric charge (signal charge) according to the amount of received light.
  • a predetermined bias voltage Va is applied to the photoelectric conversion unit 321.
  • the capacitive element 322 accumulates the electric charge generated by the photoelectric conversion unit 321.
  • the capacitive element 322 can be configured to include at least one of, for example, a PN junction capacitance, a MOS capacitance, or a wiring capacitance.
  • the reset transistor 323 When the reset transistor 323 is turned on by the reset signal RST, the electric charge accumulated in the capacitive element 322 is discharged to the source (ground), thereby resetting the potential of the capacitive element 322.
  • the amplification transistor 324 outputs a pixel signal corresponding to the storage potential of the capacitive element 322. That is, the amplification transistor 324 constitutes a load MOS (not shown) as a constant current source connected via the vertical signal line 309 and a source forward circuit. A pixel signal indicating a level corresponding to the electric charge stored in the capacitive element 322 is output from the amplification transistor 324 to the signal processing circuit (not shown) via the selection transistor 325.
  • Each pixel 302 in the pixel array region is divided into a normal pixel 302A and a charge emission pixel 302B depending on the difference in control of the reset transistor 323.
  • the pixel structure since the pixel structure is the same for both the normal pixel 302A and the charge emitting pixel 302B, the pixel structure will be simply described as the pixel 302.
  • the charge emission pixel 302B is arranged on the outermost side of the pixel array region.
  • the readout circuit of the capacitive element 322, the reset transistor 323, the amplification transistor 324, and the selection transistor 325 of each pixel 302 shown in FIG. 14 is a pixel on a semiconductor substrate 312 made of a single crystal material such as single crystal silicon (Si). It is formed for each.
  • a semiconductor substrate 312 made of a single crystal material such as single crystal silicon (Si). It is formed for each.
  • Si single crystal silicon
  • an N-type semiconductor thin film 341 serving as a photoelectric conversion unit 321 is formed on the entire surface of the pixel array region on the upper side of the semiconductor substrate 312 on the light incident side.
  • the N-type semiconductor thin film 341 lnGaP, lnAlP, lnGaAs, and lnAlAs may be used, and a compound semiconductor having a force-pyrite structure may be used.
  • a compound semiconductor having a force-pyrite structure is a material that can obtain a high light absorption coefficient and high sensitivity over a wide wavelength range, and is preferably used as an N-type semiconductor thin film 341 for photoelectric conversion.
  • a compound semiconductor having such a force-pyrite structure is composed of elements around Group IV elements such as Cu, Al, GaIn, S, and Se, and is composed of CuGaInS-based mixed crystals, CuAlGarnS-based mixed crystals, and CuAlGarnSS-based mixed crystals. Crystals and the like are exemplified.
  • the material of the N-type semiconductor thin film 341 in addition to the compound semiconductor described above, amorphous silicon (Si), germanium (Ge), quantum dot photoelectric conversion film, organic photoelectric conversion film and the like can also be used.
  • a lnGaAs compound semiconductor is used as the N-type semiconductor thin film 341.
  • a high-concentration P-type layer 342 constituting a pixel electrode is formed for each pixel on the lower side of the N-type semiconductor thin film 341 on the semiconductor substrate 312 side. Then, between the high-concentration P-type layers 342 formed for each pixel, an N-type layer 343 as a pixel separation region for separating each pixel 302 is formed of, for example, a compound semiconductor such as InP.
  • the N-type layer 343 has a role of preventing a dark current as well as a function as a pixel separation region.
  • an N-type layer 344 having a higher concentration than that of the N-type semiconductor thin film 341 is formed by using a compound semiconductor such as InP used as a pixel separation region.
  • the high-concentration N-type layer 344 functions as a barrier layer for preventing the backflow of charges generated by the N-type semiconductor thin film 341.
  • compound semiconductors such as lnGaAs, InP, and lnAlAs can be used.
  • An antireflection film 45 is formed on the high-concentration N-type layer 344 as a barrier layer.
  • the material of the anti-reflection film 345 for example, silicon nitride (SiN), hafnium oxide (HfO 2), aluminum oxide (A1 2 O 3), zirconium oxide (ZrO 2), tantalum oxide (Ta 2 O 5), oxide Titanium (TiO 2 ) or the like can be used.
  • Either one of the high-concentration N-type layer 344 or the antireflection film 345 also functions as an upper upper electrode among the electrodes sandwiching the N-type semiconductor thin film 341 above and below, and the high-concentration N-type as the upper electrode.
  • a predetermined voltage Va is applied to the layer 344 or the antireflection film 345.
  • a color filter 346 and an on-chip lens 347 are further formed on the antireflection film 345.
  • the color filter 346 is a filter that transmits light (wavelength light) of either R (red), G (green), or B (blue), and is arranged in a so-called Bayer array in the pixel array region, for example. There is.
  • a passivation layer 351 and an insulating layer 352 are formed under the high-concentration P-type layer 342 that constitutes the pixel electrode and the N-type layer 343 as the pixel separation region.
  • the connection electrodes 353A and 353B and the bump electrode 354 are formed so as to penetrate the passivation layer 351 and the insulating layer 352.
  • the connection electrodes 353A and 353B and the bump electrode 354 electrically connect the high-concentration P-type layer 342 constituting the pixel electrode and the capacitive element 322 that stores electric charges.
  • a heat sink may be attached to the package substrate 10 in order to improve the heat dissipation of the Peltier element 20 to the package substrate 10.
  • a region on the lower surface 10b side of the package substrate 10 facing the Peltier element 20 is exemplified.
  • the present disclosure may also have the following structure.
  • a package substrate having a recess on the first surface side and a plurality of terminals on the second surface side located on the opposite side of the first surface.
  • the Peltier element arranged in the recess and A circuit board arranged on the opposite side of the bottom surface of the recess across the Peltier element,
  • a sensor device including a sensor element attached to the circuit board on the opposite side of the surface facing the Peltier element.
  • a lid that is attached to the package substrate and covers the circuit board and the sensor element is further provided.
  • the sensor device according to (1) above wherein the space between the lid and the package substrate is hermetically sealed.
  • the sensor element has a photoelectric conversion layer made of silicon.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

ペルチェ素子からセンサ素子への異物の移動を抑制できるようにしたセンサ装置を提供する。センサ装置は、第１面の側に凹部を有し、第１面の反対側に位置する第２面側に複数の端子を有するパッケージ基板と、凹部に配置されるペルチェ素子と、ペルチェ素子を挟んで凹部の底面の反対側に配置される回路基板と、回路基板において、ペルチェ素子と向かい合う面の反対側に取り付けられるセンサ素子と、を備える。

Description

センサ装置
　本開示は、センサ装置に関する。
　固体撮像装置を冷却する手段として、ペルチェ素子を内蔵した気密封止パッケージが知られている（例えば、特許文献１参照）。
特開２００３－２５８２２１号公報
　ペルチェ素子を製造する工程、ペルチェ素子を搬送する工程、又は、はんだ等を用いてペルチェ素子をパッケージに取り付ける工程など、ペルチェ素子を扱う各種工程では、作業環境に存在する塵等の異物がペルチェ素子の内部や外表面に付着する可能性がある。これらの異物は、ペルチェ素子がパッケージ内に配置された後で、ペルチェ素子から離れてパッケージ内を移動し、パッケージ内のセンサ素子に付着する可能性がある。センサ素子に異物が付着すると、付着した異物がセンサ素子の動作に影響を与える可能性がある。
　本開示はこのような事情に鑑みてなされたもので、ペルチェ素子からセンサ素子への異物の移動を抑制できるようにしたセンサ装置を提供することを目的とする。
　本開示の一態様は、第１面の側に凹部を有し、前記第１面の反対側に位置する第２面側に複数の端子を有するパッケージ基板と、前記凹部に配置されるペルチェ素子と、前記ペルチェ素子を挟んで前記凹部の底面の反対側に配置される回路基板と、前記回路基板において、前記ペルチェ素子と向かい合う面の反対側に取り付けられるセンサ素子と、を備えるセンサ装置である。これによれば、ペルチェ素子とセンサ素子との間には回路基板が介在し、かつ、ペルチェ素子の側方には凹部の内側面が存在するため、ペルチェ素子からセンサ素子へ異物の移動が抑制される。
図１は、本開示の実施形態１に係るセンサ装置の構成例を示す平面図である。 図２は、本開示の実施形態１に係るセンサ装置の構成例を示す断面図である。 図３は、本開示の実施形態１に係るセンサ装置の構成例を示す分解断面図である。 図４は、本開示の実施形態１に係るパッケージ基板の上面側の構成例を示す平面図である。 図５は、本開示の実施形態１に係るパッケージ基板とセラミックインターポーザ基板との位置関係を例示する平面図である。 図６は、本開示の実施形態１に係るペルチェ素子の構成例を示す断面図である。 図７Ａは、本開示の実施形態１に係るセンサ装置の製造方法を示す断面図である。 図７Ｂは、本開示の実施形態１に係るセンサ装置の製造方法を示す断面図である。 図７Ｃは、本開示の実施形態１に係るセンサ装置の製造方法を示す断面図である。 図７Ｄは、本開示の実施形態１に係るセンサ装置の製造方法を示す断面図である。 図７Ｅは、本開示の実施形態１に係るセンサ装置の製造方法を示す断面図である。 図８は、本開示の実施形態２に係るセンサ装置の構成例を示す断面図である。 図９は、本開示の実施形態３に係るセンサ装置の構成例を示す断面図である。 図１０は、本開示の実施形態４に係るセンサ装置の構成例を示す断面図である。 図１１は、本開示の実施形態５に係るセンサ装置の構成例を示す断面図である。 図１２は、本開示の実施形態６に係るセンサ素子の構成例を示す平面図である。 図１３は、本開示の実施形態６に係るセンサ素子の構成例を示す断面図である。 図１４は、本開示の実施形態７に係るセンサ素子の各画素の画素回路を示す回路図である。 図１５は、本開示の実施形態７に係るセンサ素子の画素構造を示す断面図である
　以下において、図面を参照して本開示の実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
　また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本開示の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
　また、以下の説明では、Ｘ軸方向、Ｙ軸方向及びＺ軸方向の文言を用いて、方向を説明する場合がある。例えば、Ｚ軸方向は、後述するセンサ装置１００の厚さ方向である。Ｘ軸方向及びＹ軸方向は、Ｚ軸方向と直交する方向である。Ｘ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交する。また、以下の説明において、「平面視」とは、Ｚ軸方向から見ることを意味する。
（実施形態１）
　図１は、本開示の実施形態１に係るセンサ装置１００の構成例を示す平面図である。図２は、本開示の実施形態１に係るセンサ装置１００の構成例を示す断面図である。図２は、図１をＩＩ－ＩＩ’線を通るＸ－Ｚ平面で切断した断面を示している。
　図１及び図２に示すように、センサ装置１００は、センサ組立パッケージ５０と、センサ組立パッケージ５０の上面５０ａ側に取り付けられたシールガラス付きリッド６０（リッドの一例）とを備える。センサ組立パッケージ５０は、パッケージ基板１０と、ペルチェ素子２０と、セラミックインターポーザ基板３０（回路基板の一例）と、センサ素子４０と、を備える。まず、センサ組立パッケージ５０の構成を説明する。
　図３は、本開示の実施形態１に係るセンサ装置１００の構成例を示す分解断面図である。パッケージ基板１０は、アルミナ（酸化アルミニウム）等のセラミックで構成される多層基板であり、例えばＰＧＡ（Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）基板である。図３に示すように、パッケージ基板１０は、第１面（例えば、上面１０ａ）と、第１面の反対側に位置する第２面（例えば、下面１０ｂ）とを有する。パッケージ基板１０において、上面１０ａと下面１０ｂとの間に位置する内部には、複数の配線が多層に設けられている。これらの配線は、パッケージ基板１０の下面１０ｂに設けられた、複数の端子（例えば、ピン状端子１３）に接続している。
　図４は、本開示の実施形態１に係るパッケージ基板１０の上面１０ａ側の構成例を示す平面図である。図３及び図４に示すように、パッケージ基板１０の上面１０ａ側には、キャビティ１１が設けられている。キャビティ１１は、第１凹部１１１と、第１凹部１１１の底面１１１ａに設けられた第２凹部１１２（凹部の一例）とを有する。第１凹部１１１及び第２凹部１１２の平面視による形状は、例えば矩形である。第１凹部１１１は、第２凹部１１２よりも開口面の径が大きい。
　第２凹部１１２にペルチェ素子２０が配置されており、例えば、第２凹部１１２の底面１１２ａに接着剤５１（図２参照）を介してペルチェ素子２０が取り付けられている。第２凹部１１２に配置されたペルチェ素子２０の上面（例えば、後述する第２セラミック基板２５の上面２５ａ）は、第１凹部１１１の底面１１１ａと同じ高さ、又は、ほぼ同じ高さである。
　第２凹部１１２の底面１１２ａには、ペルチェ素子２０のリード線に接続するためのピン状端子１２が設けられている。ピン状端子１２は２つ設けられている。２つのピン状端子１２のうち、１つはペルチェ素子２０の正極のリード線に接続され、もう１つはペルチェ素子２０の負極のリード線に接続されている。
　図２から図４に示すように、パッケージ基板１０の外周部の上面１０ａ側には、シールリング１５が設けられている。シールリング１５は、平面視で、パッケージ基板１０のキャビティ１１を囲むように連続して設けられている。シールリング１５は、シールガラス付きリッド６０の後述する金属部６３と接合される部位である。シールリング１５は、例えば、鉄（Ｆｅ）－ニッケル（Ｎｉ）－コバルト（Ｃｏ）の合金（いわゆるコバール）であって、Ｎｉ及び金（Ａｕ）等のめっきによる表面処理がなされたものである。
　図５は、本開示の実施形態１に係るパッケージ基板１０とセラミックインターポーザ基板３０との位置関係を例示する平面図である。図２に示すように、セラミックインターポーザ基板３０は、その下面３０ｂ側が接着剤５１を介して第１凹部１１１の底面１１１ａとペルチェ素子２０とに取り付けられている。図２及び図５に示すように、セラミックインターポーザ基板３０は、第２凹部１１２の開口面を全て覆うように配置されている。
　第１凹部１１１の底面１１１ａであって、セラミックインターポーザ基板３０下から露出する領域に、複数のボンディングパッド１４が設けられている。また、セラミックインターポーザ基板３０の下面３０ｂ側には、複数のボンディングパッド３１が設けられている。複数のボンディングパッド３１の少なくとも一部は、ワイヤー５４を介して、ボンディングパッド１４に接続されている。また、複数のボンディングパッド３１の少なくとも一部は、ワイヤー５５を介して、センサ素子４０のボンディングパッド４１に接続されている。あるいは、１つのボンディングパッド３１に、ワイヤー５４、５５の両方が接続されていてもよい。ワイヤー５４、５５は、例えば金線である。
　センサ素子４０は、例えば、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ又はＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）イメージセンサである。ＣＭＯＳイメージセンサ又はＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）イメージセンサにおける光電変換層は、例えばシリコン（Ｓｉ）で構成されている。センサ素子４０が検出する光は、可視光に限定されず、例えば赤外線又は紫外線であってもよい。センサ素子４０の上面４０ａ側の外周領域にボンディングパッド４１が設けられている。センサ素子４０の下面４０ｂ側は、接着剤５１を介してセラミックインターポーザ基板３０の下面３０ｂ側に取り付けられている。
　図６は、本開示の実施形態１に係るペルチェ素子２０の構成例を示す断面図である。図６に示すように、ペルチェ素子２０は、第１セラミック基板２１と、第１セラミック基板２１に設けられた第１銅電極２２と、第１セラミック基板２１と向かい合う第２セラミック基板２５と、第２セラミック基板２５に設けられた第２銅電極２６と、Ｐ型熱電半導体２７と、Ｎ型熱電半導体２８と、を有する。Ｐ型熱電半導体２７及びＮ型熱電半導体２８は、第１セラミック基板２１と第２セラミック基板２５との間にそれぞれ配置されている。Ｐ型熱電半導体２７及びＮ型熱電半導体２８は、それぞれ、一端が第１銅電極２２に接続し、他端が第２銅電極２６に接続している。第１銅電極２２及び第２銅電極２６を介して、Ｐ型熱電半導体２７及びＮ型熱電半導体２８は、交互に直列に接続されている。
　図６に示すように、ペルチェ素子２０では、Ｎ型熱電半導体２８の方から直流電流が流されると、第２セラミック基板２５は熱Ｔ１を吸収し（吸熱し）、第１セラミック基板２１は熱Ｔ２を放出する（放熱する）。第２セラミック基板２５は接着剤５１を介してセラミックインターポーザ基板３０に取り付けられ、第１セラミック基板２１は接着剤５１を介してパッケージ基板１０に取り付けられているので、ペルチェ素子２０は、センサ素子４０等で生じた熱をセラミックインターポーザ基板３０からパッケージ基板１０へ逃がすことができる。
　次に、センサ組立パッケージ５０の構成を説明する。図１から図３に示すように、シールガラス付きリッド６０は、シールガラス６１と、シールガラス６１の外周部の下面６１ｂ側に設けられたセラミック枠６２と、セラミック枠６２の下面６２ｂ側に設けられた金属部６３と、を有する。シールガラス６１とセラミック枠６２は、例えば低融点ガラスで互いに接合されている。セラミック枠６２と金属部６３は、例えばＡｇ－Ｃｕろう材などで互いに接合されている。
　金属部６３は、例えばシーム溶接などの手段により、パッケージ基板１０のシールリング１５と接合される部位である。金属部６３はシールリング１５と同じ材料で構成されており、一例を挙げると、鉄（Ｆｅ）－ニッケル（Ｎｉ）－コバルト（Ｃｏ）の合金（いわゆるコバール）であって、Ｎｉ及び金（Ａｕ）等のめっきによる表面処理がなされたものである。シールガラス付きリッド６０は、センサ組立パッケージ５０の上面５０ａ側に接合されており、センサ組立パッケージ５０の上面５０ａ側を気密に封止している。
　次に、センサ装置１００の製造方法について説明する。なお、センサ装置１００の製造には、接着剤５１を塗布する塗布装置、ペルチェ素子２０、セラミックインターポーザ基板３０又はシールガラス付きリッド６０を取り付ける取り付け装置、ワイヤーボンディング装置、シーム溶接装置など、種々の装置を使用する。本開示の実施形態では、これらの装置を製造装置と総称する。また、製造装置が行う作業の少なくとも一部は、作業員が行ってもよい。
　図７Ａから図７Ｅは、本開示の実施形態１に係るセンサ装置１００の製造方法を示す断面図である。まず、図７Ａに示すように、製造装置は、パッケージ基板１０の第２凹部１１２の底面１１２ａに接着剤５１を塗布する。次に、図７Ｂに示すように、製造装置は、第２凹部１１２の底面１１２ａに接着剤５１を介してペルチェ素子２０を取り付ける。また、この接着と前後して、製造装置は、ペルチェ素子２０のリード線をピン状端子１２に巻き付けて、はんだ付けを行う。これにより、ペルチェ素子２０は、パッケージ基板１０と電気的な接続を得る。
　次に、図７Ｃに示すように、製造装置は、セラミックインターポーザ基板３０をペルチェ素子２０とパッケージ基板１０とに取り付ける。例えば、製造装置は、第１凹部１１１の底面１１１ａと、底面１１１ａと同じ高さに位置する第２セラミック基板２５の上面２５ａとに接着剤５１を塗布する。そして、製造装置は、接着剤５１を介して、第１凹部１１１の底面１１１ａと第２セラミック基板２５の上面２５ａとにセラミックインターポーザ基板３０の下面３０ｂを取り付ける。これにより、第２凹部１１２の開口面はセラミックインターポーザ基板３０によって全て覆われる。セラミックインターポーザ基板３０と第２凹部１１２の内側面１１２ｃとによって、ペルチェ素子２０とセンサ素子４０との間の空間を介した経路は閉じられ、ペルチェ素子２０の周辺の空間とセンサ素子４０の周辺の空間とが互いに分離される。
　次に、図７Ｄに示すように、製造装置は、センサ素子４０をセラミックインターポーザ基板３０の上面３０ａに接着剤５１を介して取り付ける。そして、製造装置は、センサ素子４０のボンディングパッド４１と、セラミックインターポーザ基板３０のボンディングパッド３１とをワイヤー５５を介して電気的に接続する。また、製造装置は、セラミックインターポーザ基板３０のボンディングパッド３１と、パッケージ基板１０のボンディングパッド１４とをワイヤー５５を介して電気的に接続する。これにより、センサ組立パッケージ５０が完成する。
　次に、図７Ｅに示すように、製造装置は、シールガラス付きリッド６０とセンサ組立パッケージ５０とを互いに位置合わせした状態で、例えばシーム溶接などの手段により、シールガラス付きリッド６０をセンサ組立パッケージ５０に取り付ける。これにより、シールガラス付きリッド６０とセンサ組立パッケージ５０との間の空間（以下、パッケージ内部）が気密に封止される。
　シーム溶接は、抵抗溶接の１種であり、ローラー電極を用いて、加圧、通電しながら電極を回転させて、連続的に溶接する方法であり、センサ組立パッケージ５０のシールリング１５とシールガラス付きリッド６０の金属部６３とを接合する。この工程は、シーム溶接装置に設けられたチャンバー内をドライエア、窒素又は真空などの雰囲気にすることで、パッケージ内部の雰囲気もドライエア、窒素又は真空に保つことが可能となる。
　以上説明したように、本開示の実施形態１に係るセンサ装置１００は、上面１０ａの側に第２凹部１１２を有し、上面１０ａの反対側に位置する下面１０ｂ側に複数のピン状端子１３を有するパッケージ基板１０と、第２凹部１１２に配置されるペルチェ素子２０と、ペルチェ素子２０を挟んで第２凹部１１２の底面１１２ａの反対側に配置されるセラミックインターポーザ基板３０と、セラミックインターポーザ基板３０において、ペルチェ素子２０と向かい合う面の反対側に取り付けられるセンサ素子４０と、を備える。
　これによれば、ペルチェ素子２０とセンサ素子４０との間にはセラミックインターポーザ基板３０が介在し、かつ、ペルチェ素子２０の側方には第２凹部１１２の内側面１１２ｃが存在する。また、第２凹部１１２の内側面１１２ｃとセラミックインターポーザ基板３０との間には隙間Ｓがない。第２凹部１１２の内側面１１２ｃとセラミックインターポーザ基板３０とによって、ペルチェ素子２０の周辺の空間とセンサ素子４０の周辺の空間とが互いに分離されているので、ペルチェ素子２０からセンサ素子４０へ異物の移動を防ぐことができる。これにより、ペルチェ素子２０の内部や外表面に塵等の異物が付着している場合でも、センサ素子４０に付着する異物の数を減らすことができ、異物が原因でセンサ素子４０の動作に影響が出る可能性を低減することができる。
　また、センサ装置１００は、パッケージ基板１０に取り付けられ、セラミックインターポーザ基板３０とセンサ素子４０とを覆うシールガラス付きリッド６０、をさらに備える。シールガラス付きリッド６０とパッケージ基板１０との間の空間は気密に封止される。これによれば、センサ装置１００の外部から内部への異物の侵入を防ぐことができる。センサ素子４０に付着する異物の数をさらに減らすことができる。
　また、シーム溶接によって、シールガラス付きリッド６０はパッケージ基板１０に取り付けられている。これによれば、パッケージ内部の気密封止の信頼性を高めることができる。
　また、パッケージ基板１０は、セラミックで構成される多層基板である。シールガラス付きリッド６０は、シールガラス６１と、セラミック枠６２と、金属部６３とで構成されている。センサ装置１００のパッケージを構成するパッケージ基板１０とシールガラス付きリッド６０は、いずれも樹脂製ではない。これにより、センサ装置１００の外部から内部への水分等の侵入を信頼性高く防ぐことができる。
（実施形態２）
　上記の実施形態１では、セラミックインターポーザ基板３０は、第２凹部１１２の開口面を全て覆うように配置されており、セラミックインターポーザ基板３０と第２凹部１１２の内側面１１２ｃとによって、ペルチェ素子２０の周辺の空間とセンサ素子４０の周辺の空間とが互いに分離されることを説明した。しかしながら、本開示の実施形態はこれに限定されない。例えば、セラミックインターポーザ基板３０は、第２凹部１１２の開口面を部分的に覆うように配置されていてもよい。ペルチェ素子２０とセンサ素子４０との間の空間分離は完全でなくてもよい。
　図８は、本開示の実施形態２に係るセンサ装置１００Ａの構成例を示す断面図である。図８に示すように、センサ装置１００Ａにおいて、セラミックインターポーザ基板３０は、第２凹部１１２の開口面を部分的に覆っており、完全には覆っていない。セラミックインターポーザ基板３０の平面視による大きさは、第２凹部１１２の開口面の大きさに対して、ほぼ同等か、わずかに小さい。この構造により、第２凹部１１２の内側面１１２ｃとセラミックインターポーザ基板３０の端部３０ｅとの間には、隙間Ｓが存在する。この隙間Ｓを異物が通り抜ける可能性はある。
　しかしながら、ペルチェ素子２０よりもセラミックインターポーザ基板３０の方が外側に突き出ており、ペルチェ素子２０とセンサ素子４０との間の空間を介した経路は、セラミックインターポーザ基板３０の端部３０ｅを迂回する形となっている。これにより、上記の空間を介した経路は距離が長くなっている。また、ペルチェ素子２０の側方には第２凹部１１２の内側面１１２ｃが存在する。第２凹部１１２の内側面１１２ｃはセラミックインターポーザ基板３０の端部３０ｅと近接しており、隙間Ｓは狭くなっている。
　このように、上記の空間を介した経路は距離が長く、しかも隙間Ｓは狭くなっているので、ペルチェ素子２０からセンサ素子４０へ異物の移動は抑制される。これにより、ペルチェ素子２０の内部や外表面に塵等の異物が付着している場合でも、センサ素子４０に付着する異物の数を減らすことができ、異物が原因でセンサ素子４０の動作に影響が出る可能性を低減することができる。
　また、図８に示すように、センサ装置１００Ａでは、セラミックインターポーザ基板３０の上面３０ａと、第１凹部１１１の底面１１１ａとが同じ高さ、又は、ほぼ同じ高さとなっていることが好ましい。これにより、上記の隙間Ｓを小さくするとともに、ボンディングパッド１４、３１間で段差をなくすことができるため、ボンディングパッド１４、３１間を電気的に接続するワイヤー５４の長さを短くすることできる。これにより、例えば、ワイヤー５４を構成するＡｕの使用量を低減することができるので、センサ装置１００Ａの製造コストの低減に寄与することができる。
（実施形態３）
　上記の実施形態１では、セラミックインターポーザ基板３０と第２凹部１１２の内側面１１２ｃとによって、ペルチェ素子２０の周辺の空間とセンサ素子４０の周辺の空間とが互いに分離されることを説明した。しかしながら、本開示の実施形態において、ペルチェ素子２０とセンサ素子４０との間の空間を分離する構造は、上記に限定されない。
　図９は、本開示の実施形態３に係るセンサ装置１００Ｂの構成例を示す断面図である。　図９に示すように、センサ装置１００Ｂは、第２凹部１１２に配置され、ペルチェ素子２０を内側に収容する金属製のケース１１０を備える。ケース１１０は、例えば直方体で、第２凹部１１２の底面１１２ａと向かい合う面側が開口した形状を有する。ケース１１０の内側は接着剤５１を介してペルチェ素子２０に固定され、ケース１１０の外側は接着剤５１を介してセラミックインターポーザ基板３０に固定されている。ケース１１０によって、ペルチェ素子２０の周辺の空間はセンサ素子４０の周辺の空間から分離されている。
　このような構成であれば、ケース１１０が、ペルチェ素子２０からセンサ素子４０へ異物の移動を防ぐ。これにより、ペルチェ素子２０の内部や外表面に塵等の異物が付着している場合でも、センサ素子４０に付着する異物の数を減らすことができ、異物が原因でセンサ素子４０の動作に影響が出る可能性を低減することができる。
　また、ケース１１０は金属製であり、ペルチェ素子２０を覆っている。これにより、ケース１１０は、ペルチェ素子２０をシールドすることができ、ペルチェ素子２０が発する電磁波（ノイズ）がセンサ素子４０に入射することを抑制することができる。
　ケース１１０の取り付け工程について説明する。例えば、ペルチェ素子２０が第２凹部１１２の底面１１２ａに取り付けられ、ペルチェ素子２０のリード線がピン状端子１２に電気的に接続された後、製造装置は、ペルチェ素子２０の上面に接着剤５１を塗布し、接着剤５１が塗布されたペルチェ素子２０にケース１１０を被せる。これにより、ケース１１０は接着剤５１を介してペルチェ素子２０の上面に固定される。その後、製造装置は、ケース１１０の上面に接着剤５１を塗布し、接着剤５１が塗布されたケース１１０の上面にセラミックインターポーザ基板３０を取り付ける。これ以降の工程は、実施形態１と同じである。
（実施形態４）
　本開示の実施形態において、ペルチェ素子２０とセンサ素子４０との間の空間を分離する構造は、ケース以外の部品によって実現されてもよい。
　図１０は、本開示の実施形態４に係るセンサ装置１００Ｃの構成例を示す断面図である。図１０に示すように、センサ装置１００Ｃは、第２凹部１１２の底面１１２ａとセラミックインターポーザ基板３０とに挟まれてペルチェ素子２０を側方から囲む壁部材１２０を備える。例えば、壁部材１２０は樹脂で構成されている。壁部材１２０の平面視による形状は枠であり、枠の内側にペルチェ素子２０が配置されている。セラミックインターポーザ基板３０と壁部材１２０とによって、ペルチェ素子２０の周辺の空間とセンサ素子４０の周辺の空間とが互いに分離されている。
　このような構成であれば、セラミックインターポーザ基板３０と壁部材１２０が、ペルチェ素子２０からセンサ素子４０へ異物の移動を防ぐ。これにより、ペルチェ素子２０の内部や外表面に塵等の異物が付着している場合でも、センサ素子４０に付着する異物の数を減らすことができ、異物が原因でセンサ素子４０の動作に影響が出る可能性を低減することができる。
　なお、本開示の実施形態において、壁部材１２０を構成する材料は樹脂に限定されず、金属でもよい。壁部材１２０が金属製の場合、壁部材１２０はペルチェ素子２０を側方からシールドすることができ、水平方向（例えば、Ｘ－Ｙ平面に平行な方向）に伝播するノイズを低減することができる。
　壁部材１２０の形成工程について説明する。例えば、ペルチェ素子２０が第２凹部１１２の底面１１２ａに取り付けられ、ペルチェ素子２０のリード線がピン状端子１２に電気的に接続された後、製造装置は、ペルチェ素子２０の周囲を囲むように壁部材１２０を底面１１２ａに形成する。壁部材１２０の形成方法は任意であるが、例えば、樹脂成形で予め形成された壁部材１２０を、接着剤（図示せず）を介して底面１１２ａに取り付ける方法が挙げられる。その後、製造装置は、接着剤５１を介してペルチェ素子２０の上面にセラミックインターポーザ基板３０を取り付ける。壁部材１２０とセラミックインターポーザ基板３０との間には、接着剤５１が存在してもよいし、なくてもよい。これ以降の工程は、実施形態１と同じである。
（実施形態５）
　本開示の実施形態において、ノイズを低減する構造は、セラミックインターポーザ基板３０に設けられていてもよい。
　図１１は、本開示の実施形態５に係るセンサ装置１００Ｄの構成例を示す断面図である。図１１に示すように、センサ装置１００Ｄでは、セラミックインターポーザ基板３０の下面３０ｂ側に磁気シールドパターン１３０（導体層の一例）が設けられている。磁気シールドパターン１３０は、セラミックインターポーザ基板３０の下面３０ｂにおいてペルチェ素子２０と対向する領域を囲むように設けられている。磁気シールドパターン１３０は、任意の電位（例えば、接地電位：０Ｖ）に固定されている。このような構成であれば、磁気シールドパターン１３０は、ペルチェ素子２０をシールドすることができ、ペルチェ素子２０から発生するノイズがセンサ素子４０に入射することを抑制することができる。
（実施形態６）
　上記の実施形態１から５では、本開示の「センサ素子」として、センサ素子４０を例示し、センサ素子４０がＣＭＯＳイメージセンサ又はＣＣＤイメージセンサであることを説明した。しかしながら、本開示の「センサ素子」は、ＣＭＯＳイメージセンサ又はＣＣＤイメージセンサに限定されない。また、本開示の「センサ素子」において、光電変換層を構成する材料はシリコン（Ｓｉ）に限定されず、化合物半導体であってもよい。
　例えば、本開示の「センサ素子」は、光電変換層がＩｎＧａＡｓ（インジウムガリウム砒素）等のＩＩＩ－Ｖ族半導体で構成されたＩｎＧａＡｓセンサであってよく、例えば、図１２及び図１３に示すセンサ素子２００であってもよい。このような態様であっても、ペルチェ素子２０からセンサ素子２００への異物の移動を抑制できる。以下、センサ素子２００の構成例について説明する。
　図１２、図１３は、本開示の実施形態６に係るセンサ素子２００の構成例を示す平面図と断面図である。図１２は、センサ素子２００の平面構成を示し、図１３は、図１２のＢ－Ｂ’線に沿った断面構成を示している。センサ素子２００は、例えばＩＩＩ－Ｖ族半導体などの化合物半導体材料を用いた赤外線センサ等に適用されるものであり、可視領域（例えば３８０ｎｍ以上７８０ｎｍ未満）から短赤外領域（例えば７８０ｎｍ以上２４００ｎｍ未満）の波長の光を光電変換する機能を有する。センサ素子２００には、例えば２次元配置された複数の受光単位領域ｐ（画素Ｐ）が設けられている（図１３）。
　センサ素子２００は、中央部の素子領域Ｒ１と、素子領域Ｒ１の外側に設けられ、素子領域Ｒ１を囲む周辺領域Ｒ２とを有する（図１２）。センサ素子２００は、素子領域Ｒ１から周辺領域Ｒ２にわたって設けられた導電膜２１５Ｂを有する。導電膜２１５Ｂは、素子領域Ｒ１の中央部に対向する領域に開口を有する。
　センサ素子２００は、素子基板２１０及び読出回路基板２２０の積層構造を有する（図１３）。素子基板２１０の一方の面は光入射面（光入射面Ｓ１）であり、光入射面Ｓ１と反対の面（他方の面）が、読出回路基板２２０との接合面（接合面Ｓ２）である。
　素子基板２１０は、読出回路基板２２０に近い位置にから、配線層２１０Ｗ、第１電極２１１、半導体層２１０Ｓ（第１半導体層）、第２電極２１５及びパッシベーション膜２１６を順に有する。半導体層２１０Ｓの配線層２１０Ｗとの対向面及び端面（側面）は、絶縁膜２１７により覆われている。読出回路基板２２０は、いわゆるＲＯＩＣ（Ｒｅａｄｏｕｔ　ｉｎｔｅｇｒａｔｅｄ　ｃｉｒｃｕｉｔ）であり、素子基板２１０の接合面Ｓ２に接する配線層２２０Ｗ及び多層配線層２２２Ｃと、配線層２２０Ｗ及び多層配線層２２２Ｃを間にして素子基板２１０に対向する半導体基板２２１とを有する。
　素子基板２１０は素子領域Ｒ１に半導体層２１０Ｓを有する。換言すれば、半導体層２１０Ｓが設けられた領域が、センサ素子２００の素子領域Ｒ１である。素子領域Ｒ１のうち、導電膜２１５Ｂから露出された領域（導電膜２１５Ｂの開口に対向する領域）が、受光領域である。素子領域Ｒ１のうち、導電膜２１５Ｂで覆われた領域は、ＯＰＢ（Ｏｐｔｉｃａｌ　Ｂｌａｃｋ）領域Ｒ１Ｂである。ＯＰＢ領域Ｒ１Ｂは、受光領域を囲むように設けられている。ＯＰＢ領域Ｒ１Ｂは、黒レベルの画素信号を得るために用いられる。
　素子基板２１０は、周辺領域Ｒ２に、絶縁膜２１７とともに埋込層２１８を有する。周辺領域Ｒ２には、素子基板２１０を貫通し、読出回路基板２２０に達する穴Ｈ１、Ｈ２が設けられている。センサ素子２００では、素子基板２１０の光入射面Ｓ１から、パッシベーション膜２１６、第２電極２１５及び第２コンタクト層２１４を介して半導体層２１０Ｓに光が入射するようになっている。半導体層２１０Ｓで光電変換された信号電荷は、第１電極２１１及び配線層２１０Ｗを介して移動し、読出回路基板２２０で読みだされる。以下、各部の構成について説明する。
　配線層２１０Ｗは、素子領域Ｒ１及び周辺領域Ｒ２にわたって設けられ、読出回路基板２２０との接合面Ｓ２を有する。センサ素子２００では、素子基板２１０の接合面Ｓ２が素子領域Ｒ１及び周辺領域Ｒ２に設けられ、例えば素子領域Ｒ１の接合面Ｓ２と周辺領域Ｒ２の接合面Ｓ２とは、同一平面を構成している。センサ素子２００では、埋込層２１８を設けることにより周辺領域Ｒ２の接合面Ｓ２が形成される。
　配線層２１０Ｗは、例えば層間絶縁膜２１９Ａ、２１９Ｂ中に、コンタクト電極２１９Ｅ及びダミー電極２１９ＥＤを有する。例えば、読出回路基板２２０側に層間絶縁膜２１９Ｂが、第１コンタクト層２１２側に層間絶縁膜１９Ａが配置され、これら層間絶縁膜２１９Ａ、２１９Ｂが積層して設けられている。層間絶縁膜２１９Ａ、２１９Ｂは、例えば、無機絶縁材料により構成されている。この無機絶縁材料としては、例えば、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ケイ素（ＳｉＯ２）及び酸化ハフニウム（ＨｆＯ２）等が挙げられる。層間絶縁膜２１９Ａ、２１９Ｂを同一の無機絶縁材料により構成するようにしてもよい。
　コンタクト電極２１９Ｅは、例えば、素子領域Ｒ１に設けられている。コンタクト電極２１９Ｅは、第１電極２１１と読出回路基板２２０とを電気的に接続するためのものであり、素子領域Ｒ１に画素Ｐ毎に設けられている。隣り合うコンタクト電極２１９Ｅは、埋込層２１８及び層間絶縁膜２１９Ａ、２１９Ｂにより電気的に分離されている。コンタクト電極２１９Ｅは、例えば銅（Ｃｕ）パッドにより構成されており、接合面Ｓ２に露出されている。ダミー電極２１９ＥＤは、例えば、周辺領域Ｒ２に設けられている。ダミー電極２１９ＥＤは、配線層２２０Ｗのダミー電極２２２ＥＤに接続されている。ダミー電極２１９ＥＤ及びダミー電極２２２ＥＤを設けることにより、周辺領域Ｒ２の強度を向上させることが可能となる。ダミー電極２１９ＥＤは、例えば、コンタクト電極２１９Ｅと同一工程で形成されている。ダミー電極２１９ＥＤは、例えば銅（Ｃｕ）パッドにより構成されており、接合面Ｓ２に露出されている。
　コンタクト電極２１９Ｅと半導体層２１０Ｓとの間に設けられた第１電極２１１は、光電変換層２１３で発生した信号電荷（正孔または電子、以下便宜上、信号電荷が正孔であるとして説明する。）を読みだすための電圧が供給される電極（アノード）であり、素子領域Ｒ１に画素Ｐ毎に設けられている。第１電極２１１は、絶縁膜２１７の開口を埋め込むように設けられ、半導体層２１０Ｓ（より具体的には、拡散領域２１２Ａ）に接している。第１電極２１１は、例えば、絶縁膜２１７の開口よりも大きく、第１電極２１１の一部は、埋込層２１８に設けられている。即ち、第１電極２１１の上面（半導体層２１０Ｓ側の面）は、拡散領域２１２Ａに接し、第１電極２１１の下面及び側面の一部は埋込層２１８に接している。隣り合う第１電極２１１は、絶縁膜２１７及び埋込層２１８により電気的に分離されている。
　第１電極２１１は、例えば、チタン（Ｔｉ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、白金（Ｐｔ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）、パラジウム（Ｐｄ）、亜鉛（Ｚｎ）、ニッケル（Ｎｉ）及びアルミニウム（Ａ｜）のうちのいずれかの単体、またはそれらのうちの少なくとも１種を含む合金により構成されている。第１電極２１１は、このような構成材料の単膜であってもよく、あるいは、２種以上を組み合わせた積層膜であってもよい。例えば、第１電極２１１は、チタン及びタングステンの積層膜により構成されている。第１電極２１１の厚みは、例えば数十ｎｍ～数百ｎｍである。
　半導体層２１０Ｓは、例えば、配線層２１０Ｗに近い位置から、第１コンタクト層２１２、光電変換層２１３及び第２コンタクト層２１４を含んでいる。第１コンタクト層２１２、光電変換層２１３及び第２コンタクト層２１４は、互いに同じ平面形状を有し、各々の端面は、平面視で同じ位置に配置されている。
　第１コンタクト層２１２は、例えば、全ての画素Ｐに共通して設けられ、絶縁膜２１７と光電変換層２１３との間に配置されている。第１コンタクト層２１２は、隣り合う画素Ｐを電気的に分離するためのものであり、第１コンタクト層２１２には、例えば複数の拡散領域２１２Ａが設けられている。第１コンタクト層２１２に、光電変換層２１３を構成する化合物半導体材料のバンドギャップよりも大きなバンドギャップの化合物半導体材料を用いることにより、暗電流を抑えることも可能となる。第１コンタクト層２１２には、例えばＮ型のＩｎＰ（インジウムリン）を用いることができる。
　第１コンタクト層２１２に設けられた拡散領域２１２Ａは、互いに離間して配置されている。拡散領域２１２Ａは、画素Ｐ毎に配置され、それぞれの拡散領域２１２Ａに第１電極２１１が接続されている。ＯＰＢ領域Ｒ１Ｂにも拡散領域２１２Ａが設けられている。拡散領域２１２Ａは、光電変換層２１３で発生した信号電荷を画素Ｐ毎に読み出すためのものであり、例えば、Ｐ型不純物を含んでいる。Ｐ型不純物としては、例えばＺｎ（亜鉛）等が挙げられる。このように、拡散領域２１２Ａと、拡散領域２１２Ａ以外の第１コンタクト層２１２との間にｐｎ接合界面が形成され、隣り合う画素Ｐが電気的に分離されるようになっている。拡散領域２１２Ａは、例えば第１コンタクト層２１２の厚み方向に設けられ、光電変換層２１３の厚み方向の一部にも設けられている。
　第１電極２１１と第２電極２１５との間、より具体的には、第１コンタクト層２１２と第２コンタクト層２１４との間の光電変換層２１３は、例えば、全ての画素Ｐに共通して設けられている。光電変換層２１３は、所定の波長の光を吸収して、信号電荷を発生させるものであり、例えば、ｉ型のＩＩＩ－Ｖ族半導体などの化合物半導体材料により構成されている。光電変換層２１３を構成する化合物半導体材料としては、例えば、ＩｎＧａＡｓ（インジウムガリウム砒素）、ＩｎＡｓＳｂ（インジウム砒素アンチモン）、ＩｎＡｓ（インジウム砒素）、ＩｎＳｂ（インジムアンチモン）及びＨｇＣｄＴｅ（水銀カドミウムテルル）等が挙げられる。Ｇｅ（ゲルマニウム）により光電変換層２１３を構成するようにしてもよい。光電変換層２１３では、例えば、可視領域から短赤外領域の波長の光の光電変換がなされるようになっている。
　第２コンタクト層２１４は、例えば、全ての画素Ｐに共通して設けられている。第２コンタクト層２１４は、光電変換層２１３と第２電極２１５との間に設けられ、これらに接している。第２コンタクト層２１４は、第２電極２１５から排出される電荷が移動する領域であり、例えば、Ｎ型の不純物を含む化合物半導体により構成されている。第２コンタクト層２１４には、例えば、Ｎ型のＩｎＰ（インジウムリン）を用いることができる。
　第２電極２１５は、例えば各画素Ｐに共通の電極として、第２コンタクト層２１４上（光入射側）に、第２コンタクト層２１４に接するように設けられている。第２電極２１５は、光電変換層２１３で発生した電荷のうち、信号電荷として用いられない電荷を排出するためのものである（力ソード）。例えば、正孔が、信号電荷として第１電極２１１から読み出される場合には、第２電極２１５を通じて例えば電子を排出することができる。第２電極２１５は、例えば赤外線などの入射光を透過可能な導電膜により構成されている。第２電極２１５には、例えば、ＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）またはＩＴｉＯ（Ｉｎ２Ｏ３－ＴｉＯ２）等を用いることができる。第２電極２１５は、例えば、隣り合う画素Ｐを仕切るように、格子状に設けられていてもよい。第２電極２１５には、光透過性の低い導電材料を用いることが可能である。
　パッシベーション膜２１６は、第２電極２１５を光入射面Ｓ１側から覆っている。パッシベーション膜２１６は、反射防止機能を有していてもよい。パッシベーション膜２１６には、例えば窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ケイ素（ＳｉＯ２）及び酸化タンタル（Ｔａ２Ｏ３）等を用いることができる。パッシベーション膜２１６は、ＯＰＢ領域Ｒ１Ｂに開口２１６Ｈを有する。開口２１６Ｈは、例えば、受光領域を囲む額縁状に設けられている（図１２）。開口２１６Ｈは、例えば平面視で四角形状または円状の孔であってもよい。パッシベーション膜２１６の開口２１６Ｈにより、第２電極２１５に導電膜２１５Ｂが電気的に接続されている。
　絶縁膜２１７は、第１コンタクト層２１２と埋込層２１８との間に設けられるとともに、第１コンタクト層２１２の端面、光電変換層２１３の端面、第２コンタクト層２１４の端面及び第２電極２１５の端面を覆い、周辺領域Ｒ２ではパッシベーション膜２１６に接している。絶縁膜２１７は、例えば、酸化シリコン（ＳｉＯｘ）または酸化アルミニウム（Ａｌ２Ｏ３）等の酸化物を含んで構成されている。複数の膜からなる積層構造により絶縁膜２１７を構成するようにしてもよい。絶縁膜２１７は、例えば酸窒化シリコン（ＳｉＯＮ）、炭素含有酸化シリコン（ＳｉＯＣ）、窒化シリコン（ＳｉＮ）及びシリコンカーバイド（ＳｉＣ）などのシリコン（Ｓｉ）系絶縁材料により構成するようにしてもよい。絶縁膜２１７の厚みは、例えば数十ｎｍ～数百ｎｍである。
　導電膜２１５Ｂは、ＯＰＢ領域Ｒ１Ｂから周辺領域Ｒ２の穴Ｈ１にわたって設けられている。導電膜２１５Ｂは、ＯＰＢ領域Ｒ１Ｂに設けられたパッシベーション膜２１６の開口２１６Ｈで第２電極２１５に接するとともに、穴Ｈ１を介して読出回路基板２２０の配線２２２ＣＢに接している。これにより、読出回路基板２２０から導電膜２１５Ｂを介して第２電極２１５に電圧が供給されるようになっている。導電膜２１５Ｂは、このような第２電極２１５への電圧供給経路として機能するとともに、遮光膜としての機能を有し、ＯＰＢ領域Ｒ１Ｂを形成する。導電膜２１５Ｂは、例えば、タングステン（Ｗ）アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）または銅（Ｃｕ）を含む金属材料により構成されている。導電膜２１５Ｂ上にパッシベーション膜が設けられていてもよい。
　第２コンタクト層２１４の端部と第２電極２１５との間に、接着層Ｂが設けられていてもよい。接着層Ｂは、センサ素子２００を形成する際に用いられるものであり、半導体層２１０Ｓを仮基板に接合する役割を担っている。接着層Ｂは、例えばテ卜ラエ卜キシシラン（ＴＥＯＳ）または酸化シリコン（ＳｉＯ２）等により構成されている。接着層Ｂは、例えば、半導体層２１０Ｓの端面よりも拡幅して設けられ、半導体層２１０Ｓとともに、埋込層２１８に覆われている。接着層Ｂと埋込層２１８との間には、絶縁膜２１７が設けられている。
（実施形態７）
　本開示の「センサ素子」は、図１４及び図１５に示すセンサ素子３００であってもよい。このような態様であっても、ペルチェ素子２０（図２参照）からセンサ素子３００への異物の移動を抑制できる。以下、センサ素子３００の構成例について説明する。
　図１４は、本開示の実施形態７に係るセンサ素子３００の各画素３０２の画素回路を示す回路図である。図１５は、本開示の実施形態７に係るセンサ素子３００の画素構造を示す断面図である。まず、図１４に示す画素回路について説明する。
　図１４に示すように、各画素３０２は、光電変換部３２１、容量素子３２２、リセットトランジスタ３２３、増幅トランジスタ３２４、及び、選択トランジスタ３２５を有する。光電変換部３２１は、ｌｎＧａＡｓなどの化合物半導体を用いた半導体薄膜からなり、受光した光量に応じた電荷（信号電荷）を生成する。光電変換部３２１には、所定のバイアス電圧Ｖａが印加されている。
　容量素子３２２は、光電変換部３２１で生成された電荷を蓄積する。容量素子３２２は、例えば、ＰＮ接合容量、ＭＯＳ容量、または配線容量のいずれか１つを少なくとも含んで構成することができる。リセットトランジスタ３２３は、リセット信号ＲＳＴによりオンされたとき、容量素子３２２に蓄積されている電荷がソース（グランド）に排出されることで、容量素子３２２の電位をリセッ卜する。
　増幅トランジスタ３２４は、容量素子３２２の蓄積電位に応じた画素信号を出力する。すなわち、増幅トランジスタ３２４は、垂直信号線３０９を介して接続されている定電流源としての負荷ＭＯＳ（不図示）とソースフォ口ワ回路を構成している。容量素子３２２に蓄積されている電荷に応じたレベルを示す画素信号が、増幅トランジスタ３２４から選択トランジスタ３２５を介して信号処理回路（図示せず）に出力される。
　次に、図１５に示す画素構造について説明する。なお、画素アレイ領域内の各画素３０２は、リセットトランジスタ３２３の制御の違いによって、通常画素３０２Ａと電荷放出画素３０２Ｂとに分けられる。ただし、画素構造は通常画素３０２Ａと電荷放出画素３０２Ｂのどちらも同一であるので、単に画素３０２として説明する。なお、電荷放出画素３０２Ｂは、画素アレイ領域の最も外側に配置されている。
　図１４に示した各画素３０２の容量素子３２２、リセットトランジスタ３２３、増幅トランジスタ３２４、及び、選択トランジスタ３２５の読み出し回路は、例えば単結晶シリコン（Ｓｉ）などの単結晶材料からなる半導体基板３１２に画素ごとに形成されている。なお、図１５では、図１４に示した容量素子３２２、リセットトランジスタ３２３、増幅トランジスタ３２４、及び、選択トランジスタ３２５の各符号は省略されている。
　図１５に示すように、半導体基板３１２の光入射側である上側には、光電変換部３２１（図１４参照）となるＮ型の半導体薄膜３４１が、画素アレイ領域の全面に形成されている。Ｎ型の半導体薄膜３４１は、ｌｎＧａＰ、ｌｎＡｌＰ、ｌｎＧａＡｓ、ｌｎＡｌＡｓが用いられてよく、力ルコパイライト構造の化合物半導体が用いられてもよい。力ルコパイライト構造の化合物半導体は、高い光吸収係数と、広い波長域に渡る高い感度が得られる材料であり、光電変換用のＮ型の半導体薄膜３４１として好ましく用いられる。このような力ルコパイライト構造の化合物半導体は、Ｃｕ、Ａｌ、ＧａＩｎ、Ｓ、Ｓｅなど、ＩＶ族元素の周囲の元素を用いて構成され、ＣｕＧａＩｎＳ系混晶、ＣｕＡｌＧａｌｎＳ系混晶、及びＣｕＡｌＧａｌｎＳＳｅ系混晶等が例示される。
　また、Ｎ型の半導体薄膜３４１の材料には、上述した化合物半導体の他、アモルファスシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、量子ドット光電変換膜、有機光電変換膜などを用いることも可能である。本実施形態では、Ｎ型の半導体薄膜３４１として、例えばｌｎＧａＡｓの化合物半導体が用いられているものとする。
　Ｎ型の半導体薄膜３４１の半導体基板３１２側である下側には、画素電極を構成する高濃度のＰ型層３４２が、画素ごとに形成されている。そして、画素ごとに形成された高濃度のＰ型層３４２の間には、各画素３０２を分離する画素分離領域としてのＮ型層３４３が、例えば、ＩｎＰ等の化合物半導体で形成されている。Ｎ型層３４３は、画素分離領域としての機能の他、暗電流を防止する役割も有する。
　一方、Ｎ型の半導体薄膜３４１の光入射側である上側にも、画素分離領域として用いたＩｎＰ等の化合物半導体を用いて、Ｎ型の半導体薄膜３４１よりも高濃度のＮ型層３４４が形成されている。高濃度のＮ型層３４４は、Ｎ型の半導体薄膜３４１で生成された電荷の逆流を防止するバリア層として機能する。高濃度のＮ型層３４４の材料には、例えば、ｌｎＧａＡｓ、ＩｎＰ、ｌｎＡｌＡｓなどの化合物半導体を用いることができる。
　バリア層としての高濃度のＮ型層３４４の上には、反射防止膜４５が形成されている。反射防止膜３４５の材料には、例えば、窒化シリコン（ＳｉＮ）、酸化ハフニウム（ＨｆＯ２）、酸化アルミニウム（Ａ１２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、酸化タンタル（Ｔａ２Ｏ５）、酸化チタン（ＴｉＯ２）などを用いることができる。
　高濃度のＮ型層３４４または反射防止膜３４５のいずれか一方は、Ｎ型の半導体薄膜３４１を上下に挟む電極のうちの上側の上部電極としても機能し、上部電極としての高濃度のＮ型層３４４または反射防止膜３４５には、所定の電圧Ｖａが印加される。
　反射防止膜３４５の上には、カラーフィルタ３４６及びオンチップレンズ３４７がさらに形成されている。カラーフィルタ３４６は、Ｒ（赤）、Ｇ（緑）、またはＢ（青）のいずれかの光（波長光）を透過させるフィルタであり、例えば、画素アレイ領域において、いわゆるベイヤ配列で配置されている。
　画素電極を構成する高濃度のＰ型層３４２と、画素分離領域としてのＮ型層３４３の下側には、パッシベーション層３５１及び絶縁層３５２が形成されている。そして、接続電極３５３Ａ及び３５３Ｂとバンプ電極３５４が、パッシベーション層３５１及び絶縁層３５２を貫通するように形成されている。接続電極３５３Ａ及び３５３Ｂとバンプ電極３５４は、画素電極を構成する高濃度のＰ型層３４２と、電荷を蓄積する容量素子３２２とを電気的に接続する。
（その他の実施形態）
　上記のように、本開示は実施形態及び変形例によって記載したが、この開示の一部をなす論述及び図面は本開示を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。例えば、本開示の実施形態では、ペルチェ素子２０のパッケージ基板１０への放熱性を高めるために、パッケージ基板１０にヒートシンクを取り付けてもよい。ヒートシンクの取り付け位置として、パッケージ基板１０の下面１０ｂ側であって、ペルチェ素子２０と向かい合う領域が例示される。
　このように、本技術はここでは記載していない様々な実施形態等を含むことは勿論である。上述した実施形態及び変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。
　なお、本開示は以下のような構成も取ることができる。
（１）第１面の側に凹部を有し、前記第１面の反対側に位置する第２面側に複数の端子を有するパッケージ基板と、
　前記凹部に配置されるペルチェ素子と、
　前記ペルチェ素子を挟んで前記凹部の底面の反対側に配置される回路基板と、
　前記回路基板において、前記ペルチェ素子と向かい合う面の反対側に取り付けられるセンサ素子と、を備えるセンサ装置。
（２）前記パッケージ基板に取り付けられ、前記回路基板と前記センサ素子とを覆うリッド、をさらに備え、
　前記リッドと前記パッケージ基板との間の空間は気密に封止される、前記（１）に記載のセンサ装置。
（３）前記リッドは、シーム溶接によって前記パッケージ基板に取り付けられる、前記（２）に記載のセンサ装置。
（４）前記回路基板と前記凹部の内側面とによって、前記ペルチェ素子の周辺の空間と前記センサ素子の周辺の空間とが互いに分離されている、前記（１）から（３）のいずれか１項に記載のセンサ装置。
（５）前記凹部に配置され、前記ペルチェ素子を内側に収容するケースを備え、
　前記ケースによって、前記ペルチェ素子の周辺の空間と前記センサ素子の周辺の空間とが互いに分離されている、前記（１）から（３）のいずれか１項に記載のセンサ装置。
（６）前記ケースは金属製である、前記（５）に記載のセンサ装置。
（７）前記凹部の前記底面と前記回路基板とに挟まれて前記ペルチェ素子を側方から囲む壁部材を備え、
　前記回路基板と前記壁部材とによって、前記ペルチェ素子の周辺の空間と前記センサ素子の周辺の空間とが互いに分離されている、前記（１）から（３）のいずれか１項に記載のセンサ装置。
（８）前記回路基板は、前記ペルチェ素子と対向する領域を囲むように設けられた導体層を有する、前記（１）から（５）、（７）のいずれか１項に記載のセンサ装置。
（９）前記センサ素子は、シリコンで構成された光電変換層を有する、前記（１）から（８）のいずれか１項に記載のセンサ装置。
（１０）前記センサ素子は、化合物半導体で構成された光電変換層を有する、前記（１）から（８）のいずれか１項に記載のセンサ装置。
１０　パッケージ基板
１０ａ、２５ａ、３０ａ、４０ａ　上面
１０ｂ、３０ｂ、４０ｂ、６２ｂ　下面
１１　キャビティ
１２、１３　ピン状端子
１４　ボンディングパッド
１５　シールリング
２０　ペルチェ素子
２１　第１セラミック基板
２２　第１銅電極
２５　第２セラミック基板
２６　第２銅電極
２７　Ｐ型熱電半導体
２８　Ｎ型熱電半導体
３０　セラミックインターポーザ基板
３０ｅ　端部
３１　ボンディングパッド
４０、２００、３００　センサ素子
４１　ボンディングパッド
５０　センサ組立パッケージ
５０ａ　上面
５１　接着剤
５４、５５　ワイヤー
６０　シールガラス付きリッド
６１　シールガラス
６１ｂ　下面
６２　セラミック枠
６３　金属部
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ　センサ装置
１１０　ケース
１１１　第１凹部
１１１ａ、１１２ａ　底面
１１２　第２凹部
１１２ｃ　内側面
１２０　壁部材
１３０　磁気シールドパターン
２１０　素子基板
２１０Ｓ　半導体層
２１０Ｗ　配線層
２１１　第１電極
２１２　第１コンタクト層
２１２Ａ　拡散領域
２１３　光電変換層
２１４　第２コンタクト層
２１５　第２電極
２１５Ｂ　導電膜
２１６　パッシベーション膜
２１６Ｈ　開口
２１７　絶縁膜
２１８　埋込層
２１９Ａ、２１９Ｂ　層間絶縁膜
２１９Ｅ　コンタクト電極
２１９ＥＤ　ダミー電極
２２０　読出回路基板
２２０Ｗ　配線層
２２１　半導体基板
２２２Ｃ　多層配線層
２２２ＣＢ　配線
２２２ＥＤ　ダミー電極
３０２　画素
３０２Ａ　通常画素
３０２Ｂ　電荷放出画素
３０９　垂直信号線
３１２　半導体基板
３２１　光電変換部
３２２　容量素子
３２３　リセットトランジスタ
３２４　増幅トランジスタ
３２５　選択トランジスタ
３４１　半導体薄膜
３４２　Ｐ型層
３４３、３４４　Ｎ型層
３４５　反射防止膜
３４６　カラーフィルタ
３４７　オンチップレンズ
３５１　パッシベーション層
３５２　絶縁層
３５３Ａ、３５３Ｂ　接続電極
３５４　バンプ電極

Claims (10)

  1. 　第１面の側に凹部を有し、前記第１面の反対側に位置する第２面側に複数の端子を有するパッケージ基板と、
    　前記凹部に配置されるペルチェ素子と、
    　前記ペルチェ素子を挟んで前記凹部の底面の反対側に配置される回路基板と、
    　前記回路基板において、前記ペルチェ素子と向かい合う面の反対側に取り付けられるセンサ素子と、を備えるセンサ装置。
  2. 　前記パッケージ基板に取り付けられ、前記回路基板と前記センサ素子とを覆うリッド、をさらに備え、
    　前記リッドと前記パッケージ基板との間の空間は気密に封止される、請求項１に記載のセンサ装置。
  3. 　前記リッドは、シーム溶接によって前記パッケージ基板に取り付けられる、請求項２に記載のセンサ装置。
  4. 　前記回路基板と前記凹部の内側面とによって、前記ペルチェ素子の周辺の空間と前記センサ素子の周辺の空間とが互いに分離されている、請求項１に記載のセンサ装置。
  5. 　前記凹部に配置され、前記ペルチェ素子を内側に収容するケースを備え、
    　前記ケースによって、前記ペルチェ素子の周辺の空間と前記センサ素子の周辺の空間とが互いに分離されている、請求項１に記載のセンサ装置。
  6. 　前記ケースは金属製である、請求項５に記載のセンサ装置。
  7. 　前記凹部の前記底面と前記回路基板とに挟まれて前記ペルチェ素子を側方から囲む壁部材を備え、
    　前記回路基板と前記壁部材とによって、前記ペルチェ素子の周辺の空間と前記センサ素子の周辺の空間とが互いに分離されている、請求項１に記載のセンサ装置。
  8. 　前記回路基板は、前記ペルチェ素子と対向する領域を囲むように設けられた導体層を有する、請求項１に記載のセンサ装置。
  9. 　前記センサ素子は、シリコンで構成された光電変換層を有する、請求項１に記載のセンサ装置。
  10. 　前記センサ素子は、化合物半導体で構成された光電変換層を有する、請求項１に記載のセンサ装置。
PCT/JP2020/004709 2019-03-29 2020-02-07 センサ装置 WO2020202789A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP20782788.2A EP3951849A4 (en) 2019-03-29 2020-02-07 SENSOR DEVICE
US17/440,992 US20220165641A1 (en) 2019-03-29 2020-02-07 Sensor apparatus
JP2021511170A JPWO2020202789A1 (ja) 2019-03-29 2020-02-07

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-068608 2019-03-29
JP2019068608 2019-03-29

Publications (1)

Publication Number Publication Date
WO2020202789A1 true WO2020202789A1 (ja) 2020-10-08

Family

ID=72668199

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/004709 WO2020202789A1 (ja) 2019-03-29 2020-02-07 センサ装置

Country Status (4)

Country Link
US (1) US20220165641A1 (ja)
EP (1) EP3951849A4 (ja)
JP (1) JPWO2020202789A1 (ja)
WO (1) WO2020202789A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4002451A1 (en) * 2020-11-20 2022-05-25 Rockwell Collins, Inc. Microelectronics package with enhanced thermal dissipation

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220040538A (ko) * 2020-09-23 2022-03-31 삼성전자주식회사 이미지 센서 모듈

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60247385A (ja) * 1984-05-22 1985-12-07 Sharp Corp 固体撮像素子のパツケ−ジ封止方法
JP2003258221A (ja) 2002-03-05 2003-09-12 Hamamatsu Photonics Kk 気密封止パッケージ
JP2006054318A (ja) * 2004-08-11 2006-02-23 Seiko Instruments Inc 電気部品モジュールおよびその製造方法
WO2012004923A1 (ja) * 2010-07-09 2012-01-12 パナソニック株式会社 固体撮像装置および固体撮像装置の駆動方法
JP2012197978A (ja) * 2011-03-22 2012-10-18 Toyota Industries Corp ヒートポンプシステム
JP2014036041A (ja) * 2012-08-07 2014-02-24 National Univ Corp Shizuoka Univ 撮像モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345956A (ja) * 1998-03-16 1999-12-14 Canon Inc 撮像装置
US6043982A (en) * 1998-04-01 2000-03-28 Raytheon Company Integrated circuit package having a thermoelectric cooling element therein
JP4588837B2 (ja) * 2000-04-11 2010-12-01 浜松ホトニクス株式会社 半導体受光装置
JP3804629B2 (ja) * 2002-04-25 2006-08-02 ヤマハ株式会社 熱電装置用パッケージ
JP2010225919A (ja) * 2009-03-24 2010-10-07 Sony Corp 半導体装置
JP2014241376A (ja) * 2013-06-12 2014-12-25 住友電気工業株式会社 イメージセンサ
DE112018000874T5 (de) * 2017-02-15 2019-10-31 Ferrotec Holdings Corporation Gehäuse mit eingebautem thermoelektrischem element

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60247385A (ja) * 1984-05-22 1985-12-07 Sharp Corp 固体撮像素子のパツケ−ジ封止方法
JP2003258221A (ja) 2002-03-05 2003-09-12 Hamamatsu Photonics Kk 気密封止パッケージ
JP2006054318A (ja) * 2004-08-11 2006-02-23 Seiko Instruments Inc 電気部品モジュールおよびその製造方法
WO2012004923A1 (ja) * 2010-07-09 2012-01-12 パナソニック株式会社 固体撮像装置および固体撮像装置の駆動方法
JP2012197978A (ja) * 2011-03-22 2012-10-18 Toyota Industries Corp ヒートポンプシステム
JP2014036041A (ja) * 2012-08-07 2014-02-24 National Univ Corp Shizuoka Univ 撮像モジュール

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3951849A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4002451A1 (en) * 2020-11-20 2022-05-25 Rockwell Collins, Inc. Microelectronics package with enhanced thermal dissipation
US11502060B2 (en) 2020-11-20 2022-11-15 Rockwell Collins, Inc. Microelectronics package with enhanced thermal dissipation

Also Published As

Publication number Publication date
EP3951849A1 (en) 2022-02-09
JPWO2020202789A1 (ja) 2020-10-08
EP3951849A4 (en) 2022-04-06
US20220165641A1 (en) 2022-05-26

Similar Documents

Publication Publication Date Title
US20210036040A1 (en) Solid-state imaging apparatus and method for manufacturing the solid-state imaging apparatus having sealing portion disposed in bonded members
US9373653B2 (en) Stepped package for image sensor
KR102483548B1 (ko) 이미지 센싱 장치
US7319217B2 (en) Semiconductor image sensor module, method for manufacturing the same as well as camera and method for manufacturing the same
JP5113352B2 (ja) 光検出システム及びモジュール
US20220381617A1 (en) Sensor device
KR100976813B1 (ko) 전자 소자 패키지 및 그 제조 방법
WO2014083750A1 (ja) 光学装置及びその製造方法
US20160079299A1 (en) Semiconductor image pickup device
WO2020202789A1 (ja) センサ装置
JP7309670B2 (ja) 固体撮像装置
WO2015146253A1 (ja) 固体撮像装置
US20230022940A1 (en) Sensor device
US10418406B2 (en) Hybrid sensor chip assembly and method for reducing radiative transfer between a detector and read-out integrated circuit
JP2014241376A (ja) イメージセンサ
TWI573256B (zh) Manufacturing method of solid-state imaging device and solid-state imaging device
US20230048566A1 (en) Sensor device
US9524997B1 (en) Semiconductor device having seal ring
WO2023189010A1 (ja) 半導体装置、電子機器及び半導体チップ
TWI569433B (zh) Manufacturing method of solid-state imaging device and solid-state imaging device
WO2022163223A1 (ja) 固体撮像装置及び電子機器
WO2015125443A1 (ja) 受光デバイスおよびその製造方法
TW202324774A (zh) 光半導體封裝及光半導體封裝之製造方法
JP2020129688A (ja) 撮像装置
KR20210017369A (ko) 이미지 센서

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20782788

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021511170

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020782788

Country of ref document: EP

Effective date: 20211029