KR20210017369A - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR20210017369A
KR20210017369A KR1020190096506A KR20190096506A KR20210017369A KR 20210017369 A KR20210017369 A KR 20210017369A KR 1020190096506 A KR1020190096506 A KR 1020190096506A KR 20190096506 A KR20190096506 A KR 20190096506A KR 20210017369 A KR20210017369 A KR 20210017369A
Authority
KR
South Korea
Prior art keywords
bonding pad
upper bonding
substrate
wiring
connection
Prior art date
Application number
KR1020190096506A
Other languages
English (en)
Inventor
권두원
백인규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190096506A priority Critical patent/KR20210017369A/ko
Priority to US16/837,299 priority patent/US20210043673A1/en
Publication of KR20210017369A publication Critical patent/KR20210017369A/ko
Priority to US18/450,730 priority patent/US20230395639A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H04N5/379—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05546—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Abstract

적층된 상하부 구조체의 직접 본딩(direct bonding)을 통해, 소형화가 가능하며, 이미지 처리 속도를 개선할 수 있는 이미지 센서를 제공하는 것이다. 이미지 센서는 광전 변환 소자가 형성된 제1 기판과, 제1 배선 구조체를 포함하는 제1 기판 구조체로, 제1 배선 구조체는 광전 변환 소자와 전기적으로 연결된 상부 연결 배선과, 제1 상부 접합 패드와, 제2 상부 접합 패드를 포함하는 제1 기판 구조체, 및 제1 배선 구조체와 접합되는 제2 배선 구조체와, 제2 기판을 포함하는 제2 기판 구조체를 포함하고, 제2 배선 구조체는 상부 연결 배선과 전기적으로 연결되는 하부 연결 배선과, 제1 상부 접합 패드와 직접 연결되는 제1 하부 접합 패드와, 제2 상부 접합 패드와 직접 연결되는 제2 하부 접합 패드를 포함하고, 제1 상부 접합 패드의 제1 폭은 제2 상부 접합 패드의 제2 폭보다 크고, 제1 상부 접합 패드의 제1 두께는 제1 상부 접합 패드의 제2 두께보다 크다.

Description

이미지 센서{Image sensor}
본 발명은 이미지 센서에 관한 것으로, 좀 더 구체적으로, 적층형 이미지 센서에 관한 것이다.
이미지 센서(image sensor)는 광학 영상을 전기 신호로 변환시키는 소자이다. 이미지 센서는 CCD(Charge coupled device)형 및 CMOS(Complementary metal oxide semiconductor)형으로 분류될 수 있다. CMOS형 이미지 센서는 CIS(CMOS image sensor)라고 약칭된다. CIS는 2차원적으로 배열된 복수개의 화소들을 구비한다. 화소들의 각각은 포토 다이오드(photodiode, PD)를 포함한다. 포토 다이오드는 입사되는 광을 전기 신호로 변환해주는 역할을 한다.
최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로봇 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다. 또한, 반도체 장치가 고집적화됨에 따라 이미지 센서도 고집적화고 있다.
본 발명이 해결하려는 과제는, 적층된 상하부 구조체의 직접 본딩(direct bonding)을 통해, 소형화가 가능하며, 이미지 처리 속도를 개선할 수 있는 이미지 센서를 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 이미지 센서의 일 태양(aspect)은 광전 변환 소자가 형성된 제1 기판과, 제1 배선 구조체를 포함하는 제1 기판 구조체로, 제1 배선 구조체는 광전 변환 소자와 전기적으로 연결된 상부 연결 배선과, 제1 상부 접합 패드와, 제2 상부 접합 패드를 포함하는 제1 기판 구조체, 및 제1 배선 구조체와 접합되는 제2 배선 구조체와, 제2 기판을 포함하는 제2 기판 구조체를 포함하고, 제2 배선 구조체는 상부 연결 배선과 전기적으로 연결되는 하부 연결 배선과, 제1 상부 접합 패드와 직접 연결되는 제1 하부 접합 패드와, 제2 상부 접합 패드와 직접 연결되는 제2 하부 접합 패드를 포함하고, 제1 상부 접합 패드의 제1 폭은 제2 상부 접합 패드의 제2 폭보다 크고, 제1 상부 접합 패드의 제1 두께는 제1 상부 접합 패드의 제2 두께보다 크다.
상기 과제를 해결하기 위한 본 발명의 이미지 센서의 다른 태양은 제1 기판과, 제1 배선 구조체를 포함하는 제1 기판 구조체로, 제1 기판은 광전 변환 소자가 형성된 픽셀 영역과, 제1 연결 영역을 포함하고, 제1 배선 구조체는 광전 변환 소자와 전기적으로 연결된 상부 연결 배선과, 상부 연결 배선과 연결된 제1 상부 접합 패드와, 제2 상부 접합 패드를 포함하는 제1 기판 구조체, 및 제1 배선 구조체와 접합되는 제2 배선 구조체와, 광전 변환 소자와 전기적으로 연결된 로직 회로가 형성된 제2 기판을 포함하는 제2 기판 구조체를 포함하고, 제1 상부 접합 패드는 제1 연결 영역과 중첩되게 배치되고, 제2 상부 접합 패드는 픽셀 영역과 중첩되게 배치되고, 제2 배선 구조체는 제1 상부 접합 패드와 직접 연결되는 제1 하부 접합 패드와, 제2 상부 접합 패드와 직접 연결되는 제2 하부 접합 패드와, 제1 하부 접합 패드와 연결된 하부 연결 배선을 포함하고, 제1 상부 접합 패드의 제1 폭은 제2 상부 접합 패드의 제2 폭보다 크고, 제1 상부 접합 패드의 제1 두께는 제1 상부 접합 패드의 제2 두께보다 크다.
상기 과제를 해결하기 위한 본 발명의 이미지 센서의 또 다른 태양은 픽셀 영역과, 연결 영역을 포함하는 제1 기판, 제1 기판의 제1 면 상에 배치되는 컬러 필터 및 마이크로 렌즈, 제1 기판의 제1 면과 마주보는 상기 제1 기판의 제2 면 상의 제1 배선 구조체, 픽셀 영역에 형성된 광전 변환 소자와 전기적으로 연결된 로직 회로가 형성된 제2 기판, 및 제2 기판과 제1 배선 구조체 사이에, 제1 배선 구조체와 접합되는 배선 구조체를 포함하고, 제1 배선 구조체는 광전 변환 소자와 전기적으로 연결된 상부 연결 배선과, 상부 연결 배선과 연결된 제1 상부 접합 패드와, 제2 상부 접합 패드를 포함하고, 제1 상부 접합 패드는 연결 영역과 중첩되게 배치되고, 제2 상부 접합 패드는 픽셀 영역과 중첩되게 배치되고, 제2 배선 구조체는 제1 상부 접합 패드와 직접 연결되는 제1 하부 접합 패드와, 제2 상부 접합 패드와 직접 연결되는 제2 하부 접합 패드와, 제1 하부 접합 패드 및 로직 회로와 연결된 하부 연결 배선을 포함하고, 제1 상부 접합 패드의 제1 폭은 제2 상부 접합 패드의 제2 폭보다 크고, 제1 상부 접합 패드의 제1 두께는 제2 상부 접합 패드의 제2 두께보다 크고, 제1 하부 접합 패드의 제3 두께는 제2 하부 접합 패드의 제4 두께보다 크다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예들에 따른 이미지 센서의 블록도이다.
도 2는 몇몇 실시예들에 다른 이미지 센서의 단위 픽셀의 예시적인 회로도이다.
도 3은 몇몇 실시예들에 따른 이미지 센서의 개략적인 레이아웃을 나타내는 도면이다.
도 4는 몇몇 실시예들에 따른 이미지 센싱 장치를 나타내는 개략적인 단면도이다.
도 5는 도 4의 X 부분을 확대한 도면이다.
도 6은 도 4의 Y 부분을 확대한 도면이다.
도 7은 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면이다.
도 8은 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면이다.
도 9는 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면이다.
도 10은 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면이다.
도 11은 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면이다.
도 12는 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면이다.
도 13은 몇몇 실시예들에 따른 이미지 센서의 개략적인 레이아웃을 나타내는 도면이다.
도 14는 몇몇 실시예들에 따른 이미지 센싱 장치를 나타내는 개략적인 단면도이다.
도 15는 도 14의 Y 부분을 확대한 도면이다.
도 1은 몇몇 실시예들에 따른 이미지 센서의 블록도이다. 도 2는 몇몇 실시예들에 다른 이미지 센서의 단위 픽셀의 예시적인 회로도이다.
도 1을 참고하면, 몇몇 실시예들에 따른 이미지 센서는 액티브 픽셀 센서 어레이(10; APS, Active Pixel Sensor array), 행 디코더(20; row decoder), 행 드라이버(30; row driver), 열 디코더(40; column decoder), 타이밍 발생기(50; timing generator), 상관 이중 샘플러(60; CDS, Correlated Double Sampler), 아날로그 디지털 컨버터(70; ADS, Analog to Digital Converter) 및 입출력 버퍼(80; I/O buffer)를 포함한다.
액티브 픽셀 센서 어레이(10)는 2차원적으로 배열된 복수의 단위 픽셀 영역을 포함할 수 있다. 액티브 픽셀 센서 어레이(10)는 광 신호를 전기적 신호로 변환할 수 있다. 액티브 픽셀 센서 어레이(10)는 행 드라이버(30)로부터 픽셀 선택 신호, 리셋 신호 및 전하 전송 신호와 같은 복수의 구동 신호들에 의해 구동될 수 있다. 또한, 액티브 픽셀 센서 어레이(10)에 의해 변환된 전기적 신호는 상관 이중 샘플러(60)에 제공될 수 있다.
행 드라이버(30)는 행 디코더(20)에서 디코딩된 결과에 따라 다수의 단위 픽셀 영역을 구동하기 위한 다수의 구동 신호들을 액티브 픽셀 센서 어레이(10)로 제공할 수 있다. 단위 픽셀 영역이 행렬 형태로 배열된 경우에는 각 행 별로 구동 신호들이 제공될 수 있다.
타이밍 발생기(50)는 행 디코더(20) 및 열 디코더(40)에 타이밍(timing) 신호 및 제어 신호를 제공할 수 있다.
상관 이중 샘플러(CDS; 60)는 액티브 픽셀 센서 어레이(10)에서 생성된 전기 신호를 수신하여 유지(hold) 및 샘플링할 수 있다. 상관 이중 샘플러(60)는 특정한 잡음 레벨(noise level)과 전기적 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력할 수 있다.
아날로그 디지털 컨버터(ADC; 70)는 상관 이중 샘플러(60)에서 출력된 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력할 수 있다.
입출력 버퍼(80)는 디지털 신호를 래치(latch)하고, 래치된 신호는 열 디코더(40)에서의 디코딩 결과에 따라 순차적으로 영상 신호 처리부로 디지털 신호를 출력할 수 있다.
도 2를 참고하면, 몇몇 실시예들에 따른 픽셀 회로는 광전 변화 소자(PD)에서 생성된 전하를 이용하여 전기 신호를 생성하는 회로일 수 있다.
픽셀 회로는 4개의 트랜지스터를 포함하는 4T 회로인 것으로 도시하였지만, 이에 제한되는 것은 아니다. 픽셀 회로는 전송 트랜지스터(TG), 플로팅 확산 영역(FD; Floating Diffusion region), 리셋 트랜지스터(RG), 소오스 팔로워 트랜지스터(SF), 선택 트랜지스터(SEL)를 포함할 수 있다.
광전 변환 소자(PD)는 광을 흡수하여 광량에 대응하는 전하를 축적할 수 있다. 광전 변화 소자(PD)는 반도체 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀형(pinned) 포토 다이오드일 수 있지만, 이에 제한되는 것은 아니다.
광전 변화 소자(PD)는 축적된 전하를 플로팅 확산 영역(FD)으로 전송하는 전송 트랜지스터(TG)와 커플링될 수 있다. 플로팅 확산 영역(FD)은 전하를 전압으로 전환하는 영역으로, 기생 커패시턴스를 갖고 있기 때문에 전하가 누적적으로 저장될 수 있다.
전송 트랜지스터(TG)의 일단은 광전 변환 소자(PD)와 연결되고, 전송 트랜지스터(TG)의 타단은 플로팅 확산 영역(FD)과 연결될 수 있다. 전송 트랜지스터(TG)는 소정의 바이어스(예를 들어, 전송 신호(TX))에 의해 구동되는 MOS 트랜지스터로 이루어질 수 있다. 전송 트랜지스터(TG)는, 광전 변환 소자(PD)로부터 생성된 전하인 제1 광 신호를, 전송 신호(TX)에 따라, 플로팅 확산 영역(FD)으로 전송할 수 있다.
소오스 팔로워 트랜지스터(SF)는, 광전 변환 소자(PD)에 축적된 전하를 전달받은 플로팅 확산 영역(FD)의 전기적 포텐셜의 변화를 증폭하고, 이를 출력 라인(Vout)으로 출력할 수 있다. 소오스 팔로워 트랜지스터(SF)가 턴 온(turn-on)되면, 소오스 팔로워 트랜지스터(SF)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 선택 트랜지스터(SEL)의 드레인 영역으로 전달될 수 있다.
선택 트랜지스터(SEL)는 행 단위로 읽어낼 단위 픽셀 영역을 선택하는 역할을 할 수 있다. 선택 트랜지스터(SEL)는 소정의 바이어스(예를 들어, 행 선택 신호(SX))를 인가하는 선택 라인에 의해 구동되는 MOS 트랜지스터로 이루어질 수 있다.
리셋 트랜지스터(RG)는 플로팅 확산 영역(FD)을 주기적으로 리셋시킬 수 있다. 리셋 트랜지스터(RG)는 소정의 바이어스(예를 들어, 리셋 신호(RX))를 인가하는 리셋 라인에 의해 구동되는 MOS 트랜지스터로 이루어질 수 있다. 리셋 신호(RX)에 의해 리셋 트랜지스터(RG)가 턴온되면, 리셋 트랜지스터(RG)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 플로팅 확산 영역(FD)으로 전달될 수 있다.
상술한 설명에서, 픽셀 회로의 광전 변화 소자(PD)는 실리콘 등을 포함하는 반도체 기판에 형성되는 반도체 포토 다이오드를 포함하는 것으로 설명하였지만, 이에 제한되는 것은 아니다. 픽셀 회로의 광전 변화 소자(PD)는 유기 포토 다이오드(organic photo diode)를 포함할 수 있음은 물론이다. 이와 같은 경우, 전송 트랜지스터(TG)는 생략될 수도 있다.
덧붙여, 이후에 설명되는 도 4에서, 광전 변환 소자(PD)는 반도체 포토 다이오드인 것으로 도시하였지만, 유기 포토 다이오드(organic photo diode)일 수 있음은 물론이다.
도 3은 몇몇 실시예들에 따른 이미지 센서의 개략적인 레이아웃을 나타내는 도면이다.
도 3을 참고하면, 몇몇 실시예들에 따른 이미지 센서는 제1 기판 구조체(100) 및 제2 기판 구조체(200)를 포함할 수 있다. 제1 기판 구조체(100) 및 제2 기판 구조체(200)는 제1 방향(Z)으로 적층될 수 있다.
제1 기판 구조체(100)는 픽셀 영역(SAR)과, 제1_1 연결 영역(CR11)과, 제1_2 연결 영역(CR12)과, 제1 패드 영역(PR1)을 포함할 수 있다.
픽셀 영역(SAR)은 매트릭스(matrix) 형태로 배열된 복수의 단위 픽셀들을 포함할 수 있다. 픽셀 영역(SAR)은 도 1의 액티브 픽셀 센서 어레이(10)일 수 있다. 각각의 픽셀은 광전 변환 소자 및 트랜지스터들로 구성될 수 있다.
제1_1 연결 영역(CR11)과, 제1_2 연결 영역(CR12)은 픽셀 영역(SAR)에 인접하여 형성될 수 있다. 제1_1 연결 영역(CR11)과, 제1_2 연결 영역(CR12)은 픽셀 영역(SAR)과, 제2 기판 구조체(200)의 로직 회로 영역(LR)을 전기적으로 연결시키는 영역일 수 있다. 각각의 제1_1 연결 영역(CR11)과, 제1_2 연결 영역(CR12)은 픽셀 영역(SAR)의 일측에 배치되는 것으로 도시하였지만, 이에 제한되는 것은 아니다.
제1 패드 영역(PR1)은 복수의 패드들을 포함할 수 있다. 제1 패드 영역(PR1)은 픽셀 영역(SAR)의 주변에 배치될 수 있다. 복수의 패드들은 외부 장치 등과 전기적 신호를 송수신하도록 구성될 수 있다. 제1 패드 영역(PR1)은 픽셀 영역(SAR) 주변의 4 면 중 서로 마주보는 2면에 배치되는 것으로 도시하였지만, 이에 제한되는 것은 아니다.
제2 기판 구조체(200)는 로직 회로 영역(LR)과, 제2_1 연결 영역(CR21)과, 제2_2 연결 영역(CR22)과, 제2 패드 영역(PR2)을 포함할 수 있다.
로직 회로 영역(LR)은 복수의 트랜지스터들을 포함하는 로직 회로들을 포함할 수 있다. 로직 회로 영역(LR)은 픽셀 영역(SAR)과 전기적으로 연결되어, 픽셀 영역(SAR)의 각 단위 픽셀에 일정한 신호를 제공하거나 출력 신호를 제어하도록 구성될 수 있다.
로직 회로 영역(LR)은 도 1에서 설명한 행 디코더(20), 행 드라이버(30), 열 디코더(40), 타이밍 발생기(50), 상관 이중 샘플러(60), 아날로그 디지털 컨버터(70) 및 입출력 버퍼(80)에 해당되는 영역을 포함할 수 있다. 즉, 로직 회로 영역(LR)은 도 1의 액티브 픽셀 센서 어레이(10) 이외의 영역들을 포함할 수 있다.
제2_1 연결 영역(CR21)과, 제2_2 연결 영역(CR12)는 각각 제1_1 연결 영역(CR11)과, 제1_2 연결 영역(CR12)에 대응되는 위치에 형성될 수 있다. 제2_1 연결 영역(CR21)은 제1_1 연결 영역(CR11)과 전기적으로 연결되고, 제2_2 연결 영역(CR22)은 제1_2 연결 영역(CR12)과 전기적으로 연결될 수 있다.
로직 회로 영역(LR) 중 행 드라이버(도 1의 30)에 해당되는 영역은 제2_1 연결 영역(CR21) 및 제1_1 연결 영역(CR11)을 통해, 픽셀 영역(SAR)과 전기적으로 연결될 수 있다. 로직 회로 영역(LR) 중 상관 이중 샘플러(도 1의 60)에 해당되는 영역은 제2_2 연결 영역(CR22) 및 제1_2 연결 영역(CR12)을 통해 픽셀 영역(SAR)과 전기적으로 연결될 수 있다.
제2 패드 영역(PR2)은 제1 패드 영역(PR1)에 대응되는 위치에 형성될 수 있다.
도 4는 몇몇 실시예들에 따른 이미지 센싱 장치를 나타내는 개략적인 단면도이다. 도 5는 도 4의 X 부분을 확대한 도면이다. 도 6은 도 4의 Y 부분을 확대한 도면이다.
일 예로, 픽셀 영역(SAR) 및 로직 회로 영역(LR)을 나타내는 제1 단면도와, 제1_1 연결 영역(CR11) 및 제2_1 연결 영역(CR21)을 나타내는 제2 단면도와, 제1_2 연결 영역(CR12) 및 제2_2 연결 영역(CR22)을 나타내는 제3 단면도는 각각 제2 방향(X)을 따라 절단한 단면도이거나, 제3 방향(Y)을 따라 절단한 단면도일 수 있다.
다른 예로, 제1 내지 제3 단면도 중 하나는 제2 방향(X)을 따라 절단한 단면도이고, 나머지는 제3 방향(Y)을 따라 절단한 단면도일 수 있다. 또는, 제1 내지 제3 단면도 중 하나는 제3 방향(Y)을 따라 절단한 단면도이고, 나머지는 제2 방향(X)을 따라 절단한 단면도일 수 있다.
참고적으로, 제3 상부 접합 패드(170) 및 제3 하부 접합 패드(270)가 직접 본딩된 부분의 확대도는 도 5와 실질적으로 동일할 수 있다.
도 4 내지 도 6을 참고하면, 몇몇 실시예들에 따른 이미지 센서는 수직으로 적층된 제1 기판 구조체(100)와 제2 기판 구조체(200)를 포함할 수 있다.
제1 기판 구조체(100)는 제1 기판(110)과, 제1 배선 구조체(140)와, 컬러 필터(180)와, 마이크로 렌즈(190)를 포함할 수 있다. 제2 기판 구조체(200)는 제2 기판(210)과, 제2 배선 구조체(240)를 포함할 수 있다.
제1 기판(110)은 제1 기판 구조체(100)에 포함된 픽셀 영역(SAR), 제1_1 연결 영역(CR11) 및 제1_2 연결 영역(CR12)을 포함할 수 있다. 즉, 제1 기판(110)은 픽셀 영역(SAR), 제1_1 연결 영역(CR11) 및 제1_2 연결 영역(CR12)을 포함할 수 있다. 제1 기판(110)은 서로 마주보는 제1 면(110a) 및 제2 면(110b)을 포함할 수 있다.
제2 기판(210)은 제2 기판 구조체(200)에 포함된 로직 회로 영역(LR), 제2_1 연결 영역(CR21) 및 제2_2 연결 영역(CR22)을 포함할 수 있다. 즉, 제2 기판(210)은 로직 회로 영역(LR), 제2_1 연결 영역(CR21) 및 제2_2 연결 영역(CR22)을 포함할 수 있다. 제2 기판(210)은 제1 기판의 제1 면(110a)와 마주보는 일면(210a)을 포함할 수 있다.
제1 기판(110) 및 제2 기판(210)은 각각 벌크 실리콘 또는 SOI(silicon-on-insulator)일 수 있다. 이와 달리, 각각의 제1 기판(110) 및 제2 기판(210)은 실리콘 기판일 수도 있고, 또는 다른 물질, 예를 들어, 실리콘게르마늄, SGOI(silicon germanium on insulator), 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있으나, 이에 한정되는 것은 아니다.
픽셀 영역(SAR)의 제1 기판(110) 내에, 스토리지 노드 영역(115)과, 픽셀 분리 영역(120)과, 광전 변환 소자(130)가 형성될 수 있다. 픽셀 영역(SAR)의 제1 기판의 제1 면(110a) 상에, 픽셀 게이트층(125)이 형성될 수 있다.
스토리지 노드 영역(115)은 제1 기판(110) 내에 형성될 수 있다. 스토리지 노드 영역(115)은 광전 변환 소자(130)와 이격되어 배치될 수 있다. 스토리지 노드 영역(115)은 제1 기판(110)과 다른 도전형의 불순물을 포함할 수 있다. 스토리지 노드 영역(115)은 도 2의 플로팅 확산 영역(FD)에 해당되는 영역일 수 있다.
광전 변환 소자(130)(도 2의 PD에 대응)는 제1 기판(110) 내에 배치될 수 있다. 광전 변환 소자(130)는 외부에서 입사되는 광의 양에 비례하여 광전하를 생성할 수 있다. 광전 변환 소자(130)는 광을 제공받아, 광 신호를 전기적 신호로 변환할 수 있다. 몇몇 실시예들에 따른 이미지 센서에서, 광전 변환 소자(130)는 반도체 광전 변환 소자를 포함할 수 있다.
광전 변환 소자(130)는 제1 기판(110) 내에 불순물이 도핑되어 형성될 수 있다. 예를 들어, 광전 변환 소자(130)는 포텐셜 기울기를 가질 수 있도록, 광전 변환 소자(130)의 상부 및 하부 사이에 불순물의 농도 차이가 있을 수 있다. 예를 들어, 광전 변환 소자(130)는 복수 개의 불순물 영역들이 적층된 형태로 형성될 수 있다.
픽셀 분리 영역(120)은 광전 변환 소자(130)를 둘러싸도록 배치될 수 있다. 픽셀 분리 영역(120)은 제1 기판의 제1 면(110a)로부터 제1 기판의 제2 면(110b)까지 연장되는 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다. 픽셀 분리 영역(120)은 입사광에 의해 특정 픽셀에서 생성된 광전하들이 랜덤 드리프트(random drift)에 의해 인접하는 픽셀 영역으로 이동하는 것을 방지할 수 있다. 또한, 픽셀 분리 영역(120)은 광전 변환 소자(130)에 비스듬히 입사되는 입사광을 굴절시킬 수 있다.
제1 기판(110)이 실리콘으로 형성된 경우, 픽셀 분리 영역(120)은 예를 들어, 실리콘 산화막, 실리콘 질화막, 언도프(un-doped) 폴리 실리콘막, 에어(air) 및 이들의 조합을 포함할 수 있다.
픽셀 게이트층(125)는 픽셀 영역에 배치된 각각의 픽셀 내에 배치되는 픽셀 회로 소자의 게이트 전극을 이룰 수 있다. 픽셀 게이트층(125)은 도 2의 전송 트랜지스터(TG), 리셋 트랜지스터(RG), 소오스 팔로워 트랜지스터(SF), 선택 트랜지스터(SEL) 중 하나에 포함된 게이트 전극일 수 있다.
제1 평탄화막(185)는 제1 기판의 제2 면(110b) 상에 형성될 수 있다. 제1 평탄화막(185)는 제1 기판(110)의 픽셀 영역(SAR), 제1_1 연결 영역(CR11) 및 제1_2 연결 영역(CR12)에 걸쳐 형성되는 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다. 즉, 제1 평탄화막(185)은 제1 기판(110)의 픽셀 영역(SAR)에 배치되고, 제1_1 연결 영역(CR11) 및 제1_2 연결 영역(CR12)에는 제1 평탄화막(185)과 다른 절연막이 형성될 수도 있다. 제1 평탄화막(185)은 절연성 물질을 포함할 수 있고, 예를 들어, 실리콘 산화막을 포함할 수 있다. 도시된 것과 달리, 경우에 따라, 제1 평탄화막(185)는 생략될 수도 있다.
컬러 필터(180)는 제1 평탄화막(185) 상에 배치될 수 있다. 컬러 필터(180)는 광전 변환 소자(130)의 상부에 배치될 수 있다. 몇몇 실시예들에 따른 이미지 센서에서, 컬러 필터(180)은 제1 기판(110)의 픽셀 영역(SAR)에 배치될 수 있다. 컬러 필터(180)는 특정 파장의 빛을 통과시켜 하부의 광전 변환 소자(130)에 도달하게 할 수 있다. 컬러 필터(180)은 예를 들어, 적색(R) 필터, 녹색(G) 필터 및 청색(B) 필터 중 적어도 하나를 포함하는 컬러 필터 어레이로 구현될 수 있다. 컬러 필터(180)는 예를 들어, 수지에 금속 또는 금속 산화물을 포함하는 안료(pigment)를 혼합한 물질로 이루어질 수 있다.
제2 평탄화막(186)은 컬러 필터(180) 상에 배치될 수 있다. 제2 평탄화막(186)은 절연성 물질을 포함할 수 있고, 예를 들어, 실리콘 산화물을 포함할 수 있다.
마이크로 렌즈(190)는 광전 변환 소자(130) 이외의 영역으로 입사하는 빛의 경로를 변경시키어 광전 변환 소자(130) 내로 빛을 집광시킬 수 있다. 마이크로 렌즈(190)는 예를 들어, 광투과성 수지와 같은 유기 물질을 포함할 수 있지만, 이에 제한되는 것은 아니다.
제1 로직 회로 게이트층(LC1) 및 제2 로직 회로 게이트층(LC2)는 제2 기판의 일면(210a) 상에 형성될 수 있다. 도시된 것과 달리, 제1 로직 회로 게이트층(LC1) 및 제2 로직 회로 게이트층(LC2)는 제2 기판(210) 내에 적어도 일부가 매립될 수도 있다.
각각의 제1 로직 회로 게이트층(LC1) 및 제2 로직 회로 게이트층(LC2)은 로직 트랜지스터에 포함될 수 있다. 로직 트랜지스터는 픽셀 영역(SAR)의 각 단위 픽셀에 일정한 신호를 제공하거나 출력 신호를 제어하는 로직 회로에 포함될 수 있다.
제1 배선 구조체(140)는 제1 기판의 제1 면(110a) 상에 배치될 수 있다. 제1 배선 구조체(140)는 제1 배선 절연막(141)과, 제1 연결 배선(142)과, 제1 상부 접합 패드(150)와, 제2 상부 접합 패드(160)와, 제3 상부 접합 패드(170)를 포함할 수 있다.
제1 배선 구조체(140)는 제1 기판 구조체(100)의 픽셀 영역(SAR), 제1_1 연결 영역(CR11) 및 제1_2 연결 영역(CR12)에 걸쳐 형성될 수 있다. 제1 연결 배선(142)은 픽셀 영역(SAR), 제1_1 연결 영역(CR11) 및 제1_2 연결 영역(CR12)에 걸쳐 배치될 수 있다. 제1 상부 접합 패드(150)는 픽셀 영역(SAR)에 포함되고, 제2 상부 접합 패드(160)는 제1_1 연결 영역(CR11)에 포함되고, 제3 상부 접합 패드(170)는 제1_2 연결 영역(CR12)에 포함될 수 있다.
다르게 설명하면, 제1 상부 접합 패드(150)는 제1 기판(110)의 픽셀 영역(SAR)에 중첩되게 배치되고, 제2 상부 접합 패드(160)는 제1 기판(110)의 제1_1 연결 영역(CR11)에 중첩되게 배치되고, 제3 상부 접합 패드(170)는 제1 기판(110)의 제1_2 연결 영역(CR12)에 중첩되게 배치될 수 있다.
제1 배선 절연막(141)은 제1 기판의 제1 면(110a) 상에 형성될 수 있다. 픽셀 게이트층(125)은 제1 배선 절연막(141) 내에 배치될 수 있다. 제1 배선 절연막(141)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 실리콘 산화물보다 유전율이 낮은 저유전율(low-k) 물질 중 적어도 하나를 포함할 수 있다. 저유전율 물질은 예를 들어, FOX(Flowable Oxide), TOSZ(Torene SilaZene), USG(Undoped Silica Glass), BSG(Borosilica Glass), PSG(PhosphoSilica Glass), BPSG(BoroPhosphoSilica Glass), PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate), FSG(Fluoride Silicate Glass), CDO(Carbon Doped silicon Oxide), Xerogel, Aerogel, Amorphous Fluorinated Carbon, OSG(Organo Silicate Glass), Parylene, BCB(bis-benzocyclobutenes), SiLK, polyimide, porous polymeric material 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
제1 연결 배선(142)은 제1 배선 절연막(141) 내에 배치될 수 있다. 제1 연결 배선(142)은 스토리지 노드 영역(115), 광전 변환 소자(130) 및 픽셀 게이트층(125)와 전기적으로 연결될 수 있다.
제1 연결 배선(142)은 배선 배리어층과 배선 필링층을 포함할 수 있다. 배선 배리어층은 예를 들어, 탄탈륨(Ta), 탄탈륨 질화물(TaN), 티타늄(Ti), 티타늄 질화물(TiN), 루테늄(Ru), 코발트(Co), 니켈(Ni), 니켈 보론(NiB), 텅스텐(W), 텅스텐 질화물(WN), 지르코늄(Zr), 지르코늄 질화물(ZrN), 바나듐(V), 바나듐 질화물(VN), 니오븀(Nb), 니오븀 질화물(NbN), 백금(Pt), 이리듐(Ir) 및 로듐(Rh) 중 적어도 하나를 포함할 수 있다. 배선 필링층은 예를 들어, 알루미늄(Al), 구리(Cu), 텅스텐(W), 코발트(Co), 루테늄(Ru) 및 몰리브데넘(Mo) 중 적어도 하나를 포함할 수 있다.
제1 상부 접합 패드(150)는 제1 연결 배선(142)과 연결되지 않을 수 있다. 반면, 제2 상부 접합 패드(160) 및 제3 상부 접합 패드(170)는 각각 제1 연결 배선(142)과 연결될 수 있다. 제2 상부 접합 패드(160)는 제1 상부 접합 패드 비아(165)를 통해, 제1 연결 배선(142)과 연결될 수 있다. 제3 상부 접합 패드(170)는 제2 상부 접합 패드 비아(175)를 통해, 제1 연결 배선(142)과 연결될 수 있다.
제1 상부 접합 패드(150)는 제1 기판 구조체(100)의 픽셀 영역(SAR)과 제2 기판 구조체(200)의 로직 회로 영역(LR)을 전기적으로 연결시키지 않는다. 다르게 설명하면, 제1 상부 접합 패드(150)는 더미 접합 패드일 수 있다.
제2 상부 접합 패드(160) 및 제3 상부 접합 패드(170)는 제1 기판 구조체(100)의 픽셀 영역(SAR)과 제2 기판 구조체(200)의 로직 회로 영역(LR)을 전기적으로 연결시킨다. 다르게 설명하면, 제2 상부 접합 패드(160) 및 제3 상부 접합 패드(170)은 각각 액티브 접합 패드일 수 있다.
제1 내지 제3 상부 접합 패드(150, 160, 170)과, 제1 및 제2 상부 접합 패드 비아(165, 175)는 각각 패드 배리어층과 패드 필링층을 포함할 수 있다. 패드 배리어층은 예를 들어, 탄탈륨(Ta), 탄탈륨 질화물(TaN), 티타늄(Ti), 티타늄 질화물(TiN), 루테늄(Ru), 코발트(Co), 니켈(Ni), 니켈 보론(NiB), 텅스텐(W), 텅스텐 질화물(WN), 지르코늄(Zr), 지르코늄 질화물(ZrN), 바나듐(V), 바나듐 질화물(VN), 니오븀(Nb), 니오븀 질화물(NbN), 백금(Pt), 이리듐(Ir) 및 로듐(Rh) 중 적어도 하나를 포함할 수 있다. 패드 필링층은 예를 들어, 구리(Cu)를 포함할 수 있다.
제2 배선 구조체(240)는 제2 기판의 일면(210a) 상에 배치될 수 있다. 제2 배선 구조체(240)는 제2 배선 절연막(241)과, 제2 연결 배선(242)과, 제1 하부 접합 패드(250)와, 제2 하부 접합 패드(260)와, 제3 하부 접합 패드(270)를 포함할 수 있다.
제1 기판 구조체(100) 및 제2 기판 구조체(200)는 제1 배선 구조체(140) 및 제2 배선 구조체(240)에 의해 직접 본딩될 수 있다. 제1 기판 구조체(100) 및 제2 기판 구조체(200)가 직접 본딩된 접합 계면(CS)은, 제1 배선 구조체(140) 및 제2 배선 구조체(240) 사이에 정의될 수 있다.
제2 배선 구조체(240)는 제2 기판 구조체(200)의 로직 회로 영역(LR), 제2_1 연결 영역(CR21) 및 제2_2 연결 영역(CR22)에 걸쳐 형성될 수 있다. 제2 연결 배선(242)은 로직 회로 영역(LR), 제2_1 연결 영역(CR21) 및 제2_2 연결 영역(CR22)에 걸쳐 배치될 수 있다. 제1 하부 접합 패드(250)는 로직 회로 영역(LR)에 포함되고, 제2 하부 접합 패드(260)는 제2_1 연결 영역(CR21)에 포함되고, 제3 하부 접합 패드(270)는 제2_2 연결 영역(CR22)에 포함될 수 있다.
다르게 설명하면, 제1 하부 접합 패드(250)는 제2 기판(210)의 로직 회로 영역(LR)에 중첩되게 배치되고, 제2 하부 접합 패드(260)는 제2 기판(210)의 제2_1 연결 영역(CR21)에 중첩되게 배치되고, 제3 하부 접합 패드(270)는 제2 기판(210)의 제2_2 연결 영역(CR22)에 중첩되게 배치될 수 있다.
제2 배선 절연막(241)은 제2 기판의 일면(210a) 상에 형성될 수 있다. 제1 로직 회로 게이트층(LC1) 및 제2 로직 회로 게이트층(LC2)은 제2 배선 절연막(241) 내에 배치될 수 있다. 제2 배선 절연막(241)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 실리콘 산화물보다 유전율이 낮은 저유전율(low-k) 물질 중 적어도 하나를 포함할 수 있다.
제2 연결 배선(242)은 제2 배선 절연막(241) 내에 배치될 수 있다. 제2 연결 배선(242)은 제1 로직 회로 게이트층(LC1) 및 제2 로직 회로 게이트층(LC2)과 전기적으로 연결될 수 있다.
제2 연결 배선(242)은 배선 배리어층과 배선 필링층을 포함할 수 있다.
제1 하부 접합 패드(250)는 제2 연결 배선(242)과 연결되지 않을 수 있다. 반면, 제2 하부 접합 패드(260) 및 제3 하부 접합 패드(270)는 각각 제2 연결 배선(242)과 연결될 수 있다. 제2 하부 접합 패드(260)는 제1 하부 접합 패드 비아(265)를 통해, 제2 연결 배선(242)과 연결될 수 있다. 제3 하부 접합 패드(270)는 제2 하부 접합 패드 비아(275)를 통해, 제2 연결 배선(242)과 연결될 수 있다.
제1 하부 접합 패드(250)는 제1 기판 구조체(100)의 픽셀 영역(SAR)과 제2 기판 구조체(200)의 로직 회로 영역(LR)을 전기적으로 연결시키지 않는다. 다르게 설명하면, 제1 하부 접합 패드(250)는 더미 접합 패드일 수 있다.
제2 하부 접합 패드(260) 및 제3 하부 접합 패드(270)는 제1 기판 구조체(100)의 픽셀 영역(SAR)과 제2 기판 구조체(200)의 로직 회로 영역(LR)을 전기적으로 연결시킨다. 다르게 설명하면, 제2 하부 접합 패드(260) 및 제3 하부 접합 패드(270)은 각각 액티브 접합 패드일 수 있다.
제1 내지 제3 하부 접합 패드(250, 260, 270)과, 제1 및 제2 하부 접합 패드 비아(265, 275)는 각각 패드 배리어층과 패드 필링층을 포함할 수 있다.
제1 상부 접합 패드(150)는 제1 하부 접합 패드(250)와 직접 연결될 수 있다. 다르게 설명하면, 제1 상부 접합 패드(150)는 제1 하부 접합 패드(250)와 직접 본딩될 수 있다. 제2 상부 접합 패드(160)는 제2 하부 접합 패드(260)와 직접 연결되고, 제3 상부 접합 패드(170)는 제3 하부 접합 패드(270)와 직접 연결될 수 있다.
인접하는 각각의 제1 상부 접합 패드(150) 및 제1 하부 접합 패드(250)는 제1 피치(P1)만큼 이격될 수 있다. 인접하는 각각의 제2 상부 접합 패드(160) 및 제2 하부 접합 패드(260)는 제2 피치(P2)만큼 이격될 수 있다. 인접하는 각각의 제3 상부 접합 패드(170) 및 제3 하부 접합 패드(270)는 제3 피치(P3)만큼 이격될 수 있다. 여기에서, 피치는 접합 계면(CS)을 기준으로 측정한 거리일 수 있다.
예를 들어, 제2 피치(P2) 및 제3 피치(P3)는 제1 피치(P1)보다 크다. 몇몇 실시예들에 따른 이미지 센서에서, 제2 피치(P2)는 제3 피치(P3)와 동일할 수 있다.
제1 상부 접합 패드(150)의 폭(W11)은 제2 상부 접합 패드(160)의 폭(W21)보다 작다. 제1 상부 접합 패드(150)의 폭(W11)은 제3 상부 접합 패드(170)의 폭(W31)보다 작다. 여기에서, 폭은 접합 계면(CS)을 기준으로 측정한 폭일 수 있다.
몇몇 실시예들에 따른 이미지 센서에서, 제2 상부 접합 패드(160)의 폭(W21)은 제3 상부 접합 패드(170)의 폭(W31)과 동일할 수 있다. 여기에서, "동일한 폭"의 의미는 비교되는 2개의 위치에서 폭이 완전히 동일한 것뿐만 아니라, 공정 과정상의 마진 등으로 인해서 발생할 수 있는 미세한 폭의 차이를 포함하는 의미이다.
제1 하부 접합 패드(250)의 폭(W12)은 제2 하부 접합 패드(260)의 폭(W22)보다 작다. 제1 하부 접합 패드(250)의 폭(W12)은 제3 하부 접합 패드(270)의 폭(W32)보다 작다. 제2 하부 접합 패드(260)의 폭(W22)은 제3 하부 접합 패드(270)의 폭(W32)과 동일할 수 있다.
예를 들어, 제1 상부 접합 패드(150)의 폭(W11)은 제1 하부 접합 패드(250)의 폭(W12)과 동일할 수 있다. 제2 상부 접합 패드(160)의 폭(W21)은 제2 하부 접합 패드(260)의 폭(W22)과 동일할 수 있다. 제3 상부 접합 패드(170)의 폭(W31)은 제3 하부 접합 패드(270)의 폭(W32)과 동일할 수 있다.
몇몇 실시예들에 따른 이미지 센서에서, 제1 상부 접합 패드(150)는 제1 하부 접합 패드(250)와 정렬되어, 제1 하부 접합 패드(250)와 정합될 수 있다. 제2 상부 접합 패드(160)는 제2 하부 접합 패드(260)와 정렬되어, 제2 하부 접합 패드(260)와 정합될 수 있다. 제3 상부 접합 패드(170)는 제3 하부 접합 패드(270)와 정렬되어, 제3 하부 접합 패드(270)와 정합될 수 있다.
제1 상부 접합 패드(150)의 두께(t11)는 제2 상부 접합 패드(160)의 두께(t21)보다 작다. 제3 상부 접합 패드(170)의 두께는 제2 상부 접합 패드(160)의 두께(t21)와 동일할 수 있다.
여기에서, "동일한 두께"의 의미는 비교되는 2개의 위치에서 두께가 완전히 동일한 것뿐만 아니라, 공정 과정상의 마진 등으로 인해서 발생할 수 있는 미세한 두께의 차이를 포함하는 의미이다. 또한, 여기에서, 두께는 접합 계면(CS)을 기준으로 측정한 두께일 수 있다.
제1 하부 접합 패드(250)의 두께(t12)는 제2 하부 접합 패드(260)의 두께(t22)보다 작다. 제3 하부 접합 패드(270)의 두께는 제2 하부 접합 패드(260)의 두께(t22)와 동일할 수 있다.
몇몇 실시예들에 따른 이미지 센서에서, 제1 상부 접합 패드(150)의 두께(t11)는 제1 하부 접합 패드(250)의 두께(t12)와 동일할 수 있다. 제2 상부 접합 패드(160)의 두께(t21)는 제2 하부 접합 패드(260)의 두께(t22)와 동일할 수 있다.
제1 하부 접합 패드(250)의 폭은 제2 하부 접합 패드(260)의 폭보다 작다. 또한, 직접 본딩된 제1 하부 접합 패드(250) 및 제1 상부 접합 패드(150)의 두께(t11＋t12)가 직접 본딩된 제2 하부 접합 패드(260) 및 제2 상부 접합 패드(160)의 두께(t21＋t22)와 동일하다고 가정하자.
이와 같은 경우, 제1 하부 접합 패드(250) 및 제1 상부 접합 패드(150) 사이의 접합면에서 발생되는 응력은, 제2 하부 접합 패드(260) 및 제2 상부 접합 패드(160) 사이의 접합면에서 발생되는 응력보다 크다. 즉, 제2 하부 접합 패드(260) 및 제2 상부 접합 패드(160) 사이의 접합면보다 제1 하부 접합 패드(250) 및 제1 상부 접합 패드(150) 사이의 접합면에 응력이 더 집중된다. 이로 인해, 제1 하부 접합 패드(250) 및 제1 상부 접합 패드(150)의 접합면이 분리될 가능성이 증가한다.
한편, 직접 본딩된 제1 하부 접합 패드(250) 및 제1 상부 접합 패드(150)의 두께(t11＋t12)가 직접 본딩된 제2 하부 접합 패드(260) 및 제2 상부 접합 패드(160)의 두께(t21＋t22)보다 작아질 때를 가정한다.
이와 같은 경우, 직접 본딩된 제1 하부 접합 패드(250) 및 제1 상부 접합 패드(150)의 두께(t11＋t12)가 감소함에 따라, 제1 하부 접합 패드(250) 및 제1 상부 접합 패드(150) 사이의 접합면에 발생되는 응력도 감소할 수 있다.
따라서, 직접 본딩된 접합 패드의 폭에 따라 접합 패드의 두께를 조정해줌에 따라, 직접 본딩된 접합 패드의 신뢰성이 개선될 수 있다.
도 7은 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면이다. 설명의 편의상, 도 4 내지 도 6을 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
참고적으로, 도 7은 도 4의 X 부분을 확대한 도면이다.
도 7을 참고하면, 몇몇 실시예들에 따른 이미지 센서에서, 제1 하부 접합 패드(250)의 두께(t12)는 제2 하부 접합 패드(260)의 두께(t22)와 동일할 수 있다. 제3 하부 접합 패드(270)의 두께는 제1 하부 접합 패드(250)의 두께(t12)와 동일할 수 있다.
제2 상부 접합 패드(160)의 두께(t21)는 제2 하부 접합 패드(260)의 두께(t22)보다 크다.
도시된 것과 반대로, 제2 상부 접합 패드(160)의 두께(t21)는 제2 하부 접합 패드(260)의 두께(t21)보다 작을 수 있다. 이 때, 제1 상부 접합 패드(150)의 두께(t11)는 제2 상부 접합 패드(160)의 두께(t21)와 동일할 수 있다.
도 8은 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면이다. 설명의 편의상, 도 4 내지 도 6을 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
참고적으로, 도 8은 도 4의 X 부분을 확대한 도면이다.
도 8을 참고하면, 몇몇 실시예들에 따른 이미지 센서에서, 제2 상부 접합 패드(160)는 제1 연결 배선(142)과 직접 연결될 수 있다. 제2 하부 접합 패드(260)는 제2 연결 배선(242)과 직접 연결될 수 있다.
제1 상부 접합 패드 비아(165)는 제2 상부 접합 패드(160)와 제1 연결 배선(142) 사이에 배치되지 않을 수 있다.
제1 하부 접합 패드 비아(265)는 제2 하부 접합 패드(260)와 제2 연결 배선(242) 사이에 배치되지 않을 수 있다.
도시된 것과 달리, 제1 상부 접합 패드 비아(165)는 형성되지 않고, 제1 하부 접합 패드 비아(265)는 형성될 수 있다. 또는, 제1 상부 접합 패드 비아(165)는 형성되고, 제1 하부 접합 패드 비아(265)는 형성되지 않을 수 있다.
도 9는 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면이다. 설명의 편의상, 도 4 내지 도 6을 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
참고적으로, 도 9는 도 4의 X 부분을 확대한 도면이다.
도 9를 참고하면, 몇몇 실시예들에 따른 이미지 센서에서, 제2 상부 접합 패드(160)는 제1 서브 접합 패드(160_1)와, 제2 서브 접합 패드(160_2)를 포함할 수 있다.
제2 서브 접합 패드(160_2)는 제1 서브 접합 패드(160_1)의 적어도 일측에 배치될 수 있다.
예를 들어, 제1 서브 접합 패드(160_1)의 두께(t21)는 제2 서브 접합 패드(160_2)의 두께(t211)보다 크다.
도시된 것과 달리, 제2 하부 접합 패드(260)도 제2 상부 접합 패드(160)와 대응되는 모양을 가질 수 있다.
또는, 도시된 것과 달리, 제2 하부 접합 패드(260)가 도 9의 제2 상부 접합 패드(160)와 같은 모양을 갖고, 제2 상부 접합 패드(160)가 도 9의 제2 하부 접합 패드(260)와 같은 모양을 가질 수도 있다.
도 10은 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면이다. 설명의 편의상, 도 4 내지 도 6을 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 10을 참고하면, 몇몇 실시예들에 따른 이미지 센서에서, 제2 상부 접합 패드(160)는 제2_1 상부 접합 패드(161)와, 제2_2 상부 접합 패드(162)를 포함할 수 있다. 제3 상부 접합 패드(170)는 제3_1 상부 접합 패드(171)와, 제3_2 상부 접합 패드(172)를 포함할 수 있다.
제2 하부 접합 패드(260)는 제2_1 하부 접합 패드(261)와, 제2_2 하부 접합 패드(262)를 포함할 수 있다. 제3 하부 접합 패드(270)는 제3_1 하부 접합 패드(271)와, 제3_2 하부 접합 패드(272)를 포함할 수 있다.
제2_1 상부 접합 패드(161) 및 제3_1 상부 접합 패드(171)는 제1 연결 배선(142)과 연결될 수 있다. 제2_1 하부 접합 패드(261) 및 제3_1 하부 접합 패드(271)는 제2 연결 배선(242)과 연결될 수 있다.
제2_2 상부 접합 패드(162) 및 제3_2 상부 접합 패드(172)는 제1 연결 배선(142)과 연결되지 않는다. 제2_2 하부 접합 패드(262) 및 제3_2 하부 접합 패드(272)는 제2 연결 배선(242)과 연결되지 않는다.
제2_1 상부 접합 패드(161), 제3_1 상부 접합 패드(171), 제2_1 하부 접합 패드(261) 및 제3_1 하부 접합 패드(271)는 제1 기판 구조체(100)의 픽셀 영역(SAR)과 제2 기판 구조체(200)의 로직 회로 영역(LR)을 전기적으로 연결시키는 액티브 접합 패드일 수 있다.
제2_2 상부 접합 패드(162), 제3_2 상부 접합 패드(172), 제2_2 하부 접합 패드(262) 및 제3_2 하부 접합 패드(272)는 제1 기판 구조체(100)의 픽셀 영역(SAR)과 제2 기판 구조체(200)의 로직 회로 영역(LR)을 전기적으로 연결시키지 않는 더비 접합 패드일 수 있다.
제2_1 상부 접합 패드(161)의 폭은 제2_2 상부 접합 패드(162)의 폭과 동일하고, 제3_1 상부 접합 패드(171)의 폭은 제3_2 상부 접합 패드(172)의 폭과 동일할 수 있다.
도시된 것과 달리, 제2 상부 접합 패드(160) 및 제3 상부 접합 패드(170) 중 하나는 더미 접합 패드를 포함하지 않을 수 있다. 제2 하부 접합 패드(260) 및 제3 하부 접합 패드(270) 중 하나는 더미 접합 패드를 포함하지 않을 수 있다.
또한, 도시된 것과 달리, 제2_2 상부 접합 패드(162)는 제1 연결 배선(142)과 연결되지 않고, 제2_2 하부 접합 패드(262)는 제2 연결 배선(242)과 연결될 수 있다. 반대로, 제2_2 상부 접합 패드(162)는 제1 연결 배선(142)과 연결되고, 제2_2 하부 접합 패드(262)는 제2 연결 배선(242)과 연결되지 않을 수 있다. 마찬가지로, 제3_2 상부 접합 패드(172)는 제1 연결 배선(142)과 연결되지 않고, 제3_2 하부 접합 패드(272)는 제2 연결 배선(242)과 연결될 수 있다. 반대로, 제3_2 상부 접합 패드(172)는 제1 연결 배선(142)과 연결되고, 제3_2 하부 접합 패드(272)는 제2 연결 배선(242)과 연결되지 않을 수 있다.
도 11은 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면이다. 설명의 편의상, 도 10을 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 11을 참고하면, 몇몇 실시예들에 따른 이미지 센서에서, 제2_1 상부 접합 패드(161)의 폭은 제2_2 상부 접합 패드(162)의 폭보다 크고, 제3_1 상부 접합 패드(171)의 폭은 제3_2 상부 접합 패드(172)의 폭보다 크다.
제2_2 상부 접합 패드(162)의 폭과, 제3_2 상부 접합 패드(172)의 폭은 제1 상부 접합 패드(150)의 폭(W11)과 동일할 수 있다.
도 12는 몇몇 실시예들에 따른 이미지 센서를 설명하기 위한 도면이다. 설명의 편의상, 도 4 내지 도 6을 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 12를 참고하면, 몇몇 실시예들에 따른 이미지 센서에서, 제1_1 연결 영역(CR11)은 더미 컬러 필터(180_1)와, 더미 마이크로 렌즈(190_1)를 포함할 수 있다.
제1_2 연결 영역(CR12)도 더미 컬러 필터(180_1)와, 더미 마이크로 렌즈(190_1)를 포함할 수 있다.
도 13은 몇몇 실시예들에 따른 이미지 센서의 개략적인 레이아웃을 나타내는 도면이다. 설명의 편의상, 도 3을 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
도 13을 참고하면, 몇몇 실시예들에 따른 이미지 센서에서, 제1 기판 구조체(100)는 픽셀 영역(SAR)과, 제1_1 연결 영역(CR11)과, 제1 패드 영역(PR1)을 포함할 수 있다.
제2 기판 구조체(200)는 로직 회로 영역(LR)과, 제2_1 연결 영역(CR21)과, 제2 패드 영역(PR2)을 포함할 수 있다.
로직 회로 영역(LR) 중 행 드라이버(도 1의 30)에 해당되는 영역은 제2_1 연결 영역(CR21) 및 제1_1 연결 영역(CR11)을 통해, 픽셀 영역(SAR)과 전기적으로 연결될 수 있다.
하지만, 픽셀 영역(SAR)과 중첩되는 위치에서, 로직 회로 영역(LR) 중 상관 이중 샘플러(도 1의 60)에 해당되는 영역은 픽셀 영역(SAR)과 전기적으로 연결될 수 있다.
도 14는 몇몇 실시예들에 따른 이미지 센싱 장치를 나타내는 개략적인 단면도이다. 도 15는 도 14의 Y 부분을 확대한 도면이다. 설명의 편의상, 도 4 내지 도 6을 이용하여 설명한 것과 다른 점을 중심으로 설명한다.
참고적으로, 도 14의 X 부분을 확대한 부분에 대한 설명은 도 5, 도 7 내지 도 9 중 하나를 이용하여 설명한 것과 실질적으로 동일할 수 있다.
일 예로, 픽셀 영역(SAR) 및 로직 회로 영역(LR)을 나타내는 제1 단면도와, 제1_1 연결 영역(CR11) 및 제2_1 연결 영역(CR21)을 나타내는 제2 단면도는 각각 제2 방향(X)을 따라 절단한 단면도이거나, 제3 방향(Y)을 따라 절단한 단면도일 수 있다.
다른 예로, 제1 단면도는 제2 방향(X)을 따라 절단한 단면도이고, 제2 단면도는 제3 방향(Y)을 따라 절단한 단면도일 수 있다. 또는, 제1 단면도는 제3 방향(Y)을 따라 절단한 단면도이고, 제2 단면도는 제2 방향(X)을 따라 절단한 단면도일 수 있다.
도 14 및 도 15를 참고하면, 몇몇 실시예들에 따른 이미지 센서에서, 제1 상부 접합 패드(150)는 제1_1 상부 접합 패드(151)와, 제1_2 상부 접합 패드(152)를 포함할 수 있다.
제1 하부 접합 패드(250)는 제1_1 하부 접합 패드(251)와, 제1_2 하부 접합 패드(252)를 포함할 수 있다.
제1 상부 접합 패드(150)는 제1 연결 배선(142)과 연결될 수 있다. 예를 들어, 제1_1 상부 접합 패드(151)는 제3 상부 접합 패드 비아(155)를 통해 제1 연결 배선(142)과 연결될 수 있다. 제1_2 상부 접합 패드(152)는 제1 연결 배선(142)과 연결되지 않는다.
제1 하부 접합 패드(250)는 제2 연결 배선(242)과 연결될 수 있다. 예를 들어, 제1_1 하부 접합 패드(251)는 제3 하부 접합 패드 비아(255)를 통해 제2 연결 배선(242)과 연결될 수 있다. 제1_2 하부 접합 패드(252)는 제2 연결 배선(242)과 연결되지 않는다.
제1_1 상부 접합 패드(151) 및 제1_1 하부 접합 패드(251)는 제1 기판 구조체(100)의 픽셀 영역(SAR)과 제2 기판 구조체(200)의 로직 회로 영역(LR)을 전기적으로 연결시키는 액티브 접합 패드일 수 있다.
제1_2 상부 접합 패드(152) 및 제1_2 하부 접합 패드(252)는 제1 기판 구조체(100)의 픽셀 영역(SAR)과 제2 기판 구조체(200)의 로직 회로 영역(LR)을 전기적으로 연결시키지 않는 더비 접합 패드일 수 있다.
제1_1 상부 접합 패드(151)의 폭(W11)은 제1_2 상부 접합 패드(152)의 폭과 동일할 수 있다. 제1_1 하부 접합 패드(251)의 폭(W12)은 제1_2 하부 접합 패드(252)의 폭과 동일할 수 있다.
제1_1 상부 접합 패드(151)의 폭(W11)은 제1_1 하부 접합 패드(251)의 폭(W12)과 동일할 수 있다. 제1_1 상부 접합 패드(151)의 두께(t11)은 제1_1 하부 접합 패드(251)의 두께(t12)과 동일할 수 있다.
도 14에서, 각각의 제1 상부 접합 패드(150) 및 제1 하부 접합 패드(250)는 액티브 접합 패드와 더미 접합 패드를 포함하는 것으로 도시하였지만, 이에 제한되는 것은 아니다. 즉, 각각의 제1 상부 접합 패드(150) 및 제1 하부 접합 패드(250)는 액티브 접합 패드만을 포함할 수도 있다.
덧붙여, 도시된 것과 달리, 각각의 제2 상부 접합 패드(160) 및 제2 하부 접합 패드(260)는 액티브 접합 패드뿐만 아니라, 더미 접합 패드도 포함할 수 있다. 각각의 제2 상부 접합 패드(160) 및 제2 하부 접합 패드(260)가 더미 접합 패드를 포함할 경우, 더미 접합 패드의 폭은 액티브 접합 패드의 폭과 동일할 수도 있고, 도 11과 같이 더미 접합 패드의 폭은 액티브 접합 패드의 폭보다 작을 수도 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100, 200: 기판 구조체 140, 240: 배선 구조체
150, 160, 170, 250, 260, 270: 접합 패드

Claims (10)

  1. 광전 변환 소자가 형성된 제1 기판과, 제1 배선 구조체를 포함하는 제1 기판 구조체로, 상기 제1 배선 구조체는 상기 광전 변환 소자와 전기적으로 연결된 상부 연결 배선과, 제1 상부 접합 패드와, 제2 상부 접합 패드를 포함하는 제1 기판 구조체; 및
    상기 제1 배선 구조체와 접합되는 제2 배선 구조체와, 제2 기판을 포함하는 제2 기판 구조체를 포함하고,
    상기 제2 배선 구조체는 상기 상부 연결 배선과 전기적으로 연결되는 하부 연결 배선과, 상기 제1 상부 접합 패드와 직접 연결되는 제1 하부 접합 패드와, 상기 제2 상부 접합 패드와 직접 연결되는 제2 하부 접합 패드를 포함하고,
    상기 제1 상부 접합 패드의 제1 폭은 상기 제2 상부 접합 패드의 제2 폭보다 크고,
    상기 제1 상부 접합 패드의 제1 두께는 상기 제1 상부 접합 패드의 제2 두께보다 큰 이미지 센서.
  2. 제1 항에 있어서,
    상기 제1 하부 접합 패드의 제3 두께는 상기 제2 하부 접합 패드의 제4 두께보다 큰 이미지 센서.
  3. 제1 항에 있어서,
    상기 제1 하부 접합 패드의 제3 두께는 상기 제2 하부 접합 패드의 제4 두께와 동일한 이미지 센서.
  4. 제1 항에 있어서,
    상기 제1 상부 접합 패드는 상기 상부 연결 배선과 연결되고, 상기 제2 상부 접합 패드는 상기 상부 연결 배선과 비연결되는 이미지 센서.
  5. 제4 항에 있어서,
    상기 제1 상부 접합 패드는 상기 상부 연결 배선과 직접 연결되는 이미지 센서.
  6. 제4 항에 있어서,
    상기 제1 상부 접합 패드와 상기 상부 연결 배선을 연결하는 접합 패드 비아를 더 포함하는 이미지 센서.
  7. 제1 항에 있어서,
    상기 제1 상부 접합 패드 및 상기 제2 상부 접합 패드는 각각 상기 상부 연결 배선과 연결되는 이미지 센서.
  8. 제7 항에 있어서,
    상기 제2 상부 접합 패드와 상기 상부 연결 배선을 연결하는 접합 패드 비아를 더 포함하고,
    상기 제1 상부 접합 패드는 상기 상부 연결 배선과 직접 연결되는 이미지 센서.
  9. 제1 기판과, 제1 배선 구조체를 포함하는 제1 기판 구조체로, 상기 제1 기판은 광전 변환 소자가 형성된 픽셀 영역과, 제1 연결 영역을 포함하고, 상기 제1 배선 구조체는 상기 광전 변환 소자와 전기적으로 연결된 상부 연결 배선과, 상기 상부 연결 배선과 연결된 제1 상부 접합 패드와, 제2 상부 접합 패드를 포함하는 제1 기판 구조체; 및
    상기 제1 배선 구조체와 접합되는 제2 배선 구조체와, 상기 광전 변환 소자와 전기적으로 연결된 로직 회로가 형성된 제2 기판을 포함하는 제2 기판 구조체를 포함하고,
    상기 제1 상부 접합 패드는 상기 제1 연결 영역과 중첩되게 배치되고, 상기 제2 상부 접합 패드는 상기 픽셀 영역과 중첩되게 배치되고,
    상기 제2 배선 구조체는 상기 제1 상부 접합 패드와 직접 연결되는 제1 하부 접합 패드와, 상기 제2 상부 접합 패드와 직접 연결되는 제2 하부 접합 패드와, 상기 제1 하부 접합 패드와 연결된 하부 연결 배선을 포함하고,
    상기 제1 상부 접합 패드의 제1 폭은 상기 제2 상부 접합 패드의 제2 폭보다 크고,
    상기 제1 상부 접합 패드의 제1 두께는 상기 제1 상부 접합 패드의 제2 두께보다 큰 이미지 센서.
  10. 픽셀 영역과, 연결 영역을 포함하는 제1 기판;
    상기 제1 기판의 제1 면 상에 배치되는 컬러 필터 및 마이크로 렌즈;
    상기 제1 기판의 제1 면과 마주보는 상기 제1 기판의 제2 면 상의 제1 배선 구조체;
    상기 픽셀 영역에 형성된 광전 변환 소자와 전기적으로 연결된 로직 회로가 형성된 제2 기판; 및
    상기 제2 기판과 상기 제1 배선 구조체 사이에, 상기 제1 배선 구조체와 접합되는 제2 배선 구조체를 포함하고,
    상기 제1 배선 구조체는 상기 광전 변환 소자와 전기적으로 연결된 상부 연결 배선과, 상기 상부 연결 배선과 연결된 제1 상부 접합 패드와, 제2 상부 접합 패드를 포함하고,
    상기 제1 상부 접합 패드는 상기 연결 영역과 중첩되게 배치되고, 상기 제2 상부 접합 패드는 상기 픽셀 영역과 중첩되게 배치되고,
    상기 제2 배선 구조체는 상기 제1 상부 접합 패드와 직접 연결되는 제1 하부 접합 패드와, 상기 제2 상부 접합 패드와 직접 연결되는 제2 하부 접합 패드와, 상기 제1 하부 접합 패드 및 상기 로직 회로와 연결된 하부 연결 배선을 포함하고,
    상기 제1 상부 접합 패드의 제1 폭은 상기 제2 상부 접합 패드의 제2 폭보다 크고,
    상기 제1 상부 접합 패드의 제1 두께는 상기 제2 상부 접합 패드의 제2 두께보다 크고,
    상기 제1 하부 접합 패드의 제3 두께는 상기 제2 하부 접합 패드의 제4 두께보다 큰 이미지 센서.
KR1020190096506A 2019-08-08 2019-08-08 이미지 센서 KR20210017369A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190096506A KR20210017369A (ko) 2019-08-08 2019-08-08 이미지 센서
US16/837,299 US20210043673A1 (en) 2019-08-08 2020-04-01 Image sensor with enhanced multi-substrate structures and interconnects
US18/450,730 US20230395639A1 (en) 2019-08-08 2023-08-16 Image sensor with enhanced multi-substrate structures and interconnects

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190096506A KR20210017369A (ko) 2019-08-08 2019-08-08 이미지 센서

Publications (1)

Publication Number Publication Date
KR20210017369A true KR20210017369A (ko) 2021-02-17

Family

ID=74498112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190096506A KR20210017369A (ko) 2019-08-08 2019-08-08 이미지 센서

Country Status (2)

Country Link
US (2) US20210043673A1 (ko)
KR (1) KR20210017369A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021141252A (ja) * 2020-03-06 2021-09-16 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI595637B (zh) * 2012-09-28 2017-08-11 Sony Corp 半導體裝置及電子機器
US9230941B2 (en) * 2014-03-28 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structure for stacked semiconductor devices
JP2018064758A (ja) * 2016-10-19 2018-04-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置、製造方法、および電子機器

Also Published As

Publication number Publication date
US20230395639A1 (en) 2023-12-07
US20210043673A1 (en) 2021-02-11

Similar Documents

Publication Publication Date Title
US9087760B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
US10192910B2 (en) Image sensor
US11626438B2 (en) Image sensors
US20120104465A1 (en) Image sensor
US11818904B2 (en) Image sensor and method for fabricating the same
KR102506885B1 (ko) 이미지 센서
US20230395639A1 (en) Image sensor with enhanced multi-substrate structures and interconnects
CN114649352A (zh) 图像传感器
US9991308B2 (en) Image sensor
US20220149088A1 (en) Image sensor and method for fabricating the same
US20220052084A1 (en) Image sensors
US11417699B2 (en) Image sensor and method of fabricating the same
KR20200142612A (ko) 이미지 센서
US11929381B2 (en) Image sensor and a method of fabricating the same
US11011562B2 (en) Image sensor
US20230378206A1 (en) Image sensor
US20220181376A1 (en) Image sensor
US20230076351A1 (en) Image sensor
US11901386B2 (en) Image sensor having a sloped light blocking pattern structure
US20230057857A1 (en) Image sensor including a light blocking film
US11791362B2 (en) Image sensor and method of fabricating the same
US20220302191A1 (en) Image sensor having a gate electrode on a semiconductor pattern side wall
KR20230160705A (ko) 이미지 센서
KR20220108918A (ko) 이미지 센서
CN117080230A (zh) 图像传感器

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application