JP2014029935A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2014029935A JP2014029935A JP2012169946A JP2012169946A JP2014029935A JP 2014029935 A JP2014029935 A JP 2014029935A JP 2012169946 A JP2012169946 A JP 2012169946A JP 2012169946 A JP2012169946 A JP 2012169946A JP 2014029935 A JP2014029935 A JP 2014029935A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base region
- channel layer
- semiconductor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】 HFET1は、チャネル層15に埋設されている埋設部分24aを有しており、チャネル層15のバンドギャップ幅よりも実質的に広いバンドギャップ幅の半導体の下地領域24を備えている。ヘテロ接合に平行な所定断面には、下地領域24の埋設部分24aが現れる第1範囲と、チャネル層15の一部が現れる第2範囲が存在している。平面視したときに、第1範囲は、ゲート部22の存在範囲の少なくとも一部を含む。平面視したときに、第2範囲は、ゲート部22とドレイン電極21の間の少なくとも一部、及びゲート部22とソース電極23の間の少なくとも一部の少なくともいずれか一方を含む。
【選択図】 図1
Description
(第1特徴)本明細書で開示される半導体装置の一例は、半導体のチャネル層、半導体の電子供給層、ドレイン電極、ソース電極、ゲート部、及び半導体の下地領域を備えていてもよい。電子供給層は、チャネル層上に設けられており、チャネル層とヘテロ接合してもよい。チャネル層と電子供給層の間には、必要に応じて、他の半導体層が設けられていてもよい。電子供給層のバンドギャップ幅は、チャネル層のバンドギャップ幅よりも広くてもよい。ドレイン電極は、チャネル層に形成される2次元電子ガス層の第1部分に接続してもよく、オーミック接続するのが望ましい。ソース電極は、2次元電子ガス層の第1部分とは異なる第2部分に接続してもよく、オーミック接続するのが望ましい。ゲート部は、ドレイン電極とソース電極の間に配置されており、チャネル層と電子供給層のヘテロ接合面に対向してもよい。ゲート部には、ショットキー型、及び絶縁ゲート型が含まれる。下地領域は、チャネル層に埋設されている埋設部分を有していてもよい。また、下地領域は、チャネル層のバンドギャップ幅よりも実質的に広いバンドギャップ幅の半導体であってもよい。下地領域の一部が埋設部分であってもよく、下地領域の全体が埋設部分であってもよい。ヘテロ接合に平行な所定断面には、下地領域の埋設部分が現れる第1範囲と、チャネル層の一部が現れる第2範囲が存在していてもよい。ここで、ヘテロ接合に平行な所定断面とは、下地領域の埋設部分が含む深さで切断したときの断面である。第1範囲は、平面視したときに、ゲート部の存在範囲の少なくとも一部を含むように配置されていてもよい。なお、第1範囲は、ゲート部の存在範囲に含まれるのが望ましい。第2範囲は、平面視したときに、ゲート部とドレイン電極の間の少なくとも一部を含むように配置されていてもよい。第2範囲は、平面視したときに、ゲート部とソース電極の間の少なくとも一部を含むように配置されていてもよい。又は、第2範囲は、平面視したときに、ゲート部とドレイン電極の間の少なくとも一部、及びゲート部とソース電極の間の少なくとも一部の双方を含むように配置されていてもよい。なお、第2範囲は、平面視したときに、ゲート部とドレイン電極の間の少なくとも一部を含むように配置されているのが望ましい。
(第2特徴)本明細書で開示される半導体装置は、チャネル層下に設けられている防止層をさらに備えていてもよい。ここで、下地領域は、ドレイン電極側の第1側面、ソース電極側の第2側面、第1側面と第2側面の間を延びている下面を有していてもよい。防止層は、第1側面、第2側面、及び下面の少なくともいずれか1つの面に接触しており、下地領域の下方を経由する電流を遮断するように構成されていてもよい。この態様の半導体装置によると、下地領域の下方を経由して流れるリーク電流を抑制することができる。
(第3特徴)チャネル層、電子供給層、及び下地領域の半導体は、窒化物半導体であってもよい。
(第4特徴)第3特徴において、下地領域の半導体は、化学式AlxInyGa1−x−yN(0<x≦1、0≦y<1、0<x+y≦1)で表されてもよい。この下地領域では、アルミニウムの組成比を増加させることで、バンドギャップ幅を増加させることができる。
(第5特徴)第4特徴において、下地領域に含まれるアルミニウムの組成比が、少なくとも一方向に沿って変化していてもよい。なお、下地領域に含まれるアルミニウムの組成比は、連続的に変化していてもよく、非連続的に(ステップ状に)変化していてもよい。この態様の半導体装置では、下地領域のアルミニウムの組成比が適宜調整されることで、格子不整合に起因して下地領域に加わる歪みが抑えられる。
(第6特徴)第5特徴において、下地領域には、アルミニウムを含む第1膜とアルミニウムを含まない第2膜が繰り返し設けられていてもよい。この態様の半導体装置では、アルミニウムを含まない第2膜が断続的に設けられることによって、格子不整合に起因して下地領域に加わる歪みの蓄積が抑えられる。
(第7特徴)第6特徴において、第1膜が第2膜よりも厚くてもよい。下地領域の実質的なバンドギャップ幅が広くなるので、ゲート閾値電圧を高くすることができる。
図4に示す多層構造の下地領域24を備えたHFET1の製造方法を説明する。まず、図6に示されるように、基板11、バッファ層12、GaN層13、防止層14及びチャネル層15の一部が積層した積層体を準備する。この積層体は、MOCVD技術を利用して、基板11上に結晶成長させることで形成することができる。
図12に示されるように、基板11、バッファ層12、GaN層13、防止層114及び下地領域124が積層した積層体を準備する。この積層体は、MOCVD技術を利用して、基板11上に結晶成長させることで形成することができる。
12:バッファ層
13:GaN層
14,114:防止層
15:チャネル層
16:電子供給層
17:キャップ層
18:パッシベーション層
21:ドレイン電極
22:ゲート部
23:ソース電極
24,124:下地領域
24a,124a:埋設部分
Claims (7)
- 半導体のチャネル層と、
前記チャネル層上に設けられており、前記チャネル層とヘテロ接合する半導体の電子供給層と、
前記チャネル層に形成される2次元電子ガス層の第1部分に接続するドレイン電極と、
前記2次元電子ガス層の前記第1部分とは異なる第2部分に接続するソース電極と、
前記ドレイン電極と前記ソース電極の間に配置されており、前記チャネル層と前記電子供給層のヘテロ接合面に対向するゲート部と、
前記チャネル層に埋設されている埋設部分を有しており、前記チャネル層のバンドギャップ幅よりも実質的に広いバンドギャップ幅の半導体の下地領域と、を備えており、
前記ヘテロ接合に平行な所定断面には、前記下地領域の前記埋設部分が現れる第1範囲と、前記チャネル層の一部が現れる第2範囲が存在しており、
平面視したときに、前記第1範囲は、前記ゲート部の存在範囲の少なくとも一部を含んでおり、
平面視したときに、前記第2範囲は、前記ゲート部と前記ドレイン電極の間の少なくとも一部、及び前記ゲート部と前記ソース電極の間の少なくとも一部の少なくともいずれか一方を含む半導体装置。 - 前記チャネル層下に設けられている防止層をさらに備えており、
前記下地領域は、前記ドレイン電極側の第1側面、前記ソース電極側の第2側面、及び前記第1側面と前記第2側面の間を延びている下面を有しており、
前記防止層は、前記第1側面、前記第2側面、及び前記下面の少なくともいずれか1つの面に接触しており、前記下地領域の下方を経由する電流を遮断する請求項1に記載の半導体装置。 - 前記チャネル層、前記電子供給層、及び前記下地領域の半導体は、窒化物半導体である請求項1又は2に記載の半導体装置。
- 前記下地領域の半導体は、化学式AlxInyGa1−x−yN(0<x≦1、0≦y<1、0<x+y≦1)で表される請求項3に記載の半導体装置。
- 前記下地領域に含まれるアルミニウムの組成比が、少なくとも一方向に沿って変化している請求項4に記載の半導体装置。
- 前記下地領域には、アルミニウムを含む第1膜とアルミニウムを含まない第2膜が繰り返し設けられている請求項5に記載の半導体装置。
- 前記第1膜が前記第2膜よりも厚い請求項6に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012169946A JP5779151B2 (ja) | 2012-07-31 | 2012-07-31 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012169946A JP5779151B2 (ja) | 2012-07-31 | 2012-07-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014029935A true JP2014029935A (ja) | 2014-02-13 |
JP5779151B2 JP5779151B2 (ja) | 2015-09-16 |
Family
ID=50202326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012169946A Expired - Fee Related JP5779151B2 (ja) | 2012-07-31 | 2012-07-31 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5779151B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014216481A (ja) * | 2013-04-25 | 2014-11-17 | 三菱電機株式会社 | 電界効果トランジスタ |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007311733A (ja) * | 2006-04-17 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
JP2008112868A (ja) * | 2006-10-30 | 2008-05-15 | Eudyna Devices Inc | 半導体装置およびその製造方法 |
JP2008235613A (ja) * | 2007-03-22 | 2008-10-02 | Eudyna Devices Inc | 半導体装置 |
JP2010109086A (ja) * | 2008-10-29 | 2010-05-13 | Toshiba Corp | 窒化物半導体素子 |
JP2010238752A (ja) * | 2009-03-30 | 2010-10-21 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2012231002A (ja) * | 2011-04-26 | 2012-11-22 | Advanced Power Device Research Association | 半導体装置 |
-
2012
- 2012-07-31 JP JP2012169946A patent/JP5779151B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007311733A (ja) * | 2006-04-17 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
JP2008112868A (ja) * | 2006-10-30 | 2008-05-15 | Eudyna Devices Inc | 半導体装置およびその製造方法 |
JP2008235613A (ja) * | 2007-03-22 | 2008-10-02 | Eudyna Devices Inc | 半導体装置 |
JP2010109086A (ja) * | 2008-10-29 | 2010-05-13 | Toshiba Corp | 窒化物半導体素子 |
JP2010238752A (ja) * | 2009-03-30 | 2010-10-21 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2012231002A (ja) * | 2011-04-26 | 2012-11-22 | Advanced Power Device Research Association | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014216481A (ja) * | 2013-04-25 | 2014-11-17 | 三菱電機株式会社 | 電界効果トランジスタ |
Also Published As
Publication number | Publication date |
---|---|
JP5779151B2 (ja) | 2015-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6174874B2 (ja) | 半導体装置 | |
JP5348364B2 (ja) | ヘテロ接合型電界効果半導体装置 | |
JP5954831B2 (ja) | 半導体装置の製造方法 | |
JP5872810B2 (ja) | 窒化物半導体装置及びその製造方法 | |
JP5302553B2 (ja) | 半導体装置とその製造方法 | |
JP2013235873A (ja) | 半導体装置およびその製造方法 | |
JP2022517320A (ja) | 向上されたドレイン電流ドリフト及び/又は漏れ電流性能を有する高電子移動度トランジスタ | |
KR20110099546A (ko) | 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법 | |
JP2012109492A (ja) | 化合物半導体装置 | |
JP2010103425A (ja) | 窒化物半導体装置 | |
WO2012111363A1 (ja) | 横型半導体装置 | |
JP2011238931A (ja) | エンハンスメントモード電界効果デバイスおよびそれを製造する方法 | |
JP2014078565A (ja) | 半導体装置 | |
JP6225584B2 (ja) | 半導体装置の評価方法、並びに半導体装置およびその製造方法 | |
JP2023001273A (ja) | 窒化物半導体装置 | |
JP5707463B2 (ja) | 半導体装置とその製造方法 | |
JP2010258313A (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2017073525A (ja) | 窒化物半導体装置 | |
JP2013062494A (ja) | 窒化物半導体装置 | |
JP5991000B2 (ja) | 半導体装置およびその製造方法 | |
JP5793101B2 (ja) | 半導体装置 | |
JP6639260B2 (ja) | 半導体装置 | |
JP6530210B2 (ja) | 半導体装置及びその製造方法 | |
JP5779151B2 (ja) | 半導体装置 | |
JP2010245240A (ja) | ヘテロ接合型電界効果半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150428 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150710 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5779151 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |