JP2014216481A - 電界効果トランジスタ - Google Patents
電界効果トランジスタ Download PDFInfo
- Publication number
- JP2014216481A JP2014216481A JP2013092624A JP2013092624A JP2014216481A JP 2014216481 A JP2014216481 A JP 2014216481A JP 2013092624 A JP2013092624 A JP 2013092624A JP 2013092624 A JP2013092624 A JP 2013092624A JP 2014216481 A JP2014216481 A JP 2014216481A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- effect transistor
- field effect
- gate electrode
- buried layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 61
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 49
- 239000013078 crystal Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 8
- 230000007547 defect Effects 0.000 claims description 9
- 229910002704 AlGaN Inorganic materials 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 16
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 137
- 150000002500 ions Chemical class 0.000 description 5
- 239000012141 concentrate Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【解決手段】2次元電子ガスが形成されるチャネル層14と、該チャネル層の上に形成された電子供給層16と、該電子供給層の上に形成されたソース電極20と、該電子供給層の上に形成されたドレイン電極22と、該電子供給層の上の、該ソース電極と該ドレイン電極に挟まれた位置に形成されたゲート電極18と、該ゲート電極の該ドレイン電極側端部の直下における該チャネル層の、2次元電子ガスが形成される2次元電子ガス領域より深い場所に埋め込まれた埋め込み層30Aと、を備え、該埋め込み層は、該埋め込み層がない場合と比較して、該2次元電子ガス領域14Aのポテンシャルを上げる材料で形成する。
【選択図】図1
Description
図1は、本発明の実施の形態1に係る電界効果トランジスタの断面図である。この電界効果トランジスタは、例えばSiC又はSiで形成された基板10を備えている。基板の10の上には格子緩和層12を介してチャネル層14が形成されている。格子緩和層12は基板10とチャネル層14の格子不整合を緩和するためにAlNで形成されている。チャネル層14はGaNで形成されている。チャネル層14の層厚Ycは例えば1μmである。チャネル層14には2次元電子ガス(2DEG)が形成される。
本発明の実施の形態2に係る電界効果トランジスタは、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。図6は、本発明の実施の形態2に係る電界効果トランジスタの平面図である。埋め込み層30Eは、平面視でゲート電極18に沿って断続的に形成されている。追加埋め込み層30Fも同様である。
本発明の実施の形態3に係る電界効果トランジスタは、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。図7は、本発明の実施の形態3に係る電界効果トランジスタの断面図である。チャネル層14には、いわゆる活性領域の全面に渡って埋め込み層30Gが埋め込まれている。
本発明の実施の形態4に係る電界効果トランジスタは、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。図8は、本発明の実施の形態4に係る電界効果トランジスタの断面図である。埋め込み層30Hと追加埋め込み層30Jは断面視で三角形となるように形成されている。埋め込み層30Hは、この三角形の各辺の延長方向がゲート電極18のドレイン電極22側端部に向かないように形成されている。追加埋め込み層30Jは、各辺の延長方向がゲート電極18のソース電極20側端部に向かないように形成されている。
本発明の実施の形態5に係る電界効果トランジスタは、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。図9は、本発明の実施の形態5に係る電界効果トランジスタの平面図である。埋め込み層30Kと追加埋め込み層30Lは、平面視でゲート電極18の中央部から端部に向かうほど幅が減少するように形成されている。つまり、平面視で直線的に形成された埋め込み層30Kと追加埋め込み層30Lは、中央部で最も幅が広くなり、端部に向かうほど幅が狭くなっている。
本発明の実施の形態6に係る電界効果トランジスタは、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。図10は、本発明の実施の形態6に係る電界効果トランジスタの断面図である。埋め込み層30Mと追加埋め込み層30Nは結晶欠陥で形成されている。つまり、埋め込み層30Mと追加埋め込み層30Nはそれらの周辺よりも結晶欠陥密度が高い。
本発明の実施の形態7に係る電界効果トランジスタは、実施の形態1との共通点が多いので実施の形態1との相違点を中心に説明する。図11は、本発明の実施の形態7に係る電界効果トランジスタの断面図である。ゲート電極200の下面が曲面で形成されている。埋め込み層と追加埋め込み層は形成されていない。
Claims (8)
- 2次元電子ガスが形成されるチャネル層と、
前記チャネル層の上に形成された電子供給層と、
前記電子供給層の上に形成されたソース電極と、
前記電子供給層の上に形成されたドレイン電極と、
前記電子供給層の上の、前記ソース電極と前記ドレイン電極に挟まれた位置に形成されたゲート電極と、
前記ゲート電極の前記ドレイン電極側端部の直下における前記チャネル層の、2次元電子ガスが形成される2次元電子ガス領域より深い場所に埋め込まれた埋め込み層と、を備え、
前記埋め込み層は、前記埋め込み層がない場合と比較して、前記2次元電子ガス領域のポテンシャルを上げる材料で形成されたことを特徴とする電界効果トランジスタ。 - 前記電子供給層はAlGaNで形成され、
前記チャネル層はGaNで形成され、
前記埋め込み層はAlGaNで形成されたことを特徴とする請求項1に記載の電界効果トランジスタ。 - 前記ゲート電極の前記ソース電極側端部の直下における前記チャネル層の、2次元電子ガスが形成される2次元電子ガス領域より深い場所に埋め込まれた追加埋め込み層を備え、
前記追加埋め込み層は、前記追加埋め込み層がない場合と比較して、前記2次元電子ガス領域のポテンシャルを上げる材料で形成されたことを特徴とする請求項1又は2に記載の電界効果トランジスタ。 - 前記ゲート電極は平面視で直線的に形成され、
前記埋め込み層は、平面視で前記ゲート電極に沿って断続的に形成されたことを特徴とする請求項1乃至3のいずれか1項に記載の電界効果トランジスタ。 - 前記埋め込み層は断面視で三角形となるように形成され、
前記埋め込み層は、前記三角形の各辺の延長方向が前記ゲート電極の前記ドレイン電極側端部に向かないように形成されたことを特徴とする請求項1乃至4のいずれか1項に記載の電界効果トランジスタ。 - 前記ゲート電極は平面視で直線的に形成され、
前記埋め込み層は、平面視で前記ゲート電極の中央部から端部に向かうほど幅が減少することを特徴とする請求項1乃至3のいずれか1項に記載の電界効果トランジスタ。 - 前記埋め込み層は結晶欠陥で形成されたことを特徴とする請求項1に記載の電界効果トランジスタ。
- 2次元電子ガスが形成されるチャネル層と、
前記チャネル層の上に形成された電子供給層と、
前記電子供給層の上に形成されたソース電極と、
前記電子供給層の上に形成されたドレイン電極と、
前記ソース電極と前記ドレイン電極の間の前記電子供給層の上に形成された、下面が曲面で形成されたゲート電極と、を備えたことを特徴とする電界効果トランジスタ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013092624A JP6111821B2 (ja) | 2013-04-25 | 2013-04-25 | 電界効果トランジスタ |
US14/217,633 US9054168B2 (en) | 2013-04-25 | 2014-03-18 | Field-effect transistor |
DE102014005729.1A DE102014005729B4 (de) | 2013-04-25 | 2014-04-17 | Feldeffekttransistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013092624A JP6111821B2 (ja) | 2013-04-25 | 2013-04-25 | 電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014216481A true JP2014216481A (ja) | 2014-11-17 |
JP6111821B2 JP6111821B2 (ja) | 2017-04-12 |
Family
ID=51685126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013092624A Active JP6111821B2 (ja) | 2013-04-25 | 2013-04-25 | 電界効果トランジスタ |
Country Status (3)
Country | Link |
---|---|
US (1) | US9054168B2 (ja) |
JP (1) | JP6111821B2 (ja) |
DE (1) | DE102014005729B4 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9559161B2 (en) * | 2014-11-13 | 2017-01-31 | Infineon Technologies Austria Ag | Patterned back-barrier for III-nitride semiconductor devices |
JP6292104B2 (ja) * | 2014-11-17 | 2018-03-14 | 三菱電機株式会社 | 窒化物半導体装置の製造方法 |
WO2019008658A1 (ja) * | 2017-07-04 | 2019-01-10 | 三菱電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
US11637177B2 (en) | 2020-04-13 | 2023-04-25 | Innoscience (Zhuhai) Technology Co., Ltd. | III-nitride semiconductor device with non-active regions to shape 2DEG layer |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007534163A (ja) * | 2004-01-23 | 2007-11-22 | インターナショナル・レクチファイヤー・コーポレーション | エンハンスメント型iii族窒化物デバイス |
JP2008112868A (ja) * | 2006-10-30 | 2008-05-15 | Eudyna Devices Inc | 半導体装置およびその製造方法 |
JP2008306083A (ja) * | 2007-06-11 | 2008-12-18 | Nec Corp | Iii−v族窒化物半導体電界効果型トランジスタおよびその製造方法 |
JP2009071058A (ja) * | 2007-09-13 | 2009-04-02 | Oki Electric Ind Co Ltd | Mis型fet及びその製造方法 |
JP2009530857A (ja) * | 2006-03-20 | 2009-08-27 | インターナショナル レクティファイアー コーポレイション | Iii族窒化物パワー半導体デバイス |
JP2012028707A (ja) * | 2010-07-27 | 2012-02-09 | Sumitomo Electric Ind Ltd | 半導体装置 |
JP2013074210A (ja) * | 2011-09-28 | 2013-04-22 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2013207103A (ja) * | 2012-03-28 | 2013-10-07 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
JP2014029935A (ja) * | 2012-07-31 | 2014-02-13 | Toyota Central R&D Labs Inc | 半導体装置 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06342811A (ja) * | 1993-06-01 | 1994-12-13 | Nec Corp | 電界効果型トランジスタ及びその製造方法 |
US5918130A (en) * | 1997-09-08 | 1999-06-29 | Advanced Micro Devices, Inc. | Transistor fabrication employing formation of silicide across source and drain regions prior to formation of the gate conductor |
JP3189769B2 (ja) | 1997-11-07 | 2001-07-16 | 日本電気株式会社 | 電界効果トランジスタ及びその製造方法 |
JP2005277033A (ja) * | 2004-03-24 | 2005-10-06 | Sony Corp | 半導体装置およびその製造方法 |
US7364988B2 (en) * | 2005-06-08 | 2008-04-29 | Cree, Inc. | Method of manufacturing gallium nitride based high-electron mobility devices |
WO2008027027A2 (en) * | 2005-09-07 | 2008-03-06 | Cree, Inc | Transistor with fluorine treatment |
WO2007059220A2 (en) * | 2005-11-15 | 2007-05-24 | The Regents Of The University Of California | Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices |
JP2008193005A (ja) * | 2007-02-07 | 2008-08-21 | Eudyna Devices Inc | 半導体装置の製造方法 |
TWI460857B (zh) * | 2007-08-03 | 2014-11-11 | Univ Hong Kong Science & Techn | 可靠之常關型iii族-氮化物主動裝置結構,以及相關方法與系統 |
US20090072269A1 (en) * | 2007-09-17 | 2009-03-19 | Chang Soo Suh | Gallium nitride diodes and integrated components |
US8519438B2 (en) * | 2008-04-23 | 2013-08-27 | Transphorm Inc. | Enhancement mode III-N HEMTs |
US7985986B2 (en) * | 2008-07-31 | 2011-07-26 | Cree, Inc. | Normally-off semiconductor devices |
JP5653607B2 (ja) * | 2008-11-26 | 2015-01-14 | 古河電気工業株式会社 | GaN系電界効果トランジスタおよびその製造方法 |
WO2010081530A1 (de) * | 2009-01-07 | 2010-07-22 | Microgan Gmbh | Selbstsperrender schalter |
JP5629977B2 (ja) | 2009-04-10 | 2014-11-26 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US8384129B2 (en) * | 2009-06-25 | 2013-02-26 | The United States Of America, As Represented By The Secretary Of The Navy | Transistor with enhanced channel charge inducing material layer and threshold voltage control |
US8728884B1 (en) * | 2009-07-28 | 2014-05-20 | Hrl Laboratories, Llc | Enhancement mode normally-off gallium nitride heterostructure field effect transistor |
KR101679054B1 (ko) * | 2010-05-04 | 2016-11-25 | 삼성전자주식회사 | 산소처리영역을 포함하는 고 전자 이동도 트랜지스터 및 그 제조방법 |
JP5611653B2 (ja) * | 2010-05-06 | 2014-10-22 | 株式会社東芝 | 窒化物半導体素子 |
CN102576727B (zh) * | 2010-06-23 | 2016-01-27 | 康奈尔大学 | 门控iii-v半导体结构和方法 |
EP2589958B1 (en) * | 2011-11-04 | 2016-10-26 | Stichting IMEC Nederland | Chemical sensing |
US9887139B2 (en) * | 2011-12-28 | 2018-02-06 | Infineon Technologies Austria Ag | Integrated heterojunction semiconductor device and method for producing an integrated heterojunction semiconductor device |
US9171946B2 (en) * | 2013-03-05 | 2015-10-27 | Seoul Semiconductor Co., Ltd. | Nitride semiconductor device and method of manufacturing the same |
US9018056B2 (en) * | 2013-03-15 | 2015-04-28 | The United States Of America, As Represented By The Secretary Of The Navy | Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material |
US8975640B2 (en) * | 2013-04-29 | 2015-03-10 | Infineon Techonologies Austria AG | Heterojunction semiconductor device and manufacturing method |
-
2013
- 2013-04-25 JP JP2013092624A patent/JP6111821B2/ja active Active
-
2014
- 2014-03-18 US US14/217,633 patent/US9054168B2/en active Active
- 2014-04-17 DE DE102014005729.1A patent/DE102014005729B4/de active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007534163A (ja) * | 2004-01-23 | 2007-11-22 | インターナショナル・レクチファイヤー・コーポレーション | エンハンスメント型iii族窒化物デバイス |
JP2009530857A (ja) * | 2006-03-20 | 2009-08-27 | インターナショナル レクティファイアー コーポレイション | Iii族窒化物パワー半導体デバイス |
JP2008112868A (ja) * | 2006-10-30 | 2008-05-15 | Eudyna Devices Inc | 半導体装置およびその製造方法 |
JP2008306083A (ja) * | 2007-06-11 | 2008-12-18 | Nec Corp | Iii−v族窒化物半導体電界効果型トランジスタおよびその製造方法 |
JP2009071058A (ja) * | 2007-09-13 | 2009-04-02 | Oki Electric Ind Co Ltd | Mis型fet及びその製造方法 |
JP2012028707A (ja) * | 2010-07-27 | 2012-02-09 | Sumitomo Electric Ind Ltd | 半導体装置 |
JP2013074210A (ja) * | 2011-09-28 | 2013-04-22 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2013207103A (ja) * | 2012-03-28 | 2013-10-07 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
JP2014029935A (ja) * | 2012-07-31 | 2014-02-13 | Toyota Central R&D Labs Inc | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
DE102014005729B4 (de) | 2020-07-02 |
DE102014005729A1 (de) | 2014-10-30 |
US20140319582A1 (en) | 2014-10-30 |
US9054168B2 (en) | 2015-06-09 |
JP6111821B2 (ja) | 2017-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8878246B2 (en) | High electron mobility transistors and methods of fabricating the same | |
WO2017064949A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5505698B2 (ja) | 半導体装置 | |
TWI496285B (zh) | 高電子遷移率電晶體及其製造方法 | |
JP5494474B2 (ja) | 半導体装置及びその製造方法 | |
WO2015093086A1 (ja) | 半導体装置 | |
US8823061B2 (en) | Semiconductor device | |
JP6224242B2 (ja) | 炭化珪素半導体装置 | |
US20190296139A1 (en) | Transistor and Method for Manufacturing the Same | |
US20100244041A1 (en) | Semiconductor device and manufacturing method thereof | |
US9252255B2 (en) | High electron mobility transistor and method of manufacturing the same | |
US8258544B2 (en) | Field-effect transistor | |
JP2006222191A (ja) | 半導体装置 | |
JP2013235873A (ja) | 半導体装置およびその製造方法 | |
JP2009206123A (ja) | Hfetおよびその製造方法 | |
JP6111821B2 (ja) | 電界効果トランジスタ | |
US20110272743A1 (en) | High Electron Mobility Transistors Including Lightly Doped Drain Regions And Methods Of Manufacturing The Same | |
WO2019097813A1 (ja) | 窒化物半導体装置 | |
JP6268007B2 (ja) | 半導体装置 | |
JP5453892B2 (ja) | 窒化物半導体装置 | |
JP2010186943A (ja) | 窒化物半導体装置 | |
JP2013201189A (ja) | 半導体装置 | |
JP2023519638A (ja) | 半導体装置のエピタキシャル構造、製造方法及び半導体装置 | |
JP6988261B2 (ja) | 窒化物半導体装置 | |
KR20160087752A (ko) | 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6111821 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |