JP2014216481A - 電界効果トランジスタ - Google Patents

電界効果トランジスタ Download PDF

Info

Publication number
JP2014216481A
JP2014216481A JP2013092624A JP2013092624A JP2014216481A JP 2014216481 A JP2014216481 A JP 2014216481A JP 2013092624 A JP2013092624 A JP 2013092624A JP 2013092624 A JP2013092624 A JP 2013092624A JP 2014216481 A JP2014216481 A JP 2014216481A
Authority
JP
Japan
Prior art keywords
layer
effect transistor
field effect
gate electrode
buried layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013092624A
Other languages
English (en)
Other versions
JP6111821B2 (ja
Inventor
陽一 木下
Yoichi Kinoshita
陽一 木下
佐々木　肇
Hajime Sasaki
肇 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013092624A priority Critical patent/JP6111821B2/ja
Priority to US14/217,633 priority patent/US9054168B2/en
Priority to DE102014005729.1A priority patent/DE102014005729B4/de
Publication of JP2014216481A publication Critical patent/JP2014216481A/ja
Application granted granted Critical
Publication of JP6111821B2 publication Critical patent/JP6111821B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】本発明は、ゲート電極のドレイン電極側端部の直下に電界が集中して結晶欠陥が生じることを防止しつつ、電気特性の劣化を抑えることができる電界効果トランジスタを提供することを目的とする。
【解決手段】２次元電子ガスが形成されるチャネル層１４と、該チャネル層の上に形成された電子供給層１６と、該電子供給層の上に形成されたソース電極２０と、該電子供給層の上に形成されたドレイン電極２２と、該電子供給層の上の、該ソース電極と該ドレイン電極に挟まれた位置に形成されたゲート電極１８と、該ゲート電極の該ドレイン電極側端部の直下における該チャネル層の、２次元電子ガスが形成される２次元電子ガス領域より深い場所に埋め込まれた埋め込み層３０Ａと、を備え、該埋め込み層は、該埋め込み層がない場合と比較して、該２次元電子ガス領域１４Ａのポテンシャルを上げる材料で形成する。
【選択図】図１

Description

本発明は、例えば高周波帯域で動作する電界効果トランジスタに関する。
特許文献１には、２ＤＥＧ（２次元電子ガス）中の可動電荷の濃度を低減することによってゲート端縁及び角におけるピーク電界を低減する電界効果トランジスタが開示されている。具体的には、チャネル層の２次元電子ガスが形成される領域中に電荷低減領域を形成する。電荷低減領域は、通電状態にあるときには隣接する領域よりも導電性が低い。
特表２００９−５３０８５７号公報
高電圧を印加する電界効果トランジスタでは、ゲート電極のドレイン電極側端部の直下に電界が集中し結晶欠陥が生じる問題があった。結晶欠陥は電界効果トランジスタの特性を劣化させる要因となる。そこでゲート電極のドレイン電極側端部の直下における電界を低減する必要がある。
特許文献１に開示の技術のように２次元電子ガスが形成される領域中に電荷低減領域を設けることで電界緩和が可能である。しかしながら、２次元電子ガスが形成される領域中に電荷低減領域を設けると、２次元電子ガスの濃度が大きく低下して電界効果トランジスタの電気特性を劣化させる問題があった。
本発明は、上述のような課題を解決するためになされたもので、ゲート電極のドレイン電極側端部の直下に電界が集中して結晶欠陥が生じることを防止しつつ、電気特性の劣化を抑えることができる電界効果トランジスタを提供することを目的とする。
本願の発明に係る電界効果トランジスタは、２次元電子ガスが形成されるチャネル層と、該チャネル層の上に形成された電子供給層と、該電子供給層の上に形成されたソース電極と、該電子供給層の上に形成されたドレイン電極と、該電子供給層の上の、該ソース電極と該ドレイン電極に挟まれた位置に形成されたゲート電極と、該ゲート電極の該ドレイン電極側端部の直下における該チャネル層の、２次元電子ガスが形成される２次元電子ガス領域より深い場所に埋め込まれた埋め込み層と、を備え、該埋め込み層は、該埋め込み層がない場合と比較して、該２次元電子ガス領域のポテンシャルを上げる材料で形成されたことを特徴とする。
本願の発明に係る他の電界効果トランジスタは、２次元電子ガスが形成されるチャネル層と、該チャネル層の上に形成された電子供給層と、該電子供給層の上に形成されたソース電極と、該電子供給層の上に形成されたドレイン電極と、該ソース電極と該ドレイン電極の間の該電子供給層の上に形成された、下面が曲面で形成されたゲート電極と、を備えたことを特徴とする。
本発明によれば、ゲート電極のドレイン電極側端部の直下に電界が集中して結晶欠陥が生じることを防止しつつ、電気特性の劣化を抑えることができる。
本発明の実施の形態１に係る電界効果トランジスタの断面図である。 図１の電界効果トランジスタの平面図である。 電子供給層とチャネル層のバンド図である。 追加埋め込み層を省略した電界効果トランジスタの平面図である。 埋め込み層の形成位置の変形例を示す図である。 本発明の実施の形態２に係る電界効果トランジスタの平面図である。 本発明の実施の形態３に係る電界効果トランジスタの断面図である。 本発明の実施の形態４に係る電界効果トランジスタの断面図である。 本発明の実施の形態５に係る電界効果トランジスタの平面図である。 本発明の実施の形態６に係る電界効果トランジスタの断面図である。 本発明の実施の形態７に係る電界効果トランジスタの断面図である。
本発明の実施の形態に係る電界効果トランジスタについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る電界効果トランジスタの断面図である。この電界効果トランジスタは、例えばＳｉＣ又はＳｉで形成された基板１０を備えている。基板の１０の上には格子緩和層１２を介してチャネル層１４が形成されている。格子緩和層１２は基板１０とチャネル層１４の格子不整合を緩和するためにＡｌＮで形成されている。チャネル層１４はＧａＮで形成されている。チャネル層１４の層厚Ｙｃは例えば１μｍである。チャネル層１４には２次元電子ガス（２ＤＥＧ）が形成される。
チャネル層１４の上には電子供給層１６が形成されている。電子供給層１６はＡｌＧａＮで形成されている。電子供給層１６の層厚Ｙｅは例えば２０〜３０ｎｍである。電子供給層１６はショットキーバリアを形成するとともにチャネル層１４へ電子を供給する部分である。なお、格子緩和層１２、チャネル層１４、及び電子供給層１６はそれぞれエピ層で形成される。また、チャネル層１４と電子供給層１６の導電型はｎ型である。
電子供給層１６の上には、ゲート電極１８、ソース電極２０、及びドレイン電極２２が形成されている。ゲート電極１８は、ソース電極２０とドレイン電極２２に挟まれた位置に形成されている。ゲート電極１８の幅Ｘｇは例えば０．２〜０．７μｍである。ゲート電極１８、ソース電極２０、及びドレイン電極２２を外部に露出させつつ電子供給層１６を覆うように保護膜２４が形成されている。保護膜２４は、例えばＳｉＮ又はＳｉＯで形成される。なお、保護膜２４の厚さは例えば１００ｎｍ〜数１００ｎｍである。
チャネル層１４には埋め込み層３０Ａと追加埋め込み層３０Ｂが埋め込まれている。埋め込み層３０Ａと追加埋め込み層３０ＢはＡｌＧａＮで形成されている。埋め込み層３０Ａは、ゲート電極１８のドレイン電極２２側端部１８Ａの直下におけるチャネル層１４に埋め込まれている。しかも、埋め込み層３０Ａは、２次元電子ガスが形成される２次元電子ガス領域１４Ａより深い場所に埋め込まれている。２次元電子ガス領域１４Ａはチャネル層１４の表面から深さＹｓまで及ぶ領域である。深さＹｓは例えば１〜２０ｎｍである。埋め込み層３０Ａの幅Ｘｂは例えば０．１〜２μｍであり、高さＹｂは例えば１０ｎｍ〜０．５μｍである。
追加埋め込み層３０Ｂは、ゲート電極１８のソース電極２０側端部１８Ｂの直下におけるチャネル層１４に埋め込まれている。しかも、追加埋め込み層３０Ｂは、２次元電子ガス領域１４Ａより深い場所に埋め込まれている。追加埋め込み層３０Ｂのサイズは埋め込み層３０Ａと同じである。
図２は、図１の電界効果トランジスタの平面図である。説明の便宜上、埋め込み層３０Ａと追加埋め込み層３０Ｂを示している。ゲート電極１８は平面視で直線的に形成されている。埋め込み層３０Ａと追加埋め込み層３０Ｂはゲート電極１８の長手方向に沿うように平面視で直線的に形成されている。
図３は、電子供給層とチャネル層のバンド図である。実線は本発明の実施の形態１に係る電界効果トランジスタのバンド構造を示し、一点鎖線は埋め込み層がない場合のバンド構造を示す。埋め込み層３０Ａを形成することで、埋め込み層がない場合と比較して、２次元電子ガス領域１４Ａのポテンシャルが上がる。従って、埋め込み層３０Ａを形成することで２次元電子ガス領域１４Ａの電子ガス濃度を低減できる。
このように、埋め込み層３０Ａによりゲート電極１８のドレイン電極２２側端部の直下における２次元電子ガス濃度を低下させて、この部分の電界を緩和することができる。同様にして、追加埋め込み層３０Ｂはゲート電極１８のソース電極２０側端部の直下における２次元電子ガス濃度を低下させて、この部分の電界を緩和する。従って、ゲート電極１８のドレイン電極２２側端部の直下及びソース電極２０側端部の直下に電界が集中して結晶欠陥が生じる問題を解消できるので、電界効果トランジスタを長寿命化できる。
ところで、２次元電子ガス領域１４Ａに埋め込み層と追加埋め込み層を形成すると、２次元電子ガス領域１４Ａのポテンシャルが上がり過ぎ、２次元電子ガスの濃度が大きく低下する。この場合電界効果トランジスタの高周波電気特性などの電気特性が悪化する。そこで、本発明の実施の形態１に係る電界効果トランジスタでは、埋め込み層３０Ａと追加埋め込み層３０Ｂを２次元電子ガス領域１４Ａより深い場所に埋め込んだ。これにより、２次元電子ガスの濃度が大きく低下することを回避できるので、電気特性の劣化を抑えることができる。
ＧａＮ系の材料で形成した実施の形態１に係る電界効果トランジスタでは、例えばドレイン電極‐ソース電極間に６０Ｖ、ゲート電極‐ソース電極間に−５Ｖ、ゲート電極‐ドレイン電極間に６５Ｖの電圧が加わる。ゲート電極‐ドレイン電極間に高電圧を印加する場合ゲート電極のドレイン電極側端部の直下に電界が集中しやすいので、埋め込み層３０Ａを形成することが有効である。よって、ゲート電極‐ドレイン電極間にある程度の高電圧を印加する電界効果トランジスタであれば埋め込み層３０Ａを形成することで電界集中の問題を解消できるので、高電界トランジスタの材料はＧａＮ系に限定されない。
特に、バンドギャップが１．４２ｅＶであるＧａＡｓをチャネル層に用いた電界効果トランジスタよりも高電圧を印加する電界効果トランジスタにおいて埋め込み層を形成する効果が顕著である。
埋め込み層３０Ａと追加埋め込み層３０Ｂの材料は２次元電子ガス領域１４Ａのポテンシャルを上げるものであれば特に限定されない。ところで、電界集中による結晶欠陥が最も発生しやすいのはゲート電極１８のドレイン電極２２側端部の直下である。従って、追加埋め込み層３０Ｂは省略しても良い。図４は、追加埋め込み層を省略した電界効果トランジスタの平面図である。
図５は、埋め込み層の形成位置の変形例を示す図である。埋め込み層３０Ｃはゲート電極１８のドレイン電極２２側端部１８Ａの直下よりもドレイン電極２２側に形成されている。追加埋め込み層３０Ｄはゲート電極１８のソース電極２０側端部１８Ｂの直下よりもソース電極２０側に形成されている。埋め込み層３０Ａと比較すると埋め込み層３０Ｃは、端部１８Ａ直下の２次元電子ガス領域のポテンシャルを上げる効果が低い。追加埋め込み層３０Ｄも同様である。従って埋め込み層３０Ｃと埋め込み層３０Ｄは、端部１８Ａ直下と端部１８Ｂ直下においてごく僅かな電界緩和を実現したい場合に有用である。なお、これらの変形は、以下の実施の形態に係る電界効果トランジスタについても適用できる。
実施の形態２．
本発明の実施の形態２に係る電界効果トランジスタは、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。図６は、本発明の実施の形態２に係る電界効果トランジスタの平面図である。埋め込み層３０Ｅは、平面視でゲート電極１８に沿って断続的に形成されている。追加埋め込み層３０Ｆも同様である。
本発明の実施の形態２に係る電界効果トランジスタによれば、島状に形成された埋め込み層３０Ｅ及び追加埋め込み層３０Ｆの大きさを変更することで、容易に２次元電子ガス領域のポテンシャルを調整できる。
実施の形態３．
本発明の実施の形態３に係る電界効果トランジスタは、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。図７は、本発明の実施の形態３に係る電界効果トランジスタの断面図である。チャネル層１４には、いわゆる活性領域の全面に渡って埋め込み層３０Ｇが埋め込まれている。
本発明の実施の形態３に係る電界効果トランジスタによれば、２次元電子ガス領域全体のポテンシャルを上げることができる。
実施の形態４．
本発明の実施の形態４に係る電界効果トランジスタは、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。図８は、本発明の実施の形態４に係る電界効果トランジスタの断面図である。埋め込み層３０Ｈと追加埋め込み層３０Ｊは断面視で三角形となるように形成されている。埋め込み層３０Ｈは、この三角形の各辺の延長方向がゲート電極１８のドレイン電極２２側端部に向かないように形成されている。追加埋め込み層３０Ｊは、各辺の延長方向がゲート電極１８のソース電極２０側端部に向かないように形成されている。
このように、埋め込み層３０Ｈと追加埋め込み層３０Ｊの形状を逆三角形状で形成することで、これらを基点とした転位が端部１８Ａ、１８Ｂの直下領域へ及ぶことを防止できる。なお、図８では転位を破線で示した。
実施の形態５．
本発明の実施の形態５に係る電界効果トランジスタは、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。図９は、本発明の実施の形態５に係る電界効果トランジスタの平面図である。埋め込み層３０Ｋと追加埋め込み層３０Ｌは、平面視でゲート電極１８の中央部から端部に向かうほど幅が減少するように形成されている。つまり、平面視で直線的に形成された埋め込み層３０Ｋと追加埋め込み層３０Ｌは、中央部で最も幅が広くなり、端部に向かうほど幅が狭くなっている。
電界効果トランジスタの平面視での中央部分は放熱が難しく温度が高くなりやすい。従って、電界効果トランジスタの中央部と外周部の２次元電子ガス濃度を同程度とすると、中央部の方が先に劣化しやすい。そこで、埋め込み層３０Ｋと追加埋め込み層３０Ｌを平面視でゲート電極１８の中央部から端部に向かうほど幅が減少するように形成することで、当該中央部分の２次元電子ガス濃度を低下させた。よって当該中央部分での温度上昇による劣化を抑制することができる。
埋め込み層３０Ｋと追加埋め込み層３０Ｌの形状は図９の形状に限定されない。つまり、電界効果トランジスタの熱分布が面内で均一となるように埋め込み層と追加埋め込み層の幅を調整することが好ましい。
実施の形態６．
本発明の実施の形態６に係る電界効果トランジスタは、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。図１０は、本発明の実施の形態６に係る電界効果トランジスタの断面図である。埋め込み層３０Ｍと追加埋め込み層３０Ｎは結晶欠陥で形成されている。つまり、埋め込み層３０Ｍと追加埋め込み層３０Ｎはそれらの周辺よりも結晶欠陥密度が高い。
保護膜２４と電子供給層１６越しにチャネル層１４へイオンビームを入射させ、イオンが停止する位置が埋め込み層３０Ｍと追加埋め込み層３０Ｎになる。従って、２次元電子ガスが形成される２次元電子ガス領域より深い場所に埋め込み層３０Ｍと追加埋め込み層３０Ｎが形成されるように、イオンの加速エネルギーを調整する。
Ａｒイオンをチャネル層１４に入射させて埋め込み層３０Ｍと追加埋め込み層３０Ｎを形成する場合、シミュレーション結果によると、数１０〜数１００ｋｅＶ程度のイオンの加速エネルギーとすることが好ましいことが分かった。なお、チャネル層１４へ入射させるイオンは例えばＡｒ、Ｋｒ、Ｆｅ、Ｂｒ、Ｘｅ、Ｅｕ、Ｂ等から選択する。
埋め込み層３０Ｍと追加埋め込み層３０Ｎのピンニング効果により２次元電子ガス領域のポテンシャルを上げることで２次元電子ガス濃度を低下させることができる。
実施の形態７．
本発明の実施の形態７に係る電界効果トランジスタは、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。図１１は、本発明の実施の形態７に係る電界効果トランジスタの断面図である。ゲート電極２００の下面が曲面で形成されている。埋め込み層と追加埋め込み層は形成されていない。
ゲート電極の角（端部）が電子供給層１６にあたるとこの端部直下に電界が集中する問題があった。本発明の実施の形態７に係る電界効果トランジスタは、ゲート電極２００の下面を曲面にしたのでゲート電極２００の端部直下における電界集中を緩和することができる。なお、ここまでの各実施の形態に係る電界効果トランジスタの特徴は適宜に組み合わせて用いてもよい。
１０ 基板、 １２ 格子緩和層、 １４ チャネル層、 １４Ａ ２次元電子ガス領域、 １６ 電子供給層、 １８ ゲート電極、 １８Ａ ドレイン電極側端部、 １８Ｂ ソース電極側端部、 ２０ ソース電極、 ２２ ドレイン電極、 ２４ 保護層、 ３０Ａ,３０Ｃ,３０Ｅ,３０Ｈ,３０Ｋ,３０Ｍ 埋め込み層、 ３０Ｂ,３０Ｄ,３０Ｆ,３０Ｊ,３０Ｌ,３０Ｎ 追加埋め込み層、 ２００ ゲート電極

Claims (8)

  1. ２次元電子ガスが形成されるチャネル層と、
    前記チャネル層の上に形成された電子供給層と、
    前記電子供給層の上に形成されたソース電極と、
    前記電子供給層の上に形成されたドレイン電極と、
    前記電子供給層の上の、前記ソース電極と前記ドレイン電極に挟まれた位置に形成されたゲート電極と、
    前記ゲート電極の前記ドレイン電極側端部の直下における前記チャネル層の、２次元電子ガスが形成される２次元電子ガス領域より深い場所に埋め込まれた埋め込み層と、を備え、
    前記埋め込み層は、前記埋め込み層がない場合と比較して、前記２次元電子ガス領域のポテンシャルを上げる材料で形成されたことを特徴とする電界効果トランジスタ。
  2. 前記電子供給層はＡｌＧａＮで形成され、
    前記チャネル層はＧａＮで形成され、
    前記埋め込み層はＡｌＧａＮで形成されたことを特徴とする請求項１に記載の電界効果トランジスタ。
  3. 前記ゲート電極の前記ソース電極側端部の直下における前記チャネル層の、２次元電子ガスが形成される２次元電子ガス領域より深い場所に埋め込まれた追加埋め込み層を備え、
    前記追加埋め込み層は、前記追加埋め込み層がない場合と比較して、前記２次元電子ガス領域のポテンシャルを上げる材料で形成されたことを特徴とする請求項１又は２に記載の電界効果トランジスタ。
  4. 前記ゲート電極は平面視で直線的に形成され、
    前記埋め込み層は、平面視で前記ゲート電極に沿って断続的に形成されたことを特徴とする請求項１乃至３のいずれか１項に記載の電界効果トランジスタ。
  5. 前記埋め込み層は断面視で三角形となるように形成され、
    前記埋め込み層は、前記三角形の各辺の延長方向が前記ゲート電極の前記ドレイン電極側端部に向かないように形成されたことを特徴とする請求項１乃至４のいずれか１項に記載の電界効果トランジスタ。
  6. 前記ゲート電極は平面視で直線的に形成され、
    前記埋め込み層は、平面視で前記ゲート電極の中央部から端部に向かうほど幅が減少することを特徴とする請求項１乃至３のいずれか１項に記載の電界効果トランジスタ。
  7. 前記埋め込み層は結晶欠陥で形成されたことを特徴とする請求項１に記載の電界効果トランジスタ。
  8. ２次元電子ガスが形成されるチャネル層と、
    前記チャネル層の上に形成された電子供給層と、
    前記電子供給層の上に形成されたソース電極と、
    前記電子供給層の上に形成されたドレイン電極と、
    前記ソース電極と前記ドレイン電極の間の前記電子供給層の上に形成された、下面が曲面で形成されたゲート電極と、を備えたことを特徴とする電界効果トランジスタ。
JP2013092624A 2013-04-25 2013-04-25 電界効果トランジスタ Active JP6111821B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013092624A JP6111821B2 (ja) 2013-04-25 2013-04-25 電界効果トランジスタ
US14/217,633 US9054168B2 (en) 2013-04-25 2014-03-18 Field-effect transistor
DE102014005729.1A DE102014005729B4 (de) 2013-04-25 2014-04-17 Feldeffekttransistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013092624A JP6111821B2 (ja) 2013-04-25 2013-04-25 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP2014216481A true JP2014216481A (ja) 2014-11-17
JP6111821B2 JP6111821B2 (ja) 2017-04-12

Family

ID=51685126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013092624A Active JP6111821B2 (ja) 2013-04-25 2013-04-25 電界効果トランジスタ

Country Status (3)

Country Link
US (1) US9054168B2 (ja)
JP (1) JP6111821B2 (ja)
DE (1) DE102014005729B4 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9559161B2 (en) * 2014-11-13 2017-01-31 Infineon Technologies Austria Ag Patterned back-barrier for III-nitride semiconductor devices
JP6292104B2 (ja) * 2014-11-17 2018-03-14 三菱電機株式会社 窒化物半導体装置の製造方法
WO2019008658A1 (ja) * 2017-07-04 2019-01-10 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
US11637177B2 (en) 2020-04-13 2023-04-25 Innoscience (Zhuhai) Technology Co., Ltd. III-nitride semiconductor device with non-active regions to shape 2DEG layer

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007534163A (ja) * 2004-01-23 2007-11-22 インターナショナル・レクチファイヤー・コーポレーション エンハンスメント型ｉｉｉ族窒化物デバイス
JP2008112868A (ja) * 2006-10-30 2008-05-15 Eudyna Devices Inc 半導体装置およびその製造方法
JP2008306083A (ja) * 2007-06-11 2008-12-18 Nec Corp Ｉｉｉ−ｖ族窒化物半導体電界効果型トランジスタおよびその製造方法
JP2009071058A (ja) * 2007-09-13 2009-04-02 Oki Electric Ind Co Ltd Ｍｉｓ型ｆｅｔ及びその製造方法
JP2009530857A (ja) * 2006-03-20 2009-08-27 インターナショナル レクティファイアー コーポレイション Ｉｉｉ族窒化物パワー半導体デバイス
JP2012028707A (ja) * 2010-07-27 2012-02-09 Sumitomo Electric Ind Ltd 半導体装置
JP2013074210A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2013207103A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014029935A (ja) * 2012-07-31 2014-02-13 Toyota Central R&D Labs Inc 半導体装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342811A (ja) * 1993-06-01 1994-12-13 Nec Corp 電界効果型トランジスタ及びその製造方法
US5918130A (en) * 1997-09-08 1999-06-29 Advanced Micro Devices, Inc. Transistor fabrication employing formation of silicide across source and drain regions prior to formation of the gate conductor
JP3189769B2 (ja) 1997-11-07 2001-07-16 日本電気株式会社 電界効果トランジスタ及びその製造方法
JP2005277033A (ja) * 2004-03-24 2005-10-06 Sony Corp 半導体装置およびその製造方法
US7364988B2 (en) * 2005-06-08 2008-04-29 Cree, Inc. Method of manufacturing gallium nitride based high-electron mobility devices
WO2008027027A2 (en) * 2005-09-07 2008-03-06 Cree, Inc Transistor with fluorine treatment
WO2007059220A2 (en) * 2005-11-15 2007-05-24 The Regents Of The University Of California Methods to shape the electric field in electron devices, passivate dislocations and point defects, and enhance the luminescence efficiency of optical devices
JP2008193005A (ja) * 2007-02-07 2008-08-21 Eudyna Devices Inc 半導体装置の製造方法
TWI460857B (zh) * 2007-08-03 2014-11-11 Univ Hong Kong Science & Techn 可靠之常關型iii族－氮化物主動裝置結構，以及相關方法與系統
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP5653607B2 (ja) * 2008-11-26 2015-01-14 古河電気工業株式会社 ＧａＮ系電界効果トランジスタおよびその製造方法
WO2010081530A1 (de) * 2009-01-07 2010-07-22 Microgan Gmbh Selbstsperrender schalter
JP5629977B2 (ja) 2009-04-10 2014-11-26 日本電気株式会社 半導体装置及びその製造方法
US8384129B2 (en) * 2009-06-25 2013-02-26 The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control
US8728884B1 (en) * 2009-07-28 2014-05-20 Hrl Laboratories, Llc Enhancement mode normally-off gallium nitride heterostructure field effect transistor
KR101679054B1 (ko) * 2010-05-04 2016-11-25 삼성전자주식회사 산소처리영역을 포함하는 고 전자 이동도 트랜지스터 및 그 제조방법
JP5611653B2 (ja) * 2010-05-06 2014-10-22 株式会社東芝 窒化物半導体素子
CN102576727B (zh) * 2010-06-23 2016-01-27 康奈尔大学 门控iii-v半导体结构和方法
EP2589958B1 (en) * 2011-11-04 2016-10-26 Stichting IMEC Nederland Chemical sensing
US9887139B2 (en) * 2011-12-28 2018-02-06 Infineon Technologies Austria Ag Integrated heterojunction semiconductor device and method for producing an integrated heterojunction semiconductor device
US9171946B2 (en) * 2013-03-05 2015-10-27 Seoul Semiconductor Co., Ltd. Nitride semiconductor device and method of manufacturing the same
US9018056B2 (en) * 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
US8975640B2 (en) * 2013-04-29 2015-03-10 Infineon Techonologies Austria AG Heterojunction semiconductor device and manufacturing method

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007534163A (ja) * 2004-01-23 2007-11-22 インターナショナル・レクチファイヤー・コーポレーション エンハンスメント型ｉｉｉ族窒化物デバイス
JP2009530857A (ja) * 2006-03-20 2009-08-27 インターナショナル レクティファイアー コーポレイション Ｉｉｉ族窒化物パワー半導体デバイス
JP2008112868A (ja) * 2006-10-30 2008-05-15 Eudyna Devices Inc 半導体装置およびその製造方法
JP2008306083A (ja) * 2007-06-11 2008-12-18 Nec Corp Ｉｉｉ−ｖ族窒化物半導体電界効果型トランジスタおよびその製造方法
JP2009071058A (ja) * 2007-09-13 2009-04-02 Oki Electric Ind Co Ltd Ｍｉｓ型ｆｅｔ及びその製造方法
JP2012028707A (ja) * 2010-07-27 2012-02-09 Sumitomo Electric Ind Ltd 半導体装置
JP2013074210A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2013207103A (ja) * 2012-03-28 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014029935A (ja) * 2012-07-31 2014-02-13 Toyota Central R&D Labs Inc 半導体装置

Also Published As

Publication number Publication date
DE102014005729B4 (de) 2020-07-02
DE102014005729A1 (de) 2014-10-30
US20140319582A1 (en) 2014-10-30
US9054168B2 (en) 2015-06-09
JP6111821B2 (ja) 2017-04-12

Similar Documents

Publication Publication Date Title
US8878246B2 (en) High electron mobility transistors and methods of fabricating the same
WO2017064949A1 (ja) 半導体装置および半導体装置の製造方法
JP5505698B2 (ja) 半導体装置
TWI496285B (zh) 高電子遷移率電晶體及其製造方法
JP5494474B2 (ja) 半導体装置及びその製造方法
WO2015093086A1 (ja) 半導体装置
US8823061B2 (en) Semiconductor device
JP6224242B2 (ja) 炭化珪素半導体装置
US20190296139A1 (en) Transistor and Method for Manufacturing the Same
US20100244041A1 (en) Semiconductor device and manufacturing method thereof
US9252255B2 (en) High electron mobility transistor and method of manufacturing the same
US8258544B2 (en) Field-effect transistor
JP2006222191A (ja) 半導体装置
JP2013235873A (ja) 半導体装置およびその製造方法
JP2009206123A (ja) Ｈｆｅｔおよびその製造方法
JP6111821B2 (ja) 電界効果トランジスタ
US20110272743A1 (en) High Electron Mobility Transistors Including Lightly Doped Drain Regions And Methods Of Manufacturing The Same
WO2019097813A1 (ja) 窒化物半導体装置
JP6268007B2 (ja) 半導体装置
JP5453892B2 (ja) 窒化物半導体装置
JP2010186943A (ja) 窒化物半導体装置
JP2013201189A (ja) 半導体装置
JP2023519638A (ja) 半導体装置のエピタキシャル構造、製造方法及び半導体装置
JP6988261B2 (ja) 窒化物半導体装置
KR20160087752A (ko) 반도체 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170227

R150 Certificate of patent or registration of utility model

Ref document number: 6111821

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250