JP2013541855A - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法 Download PDF

Info

Publication number
JP2013541855A
JP2013541855A JP2013537604A JP2013537604A JP2013541855A JP 2013541855 A JP2013541855 A JP 2013541855A JP 2013537604 A JP2013537604 A JP 2013537604A JP 2013537604 A JP2013537604 A JP 2013537604A JP 2013541855 A JP2013541855 A JP 2013541855A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
light emitting
metal layer
mask pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013537604A
Other languages
English (en)
Inventor
ケウン パーク，モー
ヨー，ミュング，チェオル
オー，セ，ジョング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
VERTICLE Inc
Original Assignee
VERTICLE Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by VERTICLE Inc filed Critical VERTICLE Inc
Publication of JP2013541855A publication Critical patent/JP2013541855A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

半導体素子を任意の多角柱または円柱の形状に製造する方法及びその方法によって製造された半導体素子を提供する。本発明は電圧を印加する場合に発光可能な半導体素子及びその製造方法に係り、特に素子の形態が多角柱または円柱の形態に形成される半導体素子及びその製造方法に関する。本発明の半導体素子は、複数の半導体構造体及び前記複数の半導体構造体を支持する連結支持層を含み、前記複数の半導体構造体のそれぞれはＰ型の第１半導体層；Ｎ型の第２半導体層；及び前記第１半導体と前記第２半導体の間に位置する発光層を含み、前記複数の半導体構造体のそれぞれは多角柱または円柱をなす。
【選択図】図３

Description

本発明は電流を注入する場合に発光可能な半導体素子及びその製造方法に係り、特に素子の形態が多角柱または円柱の形態に形成される半導体素子及びその製造方法に関する。
一般に、ＰＮ接合を持ち、順方向に電流を注入したときに発光する半導体素子を発光ダイオード（ＬＥＤ：ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）と言う。発光ダイオードは所望の特定周波数の光を簡単に得ることができ、フィラメントを使う電球に比べ、小型で、振動に強いし、電力消費が少なくて長寿命を持っているという利点がある。
ガリウム−窒素化合物（ＧａＮ）系の発光ダイオードが開発されて青色光を易しく得ることができるようになることで、発光ダイオードを用いて多様な色相の光を具現することができるようになった。これにより、発光ダイオードの応用範囲はより拡がっている。発光ダイオードは、一般的に基板上にＧａＮ系の半導体素子層を積層して形成し、半導体素子及び基板を分離して個々の発光ダイオード素子を得る工程が必要である。
従来技術の個別発光ダイオード分離過程は、回転する刃で基板を切るダイシング（ｄｉｃｉｎｇ）、溝を形成した後に応力を加えて所望の方向に切断するスクライビング（ｓｃｒｉｂｉｎｇ）法がある。このような方法は、分離過程で発光ダイオード素子の損傷をきたして収率（ｙｉｅｌｄ）を大きく低下させる原因となる点は広く知られている。この外にも、ダイシング法またはスクライビング法はウェハー単位に製造された発光ダイオードを一直線状にだけ分離することができるので、主に平行四辺形または直四角形に分離した。分離工程の制約によって１個の発光ダイオードが持つことができる形態に制約があり、このような制約は発光ダイオードがウェハー上の占有面積に対する外周の長さを短くして発光効率を増加させようとする試みを制限した。
発光ダイオードを照明として用いる場合、パッケージング（ｐａｃｋａｇｉｎｇ）過程で発光ダイオードから発生した光源を効率よく抽出するために円形レンズを使う。光抽出効率を高めるためには、円形レンズに発光ダイオードの発光側の形態を最適化しなければならないが、前述したような分離工程の制約によって光抽出効率を高めようとする試みが容易でなかった。
本発明は前記のような従来技術の問題点を解決するためになされたもので、半導体素子を任意の多角柱または円柱の形状に製造する方法及びその方法によって製造された半導体素子を提供することを目的とする。このように製造された半導体素子は応用分野が必ずしも限定されるものではないが、発光ダイオード素子として応用される場合、発光側が円形または任意の多角形の形態を取ることができるので、光抽出効率を極大化することができる。
また、本発明は占有面積に対する外周の長さを短くして、発光効率が向上した発光ダイオード素子を提供することを目的とする。
また、本発明は、一般的に使われる円形レンズの形状と発光ダイオードの発光側の形状が類似するように発光ダイオードを製造して、光抽出効率が向上した半導体素子を提供することを目的とする。
また、本発明は、発光ダイオード素子が任意の多角形または円形の形状を取るとき、熱伝逹及び電流拡散（ｃｕｒｒｅｎｔ ｓｐｒｅａｄｉｎｇ）を最適化する電極構造を提供することを目的とする。
前記のような目的を達成するために、本発明の一実施例による半導体素子は、Ｐ型の半導体層、Ｎ型の半導体層、及び発光層を含み、個別半導体素子は多角柱または円柱をなす。発光層はＰ型の半導体層とＮ型の半導体層の間に位置する。
ウェハー上に形成された多数の多角柱または円柱に形成された複数の半導体素子のそれぞれは互いに周期的に（ｐｅｒｉｏｄｉｃａｌｌｙ）または規則的に（ｒｅｇｕｌａｒｌｙ）離隔することができる。半導体素子は、半導体素子が占める面積に対する前記半導体素子が占める外周の長さ（ｓｔｒｅｅｔ ｌｉｎｅ）が最小化するように多角形の形状を取ることができる。この際、可能な多角形の形状の一例として正六角形を挙げることができる。正六角形の半導体素子は、互いにずれて配置されるとき、離隔距離を最小化することができる。このような配置構造をハニカム（ｈｏｎｅｙｃｏｍｂ）構造ともいう。または、面積に対する外周の長さ（ｓｔｒｅｅｔ ｌｉｎｅ）を最小化することができるように円形の形状を取ることもできる。
半導体素子の形状及びその境界面は半導体結晶構造によって形成されることができる。一例として、ＧａＮ系の発光ダイオード素子は（０００１）結晶構造によって正六角柱状を取ることができる。
また、本発明の一実施例による複数の半導体素子は同一連結支持層上に形成され、前記連結支持層によって支持されることができる。この際、連結支持層は金属層または金属化合物であることもでき、またはＳｉ、ＧａＮ、Ａｌ２Ｏ３、またはＳｉＣの中で少なくとも１種を含む化合物によって具現されることもできる。
また、本発明の一実施例による半導体製造方法は、基板上に半導体構造層を形成する段階；半導体構造層の表面上に金属層を積層する段階；半導体構造層及び金属層を基板から分離して、半導体構造層を露出させる段階；半導体構造層を第１マスクパターンによってエッチングすることで、複数の多角柱または円柱の形状を取った個別半導体素子を形成する段階；及び第１マスクパターンに対応する第２マスクパターンによって金属層が複数の多角形または円形に残るように前記金属層を乾式または湿式エッチングして前記個別半導体素子を分離する段階；を含む。
多角柱または円柱の形状を取った複数の個別半導体素子は分離前には金属層によって支持される。金属層を個別半導体素子の形状と一致させて残してエッチングすることにより、個別半導体素子が互いに分離される。
また、本発明の他の実施例による半導体製造方法は、基板上に半導体構造層を形成した後、将来に半導体素子が形成される領域を除いた境界領域にマスクを積層する段階、マスクが積層されなくて露出された半導体構造層の表面に金属層を積層する段階、半導体構造層を基板から分離して露出させる段階、半導体構造層を境界領域に対応してパターニング工程でエッチングすることにより、多角柱または円柱の形状を取った複数の個別半導体素子を形成する段階；及び境界領域に積層されたマスク層を除去して個別半導体素子を分離する段階；を含む。
この際、個別半導体素子が分離されるに先立ち、個別半導体素子を連結して支持することができる支持層が金属層の表面または金属層の反対側表面上にさらに積層されることができる。または、支持用テープなどの支持部材が金属層の表面または金属層の反対側表面上に接着されることができる。
本発明のさらに他の実施例による半導体製造方法は、基板上に多角柱または円柱の形状を取る複数の半導体構造体を形成する段階；複数の半導体構造体の表面上に金属層を積層する段階；複数の半導体構造体及び金属層を基板から分離して複数の半導体構造体を露出させる段階；複数の半導体構造体のいずれか一つ以上を選択的に含む一つ以上の半導体構造体グループに対応する第１マスクパターンを準備する段階；及び第１マスクパターンを用いて複数の半導体構造体及び金属層を乾式または湿式エッチングすることにより、一つ以上の半導体構造体グループのそれぞれを個別半導体素子に分離する段階；を含む。この際、結果として得られた個別半導体素子は多角柱または円柱を持つ一つ以上の半導体構造体を含むことができる。
前記第１マスクパターンは、半導体構造体を多角柱または円柱に形成するためのマスクパターンと同一であることも、違うこともできる。前記方法によれば、半導体構造体は最小サイズ単位に形成されることができるが、分離過程でより大きな第１マスクパターンを用いることで、いっぺんに複数の半導体構造体を一つの個別半導体素子に分離することもできる。
本発明のさらに他の実施例による半導体製造方法は、基板上に多角柱または円柱の形状を取る複数の半導体構造体を形成する段階；複数の半導体構造体のいずれか一つ以上を含む一つ以上の半導体構造体グループに対応する第１マスクパターンを準備する段階；第１マスクパターンを用いて一つ以上の半導体構造体グループを除いた境界領域にマスク層を積層する段階；第１マスクパターンに対応する第２マスクパターンを用いて一つ以上の半導体構造体グループに対応する領域に金属層を積層する段階；基板を複数の半導体構造体から分離して除去する段階；第１マスクパターンを用いて複数の半導体構造体を乾式または湿式エッチングすることにより、一つ以上の半導体構造体グループに対応する個別半導体素子を形成する段階；及び境界領域に積層されたマスク層を除去して個別半導体素子を分離する段階；を含む。
金属層または金属層の反対側表面上にはさらに支持層が形成されるか接着され、個別半導体素子が分離される前まで前記追加的な支持層が複数の個別半導体素子を連結して支持することができる。
分離される個別半導体素子は前もって形成された多角柱または円柱の素子を一つ以上含む。
本発明のさらに他の実施例による半導体製造方法は、基板上に多角柱または円柱の形状を取り、互いに周期的に離隔する複数の半導体構造体を形成する段階；複数の半導体構造体または半導体構造体間の境界領域上に金属層を積層する段階；複数の半導体構造体の中で一つまたは二つ以上の形状を含むグループの形状に対応して、均一なビームプロファイルを持つレーザーが複数の半導体構造体と基板の間の境界面に吸収されるように、基板に対して垂直な方向にレーザーを照射する段階；及び吸収されたレーザーによって複数の半導体構造体のいずれか一つ以上を基板から分離する段階；を含む。
この際、ビームプロファイルは一つの半導体構造体と基板の間の境界面に照射されて、一つの半導体構造体を一つのチップに分離することもでき、ビームプロファイルが周期的に配列された複数の半導体構造体に照射されて、複数の半導体構造体グループをいっぺんに基板から分離することもできる。
本発明のさらに他の実施例による半導体製造方法は、基板上に半導体構造層を形成する段階；前記半導体構造層の表面の個別半導体素子が形成される多角形または円形の素子領域を除いた境界領域にマスク層を積層する段階；前記半導体構造層の表面の前記素子領域に第１金属層を積層する段階；前記境界領域に積層された前記マスク層を除去する段階；前記境界領域及び前記第１金属層上に第２金属層を積層する段階；前記半導体構造層を前記基板から分離して、前記半導体構造層を露出させる段階；前記半導体構造層を前記境界領域に対応するマスクパターンによってエッチングすることで、複数の多角柱または円柱の形状を取った個別半導体素子を形成する段階；及び前記境界領域に対応する前記マスクパターンによって前記第２金属層の前記境界領域上に積層された部分をエッチングして、前記個別半導体素子を分離する段階；を含む。
前記実施例によれば、第１金属層は選択的に素子領域のみに積層され、第２金属層は全領域に積層される。その後、エッチング工程によってエッチングされるものは第２金属層の境界領域である。したがって、第１金属層及び第２金属層の厚さを適切に選択することによって金属層に対するエッチング工程の所要時間を調節することができる。
また、本発明の一実施例による発光ダイオード装置によれば、半導体素子の表面上に形成された電極及び電極に連結されたフィンガーを含む。電極とフィンガーは導体であり、電極を介して電圧が印加されれば、電流がフィンガーを介して半導体素子の表面に拡散する。フィンガーは実施例によって内側フィンガーと外側フィンガーを含むことができ、内側フィンガーと外側フィンガーは連結フィンガーによって連結される。半導体素子の表面上のすべての点からフィンガーまでの距離が一定の基準以下となるように設定することができる。このようなフィンガーの配置によって半導体素子の表面上のすべての点に速かに電流が伝達される。フィンガーは電極の拡張部（ｅｘｔｅｎｓｉｏｎ）とも名付けることができる。
本発明の半導体素子製造方法によれば、従来のダイシング法またはスクライビング法による個別素子分離工程の代わりに、パターンによる選択的金属層形成またはパターンによる金属層の選択的乾式／湿式エッチング工程によって個別素子を分離するので、任意の形態に発光ダイオード個別素子を製造することができる。
従来のダイシング法またはスクライビング法は物理的な力によって個別素子を分離したため、分離される境界領域が一直線を成すしかなかったが、本発明の半導体素子製造方法は、分離される境界領域が任意のパターンを成しても容易に分離可能である。
具体的に、マスクを形成し、これを除いた部分にだけ金属層を形成した後、前記マスクに対応する部分の半導体構造層をエッチングする方法を使う場合、マスクパターンは一直線に制限されないので、多角柱または円柱に製造することができる。
また、本発明は、多角柱または円柱に製造することができるので、半導体素子面積に対する外周の長さ（ｓｔｒｅｅｔ ｌｉｎｅ）を短くして、発光効率が向上した半導体素子を具現することが可能である。
形態上に直四角形の構造よりも、通常に使われる円形レンズと類似した正六角形または任意の多角形の形態に半導体素子を具現することができるので、発光ダイオードの光抽出効率を向上させることができる。
また、本発明の半導体素子は、任意の多角形または円形の発光側表面に最適化した電極構造を提供することができる。本発明の電極構造によれば、半導体素子発光表面のすべての点から導体であるフィンガーまたは電極までの距離が一定の基準以下となるように配置可能である。電極に電圧が印加されれば、導体フィンガー及び電極の間には瞬間的に同一電圧が印加され、フィンガーまたは電極から半導体素子の表面に電流が拡散する。よって、本発明の電極構造は、半導体素子の発光側表面で電流が速かに拡散するように促進することができる。
本発明の半導体製造方法は垂直型半導体素子の製造方法から出発したが、本発明の基本的な思想は水平型半導体素子にも適用することができるものである。また、本発明の半導体製造方法は、レーザーリフトオフ（ＬＬＯ、Ｌａｓｅｒ Ｌｉｆｔ Ｏｆｆ）工程でビームスポットのサイズを調節して一度に一つずつの半導体素子を基板から分離することもできるが、いっぺんに複数の半導体素子を基板から分離することもできる。例えば、正六角形のハニカム構造の場合、一度に一つの六角形部分を分離することもできるが、ビームスポットのサイズを調節することで、いっぺんに７個の六角形部分を分離することもできる。
また、本発明の半導体製造方法によれば、個別半導体素子領域を最小の単位サイズごとに形成した後、実際にパターンによる分離の際には、一つ以上の個別半導体素子領域を含むグループを一つの個別半導体素子に分離することもできる。例えば、前述したハニカム構造において、一つの六角形部分が個別半導体素子に分離することもでき、より大きなサイズのチップが必要なときには７個の六角形部分を一グループに結束して一つの個別チップに分離することもできる。
本発明の一実施例による複数の半導体素子を示す平面図である。 本発明の一実施例による半導体素子を示す図である。 図２の半導体素子２００の配列状態の一例を示す斜視図である。 本発明の図１の半導体素子１１０の電極及びフィンガーの多様な実施例を示す図である。 本発明の図１の半導体素子１１０の電極及びフィンガーの多様な実施例を示す図である。 本発明の図１の半導体素子１１０の電極及びフィンガーの多様な実施例を示す図である。 本発明の他の実施例による複数の半導体素子を示す平面図である。 本発明の他の実施例による半導体素子を示す図である。 図７の半導体素子７１０の電極及びフィンガーの多様な実施例を示す図である。 図７の半導体素子７１０の電極及びフィンガーの多様な実施例を示す図である。 本発明の半導体製造方法の第１実施例による工程状態を示す断面図である。 本発明の半導体製造方法の第１実施例による工程状態を示す断面図である。 本発明の半導体製造方法の第１実施例による工程状態を示す断面図である。 本発明の半導体製造方法の第２実施例による工程状態を示す断面図である。 本発明の半導体製造方法の第２実施例による工程状態を示す断面図である。 本発明の半導体製造方法において金属層１１４０、１４４０の選択的エッチング、マスク層１４４１の選択的形成または半導体構造層１１２０、１１３０、１４２０、１４３０のエッチングに用いられるマスクパターンの多様な実施例を示す図である。 本発明の半導体製造方法において金属層１１４０、１４４０の選択的形成に用いられるマスクパターンの多様な実施例を示す図である。 本発明のさらに他の実施例による半導体素子１８００を説明するための断面図である。 本発明の半導体製造方法の第３実施例による工程状態を示す断面図である。 本発明の半導体製造方法の第３実施例による工程状態を示す断面図である。 本発明の半導体製造方法の第３実施例による工程状態を示す断面図である。 本発明の一実施例によるハニカム構造の半導体素子を示す図である。
前記のような目的を達成するために、本発明の一実施例による半導体素子はＰ型の半導体層、Ｎ型の半導体層、発光層を含み、個別半導体素子は多角柱または円柱をなす。発光層はＰ型の半導体層とＮ型の半導体層の間に位置する。
ウェハー上に形成された多数の多角柱または円柱の形状に形成された複数の半導体素子のそれぞれは互いに周期的に（ｐｅｒｉｏｄｉｃａｌｌｙ）または規則的に（ｒｅｇｕｌａｒｌｙ）離隔することができる。半導体素子は、半導体素子が占める面積に対する前記半導体素子が占める外周の長さ（ｓｔｒｅｅｔ ｌｉｎｅ）が最小化するように多角形の形状を取ることができる。この際、可能な多角形の形状の一例として正六角形を挙げることができる。正六角形の半導体素子は互いにずれて配置されるとき、離隔距離を最小化することができる。このような配置構造をハニカム（ｈｏｎｅｙｃｏｍｂ）構造ともいう。または、面積に対する外周の長さ（ｓｔｒｅｅｔ ｌｉｎｅ）を最小化することができるように円形の形状を取ることもできる。
半導体素子の形状及びその境界面は半導体結晶構造によって形成できる。一例として、ＧａＮ系の発光ダイオード素子は（０００１）結晶構造によって正六角柱の形態を取ることができる。
また、本発明の一実施例による複数の半導体素子は同一の連結支持層上に形成され、前記連結支持層によって支持されることができる。この際、連結支持層は金属層または金属化合物であることもでき、あるいはＳｉ、ＧａＮ、Ａｌ２Ｏ３、またはＳｉＣの中で少なくとも１種を含む化合物によって具現されることもできる。
また、本発明の一実施例による半導体製造方法は、基板上に半導体構造層を形成する段階；半導体構造層の表面上に金属層を積層する段階；半導体構造層及び金属層を基板から分離して、半導体構造層を露出させる段階；半導体構造層を第１マスクパターンによってエッチングすることで、複数の多角柱または円柱の形状を取った個別半導体素子を形成する段階；及び第１マスクパターンに対応する第２マスクパターンによって金属層が複数の多角形または円形に残るように前記金属層を乾式または湿式エッチングして前記個別半導体素子を分離する段階；を含む。
多角柱または円柱の形状を取った複数の個別半導体素子は分離前には金属層によって支持される。金属層を個別半導体素子の形状に一致して残してエッチングすることにより、個別半導体素子が互いに分離される。
また、本発明の他の実施例による半導体製造方法は、基板上に半導体構造層を形成した後、将来に半導体素子が形成される領域を除いた境界領域にマスクを積層する段階；マスクが積層されなくて露出された半導体構造層の表面に金属層を積層する段階；半導体構造層を基板から分離して露出させる段階；半導体構造層を境界領域に対応してパターニング工程でエッチングすることにより、多角柱または円柱の形状を取った複数の個別半導体素子を形成する段階；及び境界領域に積層されたマスク層を除去して個別半導体素子を分離する段階；を含む。
この際、個別半導体素子が分離されるに先立ち、個別半導体素子を連結して支持することができる支持層が金属層の表面または金属層の反対側表面上にさらに積層されることができる。または、支持用テープなどの支持部材が金属層の表面または金属層の反対側表面上に接着されることができる。
本発明のさらに他の実施例による半導体製造方法は、基板上に多角柱または円柱の形状を取る複数の半導体構造体を形成する段階；複数の半導体構造体の表面上に金属層を積層する段階；複数の半導体構造体及び金属層を基板から分離して複数の半導体構造体を露出させる段階；複数の半導体構造体のいずれか一つ以上を選択的に含む一つ以上の半導体構造体グループに対応する第１マスクパターンを準備する段階；及び第１マスクパターンを用いて複数の半導体構造体及び金属層を乾式または湿式エッチングすることにより、一つ以上の半導体構造体グループのそれぞれを個別半導体素子に分離する段階；を含む。この際、結果として得られた個別半導体素子は多角柱または円柱を持つ一つ以上の半導体構造体を含むことができる。
前記の第１マスクパターンは半導体構造体を多角柱または円柱に形成するためのマスクパターンと同一であることも、違うこともできる。前記方法によれば、半導体構造体は最小サイズ単位に形成されることができるが、分離過程でより大きな第１マスクパターンを用いることで、いっぺんに複数の半導体構造体を一つの個別半導体素子に分離することもできる。
本発明のさらに他の実施例による半導体製造方法は、基板上に多角柱または円柱の形状を取る複数の半導体構造体を形成する段階；複数の半導体構造体のいずれか一つ以上を含む一つ以上の半導体構造体グループに対応する第１マスクパターンを準備する段階；第１マスクパターンを用いて一つ以上の半導体構造体グループを除いた境界領域にマスク層を積層する段階；第１マスクパターンに対応する第２マスクパターンを用いて一つ以上の半導体構造体グループに対応する領域に金属層を積層する段階；基板を複数の半導体構造体から分離して除去する段階；第１マスクパターンを用いて複数の半導体構造体を乾式または湿式エッチングすることにより、一つ以上の半導体構造体グループに対応する個別半導体素子を形成する段階；及び境界領域に積層されたマスク層を除去して個別半導体素子を分離する段階；を含む。
金属層または金属層の反対側表面上にはさらに支持層が形成されるか接着され、個別半導体素子が分離される前まで、前記追加的な支持層が複数の個別半導体素子を連結して支持することができる。
分離される個別半導体素子は、前もって形成された多角柱または円柱の素子を一つ以上含む。
本発明のさらに他の実施例による半導体製造方法は、基板上に多角柱または円柱の形状を取り、互いに周期的に離隔する複数の半導体構造体を形成する段階；複数の半導体構造体または半導体構造体間の境界領域上に金属層を積層する段階；複数の半導体構造体の中で一つまたは二つ以上の形状を含むグループの形状に対応し、均一なビームプロファイルを持つレーザーが複数の半導体構造体と基板の間の境界面に吸収されるように基板に対して垂直な方向にレーザーを照射する段階；吸収されたレーザーによって複数の半導体構造体のいずれか一つ以上を基板から分離する段階；を含む。
この際、ビームプロファイルは一つの半導体構造体と基板の間の境界面に照射されて、一つの半導体構造体を一つのチップに分離することもでき、ビームプロファイルが周期的に配列された複数の半導体構造体に照射されて、複数の半導体構造体グループをいっぺんに基板から分離することもできる。
本発明のさらに他の実施例による半導体製造方法は、基板上に半導体構造層を形成する段階；前記半導体構造層の表面の個別半導体素子が形成される多角形または円形の素子領域を除いた境界領域にマスク層を積層する段階；前記半導体構造層の表面の前記素子領域に第１金属層を積層する段階；前記境界領域に積層された前記マスク層を除去する段階；前記境界領域及び前記第１金属層上に第２金属層を積層する段階；前記半導体構造層を前記基板から分離して、前記半導体構造層を露出させる段階；前記半導体構造層を前記境界領域に対応するマスクパターンによってエッチングすることで、複数の多角柱または円柱の形状を取った個別半導体素子を形成する段階；及び前記境界領域に対応する前記マスクパターンによって前記第２金属層の前記境界領域上に積層された部分をエッチングして、前記個別半導体素子を分離する段階；を含む。
前記実施例によれば、第１金属層は選択的に素子領域のみに積層され、第２金属層は全領域に積層される。その後、エッチング工程によってエッチングされるものは第２金属層の境界領域である。したがって、第１金属層及び第２金属層の厚さを適切に選択することによって、金属層に対するエッチング工程の所要時間を調節することができる。
また、本発明の一実施例による発光ダイオード装置によれば、半導体素子の表面上に形成された電極及び電極に連結されたフィンガーを含む。電極とフィンガーは導体であり、電極を介して電圧が印加されれば、電流がフィンガーを介して半導体素子の表面に拡散する。フィンガーは実施例によって内側フィンガーと外側フィンガーを含むことができ、内側フィンガーと外側フィンガーは連結フィンガーによって連結される。半導体素子の表面上のすべての点からフィンガーまでの距離が一定の基準以下となるように設定することができる。このようなフィンガーの配置によって、半導体素子の表面上のすべての点に速かに電流が伝達される。フィンガーは電極の拡張部（ｅｘｔｅｎｓｉｏｎ）とも名付けることもできる。
以下、本発明の実施例を添付図面に基づいて詳細に説明する。しかし、本発明が実施例によって制限されるか限定されるものではない。各図に提示された同じ参照符号は同一部材を示す。
以下の図面は本発明の特徴を著しく示すために簡略化し、ちょっと誇張して図示されており、以下の図面内の寸法は実際の本発明の製品の寸法と正確に一致しないこともある。
当該技術分野の通常の技術者であれば、以下の図面の記載から各構成要素の長さ、外周、厚さなどの寸法を容易に変形して実際の製品に適用することができ、このような変形は本発明の権利範囲に属するものであるのは当該技術分野の通常の技術者に自明である。
本発明の発光ダイオード半導体素子は周期的で規則的な形態及び配列であればいずれの形態にも具現できることを最大の特徴とする。
本発明の半導体素子が具体的にどの形態を取るかは次の基準の中で少なくとも一つによって決定できる。
１．発光表面の面積に対する外周の長さを最小化する形態を取ることができる。
理想的には円形が前記条件を満たすが、実施例によっては円形に近い正六角形または正八角形などの形態が可能である。
２．発光表面の面積が最小化する形態を取ることができる。
３．発光ダイオードの基盤となる半導体の結晶構造を反映する形態を取ることができる。
４．隣接した半導体素子との間隔が最小となるように配列されることができる。
例えば、正六角形の半導体素子であれば、互いにずれて配列されてハニカム構造を取ることが前記条件を満たすことができる。
本発明の半導体素子は前記条件のいずれも満たすこともでき、ある一条件のみを満たす形態を取ることもできる。
図１は本発明の一実施例による複数の半導体素子を示す平面図である。ウェハー１００上に個別半導体素子１１０が配置される。半導体素子１１０間の間隔をグリッドライン１２０ということにする。
半導体素子１１０はパターニング可能な任意の形態を取ることができる。これは、半導体素子１１０の分離工程が従来のスクライビング法またはダイシング法ではないパターンによるエッチングまたは選択的積層（メッキ）法によって行われるからである。
半導体素子１１０及びグリッドライン１２０はパターニングによって形成されるので、周期的に繰り返される形状を取ることができる。また、実施例によっては、半導体素子１１０の面積に対するグリッドライン１２０の長さを最小化するように、半導体素子１１０及びグリッドライン１２０の形態を変形して適用することができる。
図２は本発明の一実施例による半導体素子を示す図である。半導体素子２００は、金属層２１０、第１接着層２２０、第２接着層２３０、第１半導体層２４０、発光層２５０、第２半導体層２６０、透明電極層２７０、及び電極層２８０を含む。
第１半導体層２４０はＰ型の半導体層、第２半導体層２６０はＮ型の半導体層であることができる。発光層２５０は、発光ダイオード半導体素子の発光効率を高めるために、第１半導体層２４０と第２半導体層２６０の間に配置され、多重量子井戸（ＭＱＷ、ｍｕｌｔｉ−ｑｕａｎｔｕｍ ｗｅｌｌ）と呼ばれることもある。
実施例によっては、Ｐ型の半導体層とＮ型の半導体層の位置は互いに変更可能である。第１半導体層２４０、発光層２５０、第２半導体層２６０は、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＡｓ、ＡｌＧａＩｎＰ、ＧａＡｓＰ、ＧａＰまたはＩｎＧａＮの中で少なくとも１種を含む物質で具現されることができる。
金属層２１０は第１半導体層２４０に電流を供給する機能をし、半導体素子２００を支持する機能もする。金属層２１０は電気伝導度及び熱伝導度が高く、機械的な強度が相対的に高い金属、例えば銅または銅化合物などが利用可能である。
金属層２１０は電気的メッキ法によって形成でき、実施例によっては、低密度を持ち、ストレスを緩和させることができる軟性銅層（図示せず）と、高い密度と強度を持ち、機械的な支持（ｍｅｃｈａｎｉｃａｌ ｓｕｐｐｏｒｔ）を提供する硬性銅層（図示せず）との２層で構成されることもできる。
第１接着層２２０は金属層２１０と直接接触し、第１半導体層２４０と金属層２１０の間の電気的経路の一部を形成する。第２接着層２３０も第１半導体層２４０と金属層２１０の間の電気的経路の一部を形成し、第１半導体層２４０に直接接触する。
製造工程上、第１半導体層２４０上に第２接着層２３０、第１接着層２２０、金属層２１０が順に形成されることもできる。この場合に、第２接着層２３０は第１半導体層２１０に第１接着層２２０が円滑に結合されるように機能することができ、Ａｇ、ＩＴＯ、Ｎｉ、Ｐｔ、ＰｄまたはＡｕの中で少なくとも１種を含む化合物であることができる。
第１接着層２２０は金属層２１０と第２接着層２３０の間の中問層として機能し、例えばＡｕを含むことができる。
透明電極層２７０はＮ型のインジウムスズ酸化物（ＩＴＯ、Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）であることができる。電極層２８０は金属及び金属化合物を含むことができ、第２半導体層２６０の表面に電流が拡散するように促進する機能をすることができる。
図３は図２の半導体素子２００が周期的に配列された状態の一例を示す図である。半導体素子２００のそれぞれは周期的に互いに離隔して配置されることができる。
図３においては、一実施例として、半導体素子２００のそれぞれは正六角形の発光側表面を持ち、正六角柱の形態を取る。また、半導体素子２００のそれぞれが互いに離隔する距離を最小化し、同一ウェハーから生産される半導体素子２００の数を増加させるために、半導体素子２００は互いにずれるように配置されるハニカム（ｈｏｎｅｙｃｏｍｂ）の構造を取ることができる。
従来のダイシング法またはスクライビング法は物理力によってチップを分離する技法なので、グリッドラインが必ず一直線を成した。しかし、本発明の半導体素子２００は金属層２１０の選択的エッチング（前記エッチングは化学的エッチング（ｃｈｅｍｉｃａｌ ｅｔｃｈｉｎｇ）を含むことができ、パターンによる乾式エッチングも可能である）または選択的メッキ法（金属層２１０の一部のみをパターンによって前もって形成する技法）によって容易に分離されるので、グリッドラインが必ず一直線である必要がなく、パターニング可能な周期的な配列であれば任意の形状が可能である。
図３のように半導体素子２００が正六角形の構造を取る場合、半導体素子２００の発光側面積に対するグリッドライン（またはストリートライン）を最小化して結果的に発光効率を増大させることができる。チップとチップの間の境界（ｅｄｇｅ）の長さを減少させることで、表面での電子−正孔再結合（ｒｅｃｏｍｂｉｎａｔｉｏｎ）及び漏れ電流（ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）を減少させることができ、これは投入される電流に対する発光効率を増大させる効果を持つ。また、半導体素子２００の発光側表面の境界付近で電流拡散（ｃｕｒｒｅｎｔ ｓｐｒｅａｄｉｎｇ）を向上させて大電力（ｈｉｇｈ ｐｏｗｅｒ）発光ダイオードの具現が容易である。
図２及び図３のような正六角形の構造は、パッケージングの際に光抽出効率をさらに高めることができる。一般に、光を伝達するレンズは円形に近いので、正四角形よりは正六角形の表面を持つ発光ダイオードが円形と類似した形状を取り、同一面積の円形レンズに一層高い光量を伝達することができる。したがって、正六角形の半導体素子２００がパッケージングされて円形レンズと結合されれば光抽出効率をさらに高めることもできる。
半導体素子２００は規則的で周期的なパターンであればいずれの形態でも取ることができるので、円形に近い正多角形を取ることが光抽出効率を高め、投入する電流に対する発光効率も増大させることができる。
ただ、同一ウェハー面積から生産される半導体素子２００の数を増加させ、チップ当たり面積を最小化するためには、ずれた正六角形の配列、つまりハニカム構造を取ることができる。ハニカム構造はＧａＮ系の半導体のｃ−ｐｌａｎｅである（０００１）面の結晶構造と一致するので、チップ分離の際に欠陥を最小化することができる利点を持つ。
図４〜図６は図１の半導体素子１１０の電極構造の多様な実施例を示すための図である。
図４において、半導体素子１１０は、電極４１０、電極に連結された外側フィンガー４２０、外側フィンガー４２０から一定の距離だけ離隔して配置される内側フィンガー４３０、電極４１０、及び外側フィンガー４２０と内側フィンガー４３０を連結する連結フィンガー４４０を含む。電極４１０、外側フィンガー４２０、内側フィンガー４３０及び連結フィンガー４４０は図２の電極層２８０に対応する。
電極４１０は外部でから導体素子１１０に電圧を印加することができる部分で、ワイヤボンディングなどの配線方法によって外部から電圧を印加することができる。外側フィンガー４２０は電極４１０に連結され、半導体素子１１０の表面の境界部分にも電圧を効果的に伝達することができる。内側フィンガー４３０は連結フィンガー４４０を介して電極４１０または外側フィンガー４２０に連結され、半導体素子１１０の表面の中間部分にも効果的に電圧を印加することができる。半導体素子１１０の表面のどの部分にも、電極４１０または電極４１０に連結されたフィンガー４２０、４３０、４４０からの距離が一定の距離、例えば外側フィンガー４２０と内側フィンガー４３０の間の距離の半分以下となるように設計することができる。電極層２８０が光を反射する物質（不透明物質）で形成される場合、電極層２８０の占有面積が増加すれば、半導体素子４００が外部に放出する光量が減少する欠点がある。電極４１０及び電極４１０に連結されたフィンガー４２０、４３０、４４０を使う場合、半導体素子１１０の表面に電圧を円滑に印加することができるとともに電極層２８０の面積を小さく維持することができる。図４に示す構造において、電極４１０は正六角形の外部フィンガー４２０の中で隣り合う二つの頂点に配列されており、外部フィンガー４２０及び内部フィンガー４３０は中空の正六角形である。連結フィンガー４４０は、二つの外部フィンガー４２０とそれぞれの外部フィンガー４２０から最も近い内部フィンガー４３０の頂点を連結する。
図５は本発明の他の実施例による半導体素子５００において電極及びフィンガーのサイズ及び位置を説明するための図である。図４と同様な方式で、外部から電圧印加が可能な電極５１０、電極５１０に連結され、半導体素子１１０の表面の境界部分に電圧を円滑に印加する外部フィンガー５２０、半導体素子１１０の表面の中間部分に電圧を円滑に印加する内部フィンガー５３０、及び電極５１０と内部フィンガー５３０を連結する連結フィンガー５４０を含んでいる。図５に示す構造において、外部フィンガー５２０及び内部フィンガー５３０は中空の正六角形であり、電極５１０は外部フィンガー５２０が形成する正六角形の隣接した頂点の間に全て配置されている。連結フィンガー５４０は各電極５１０と各電極５１０に最も近い内部フィンガー５３０の一点を連結する。
図６は本発明の他の実施例による半導体素子６００において電極及びフィンガーのサイズ及び位置を説明するための図である。図６に示す構造において、外部フィンガー６２０及び内部フィンガー６３０は中空の正六角形であり、電極６１０は外部フィンガー６２０が形成する正六角形の頂点に全て配置されている。連結フィンガー６４０は各電極６１０と各電極６１０に最も近い内部フィンガー６３０の一点を連結する。
図４〜図６の電極構造の例示において、電極及びフィンガーは導体であるので、電極に電圧が印加される瞬間とほぼ同時にフィンガーにも電圧が伝達される。半導体素子１１０の表面の全領域に均一に電圧が伝達されるので、半導体素子１１０の表面の全領域に電流が速かに拡散する。
図７は本発明の他の実施例による複数の半導体素子を示す平面図である。ウェハー７００は半導体素子７１０とグリッドライン７２０を含む。前述したように、本発明の半導体素子７１０の形状には制限がない。図１において半導体素子１１０の形状は正六角形であったが、図７において半導体素子７１０の形状は円形である。
図８は本発明の他の実施例による半導体素子を示す図である。半導体素子８００は、金属層８１０、第１接着層８２０、第２接着層８３０、第１半導体層８４０、発光層８５０、第２半導体層８６０、透明電極層８７０、及び電極層８８０を含む。図２に示す半導体素子２００及び図８に示す半導体素子８００は形状がそれぞれ正六角形と円形であるという点だけが違い、全体構造は非常に似ている。したがって、各構成要素についての説明は省略する。
図９及び図１０は図７の半導体素子の電極及びフィンガーのサイズ及び位置を例示的に説明するための図である。
図９において、全体半導体素子の中で、半導体素子９００部分は、電極９１０、電極に連結された外側フィンガー９２０、外側フィンガー９２０から一定の距離だけ離隔して配置される内側フィンガー９３０、電極９１０、及び外側フィンガー９２０と内側フィンガー９３０を連結する連結フィンガー９４０を含む。電極９１０、外側フィンガー９２０、内側フィンガー９３０及び連結フィンガー９４０は図８の電極層８８０に対応する。電極９１０は外部から半導体素子９００に電極を印加することができる部分であり、ワイヤボンディングなどの配線方法によって外部から電圧を印加することができる。外側フィンガー９２０は電極９１０に連結され、半導体素子７１０の表面の境界部分に電圧を円滑に印加することができる。内側フィンガー９３０は連結フィンガー９４０を介して電極９１０または外側フィンガー９２０に連結され、半導体素子７１０の表面の中間部分にも電圧を印加することができる。
図９に示す構造において、外部フィンガー９２０及び内部フィンガー９３０は中空の円形であり、電極９１０は外部フィンガー９２０が形成する円上の任意の二点に配置されている。連結フィンガー９４０は各電極９１０と各電極９１０に最も近い内部フィンガー９３０の一点を連結する。
図１０は本発明の他の実施例による半導体素子１０００において電極及びフィンガーのサイズ及び位置を説明するための図である。図１０に示す構造において、外部フィンガー１０２０及び内部フィンガー１０３０は中空の円形であり、電極１０１０は外部フィンガー１０２０が形成する円上に形成されており、６０度の間隔で配置されている。連結フィンガー１０４０は各電極１０１０と各電極１０１０に最も近い内部フィンガー１０３０の一点を連結する。図９及び図１０に示す電極構造は、不透明な電極層８８０が光の経路を最小に邪魔するように電極層８８０の面積を減らし、半導体素子７１０の表面の全領域に均一に電圧を印加し、電流を拡散する効果がある。
図１１〜図１３は本発明の半導体製造方法の第１実施例を説明するための工程状態図である。図１１において、基板１１１０に発光ダイオード層１１２０とＰ型の第１コンタクト層１１３０を形成する。発光ダイオード層１１２０は、Ｎ型の半導体層、Ｐ型の半導体層、及び発光層を含むことができる。半導体構造層１１２０、１１３０を形成した後、第１金属層１１４０を形成する。第１コンタクト層１１３０と第１金属層１１４０の間の円滑な接合のために、第１コンタクト層１１３０と第１金属層１１４０の間に接合層をさらに形成することもできる。金属層１１４０としては、電気伝導度及び熱伝導度が高くて機械的支持（ｍｅｃｈａｎｉｃａｌ ｓｕｐｐｏｒｔ）を提供することができる物質が用いられ、例えば銅などの物質が可能である。
第１金属層１１４０を積層した後、ウェハーキャリア１１５０を第１金属層１１４０に接合する。ウェハーキャリアの例としては、多孔性ウェハーキャリア（ｐｅｒｆｏｒａｔｅｄ ｗａｆｅｒ ｃａｒｒｉｅｒ）または半導体、半導体化合物、または金属酸化物の中で少なくとも１種以上を含む化合物が可能であり、円滑な接合のために、第１金属層１１４０とウェハーキャリア１１５０の間に接合層を形成することもできる。前記化合物の具体的な例として、Ｓｉ、ＧａＮ、Ａｌ２Ｏ３（サファイア）、Ｓｉ−Ｃ（シリコンカーバイド）などの物質またはその化合物を挙げることができる。
図１２において、基板１１１０と発光ダイオード層１１２０を分離する。基板１１１０を透過することができる特定の周波数帯域のレーザーを基板１１１０に照射すれば、基板１１１０を透過したレーザーが基板１１１０と発光ダイオード層１１２０の間の境界面に吸収されて熱が発生する。この際、基板１１１０と発光ダイオード層１１２０の間の境界面が溶融して基板１１１０と発光ダイオード層１１２０が分離される。このように、レーザーを用いた基板１１１０の分離過程をレーザーリフトオフ（ＬＬＯ、Ｌａｓｅｒ Ｌｉｆｔ Ｏｆｆ）ともいう。基板１１１０から分離された発光ダイオード層１１２０は金属層１１４０及びウェハーキャリア１１５０によって支持される。
基板１１１０と発光ダイオード層１１２０の間の分離過程は化学的リフトオフ（ＣＬＯ、Ｃｈｅｍｉｃａｌ Ｌｉｆｔ Ｏｆｆ）によって遂行することもできる。ＣＬＯ工程は基板１１１０と発光ダイオード層１１２０の間の境界物質の化学的反応によって進む。
基板１１１０と発光ダイオード層１１２０を分離した後、透明電極層１１６０を形成することができる。透明電極層１１６０としてはｎ型インジウムスズ酸化物（Ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）が可能である。図１２及び図１３には省略されたが、透明電極層１１６０の形成後、透明電極層１１６０と接する電極層をさらに形成することができる。
図１３において、個別半導体素子１３００を製造するために、透明電極層１１６０、発光層１１２０、及び第１コンタクト層１１３０を所定のパターンでエッチングする。この際、透明電極層１１６０、発光層１１２０、及び第１コンタクト層１１３０に対するエッチング／分離の工程は前記図１〜図１０に示すように所定のマスクパターンによって進む。すなわち、個別半導体素子１３００が形成される“素子領域”上にはマスクパターンが積層され、素子領域と素子領域の間の“境界領域”に対応する表面は露出される。エッチング工程が進むにつれて、透明電極層１１６０、発光層１１２０、及び第１コンタクト層１１３０の境界領域は除去され、隣接した個別半導体素子１３００の間の分離工程が部分的に進む。
ウェハーキャリア１１５０は、透明電極層１１６０、発光ダイオード層１１２０、第１コンタクト層１１３０に対するエッチング過程が進んだ後、金属層１１４０から除去されることができる。この際、金属層１１４０のエッチング及び分離過程に先立ち、透明電極層１１６０に支持用テープ（図示せず）が接着されることができる。
ウェハーキャリア１１５０が除去された後、金属層１１４０の素子領域にはマスクパターンが積層され、境界領域は露出される。その後、金属層１１４０に対して乾式エッチングまたは湿式エッチング技法が適用され、境界領域の金属層１１４０がエッチングされる。
金属層１１４０の境界領域に対するエッチング工程が完了した後、積層されたマスクパターンが除去される。マスクパターンが除去された後、転写（ｔｒａｎｓｆｅｒ）工程によって金属層１１４０が支持用テープ１１７０に接着される。
図１３はエッチングが完了した状態であり、前記金属層１１４０のエッチング過程によって個別的な半導体素子１３００が互いに分離される。個別半導体素子１３００は、金属層１１４０、第１コンタクト層１１３０、発光ダイオード層１１２０、及び透明電極層１１６０を含む。したがって、個別半導体素子１３００の断面は前記図１３のようであり、個別半導体素子１３００の発光側の表面は、円形、正多角形などの多様な形態を取ることができる。
この際、金属層１１４０が既に分離されて、連結支持層として機能することができないので、支持用テープ１１７０が一時個別半導体素子１３００を連結して支持する機能をする。支持テープ１１７０から個別半導体素子１３００のそれぞれが分離され、パッケージング工程を経ることで、個別チップが出来上がる。
従来技術においては、連結支持層を金属層１１４０として選択する場合、これに対するエッチング工程が円滑に進むことができなかった。よって、連結支持層を分離するために、ダイシング法またはスクライビング法を広く用いた。ダイシング法またはスクライビング法は、連結支持層としてシリコンカーバイド（Ｓｉ−Ｃ）などの物質を用い、さらに多数の半導体素子を分離することができずに一度に一つずつの半導体素子のみを分離することができるので、分離工程は発光ダイオードの製造工程において最も退屈で、失敗しやすい工程であった。
従来技術においては、電気伝導度が高くて熱伝導度が高いため、電流伝達能力に優れた銅のような金属物質を連結支持層として用いようとしても、銅層の軟性及び展性に優れるため、ダイシング法またはスクライビング法を適用しにくいので、銅層の代わりにモリブデンのようにスクライビング法の適用が可能であるが、電気伝導度の低い物質を用いていた。
本発明の半導体製造方法の第１実施例においては、金属層１１４０の一部分（素子領域を除いた境界領域）だけが露出され、塩化第２銅（ＣｕＣｌ２）、塩化水素（ＨＣＬ）、及び過酸化水素（Ｈ２Ｏ２）の中で少なくとも１種を含む溶液でエッチングされることができる。
この際、素子領域を除いた境界領域だけが露出され、金属層１１４０のエッチングしようとする部分に溶液が集中するので、銅に対するエッチング進行を促進することができ、実験によって、溶液の濃度、露出される境界領域の線幅などが決定されることができる。
このように、従来に不可能であった金属層１１４０に対するパターンエッチングが可能となることにより、同時に複数の半導体素子１３００を分離することができ、分離工程の時間を大幅に短縮した。また、分離工程の際（ダイシング法またはスクライビング法とは異なり）物理的な衝撃も加わらなくて分離工程の収率を大きく向上させた。
また、金属層１１４０に対するエッチング法としては、湿式エッチングの外にも乾式エッチングが適用できる。金属層１１４０が銅層である場合の乾式エッチング法としては、レーザーによる方法、ＩＣＰ、Ｉｏｎ ｍｉｌｌｉｎｇ、ＲＩＥ、ｓｐｕｔｔｅｒ ｅｔｃｈｉｎｇ、Ｉｏｎ Ｂｅａｍ ａｓｓｉｓｔｅｄ ｅｔｃｈｉｎｇなどが適用できる。一例として、塩素プラズマ（Ｃｈｌｏｒｉｎｅ ｐｌａｓｍａ）で金属層１１４０をエッチングして、前記半導体素子１３００に対応するチップを分離することができる。
図１４及び図１５は本発明の半導体製造方法の第２実施例を説明するための工程状態図である。
図１４において、基板１４１０に発光ダイオード層１４２０とＰ型の第１コンタクト層１４３０を形成する。半導体構造層１４２０、１４３０を形成した後、マスク層１４４１を形成する。マスク層１４４１が積層されなくて露出された半導体構造層１４２０、１４３０の一部には第１金属層１４４０が形成される。
すなわち、第１マスクパターンは発光ダイオード素子が形成される素子領域を覆うが、素子領域を除いた境界領域を開放（ｏｐｅｎ）するように製作される。第１マスクパターンによってコンタクト層１４３０の境界領域だけが露出されるので、マスク層１４４１は境界領域に積層される。
第２マスクパターンは、第１マスクパターンとは反対に、素子領域を開放するが、境界領域を覆うように製作される。第１金属層１４４０の形成過程は第２マスクパターンによって進む。この際、先に形成されたマスク層１４４１が自然に第２マスクパターンとして作用することもできる。例えば、メッキで第１金属層１４４０を形成する場合、マスク層１４４１が不導体（例えば、感光剤）であれば、電流が通電しないためマスク層１４４１上にはメッキされない。マスク層１４４１がなくて第１コンタクト層１４３０が露出された素子領域は電流が流れるので、第１金属層１４４０のメッキが進む。
マスク層１４４１と第１金属層１４４０を形成した後、マスク層１４４１と第１金属層１１４０上にウェハーキャリア１４５０を接合する。ウェハーキャリア１４５０は、図１２及び図１３と同様に、半導体構造層１４２０、１４３０及び第１金属層１４４０を支持する。
図１５において、基板１４１０から発光ダイオード層１４２０を分離する。分離する方法は前述したレーザーリフトオフ工程を用いることができるので、その説明は省略する。分離されて露出された発光ダイオード層１４２０の表面に透明電極層１４６０、及び個別半導体素子１５００に電圧を印加するための電極層（図示せず）をさらに形成することができる。透明電極層１４６０及び電極層が形成された後、それぞれの半導体素子１５００を所望の形状に分離するために、透明電極層１４６０、発光ダイオード層１４２０及び第１コンタクト層１４３０をパターニングしてからエッチングする。マスク層１４４１を形成するときに用いた第１マスクパターンは素子領域を覆って境界領域を開放するので、第１マスクパターンによって発光ダイオード層１４２０、第１コンタクト層１４３０及び透明電極層１４６０に対するエッチング工程が進むことができる。
エッチングによって個別半導体素子１５００のそれぞれが互いに分離される。分離された後の個別半導体素子１５００はウェハーキャリア１４５０によって互いに連結された状態を維持して支持される。ウェハーキャリア１４５０が除去されれば、個別半導体素子１５００の製造工程が完了する。
図１６は前記図１４及び１５の第１マスクパターンの多様な実施例を示す図である。前記第１マスクパターンは図１３で個別半導体素子１３００の分離のためのエッチング工程にも用いられることができる。
図１６のマスクパターン中の灰色部分はマスクによって対象物が覆われる部分であり、白色部分はマスクが形成されなくて対象物が露出される部分である。対象物が露出された領域に対してエッチングまたはマスク層の積層１４４１がなされる。図１６の（ａ）、（ｂ）、（ｃ）はエッチングのためのマスクパターンの多様な実施例の例示であり、マスクが形成された部分だけ残してエッチングを行う場合、マスクで具現することができる任意の形態（多角形、円形など）の柱状に半導体素子を製造することができる。
図１６においては、灰色領域が素子領域、白色領域が境界領域であり、説明の便宜上、境界領域の線幅が非常に誇張して描かれているが、これが本発明の本質ではない付随的な問題に過ぎないのは当該分野の従事者に自明である。
図１７は図１４及び図１５の第２マスクパターンの多様な実施例を示す図である。第２マスクパターンは金属層１４４０の選択的積層のためのもので、既に形成されたマスク層１４４１が自然に図１７のような役目をすることもできる。灰色領域は対象物を覆って保護する領域であり、白色領域は対象物が露出される領域である。図１７において、灰色領域は境界領域、白色領域は素子領域に区分される。
本発明のさらに他の実施例によれば、図１６及び図１７のマスクパターンは次のように変形して適用可能である。ＬＬＯ工程によって基板と発光ダイオード層が分離される場合、レーザービームスポット（ｌａｓｅｒ ｂｅａｍ ｓｐｏｔ）のサイズを適切に調節して複数の個別半導体素子に対する分離工程を同時に進めることができる。
レーザービームスポットが図１６及び図１７の一つずつの円形または多角形をカバーする場合、ＬＬＯ工程は一つの個別半導体素子ごとに行われる。一方、レーザービームスポットが充分に大きくて図１６及び図１７に示す円形及び多角形のいずれもカバーする場合、ＬＬＯ工程は複数の個別半導体素子に対して同時に進むので、ＬＬＯ工程にかかる時間を縮めることができる。このようにＬＬＯ工程時間を縮めることができる理由は、本発明の個別半導体素子が規則的で周期的に配列されているからである。例えば、図１６（ａ）及び図１７（ａ）を参照すれば、レーザービームスポットが７個の６角形パターンをカバーする場合、同時に７個の個別半導体素子に対するＬＬＯ工程を進めることができるので、７倍の時間短縮効果を持つことができる。
本発明のさらに他の実施例によれば、個別的なチップに分離される半導体素子の面積を調整することができる手段が提供される。図１６及び図１７のマスクパターンを参照すれば、一つの個別半導体素子がそれぞれの円形または多角形の形態に形成された後、これら個別半導体素子の分離過程でマスクを調整して一つまたは二つ以上の個別半導体素子を一グループに形成することができる。一グループに指定された個別半導体素子または複数の素子は一つの個別的なチップにパッケージングできる。
具体的に、図１６及び図１７のマスクパターンによって円形または多角形の形状を取る個別半導体素子を形成する。その後、分離工程で図１６及び図１７のマスクパターンを用いる場合、一つずつの個別半導体素子が一つの個別チップにパッケージングされる。一方、分離工程で複数の円形または多角形を一グループに結束し、グループ間の境界領域のみを分離し、グループ内の境界領域に対するエッチング工程は行わなければ、複数の個別半導体素子が一つの個別チップにパッケージングできる。このような分離工程はマスクパターンを調整することで比較的容易に具現することができる。
例えば、図１６（ａ）において、それぞれの六角形パターンに対応する個別半導体素子が形成された後、分離工程で７個の六角形パターンを一グループに取り扱って分離する場合、７個の六角形パターンは一つの大きな六角形素子グループをなすことができる。
実際の応用例では、それぞれの発光ダイオードチップのサイズに対する要求事項が変更されることができる。この際、費用及び最終製品の製造時間を最小化するために、最小化した単位面積の個別半導体素子を前もって形成しておき、最終に分離段階で個別半導体素子の個数を選択して発光ダイオードチップのサイズを選択的に調整することができる。
図１８は本発明のさらに他の実施例による半導体素子を説明するための断面図である。半導体素子１８００は、基板１８１６、第１半導体層１８０８、第２半導体層１８１２、第１半導体層１８０８と第２半導体層１８１２の間に位置する発光層１８１０、基板１８１６と第２半導体層１８１２の円滑な接合及び第２半導体層１８１２の保護のために形成されるバッファ層１８１４、第１半導体層１８０８に電圧を印加するための第１電極層１８０２及び透明電極層１８０４、及び第２半導体層１８１２に電圧を円滑に印加するための第２電極層１８１８を含む。このような形態の半導体素子１８００の場合、サファイア基板１８１６をレーザーリフトオフ工程で除去し、これに金属支持層（図示せず）を形成した後、金属支持層を所定のパターンによる乾式または湿式エッチングで分離することにより、任意の形態（多角形、円形など）の柱状に半導体素子を製造することができる。
図１９〜図２１は本発明の半導体製造方法の第３実施例を示す図である。
図１９を参照すれば、基板１９１０上に発光ダイオード層１９２０が形成され、Ｐ型の第１コンタクト層１９３０が発光ダイオード層１９２０上に積層される。
第１コンタクト層１９３０上の素子領域を除いた境界領域にマスク層１９５０が積層される。その後、第１コンタクト層１９３０の素子領域に第１金属層１９４０が積層される。
図２０を参照すれば、第１金属層１９４０が所定の厚さに積層された後、マスク層１９５０が除去される。その後、素子領域と境界領域を含む全領域に第２金属層１９６０が積層される。
以後の過程は前記の図１１〜図１５の過程と多少類似するように進む。基板１９１０はレーザーリフトオフ（ＬＬＯ）または化学的リフトオフ（ＣＬＯ）工程によって発光ダイオード層１９２０から分離される。発光ダイオード層１９２０の露出された表面には透明電極層１９７０が形成できる。
透明電極層１９７０、発光ダイオード層１９２０及び第１コンタクト層１９３０に対するエッチング工程は個別半導体素子を形成する工程である。透明電極層１９７０、発光ダイオード層１９２０及び第１コンタクト層１９３０の素子領域のみを残し、境界領域はエッチングされて除去される。
その後、第２金属層１９６０の分離工程に先立ち、支持テープ１９８０が第２金属層１９６０の反対側、つまり透明電極層１９７０に接着されて、個別半導体素子に対する連結及び支持（ｓｕｐｐｏｒｔ）を提供することができる。
図２１を参照すれば、第２金属層１９６０の素子領域上にマスク層１９９０が積層され、第２金属層１９６０の露出された境界領域はエッチャント２１００によってエッチングされる。
エッチング法としては乾式エッチングまたは湿式エッチングが適用可能であるのは前述したようである。
第３実施例によれば、部分的に形成された第１金属層１９４０と全面的に形成された第２金属層１９６０の厚さを調整することで、第２金属層１９６０に対するエッチング工程の所要時間を最適化することができる。また、金属層に対するエッチング工程後の側面の形態が充分に制御可能であるかも考慮すべき要因の一つである。第２金属層１９６０は個別半導体素子に対する連結及び支持（ｓｕｐｐｏｒｔ）を提供するので、第２金属層１９６０の厚さは、エッチング工程の所要時間、エッチング後の側面の形態及び構造的支持（ｓｔｒｕｃｔｕｒａｌ ｓｕｐｐｏｒｔ）のための強度（ｓｔｒｅｎｇｔｈ）などの要因を考慮して決定可能である。
分離された個別半導体素子は第１金属層１９４０及び第２金属層１９６０によって支持されるので、より安定的に支持可能である。
図２２は本発明の一実施例によるハニカム構造の半導体素子を示す図である。
図２２を参照すれば、図４の電極構造を持つハニカム構造の発光ダイオードの製造サンプルが示されている。走査電子燎微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）写真は個別的なチップに分離された後の六角柱状の発光ダイオードを拡大して示す。個別的なチップに分離された後、電圧が印加されて発光している状態も図２２に示されている。
図２２に従来の技術と本発明の差別性が明確に提示されている。本発明は、従来の技術とは異なり、六角柱状の発光ダイオード個別素子を高収率で得ることができ、分離過程で素子の損傷を最小化することができる。本発明は、マスクパターンによって具現可能な形態であれば、六角形のみならず円形または任意の多角形にも適用可能である。また、本発明は、図２２に示すように、グリッドラインが一直線ではない場合にも容易に発光ダイオード個別素子を分離することができる。
本発明の実施例による半導体素子を製造する方法は、多様なコンピュータ手段によって遂行可能なプログラム命令形態に具現され、コンピュータ可読媒体に記録されることができる。
また、前記方法は半導体素子製造装備の制御信号を発生するコントローラーのメモリに予めプログラムされたソフトウェア／ファームウェアの形態として提供されることもでき、プログラムされた手順に順次遂行されることができる。
前記コンピュータ可読媒体は、プログラム命令、データファイル、データ構造などを単独でまたは組合わせで含むことができる。前記媒体に記録されるプログラム命令は本発明のために特別に設計されて構成されたものであるか、あるいはコンピュータソフトウェアの当該技術分野の通常の技術者に知られて使用可能なものであるかも知れない。コンピュータ可読記録媒体の例には、ハードディスク、フロッピー（登録商標）ディスク及び磁気テープのような磁気媒体（ｍａｇｎｅｔｉｃ ｍｅｄｉａ）、ＣＤ−ＲＯＭ、ＤＶＤのような光記録媒体（ｏｐｔｉｃａｌ ｍｅｄｉａ）、フロプティカルディスク（ｆｌｏｐｔｉｃａｌ ｄｉｓｋ）のような磁気光媒体（ｍａｇｎｅｔｏ−ｏｐｔｉｃａｌ ｍｅｄｉａ）、及びＲＯＭ、ＲＡＭ、フラッシュメモリなどのように、プログラム命令を保存して遂行するように特別に構成されたハードウェア装置が含まれる。プログラム命令の例には、コンパイラーによって作られるもののような機械語コードだけではなく、インタープリターなどを用いてコンピュータによって実行可能な高級言語コードを含む。前記のようなハードウェア装置は本発明の動作を遂行するために一つ以上のソフトウェアモジュールとして作動するように構成されることができ、その逆も同様である。
以上のように、本発明は具体的な構成要素などの特定事項と限定された実施例及び図面に基づいて説明されたが、これは本発明のより全般的な理解のために提供されたものであるだけ、本発明は前記実施例に限定されるものではなく、本発明が属する分野で通常的な知識を持つ者であればこのような記載から多様な修正及び変形が可能である。
したがって、本発明の思想は前述した実施例に限って決定されてはいけなく、後述する特許請求範囲だけではなく、この特許請求範囲と均等または等価の変形があるすべてのものは本発明思想の範疇に属するものであると言える。
本発明は電圧を印加する場合に発光可能な半導体素子及びその製造方法に係り、特に素子の形態が多角柱または円柱の形態に形成される半導体素子及びその製造方法に関する。
本発明の半導体素子は、複数の半導体構造体及び前記複数の半導体構造体を支持する連結支持層を含み、前記複数の半導体構造体のそれぞれは、Ｐ型の第１半導体層；Ｎ型の第２半導体層；及び前記第１半導体と前記第２半導体の間に位置する発光層を含み、前記複数の半導体構造体のそれぞれは多角柱または円柱をなす。

Claims (21)

  1. 複数の半導体構造体；及び
    前記複数の半導体構造体を支持する連結支持層；
    を含み、
    前記複数の半導体構造体のそれぞれは、
    Ｐ型の第１半導体層；
    Ｎ型の第２半導体層；及び
    前記第１半導体と前記第２半導体の間に位置する発光層；
    を含み、
    前記複数の半導体構造体のそれぞれは多角柱または円柱をなす、半導体素子。
  2. 前記複数の半導体構造体のそれぞれは周期的に互いに離隔して前記連結支持層上に配置される、請求項１に記載の半導体素子。
  3. 前記連結支持層は金属層である、請求項１に記載の半導体素子。
  4. 前記連結支持層は半導体または金属酸化物の中で少なくとも１種以上を含む化合物である、請求項１に記載の半導体素子。
  5. 前記複数の半導体構造体のそれぞれは、
    前記多角形または前記円形の面積に対する前記多角形または前記円形の外周の長さが最小化するように配置される、請求項１に記載の半導体素子。
  6. 前記複数の半導体構造体のそれぞれの境界面は前記複数の半導体構造体のそれぞれの半導体結晶構造によって形成される、請求項１に記載の半導体素子。
  7. 発光ダイオード素子において、
    前記発光ダイオード素子は、
    金属支持層；
    Ｐ型の第１半導体層；
    Ｎ型の第２半導体層；及び
    前記第１半導体と前記第２半導体の間に位置する発光層；
    を含み、
    前記発光ダイオード素子は多角柱または円柱をなす、発光ダイオード素子。
  8. 前記発光ダイオード素子は、
    前記多角形または前記円形の面積に対する前記多角形または前記円形の外周の長さが最小化するように配置される、請求項７に記載の発光ダイオード素子。
  9. 前記発光ダイオード素子の外郭境界面は前記発光ダイオード素子の半導体結晶構造によって形成される、請求項７に記載の発光ダイオード素子。
  10. 基板上に半導体構造層を形成する段階；
    前記半導体構造層の表面上に金属層を積層する段階；
    前記半導体構造層及び前記金属層を前記基板から分離して、前記半導体構造層を露出させる段階；
    前記半導体構造層を第１マスクパターンによってエッチングすることで、複数の多角柱または円柱の形状を取った個別半導体素子を形成する段階；及び
    前記第１マスクパターンに対応する第２マスクパターンによって前記金属層が複数の多角形または円形に残るように前記金属層を乾式または湿式エッチングして前記個別半導体素子を分離する段階；
    を含む、半導体製造方法。
  11. 前記個別半導体素子を形成する段階は、
    前記多角形または前記円形の面積に対する前記多角形または前記円形の外周の長さが最小化する前記第１マスクパターンによって前記半導体構造層をエッチングし、
    前記個別半導体素子を分離する段階は、
    前記多角形または前記円形の面積に対する前記多角形または前記円形の外周の長さが最小化する前記第２マスクパターンによって前記金属層をエッチングする、請求項１０に記載の半導体製造方法。
  12. 前記第１マスクパターン及び前記第２マスクパターンのグリッドラインは前記半導体構造層の結晶構造によって形成される、請求項１０に記載の半導体製造方法。
  13. 基板上に半導体構造層を形成する段階；
    前記半導体構造層の表面の個別半導体素子が形成される多角形または円形の素子領域を除いた境界領域にマスク層を積層する段階；
    前記半導体構造層の表面の前記素子領域に金属層を積層する段階；
    前記半導体構造層を前記基板から分離して、前記半導体構造層を露出させる段階；
    前記半導体構造層を前記境界領域に対応するマスクパターンによってエッチングすることで、複数の多角柱または円柱の形状を取った個別半導体素子を形成する段階；及び
    前記境界領域に積層された前記マスク層を除去して前記個別半導体素子を分離する段階；
    を含む、半導体製造方法。
  14. 前記マスクパターンは、
    前記素子領域の面積に対する前記境界領域の長さが最小化するように形成される、請求項１３に記載の半導体製造方法。
  15. 前記素子領域及び前記境界領域の境界面の方向は前記半導体構造層の結晶構造によって形成される、請求項１３に記載の半導体製造方法。
  16. 基板上に多角柱または円柱の形状を取る複数の半導体構造体を形成する段階；
    前記複数の半導体構造体の表面上に金属層を積層する段階；
    前記複数の半導体構造体及び前記金属層を前記基板から分離して、前記複数の半導体構造体を露出させる段階；
    前記複数の半導体構造体のいずれか一つ以上を選択的に含む一つ以上の半導体構造体グループに対応する第１マスクパターンを準備する段階；及び
    前記第１マスクパターンを用いて前記複数の半導体構造体及び前記金属層を乾式または湿式エッチングすることで前記一つ以上の半導体構造体グループのそれぞれを個別半導体素子に分離する段階；
    を含む、半導体製造方法。
  17. 基板上に多角柱または円柱の形状を取る複数の半導体構造体を形成する段階；
    前記複数の半導体構造体のいずれか一つ以上を含む一つ以上の半導体構造体グループに対応する第１マスクパターンを準備する段階；
    前記第１マスクパターンを用いて前記一つ以上の半導体構造体グループを除いた境界領域にマスク層を積層する段階；
    前記第１マスクパターンに対応する第２マスクパターンを用いて前記一つ以上の半導体構造体グループに対応する領域に金属層を積層する段階；
    前記基板を前記複数の半導体構造体から分離して除去する段階；
    前記第１マスクパターンを用いて前記複数の半導体構造体を乾式または湿式エッチングすることで前記一つ以上の半導体構造体グループに対応する個別半導体素子を形成する段階；及び
    前記境界領域に積層された前記マスク層を除去して前記個別半導体素子を分離する段階；
    を含む、半導体製造方法。
  18. 基板上に多角柱または円柱の形状を取り、互いに周期的に離隔する複数の半導体構造体を形成する段階；
    前記複数の半導体構造体または前記複数の半導体構造体間の境界領域上に金属層を積層する段階；
    前記複数の半導体構造体の中で一つまたは二つ以上の形状を含むグループの形状に対応し、均一なビームプロファイルを持つレーザーが前記複数の半導体構造体と前記基板の間の境界面に吸収されるように前記基板に対して垂直な方向に前記レーザーを照射する段階；及び
    前記吸収されたレーザーによって前記複数の半導体構造体のいずれか一つ以上を前記基板から分離する段階；
    を含む、半導体製造方法。
  19. 基板上に半導体構造層を形成する段階；
    前記半導体構造層の表面の個別半導体素子が形成される多角形または円形の素子領域を除いた境界領域にマスク層を積層する段階；
    前記半導体構造層の表面の前記素子領域に第１金属層を積層する段階；
    前記境界領域に積層された前記マスク層を除去する段階；
    前記境界領域及び前記第１金属層上に第２金属層を積層する段階；
    前記半導体構造層を前記基板から分離して、前記半導体構造層を露出させる段階；
    前記半導体構造層を前記境界領域に対応するマスクパターンによってエッチングすることで、複数の多角柱または円柱の形状を取った個別半導体素子を形成する段階；及び
    前記境界領域に対応する前記マスクパターンによって前記第２金属層の前記境界領域上に積層された部分をエッチングして、前記個別半導体素子を分離する段階；
    を含む、半導体製造方法。
  20. 請求項１０〜１９のいずれか一項の方法を実行するためのプログラムが記録されていることを特徴とするコンピュータ可読記録媒体。
  21. 発光ダイオード装置において、
    前記発光ダイオードの発光側表面は多角形または円形を取り、
    前記発光ダイオードの前記発光側表面のコーナーの中で少なくとも一つに隣接して配置される一つ以上の電極；
    前記電極に連結され、前記発光ダイオードの前記発光側表面の境界から一定の距離だけ離隔して前記発光側表面上に配置される外側フィンガー；
    前記外側フィンガーから一定の距離だけ離隔して前記発光側表面上に配置される内側フィンガー；及び
    前記一つ以上の電極、前記内側フィンガー及び前記外側フィンガーを連結する連結フィンガー；
    を含む、発光ダイオード装置。
JP2013537604A 2010-11-03 2011-11-02 半導体素子及びその製造方法 Pending JP2013541855A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2010-0108670 2010-11-03
KR1020100108670A KR101249924B1 (ko) 2010-11-03 2010-11-03 반도체 소자 및 그 제조 방법
PCT/KR2011/008275 WO2012060619A2 (ko) 2010-11-03 2011-11-02 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2013541855A true JP2013541855A (ja) 2013-11-14

Family

ID=46024945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013537604A Pending JP2013541855A (ja) 2010-11-03 2011-11-02 半導体素子及びその製造方法

Country Status (5)

Country Link
US (2) US20130240919A1 (ja)
EP (1) EP2637222A4 (ja)
JP (1) JP2013541855A (ja)
KR (1) KR101249924B1 (ja)
WO (1) WO2012060619A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016164970A (ja) * 2015-02-26 2016-09-08 日亜化学工業株式会社 発光素子
JP2018018994A (ja) * 2016-07-29 2018-02-01 日亜化学工業株式会社 発光装置及び表示装置
JP2019129226A (ja) * 2018-01-24 2019-08-01 シャープ株式会社 マイクロｌｅｄ素子、画像表示素子、及び画像表示素子の製造方法
US11063183B2 (en) 2015-02-26 2021-07-13 Nichia Corporation Light emitting element

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013104270A1 (de) * 2013-04-26 2014-10-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR20150064414A (ko) * 2013-12-03 2015-06-11 삼성전자주식회사 발광소자 및 이를 포함하는 조명 장치
KR102142716B1 (ko) * 2014-03-13 2020-08-07 엘지이노텍 주식회사 발광소자
DE102017113949A1 (de) * 2017-06-23 2018-12-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN111463261A (zh) * 2020-03-26 2020-07-28 深圳第三代半导体研究院 氮化物肖特基二极管及其制造方法
USD1012871S1 (en) * 2020-06-30 2024-01-30 Roche Molecular Systems, Inc. Circuit board sensor pad

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006038713A1 (en) * 2004-10-07 2006-04-13 Showa Denko K.K. Production method for semiconductor device
JP4995722B2 (ja) * 2004-12-22 2012-08-08 パナソニック株式会社 半導体発光装置、照明モジュール、および照明装置
KR100691111B1 (ko) * 2005-08-09 2007-03-09 엘지전자 주식회사 수직형 발광 다이오드 및 그 제조방법
KR101156452B1 (ko) * 2005-08-25 2012-06-13 서울옵토디바이스주식회사 다수의 셀이 결합된 발광 소자
KR100682255B1 (ko) * 2005-09-27 2007-02-15 엘지전자 주식회사 수직형 발광 다이오드의 제조방법
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
KR20060079243A (ko) * 2006-04-19 2006-07-05 팅기 테크놀러지스 프라이빗 리미티드 반도체 소자 상에 전도성 금속층의 제조 방법
JP2008053685A (ja) * 2006-08-23 2008-03-06 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
KR100908045B1 (ko) * 2007-08-31 2009-07-15 (주)웨이브스퀘어 발광다이오드 소자의 제조 방법
KR100888440B1 (ko) * 2007-11-23 2009-03-11 삼성전기주식회사 수직구조 발광다이오드 소자의 제조방법
KR100988041B1 (ko) * 2008-05-15 2010-10-18 주식회사 에피밸리 반도체 발광소자
JP5245970B2 (ja) * 2009-03-26 2013-07-24 豊田合成株式会社 発光ダイオード及びその製造方法、並びにランプ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016164970A (ja) * 2015-02-26 2016-09-08 日亜化学工業株式会社 発光素子
US11063183B2 (en) 2015-02-26 2021-07-13 Nichia Corporation Light emitting element
JP2018018994A (ja) * 2016-07-29 2018-02-01 日亜化学工業株式会社 発光装置及び表示装置
US10115768B2 (en) 2016-07-29 2018-10-30 Nichia Corporation Light emitting device and display device
JP2019129226A (ja) * 2018-01-24 2019-08-01 シャープ株式会社 マイクロｌｅｄ素子、画像表示素子、及び画像表示素子の製造方法
JP7079106B2 (ja) 2018-01-24 2022-06-01 シャープ株式会社 画像表示素子、及び画像表示素子の製造方法

Also Published As

Publication number Publication date
EP2637222A4 (en) 2014-12-10
US20130240919A1 (en) 2013-09-19
US20150243843A1 (en) 2015-08-27
WO2012060619A2 (ko) 2012-05-10
KR101249924B1 (ko) 2013-04-03
KR20120047033A (ko) 2012-05-11
WO2012060619A3 (ko) 2012-08-02
EP2637222A2 (en) 2013-09-11

Similar Documents

Publication Publication Date Title
KR101249924B1 (ko) 반도체 소자 및 그 제조 방법
JP5719336B2 (ja) 発光装置
JP4996706B2 (ja) 半導体発光素子およびその製造方法
EP1905103B1 (en) Method of fabricating a light emitting diode having a thermal conductive substrate
KR101150861B1 (ko) 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법
JP2006253647A (ja) 半導体発光素子およびその製法
JP6072541B2 (ja) 窒化物半導体素子の製造方法
JP4957130B2 (ja) 発光ダイオード
US11469350B2 (en) Ultrathin solid state dies and methods of manufacturing the same
JP2007150314A (ja) 垂直構造の窒化ガリウム系発光ダイオード素子
US8587017B2 (en) Light emitting device and method of fabricating a light emitting device
JPH10209496A (ja) 半導体発光素子
JP2012059750A (ja) 半導体発光素子の製造方法および半導体発光素子
JP4058937B2 (ja) 半導体発光装置及びその製造方法
TW201715751A (zh) 發光裝置
JP2010062201A (ja) 半導体発光素子およびその製造方法
KR101171326B1 (ko) 발광 소자 및 이의 제조 방법
JPH10242507A (ja) 発光ダイオードおよびその製造方法
KR101225627B1 (ko) 반도체 소자 및 그 제조 방법
KR100716648B1 (ko) 복수개의 발광셀들을 갖는 발광소자 및 그 제조방법
KR101239859B1 (ko) 발광 소자 및 이의 제조 방법
KR20070117808A (ko) 발광 다이오드 칩 제조방법
KR20120117528A (ko) 수직형 ｌｅｄ 소자 및 그 제조 방법
KR20150021690A (ko) 고효율 발광층을 갖는 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141104