JP2019129226A - マイクロｌｅｄ素子、画像表示素子、及び画像表示素子の製造方法 - Google Patents

マイクロｌｅｄ素子、画像表示素子、及び画像表示素子の製造方法 Download PDF

Info

Publication number
JP2019129226A
JP2019129226A JP2018009878A JP2018009878A JP2019129226A JP 2019129226 A JP2019129226 A JP 2019129226A JP 2018009878 A JP2018009878 A JP 2018009878A JP 2018009878 A JP2018009878 A JP 2018009878A JP 2019129226 A JP2019129226 A JP 2019129226A
Authority
JP
Japan
Prior art keywords
micro
layer
micro led
mesa
led element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018009878A
Other languages
English (en)
Other versions
JP7079106B2 (ja
Inventor
勝次 井口
Katsuji Iguchi
勝次 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2018009878A priority Critical patent/JP7079106B2/ja
Priority to CN201910069445.8A priority patent/CN110071202B/zh
Priority to US16/257,007 priority patent/US10978616B2/en
Publication of JP2019129226A publication Critical patent/JP2019129226A/ja
Application granted granted Critical
Publication of JP7079106B2 publication Critical patent/JP7079106B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Abstract

【課題】マイクロＬＥＤ素子のサイズを微細化した場合であっても、発光効率の低下を抑制可能なマイクロＬＥＤ素子を提供する。【解決手段】マイクロＬＥＤ素子（１００）は、Ｎ側層（１１）と発光層（１２）とＰ側層（１３）を含む窒化物半導体層（１４）を備えており、発光層（１２）を囲い、かつ発光層となす角度（θ）が４５度を含む所定の範囲内の角度で傾斜する傾斜面１６Ａと、Ｐ側層の表面によって構成する平坦部１６Ｔとを有する、マイクロメサ１６を複数有する。【選択図】図１

Description

本発明は、マイクロＬＥＤ素子、マイクロＬＥＤ素子を複数備えた画像表示素子、及び画像表示素子の製造方法に関する。
平面ディスプレイ分野では、大型から中小型までディスプレイのサイズを問わずに、表示素子として液晶表示素子、有機ＥＬディスプレイが用いられている。また、平面ディスプレイとして、化合物半導体製のＬＥＤ素子を表示素子として採用したＬＥＤディスプレイが提案されている（特許文献１及び２参照）。
上記のようなＬＥＤ素子は、マイクロＬＥＤ素子と呼ばれている。現在では、マイクロＬＥＤ素子の微細化が進められており、例えば、７μｍ程度の大きさのマイクロＬＥＤ素子が発表されている（非特許文献１参照）。
マイクロＬＥＤ素子は通常のＬＥＤと同様に、成長基板上に形成された後、個片化され、駆動回路基板上に搭載される場合が多い（ピック＆プレース法）。研究開発レベルでは、成長基板上にＬＥＤとなるエピ層を成長させた後に、駆動回路基板と貼り合わせ、駆動回路基板上に個々のＬＥＤを形成する製造方法も提案されている（非特許文献２参照）。
特開２００９−２７２５９１号公報（２００９年１１月１９日公開） 特表２０１６−５０３９５８号公報（２０１６年２月８日公開）
Francois Olivier, Anis Daami, Ludovic Dupre, Franck Henry, Bernard Aventurier, Francois Templier, "Investigation and Improvement of 10μm Pixel-pitch GaN-based Micro-LED Arrays with Very High Brightness", SID 2017 DIGEST, P353, 2017 Francois Templier, Lamine Benaissa, Bernard Aventurier, Christine Di Nardo, Matthew Charles, Anis Daami, Franck Henry, Ludovic Dupre、"A Novel Process for Fabricating High-Resolution and Very Small Pixel-pitch GaN LED Microdisplays"、SID 2017 DIGEST, P268, 2017
しかしながら、上述の特許文献１、２及び非特許文献１、２に記載されたマイクロＬＥＤ素子は、そのサイズを微細化した場合、発光効率が低下してしまう課題がある。
本発明は、上記の課題に鑑みてなされたものであり、その目的は、マイクロＬＥＤ素子のサイズを微細化した場合であっても、発光効率の低下を抑制可能なマイクロＬＥＤ素子、画像表示素子、及び画像表示素子の製造方法を提供することである。
上記の課題を解決するために、本発明の一態様に係るマイクロＬＥＤ素子は、光出射面の側から見てＮ側層、発光層、及びＰ側層がこの順番で積層された窒化物半導体層と、前記Ｐ側層側に配置された第１の電極と、前記Ｎ側層側に配置された第２の電極と、前記窒化物半導体層の前記Ｐ側層側の表面に形成された複数のマイクロメサとを備え、前記複数のマイクロメサの各々は、前記Ｐ側層の平坦面を有すると共に、前記発光層を傾斜面によって囲っており、前記傾斜面は、前記Ｐ側層から、前記Ｎ側層の一部まで続く面であって、前記発光層に対して、４５度を含む所定の範囲内の角度で傾斜している。
上記の課題を解決するために、本発明の一態様に係る画像表示素子の製造方法は、成長基板上にＮ側層、発光層、及びＰ側層をこの順番で積層することによって窒化物半導体層を得る工程と、前記窒化物半導体層の前記Ｐ側層、前記発光層、及び前記Ｎ側層の一部をエッチングすることにより傾斜面を形成することで、前記Ｐ側層からなる平坦面と前記傾斜面とを含むマイクロメサを形成する工程と、前記Ｐ側層上に第１の電極を設ける工程と、前記窒化物半導体層を駆動回路基板に貼り合わせる工程と、前記成長基板を除去する工程と、前記駆動回路基板上において、前記窒化物半導体層をエッチングし、マイクロＬＥＤ素子毎に分割する工程と、前記窒化物半導体層の、駆動回路基板と反対側の面に第２の電極を形成する工程とを含み、前記マイクロメサを形成する工程は前記貼り合わせ工程の前に実施される。
本発明の一態様によれば、マイクロＬＥＤ素子のサイズを微細化した場合であっても、発光効率の低下を抑制可能なマイクロＬＥＤ素子、画像表示素子、及び画像表示素子の製造方法を提供することができる。
図１の（ａ）は、本発明の第１の実施形態に係るマイクロＬＥＤ素子を複数備えた画像表示素子の断面図であり、（ｂ）はマイクロＬＥＤ素子のＰ側層側の表面の拡大断面図であり、（ｃ）はマイクロＬＥＤ素子のＰ側層側の面から見た場合の平面図である。 図２の（ａ）〜（ｆ）は、図１に示したマイクロＬＥＤ素子の製造工程のうち、マイクロメサの形成工程の各ステップの断面図である。 図３の（ａ）〜（ｈ）は、図１に示す画像表示素子の製造方法の各ステップにおけるマイクロＬＥＤ素子及び画像表示素子の断面図である。 第１の実施形態の変形例に係るマイクロＬＥＤ素子の、マイクロメサの形成工程の各ステップを断面図である。 図５の（ａ）、（ｃ）、（ｅ）は、本発明の第２の実施形態に係るマイクロＬＥＤ素子の、マイクロメサの平面形状をしめす平面図であり、（ｂ）と（ｄ）はそれぞれ、（ａ）と（ｃ）の傾斜面について説明する断面図である。 図６の（ａ）〜（ｃ）は、本発明の第２の実施形態に係るマイクロＬＥＤ素子の、マイクロメサの平面形状をしめす他の平面図である。 図７の（ａ）〜（ｃ）は、本発明の第３の実施形態に係るマイクロＬＥＤ素子の配置パターンとマイクロメサの配置パターンの関係を説明するための平面図である。 図８の（ａ）、（ｂ）は、本発明の第３の実施形態に係るマイクロＬＥＤ素子の配置パターンとマイクロメサの配置パターンの関係を説明するための他の平面図である。 図９の（ａ）は、本発明の第４の実施形態に係るマイクロＬＥＤ素子を複数備えた画像表示素子の断面図であり、（ｂ）はマイクロＬＥＤ素子のＰ側層側の表面の拡大断面図であり、（ｃ）はマイクロＬＥＤ素子のＰ側層側の面から見た場合の平面図である。 図１０の（ａ）〜（ｆ）は、図９に示したマイクロＬＥＤ素子の製造工程のうち、マイクロメサの形成工程の各ステップの断面図である。 図１１の（ａ）〜（ｄ）、（ｇ）、（ｈ）は、図９に示す画像表示素子の製造方法の各ステップにおけるマイクロＬＥＤ素子及び画像表示素子の断面図である。
（従来の表示素子の構成例とその問題点）
本願発明の一形態について具体的な説明を行う前に、従来の表示素子の構成例とその問題点について、以下に纏める。
従来、表示素子として広く用いられている液晶表示素子はバックライト光を液晶素子によりＯＮ／ＯＦＦすることにより各画素の輝度を調整している。
表示素子として液晶表示素子を用いた液晶ディスプレイは、コントラストを高めることが難しいという課題を有する。なぜなら、バックライト光がＯＦＦとなるように液晶表示素子を制御した場合であっても、液晶表示素子がバックライト光を完全に遮断することが難しいためである。
また、液晶ディスプレイは、演色性を高めることが難しいという課題を有する。なぜなら、各原色を表現するために用いる複数のカラーフィルター（例えばＲＧＢの３色）は、その透過帯以外の光を完全に遮断することが難しく、結果として、各カラーフィルターの透過帯を完全に分離することが出来ないためである。
一方で、表示素子として有機ＥＬ素子を採用した有機ＥＬディスプレイが実用化されている。有機ＥＬ素子は、自発光素子であり、且つ、Ｒ，Ｇ，Ｂの各単色発光素子である。したがって、有機ＥＬディスプレイは、前述の液晶ディスプレイのコントラストと演色性と言う課題を解決することが出来ると期待されており、実際にスマートフォン用の小型の平面ディスプレイ分野においては実用化されている。
しかし、有機ＥＬディスプレイは、有機ＥＬ素子の輝度が経時劣化しやすいという課題を有する。なぜなら、有機ＥＬ素子の発光層が有機物により構成されているためである。そのため、有機ＥＬディスプレイは、比較的製品寿命が短い（換言すれば買い換え周期が短い）スマートフォンには採用されているが、製品寿命が長い（換言すれば買い換え周期が長い）製品（例えばテレビなど）へ採用することは難しい。また、有機ＥＬディスプレイを製品寿命が長い製品に採用する場合には、輝度の経時劣化を補償するための複雑な回路が必要となる。
以上のような、液晶ディスプレイ及び有機ＥＬディスプレイの課題を解消する平面ディスプレイとして、化合物半導体製のＬＥＤ素子を表示素子として採用したＬＥＤディスプレイが提案されている。ＬＥＤディスプレイは、化合物半導体製のＬＥＤ素子を２次元アレイ状に配置することによって構成されており、コントラストが高く、演色性が優れ、且つ、輝度が経時劣化しにくい。
特に有機ＥＬ素子に比べて、ＬＥＤ素子は、発光効率が高く、且つ、長期信頼性が高い（輝度の経時劣化などが少ない）。したがって、ＬＥＤディスプレイは、屋外でも見やすい高輝度ディスプレイを実現できる。超大型の平面ディスプレイ分野に関しては、デジタルサイネージ用としてＬＥＤディスプレイの実用化が始まっている。また、ウエアラブル端末やＴＶ用など中小型から大型の平面ディスプレイ分野に関しても、ＬＥＤディスプレイの開発が進んでいる。
しかしながら、従来のマイクロＬＥＤ素子は下記の課題を有する。
マイクロＬＥＤ素子の微細化を進める場合に、マイクロＬＥＤ素子は、外部量子効率（発光パワーの投入電力に対する比率）が非常に小さくなる。具体的には、そのサイズが１０μｍを下回るマイクロＬＥＤ素子において、その外部量子効率は、１１％を下回る。それに対して、通常のサイズ（例えば１００μｍ以上１０００μｍ以下）のＬＥＤ素子の外部量子効率は、３０％〜６０％程度である。このように、サイズが１０μｍを下回るマイクロＬＥＤ素子は、通常のサイズのＬＥＤ素子と比較して、明らかに外部量子効率が低い。マイクロＬＥＤディスプレイは、発光効率の高さを期待されている。そのため、マイクロＬＥＤディスプレイにとって、外部量子効率が低い事は、極めて深刻な問題である。
〔第１の実施形態〕
以下に、本発明の第１の実施形態に係るマイクロＬＥＤ素子１００を光源として搭載する画像表示素子２００について、図１〜図３を参照して説明する。
図１の（ａ）は、マイクロＬＥＤ素子１００を複数備えた画像表示素子２００の断面図である。本発明のマイクロＬＥＤ素子１００の表面には、光取出し効率向上のため、多数のマイクロメサ構造が形成されている。図１の（ｂ）は、マイクロメサ構造を説明するための、マイクロＬＥＤ素子１００の断面拡大図である。図１の（ｃ）はマイクロメサ構造の表面構造を示す平面模式図である。図１に示すように、画像表示素子２００は、複数のマイクロＬＥＤ素子１００と、複数のマイクロＬＥＤ素子１００の各々に駆動電流を供給する駆動回路が形成された駆動回路基板５０と、備え、複数のマイクロＬＥＤ素子１００は、駆動回路基板５０上に２次元アレイ状に積層されている。
図２は、マイクロＬＥＤ素子１００の製造工程のうち、マイクロメサ構造の製造工程を示す図である。図３は、マイクロＬＥＤ素子１００及び、画像表示素子２００の製造工程を示す図である。
（マイクロＬＥＤ素子１００の構造）
図１の（ａ）に示すように、画像表示素子２００は、画素領域１と、共通接続領域２と、ダミー領域３と、外周部４を含む。画素領域１には、各画素を構成するマイクロＬＥＤ素子１００が配列されており、マイクロＬＥＤ素子１００は、窒化物半導体層１４と、Ｐ電極１９Ｐ（第１の電極）と、共通Ｎ電極３４（第２の電極）とを備えており、光出射面側に共通Ｎ電極３４、駆動回路基板５０側にＰ電極１９Ｐを配置している。窒化物半導体層１４のＰ電極１９Ｐ側には、マイクロメサ構造が形成されている。Ｐ電極１９Ｐは駆動回路基板５０上のＰ側電極５１に接続され、共通Ｎ電極３４は共通接続領域２において、プラグ３２を介して、駆動回路基板５０上のＮ側電極５２に接続されており、マイクロＬＥＤ素子１００はそれぞれ対応するＰ側電極５１から電流を供給され、発光する。光射出方向は駆動回路基板５０と反対の方向であり、共通Ｎ電極３４側である。
外周部４は画像表示素子２００の外縁を規定し、画像表示素子２００を個片に切り離すための切断領域や、ワイヤーボンドパッド等の外部回路との接続部を含む。外周部４では、窒化物半導体層１４は除去されている。ダミー領域３は、画像表示素子２００の画素領域１、共通接続領域２、外周部４以外の領域であり、この領域には窒化物半導体層１４が配置されているが、発光せず、表面の平坦性を確保するために配置されている。駆動回路基板５０の画素領域１には、各画素の駆動回路が配置され、主にダミー領域３には、行選択回路、列信号出力回路、画像処理回路、入出力回路、等が配置されている。駆動回路基板５０上のダミー電極５３は窒化物半導体層１４を固定すると共に、これらの回路を遮光するために配置されている。
マイクロＬＥＤ素子１００は画素分離溝１５によって、個別に分割されており、画素分離溝１５は埋込材２０によって、埋められている。
次に、マイクロＬＥＤ素子１００の一方の面に形成されたマイクロメサ１６について、図１の（ｂ）と図１の（ｃ）に基づいて説明する。図１の（ｃ）は光射出面とは反対側の表面の平面図であり、図１の（ｂ）は図１の（ｃ）のＡ−Ａ‘部分の断面図である。図１の（ｂ）に示すように、窒化物半導体層１４は、光射出面側から順に、Ｎ側層１１と、発光層１２と、Ｐ側層１３とによって構成され、Ｐ側層１３側の表面は複数のマイクロメサ１６に加工されている。図１の（ｃ）に示すように、本実施形態では、マイクロメサ１６は、Ｐ側層１３側に円形の平坦面１６Ｔを有し、Ｐ側層１３と発光層１２とＮ側層１１の一部を含む傾斜面１６Ａを有する円錐台の形状をしている。従って、本発明のマイクロＬＥＤ素子１００では、発光層１２が傾斜面１６Ａで囲われ、互いに分離された多数の領域に分割されている。また、図１の（ｂ）に示すように、各マイクロメサ１６における発光層１２は、傾斜面１６Ａによって、全周を囲われている。
マイクロメサ１６の表面は保護膜１７に覆われ、平坦面１６ＴにはＰ側コンタクトホール１８が開口され、Ｐ側電極層１９が形成されている。Ｐ側電極層１９の表面は、平坦化保護膜２１によって覆われ、平坦化されていても良い。
マイクロＬＥＤ素子１００の発光層１２側にマイクロメサ１６を形成する理由は、光取出し効率を向上するためである。まず、マイクロＬＥＤ素子１００がマイクロメサを持たず、その形状は直方体として考える。マイクロＬＥＤ素子は平坦な窒化物半導体層１４をドライエッチングによって加工して形成するため、その側壁は窒化物半導体層１４に対してほぼ垂直であるため、マイクロメサを有しない場合として、前記仮定はほぼ現実的である。発光層１２からは等方的に光が放出されるが、射出面（この場合Ｎ側層１１の表面）の全反射によって、射出面に垂直な方向を中心とした臨界角α以内に放出された光（以降、垂直光と呼ぶ）しか、直方体形状のＬＥＤ素子からは射出されない。それ以外の光は、直方体の中で反射を繰り返し、外部には射出されない。ＧａＮ層（屈折率：２．５）から屈折率が１．５の樹脂層に射出する場合、α＝３７度程度であり、Ｐ側層方向に放出され、Ｐ側層１３表面で反射されて、Ｎ層側から出射される分を、反射ロスが無いとして含めても、全体の２０％程度の光しか、取り出すことができない。尚、Ｎ側層１１の上に、共通Ｎ電極３４が有っても、その外側に樹脂層が有れば、事情は変わらない。外側が空気の場合、臨界角は更に小さくなる。
発光層１２に対する角度が±β以内に射出される光（以降、水平光と呼ぶ）は、発光層１２の発光量全体に対して、ｓｉｎβ程度で比率を占める。β＝３７度の場合には、６０％程度と大きな比率を占める。発光層１２が発光層１２と垂直に交わる側面で囲われた場合には、上述のように水平光を窒化物半導体層１４の外に取り出すことができない。一方、傾斜面１６Ａで発光層１２を囲うことにより水平光の向きを変え、射出面から外部に取り出すことができ、取出し効率を大幅に改善することができる。
傾斜面１６Ａが発光層１２と成す面と交わる角度をθとすると、θは４５度を含む所定の範囲内の角度であることが好ましいが、θ＝４５度の場合には、β＝αの水平光が出射面から外部へ放射することができ、最も取り出し効率が高い。従って、θ＝４５度が最も好ましい。
以上のように、マイクロＬＥＤ素子１００は、光出射面の側から見てＮ側層１１、発光層１２、及びＰ側層１９がこの順番で積層された窒化物半導体層１４と、Ｐ側層１９側に配置された第１の電極１９Ｐと、Ｎ側層１１側に配置された第２の電極３４と、窒化物半導体層１４のＰ側層１９側の表面に形成された複数のマイクロメサ１６とを備え、複数のマイクロメサ１６の各々は、Ｐ側層１９の平坦面１６Ｔを有すると共に、発光層１２を傾斜面１６Ａによって囲っており、傾斜面１６Ａは、Ｐ側層１９から、Ｎ側層１１の一部まで続く面であって、発光層１２に対して、４５度を含む所定の範囲内の角度で傾斜している。
ただし、後述するように傾斜面１６Ａは、窒化物半導体層１４の一部をエッチング（図２の（ｂ）参照）することにより形成される。実際に製造されたマイクロＬＥＤ素子１００における角度θは、このエッチングの精度に依存し、ある程度の範囲内に変動する。エッチング手法としてドライエッチングを採用した場合、エッチングの精度に起因する角度θの変動範囲は、±１０度程度であるとよい。したがって、実際に製造されたマイクロＬＥＤ素子１００における角度θは、所定の角度である４５度に限定されず、４５度を中心とする所定の角度、すなわち、４５度±１０度の範囲に含まれていれば良い。なお、上述した角度θの変動範囲は、後述するエッチング工程において採用するエッチング手法に依存して変化し得る。
発光層１２から傾斜面１６Ａの底部までの垂直方向の距離をＤとすると、Ｄは大きい方が取出し効率が高い。発光層１２が傾斜面１６Ａと交わる部分の直径をφとすると、Ｄ＝ｓｉｎβ／（ｃｏｓβ−ｓｉｎβ）・φであれば最も光取出し効率が最も高い。この条件が満たされれば、発光層１２から発した水平光は全て、取り出すことができるからである。β＝３７度の場合、Ｄ＝３．０６・φとなり、Ｄの上限は、平面視した発光層１２の径の約３倍程度である。一方、Ｄが大きくなると、θ＝９０度の場合に比べて、発光層１２の面積は、｛φ／（φ＋２・Ｄ）｝２に減少し、発光層１２を流れる電流密度が高くなり、ドループ効果によって、内部量子効率が低下する。従って、実際のＤ値は、取出し効率の向上と発光層面積の減少によるドループ効果のトレードオフで最適値が決定される。
次に、１個のマイクロＬＥＤ素子１００に対して、小さなマイクロメサ１６を多数設ける理由を説明する。光取出し効率を向上させるために、マイクロＬＥＤ素子１００の外周にマイクロメサを形成することも可能であるが、これには次の２点の問題点が有ることが判明した。第１に、上述のように、取出し効率を最大限高めようとすれば、残される発光層１２の径φに比べて、Ｄの値を大きくしなければならない。しかし、Ｄの値には、Ｎ側層１１の厚さと言う上限が有り、マイクロＬＥＤ素子１００の大きさが大きい場合には、光取出し効率を十分に上げることができない。マイクロメサ１６を形成することで、比較的小さなＤの傾斜面１６Ａによって、光取出し効率を向上できる。
第２に、マイクロＬＥＤ素子１００の外周に、傾斜面を設ける場合には、傾斜面を形成した段階で、マイクロＬＥＤ素子１００の外形が決定されているために、窒化物半導体層１４を駆動回路基板５０に貼り合わせる段階で、マイクロＬＥＤ素子１００をＰ側電極５１に対して、精緻にアライメントする必要が有る。しかし、窒化物半導体層１４の表面に、多数のマイクロメサ１６が形成されており、窒化物半導体層１４の貼り合わせの後に、マイクロＬＥＤ素子１００として加工される場合には、このようなアライメントは必要無い。マイクロメサ１６を予め窒化物半導体層１４の表面に形成して置くことにより精緻なアライメントを必要としないウエハ／ウエハ貼り合わせによって、駆動回路基板５０と窒化物半導体層１４を貼り合わせることができ、生産性を大幅に高めることができる。更に、画像表示素子２００の全工程をウエハプロセス（前半工程）によって実行できるため、分割した窒化物半導体層をダイボンディング装置によって駆動回路基板に搭載する場合（後半工程）に比べて、ダストを低減して歩留りを向上することができる。これによって、画像表示素子２００のコストを大幅に低減することができる。
（マイクロＬＥＤ素子１００の製造方法）
次に、マイクロＬＥＤ素子１００の製造方法の一例である製造方法について、図２及び図３を参照して説明する。
図２の（ａ）に示すように、成長基板１０上にＮ側層１１、発光層１２、及びＰ側層１３をこの順番で積層することによって窒化物半導体層１４を形成する（工程１）。成長基板１０としては、例えば、（１１１）面シリコン基板を用いることができる。特に駆動回路基板５０と同じ大きさであることが好ましい。サファイア（Ａｌ2Ｏ3）やＳｉＣ等であっても良い。また、窒化物半導体層１４を構成する物質としては、例えばＧａＮ系の半導体等を用いることができる。また、窒化物半導体層１４を成長基板１０上に成長させる装置としては、例えばＭＯＣＶＤ装置を用いることができる。なお、成長基板１０は、表面に凹凸構造を有していても良い。Ｎ側層１１は、層厚方向に導通する必要が有るため、内部に高抵抗層を含まないことが好ましく、層厚方向全体を通してＮ型の良導体であることが好ましい。また、成長基板１０に窒化物半導体層１４を形成し、室温に戻した段階で、成長基板１０の反りが小さいことが好ましく、８インチウエハの場合には３５μｍ以下であることが好ましい。このような反りの低減は、Ｎ側層１１内に適切なバッファ層を設けることにより実現できる。
発光層１２は、ＩｎＧａＮ層やＧａＮ層からなる多重量子井戸層を含む。Ｎ側層１１及びＰ側層１３は、それぞれ種々の多層構造により構成される。本実施形態において、Ｎ側層１１、発光層１２、及びＰ側層１３の具体的な構成は、特に限定されるものではなく、例えば、従来のＬＥＤ素子が採用しているＮ側層、発光層、及びＰ側層の構成を適宜採用することができる。したがって、本実施形態では、Ｎ側層１１、発光層１２、及びＰ側層１３の具体的な構成に関する説明を省略する。
なお、Ｎ側層１１の厚さｔnは、一般的に１０μｍ以下であり、５μｍ±２μｍ程度である場合が多い。発光層１２の厚さｔmqwは、一般的に１０ｎｍ以上２００ｎｍ以下であり、５０ｎｍ以上１００ｎｍ以下程度である場合が多い。Ｐ側層１３の厚さｔpは、一般的に５０ｎｍ以上１０００ｎｍ以下であり、１００ｎｍ以上３００ｎｍ以下程度である場合が多い。
図２の（ｂ）に示すように、窒化物半導体層１４の一部をエッチングすることによりマイクロメサ１６を形成する（工程２）。マイクロメサ１６の傾斜面１６Ａと発光層１２のなす面が交わる角度θが、所定の範囲内の角度である４５度となるように形成する。マイクロメサ１６を形成するために、まず、通常のフォトリソグラフィ工程を用いて、マイクロメサ平坦面１６Ｔを覆うレジストパターンを形成する。その後、ドライエッチング装置を用いて、Ｐ側層１３と、発光層１２と、Ｎ側層１１の一部とをエッチングする。
次いで、図２の（ｃ）に示すように、保護膜１７を積層する。保護膜１７は、例えば、ＳｉＯ2（二酸化ケイ素）をＣＶＤ法により形成する。
更に、図２の（ｄ）に示すように、マイクロメサ平坦面１６Ｔの保護膜１７を除去して、Ｐ側コンタクトホール１８を形成する。これには通常のフォトリソグラフィ法とウエット又はドライエッチング法を用いて、形成することができる。
図２の（ｅ）に示すように、Ｐ側電極層１９を全面に形成する。後述するように、画素領域１でのＰ電極層１９は、マイクロＬＥＤ素子１００のＰ側層１３と接続するＰ電極１９Ｐとなる（後述図３の（ｃ）も参照）（工程３）。この段階では、Ｐ側電極層１９は成長基板１０であるウエハ全面に形成され、パターンニングされていない。Ｐ側電極層１９としては、窒化物半導体層１４に接して界面反射率が高い金属薄膜、例えばアルミニュウムまたは銀などの薄膜をＰ側層側に配置し、表面側には、駆動回路基板５０上のＰ側電極５１との接続に適した金や銅を配置した金属多層膜が適している。Ｐ側電極層１９はＩＴＯ（インジュウム・錫・酸化物）の様な透明導電膜と金属膜の積層膜でも良い。このような多層膜は、例えば、電子ビーム蒸着法やスパッタリング法を用いて形成することができる。
図２の（ｆ）に示すように、平坦化保護膜２１を形成する。平坦化保護膜２１は、マイクロメサ傾斜面１６Ａや底部１６Ｂのような凹部を埋めて、表面を平坦化する保護膜である。例えば、Ｐ側電極層１９の上に、ＳｉＯ2（二酸化ケイ素）等の保護膜を積層し、表面をＣＭＰによって平坦化し、マイクロメサ平坦面１６Ｔ上のＰ側電極層１９を露出させるようにすることにより形成できる。平坦化保護膜２１は省略することも出来る。
以上の工程によって、成長基板１０上に形成された窒化物半導体層１４の表面全面に、マイクロメサ１６が形成される。
続いて、図３を用いて、マイクロＬＥＤ素子１００及び画像表示素子２００の製造工程を説明する。
駆動回路基板５０は画像表示素子２００の駆動回路が形成されており、各マイクロＬＥＤ素子１００を駆動する画素駆動回路、２次元アレイに配置された画素のうち、特定の行を選択する行選択回路、特定の列の発光強度信号を出力する列信号出力回路、画像処理回路等を含んでいる。駆動回路基板５０の表面には、画素領域１内では、各マイクロＬＥＤ素子１００に電流を供給するＰ側電極５１、共通接続領域２には、Ｎ側電極５２、ダミー領域３にはダミー電極５３、外周部４には外部接続電極５４が露出している。図３は１個の画像表示素子２００の断面模式図を示しているが、実際の工程は複数の画像表示素子２００を配置した基板状態で行われる。例えば、駆動回路基板５０は８インチシリコン基板であり、画像表示素子２００の駆動回路が数百個配置されている。
まず、図３の（ａ）に示すように、駆動回路基板５０上に、図２の工程で形成した窒化物半導体層１４を貼り合わせる（工程４）。窒化物半導体層１４の表面には、Ｐ電極層１９が露出しており、駆動回路基板５０上のＰ側電極５１、Ｎ側電極５２、ダミー電極５３、外部接続電極５４と接続される。この際、貼り付けは金属電極（例えば銅）同士の直接接続でも良いし、金属ナノ粒子を接着層として介在させても良い。本貼付け工程では、精密なアライメントは必要無い。ウエハ同士の貼り合わせの場合、ウエハ同士が重なり合えば良い。尚、貼り合わせの際の加熱、冷却による膨張・収縮によるストレスを避けるため、成長基板１０と駆動回路基板５０は、同材料であることが好ましく、特にシリコンであることが好ましい。
次に図３の（ｂ）の工程において、成長基板１０を除去する（工程５）。シリコン基板の場合、研削、研磨、プラズマエッチング、ウエットエッチング等を組み合わせて、除去することができる。なお、図３に示す工程では、成長基板１０が付いた状態で、窒化物半導体層１４を駆動回路基板５０と貼り合わせたが、一旦、窒化物半導体層１４を別の基板（転写基板）に転写した後に、駆動回路基板５０に貼り合わせ、転写基板を剥離しても良い。
次いで、図３の（ｃ）に示すように、画素分離溝１５を形成する。画素分離溝１５は、少なくとも、窒化物半導体層１４から、Ｐ電極層１９までをエッチングして、分割する溝である（工程６）。画素領域１では、各マイクロＬＥＤ素子１００が、画素分離溝１５によって個別に分割される。画素領域１でのＰ電極層１９は、マイクロＬＥＤ素子１００のＰ側層１３と接続するＰ電極１９Ｐとなる（工程３）。各画素領域１と共通接続領域２の境界や、共通接続領域２とダミー領域３の境界には同時に境界溝１５Ｂが形成される。共通接続領域２やダミー領域３を、更に境界溝１５Ｂによって、細かく分割しても良い。共通接続領域２のＰ電極層１９はＮ側電極５２と接続するＮ電極１９Ｎとなり、ダミー領域３のＰ電極層１９はダミーＰ電極１９Ｄとなる。外周部４では窒化物半導体層１４やＰ電極層１９が除去され（露出帯１５Ｏ）、外部接続電極５４が露出する。共通接続領域２には、Ｎ側電極５２上に、共通電極コンタクトホール１５Ｈが形成される。
画素分離溝１５の断面形状は、図３の（ｃ）の断面視において、マイクロＬＥＤ素子１００の外形をなす側壁が順テーパーになることが好ましい。後工程の埋込材２０形成工程において、画素分離溝１５を埋め易くするためである。逆テーパーとなると、気泡が側壁に残り安く、光出力のバラツキを生じ易い。但し、テーパー角度が大きくなると、発光層１２の面積が減少するため、テーパー角度は７０度から９０度の範囲が好ましい。ここで、上記テーパー角度とは、図３（ｃ）に示すように、マイクロＬＥＤ素子１００の外形をなす側壁と前記光射出面とがなす角度のことを指す。
本工程以降の工程は駆動回路基板５０に対して、処理が行われ、各パターンニングは駆動回路基板５０に対して、精密にアライメントされる。なお、本工程は、画素分離溝１５や境界溝１５Ｂの形成工程と、露出帯１５Ｏと共通電極コンタクトホール１５Ｈの形成工程は、分けて行っても良い。
次いで、図３の（ｄ）に示すように、画素分離溝１５を埋込材２０によって埋め込み、窒化物半導体層１４は露出させる。同時に、境界溝１５Ｂ、共通電極コンタクトホール１５Ｈや露出帯１５Ｏも埋込材２０によって埋められる。埋込材２０は、後工程で共通Ｎ電極を形成するために、表面を平坦化することを第１の目的とする層であり、樹脂材でもＣＶＤ膜でも、両者の組合せでも良い。隣接画素への光の漏出を防ぐために、光を吸収する顔料やカーボンブラックなどを加えた樹脂でも良い。逆に反射を強化し、マイクロＬＥＤ素子１００の光出力を向上させるために、反射材となる白色顔料や、散乱粒子を加えた樹脂であっても良い。
次いで、図３の（ｅ）に示すように、共通電極コンタクトホール１５Ｈ部の埋込材２０を除去し、図３の（ｆ）に示すように、共通電極コンタクトホール１５Ｈをプラグ３２で埋める。プラグ３２はタングステン等の材料であっても良い。更に、図３の（ｇ）に示すように、窒化物半導体層１４の、駆動回路基板５０と反対側の面に共通Ｎ電極３４を形成する（工程７）。共通Ｎ電極３４はＩＴＯ等の透明導電膜を採用してもよいし、窒化物半導体層１４の大部分に開口部を有し、画素分離溝１５上に金属薄膜パターンを配置した金属製のメッシュ状電極を採用してもよいし、両者を組み合わせてもよい。共通Ｎ電極３４はマイクロＬＥＤ素子１００のＮ側層１１と接続し、共通接続領域において、プラグ３２を介して、Ｎ側電極５２へ接続する。
以上のように、画像表示素子の製造方法は、成長基板１０上にＮ側層１１、発光層１２、及びＰ側層１３をこの順番で積層することによって窒化物半導体層１４を得る工程（上記工程１）と、窒化物半導体層１４のＰ側層１３、発光層１２、及びＮ側層１１の一部をエッチングすることにより傾斜面１６Ａを形成することで、Ｐ側層１３からなる平坦面１６Ｔと傾斜面１６Ａを含むマイクロメサ１６を形成する工程（上記工程２）と、Ｐ側層１３上に第１の電極１９Ｐを設ける工程（上記工程３）と、窒化物半導体層１４を駆動回路基板５０に貼り合わせる工程（上記工程４）と、成長基板１０を除去する工程（上記工程５）と、駆動回路基板５０上において、窒化物半導体層１４をエッチングし、マイクロＬＥＤ素子１００毎に分割する工程（上記工程６）と、窒化物半導体層１４の、駆動回路基板５０と反対側の面に第２の電極３４を形成する工程（上記工程７）とを含み、マイクロメサを形成する工程（上記工程２）は貼り合わせ工程（上記工程４）の前に実施される。
最後に、外周部４の埋込材２０が除去され、外部接続電極５４が表面に出す。なお、Ｎ型共通Ｎ電極３４を形成後、マイクロＬＥＤ素子１００上に、波長変換層を形成しても良い。波長変換層を形成する際には、画像表示素子２００の表面は、図３の（ｇ）のように、全面が平坦であることが好ましい。波長変換層は樹脂層を塗布する場合が多いため、平坦で無いと、塗布時にストリエーション等の不均一性が生じる、均一な波長変換層が形成できないと言う問題が生じる。ダミー領域３に窒化物半導体層１４が無い場合には、窒化物半導体層１４の厚さである数μｍの高さの段差が生じるため、このような平坦性が確保されず、大きな問題となる。従って、ダミー領域３の窒化物半導体層１４は必要であり、それを固定するためのダミー電極５３も必要である。
駆動回路基板５０上に形成された、画像表示素子２００は、最終的に個別に切断され、パッケージングされる。
本製造工程では、窒化物半導体層１４の駆動回路基板５０への貼り合わせが、精密なアライメント無しで行うことができるため、貼り合わせ工程の設備が簡略化でき、且つ、短時間で貼り合わせが出来るため、非常に高い生産効率を実現できる。また、貼り合わせをウエハレベルで実行できるため、全ての工程をクリーン度の高い前半工程で実行することができる。その結果、ダスト発生を防止し、高い歩留りを実現できる。従って、画像表示素子２００のコストを低減することができる。
（マイクロＬＥＤ素子１００の特性）
本実施例のマイクロＬＥＤ素子１００は、図１に示したマイクロＬＥＤ素子１００において、以下の構成を採用したものである。
・平面視した場合の輪郭：一片の長さが８．５μｍの正方形（画素分離溝１５幅は１．５μｍ、マイクロＬＥＤ素子１００の配置ピッチは１０μｍ）
・マイクロメサ：一辺が２μｍの正三角形の各頂点にマイクロメサの中心を配置
・ｔp＝１００ｎｍ
・ｔmqw＝７０ｎｍ
・ｔn＝５０００ｎｍ
・θ＝４５度
・Ｄ＝５００ｎｍ
・φ＝１μｍ
また、本実施例のマイクロメサ構造を設けずに形成したマイクロＬＥＤ素子を、比較例として用いた。
それぞれに同一の駆動電流を供給した状態において、本実施例のマイクロＬＥＤ素子１００及び第１の比較例のマイクロＬＥＤ素子の光出力を測定した。その結果、本実施例のマイクロＬＥＤ素子１００の光出力は、比較例のマイクロＬＥＤ素子の光出力に対して１９０％であった。
この光出力の顕著な増加はマイクロメサ１６によってもたらされたと、本願の発明者は推測している。マイクロメサ傾斜面１６Ａを設け、その傾斜面１６Ａの外側を透明な低屈折率材料からなる保護膜１７で覆ったことにより、発光層１２から放射される水平光が、出射面方向へ全反射される。そして、この反射光は、Ｎ側層１１の光出射面に対してほぼ垂直に入射し、外部に射出される。
このような光は、マイクロメサ傾斜面１６Ａが無ければ、発光層１２から水平方向に射出されて、窒化物半導体層１４の中において反射を繰り返す過程において減衰する。すなわち、このような光は、外部には射出されない。
マイクロＬＥＤ素子１００においては、マイクロメサ１６の形成によって、発光層１２の面積は、マイクロＬＥＤ素子１００の面積と比較して、縮小されている。本実施例では、マイクロＬＥＤ素子１００の面積に対する発光層１２の面積の割合は、平均的にπ・６００２／（１／２・２０００２・√３）＝０．３２６となり、約３３％程度となる。従って、発光層１２に注入される電流密度は３倍程度と大きくなっているはずである。
外部量子効率の電流依存性のデータを用いて、内部量子効率と光取出し効率とを分離し、内部量子効率を評価した。その結果、本実施例のマイクロＬＥＤ素子１００の内部量子効率、及び、第１の比較例のマイクロＬＥＤ素子の内部量子効率は、それぞれ、６６％と７０％であり、マイクロメサ１６の形成によって、内部量子効率の低下が見られた。これは、電流密度の増加によるドループ効果と、マイクロメサの形成時のエッチングのダメージの影響の両方が考えられる。従って、本実施例のマイクロＬＥＤ素子１００における発光効率の向上は、主に光取出し効率の向上（２．０倍＝１．９×７０％／６６％）によっていることが分かった。
〔変形例〕
第１の実施形態の変形例であるマイクロＬＥＤ素子１００ａの構成及び製造方法について、図４を参照して説明する。図４の（ａ）〜図４の（ｃ）は、本変形例の製造方法の各ステップにおけるマイクロＬＥＤ素子１００ａの断面図である。本変形例は、Ｐ電極層１９ａがマイクロメサ１６ａ毎に分割されている点が、第１の実施形態と異なり、その他の点は第１の実施形態と同じである。
マイクロＬＥＤ素子１００ａでは、図４の（ａ）に示すように、図２の（ａ）に示した窒化物半導体層１４を成長した後、その表面にＰ電極層１９ａを形成する。Ｐ電極層１９ａは図２の（ｅ）に示した金属多層膜でも良いし、ＩＴＯ等の透明導電層と金属多層膜の組合わせでも良い。
次いで、図４の（ｂ）に示すように、マイクロメサ１６ａを形成する。マイクロメサ１６ａの表面に、Ｐ電極層１９ａが載っている以外は、図２の（ｂ）と同じである。続いて、図４の（ｃ）に示すように、保護膜１７ａを積層し、ＣＭＰによって、表面を平坦化し、Ｐ電極層１９ａを露出させる。駆動回路基板５０上に、図４の（ｃ）の窒化物半導体層１４を貼り付け、マイクロＬＥＤ素子１００ａ及び、画像表示素子２００ａを形成する工程は図３に示された方法と同じである。
このように、マイクロＬＥＤ素子１００ａのＰ電極は、マイクロメサ１６ａ毎に分割されていても、特性としては相違がない。また、工程も図２の工程より簡略化できる。
〔第２の実施形態〕
本実施形態は、第１の実施形態に対して、マイクロメサの形状が異なる点以外は、基本的に変わらない。第１の実施形態では、図１の（ｃ）に示したように、平面視で円形のマイクロメサを正三角形の頂点の位置に配置したが、マイクロメサの形状は円形に限らず、図５に示すように、様々な形状及び配置が可能である。
図５の（ａ）、図５の（ｃ）、及び図５の（ｅ）は四角形をベースにしたマイクロメサ形状の例である。図５の（ｂ）及び（ｄ）は、それぞれ、図５の（ａ）及び図５の（ｃ）の１個のマイクロメサを斜め上方から見た鳥瞰図であり、傾斜面１６ｂ及び１６ｃをそれぞれ示している。図５の（ａ）ではマイクロメサの中心Ｐから、周囲を見た時、図５の（ｂ）に示すように、周囲が完全に傾斜面１６ｂによって覆われていない。これに対して、図５の（ｃ）の場合には、図５の（ｄ）に示すように、四方を傾斜面１６ｃが覆う。従って、マイクロメサ構造が無い場合に比べれば、何れの場合も、光取出し効率は向上するが、図５の（ｃ）の構造の方が光取出し効率の向上効果はより大きい。即ち、傾斜面１６ｂのように、発光層１２の全周を覆わない場合にも光取出し効果の改善と言う利点は得られるが、傾斜面１６ｃのように発光層１２は周囲全体を傾斜面で覆われることが、より好ましい。
図５の（ｅ）のように、配置がずれても、光取出し効率の向上効果は、図５の（ｃ）と変わらない。
更に、マイクロメサ形状は図６の（ａ）に示すような六角形でも、図６の（ｂ）に示すような三角形の組合わせでも光取出し効率の向上効果が得られる。また、稠密に配置できるなら、図６の（ｃ）に示すように、局所的にランダムな形状、配置であっても構わない。
〔第３の実施形態〕
本実施形態は、マイクロメサの配置パターンと、マイクロＬＥＤ素子１００の大きさの関係を制限する点以外は、第１の実施形態や第２の実施形態と変わらない。図７に示すように、マイクロＬＥＤ素子の発光特性を均一化する上で、マイクロメサの配置パターンと、マイクロＬＥＤ素子１００の大きさは、一定の関係を満たすことが好ましい。
マイクロＬＥＤ素子１００は駆動回路基板５０に対してアライメントされるが、マイクロメサが形成された窒化物半導体層１４は、駆動回路基板５０にアライメントされていないため、マイクロメサの配置と無関係に、マイクロＬＥＤ素子１００の形状が加工される。図７の（ａ）に示すように、マイクロメサパターンに対して、マイクロＬＥＤ素子１００の外形を表す矩形をＰ１、マイクロＬＥＤ素子１００と周囲の画素分離溝１５の中心線を表す矩形をＰ０とすると、Ｐ０とＰ１はマイクロメサパターンに対して、ランダムに重ね合わされ、Ｐ１の内部に含まれるマイクロメサが、そのマイクロＬＥＤ素子の発光領域となる（Ｐ０はマイクロＬＥＤ素子１００の配置周期に対応する。）。なお、図７の（ａ）に強調して示したように、マイクロメサパターンの座標軸とマイクロＬＥＤ素子１００の座標軸は平行となるとは限らず、角度ずれが生じ得る。これは、例えば駆動回路基板５０に窒化物半導体層１４を有する成長基板１０を貼り合わせる際の、ウエハノッチのアライメント精度で決まるが、その大きさは一般に０．５度以下と小さい。従って、マイクロＬＥＤ素子１００の大きさの範囲では、大きな問題とはならないので、以降は、両者は平行として図示する。但し、画像表示素子２００全体でみると問題となる。
このように本実施形態では、Ｐ側層の側から平面視した場合、マイクロＬＥＤ素子１００は矩形形状を有し、マイクロメサは、前記矩形の一辺に対して、平行又はほぼ平行な行列パターンで配置されている。ここで、「ほぼ平行」とは、平行な場合から所定の角度以内のずれを有する場合を指し、例えば、平行な場合から０．５度以内のずれを有する場合のことを指す。
また、図７の（ａ）に示すように、本実施形態において、マイクロＬＥＤ素子１００には、Ｐ側層の側から平面視した場合、平坦面の一部が欠落したマイクロメサが含まれている。これは、図７の（ｂ）及び（ｃ）に示す例においても同様である。
図７の（ｂ）に示すように、マイクロＬＥＤ素子１００の外形が、Ｐ１と同じ場合でも、Ｐ２とＰ３の位置に配置された場合が在り得る。これらの場合、マイクロＬＥＤ素子１００に含まれる完全なマイクロメサの数は、Ｐ２の場合が９個、Ｐ３の場合が１３個と大きく異なる。このように、アライメントのされ方によっては、平坦面１６Ｔが欠けていないマイクロメサの数はマイクロＬＥＤ素子毎にばらつく。ここで、傾斜面１６Ａにも欠けが無いマイクロメサの光出力が最も高く、欠けが大きくなる程、光出力が落ちるため、平坦面１６Ｔの欠けの無いマイクロメサの数を、光取出し効率の尺度として用いた。画素分離溝１５を形成する際に、一部のマイクロメサでは、平坦部や傾斜部が分断され、パターンに欠けが生じる。画素分離溝１５によって、削られる量が多い程、その不完全なマイクロメサからの発光量は低下する。平坦部が削られれば、電流量が減少し、発光量は低下するし、傾斜部のみが削られても、取出し効率の低下で、光取出し量は低下する。従って、完全なマイクロメサ数が多いマイクロＬＥＤ素子程、発光量が大きくなる。
このような、平坦面１６Ｔが欠けていないマイクロメサ数のバラツキを抑制する上で、次の２点の対策が必要である。第１は比較的近傍のマイクロＬＥＤ素子間の発光量のバラツキを低減すること、第２はマイクロＬＥＤ素子間の発光量のバラツキ幅を低減することである。
第１の点を改善するためには、マイクロメサの配置が、画像表示素子２００内の近接しているマイクロＬＥＤ素子間で同じにすれば良い。これはマイクロメサの配置周期に対して、マイクロＬＥＤ素子の配置周期が整数倍となっていれば良い。そうすれば、近接したマイクロＬＥＤ素子同士では、マイクロＬＥＤ素子内のマイクロメサパターンの配置が同じにすることができる。図７の（ａ）では、マイクロメサのＸ方向の周期をＸａ、Ｙ方向の周期をＹａとすると、Ｐ０のＸ方向の長さＰ０ｘはＮ×Ｘａ（Ｎは整数）、Ｙ方向の長さＰ０ｙはＭ×Ｙａ（Ｍは整数）であれば良い。
第２の点に関するバラツキの大きな要因は、駆動回路基板５０上のＰ側電極５１に対するマイクロメサパターンの相対的な位置と画素分離溝１５の位置のバラツキによって生じる。このバラツキは、駆動回路基板５０に窒化物半導体層１４を有する成長基板１０を貼り合わせる際のアライメントのバラツキや、画素分離溝１５のパターンニングの際のアライメントのバラツキによって生じる。このようなバラツキを低減するためには、図７の（ｂ）のＰ２のように、配置位置によって、内包する完全なマイクロメサの数が大きく異なるようなサイズを避けることが好ましい。図７の（ｂ）のパターンＰ２の大きさには、次の特徴がある。即ち、マイクロメサのＸ方向の行の周期をＸｂ（＝Ｘａ／２）と表し、マイクロメサのＹ方向の列の周期をＹｂ（＝Ｙａ／２）と表した場合、Ｘｂ及びＹｂに対して、Ｐ２のＸ方向の長さＰ２ｘが、２×Ｌ×Ｘｂ（Ｌは整数）であり、Ｐ２のＹ方向の長さＰ２ｙが、２×Ｋ×Ｙｂ（Ｋは整数）となっている点である。
このように２次元アレイをなすマイクロＬＥＤ素子の配置ピッチは、マイクロメサの配置パターンの、対応する方向の周期の整数倍となっている。
従って、例えば、図７の（ｃ）のＰ４のように、Ｐ４のＸ方向の長さＰ４ｘが（Ｌ＋１／２）×Ｘｂ（Ｌは整数）、Ｙ方向の長さＰ２ｙが（Ｋ＋１／２）×Ｙｂ（Ｋは整数）となるようにすれば良い。換言すれば、マイクロＬＥＤ素子１００の外形を表す矩形の一辺の長さを、マイクロメサの対応する辺方向の周期の整数倍と１／２周期異なるようにすればよい。すなわち、マイクロＬＥＤ素子１００の外形を表す矩形の行方向の長さを、マイクロメサの行の周期の整数倍と１／２異なるようにし、マイクロＬＥＤ素子１００の外形を表す矩形の列方向の長さを、マイクロメサの列の周期の整数倍と１／２異なるようにすればよい。
このような配置とした結果、図７の（ｃ）のＰ４と、同じ大きさで位置を変えたパターンであるＰ５では、完全なマイクロメサの数は、１５個と１４個であり、図７の（ｂ）のような大きな相違は現れない。
なお、図７の（ａ）のマイクロメサパターンは、同じ周期の２個のパターンがずれて配置されているとも見做せるため、パターンの周期と、パターンに見られる行や列のピッチが異なり、Ｘｂ＝Ｘａ／２、Ｙｂ＝Ｙａ／２の関係があった。しかし、図８の（ａ）のように単純なマイクロメサパターンでは、Ｘｂ＝Ｘａ、Ｙｂ＝Ｙａである。同じ四角形のマイクロメサであっても、図８の（ｂ）のようなパターンでは、Ｘｂ＝Ｘａ／３、Ｙｂ＝Ｙａ／３となる。マイクロＬＥＤ素子の２次元配列方向に対する、マイクロメサパターンの配置周期（Ｘａ、Ｙａ）と、マイクロメサパターンに見られる行や列のピッチ（Ｘｂ，Ｙｂ）の関係は、マイクロメサパターンによって異なる。
本実施形態では、上記第１と第２の点を改善するために、マイクロメサパターンと、画素分離溝１５の幅に一定の制約を設ける。ここで、ＷｘはＹ軸方向に繋がる画素分離溝１５の幅であり、ＷｙはＸ軸方向に繋がる画素分離溝１５の幅であるとする。
図７の（ｃ）の例では、Ｐ０ｘ＝Ｐ４ｘ＋Ｗｘであり、Ｐ０ｘ＝Ｎ×Ｘａ、Ｐ４ｘ＝（Ｌ＋１／２）×Ｘｂであるから、Ｗｘ＝（２×Ｎ−Ｌ−１／２）×Ｘｂ＝（Ｈ＋１／２）×Ｘｂ（Ｈは整数）の関係を満たすことが望ましい。同様に、Ｐ０ｙ＝Ｐ４ｙ＋Ｗｙであり、Ｐ０ｙ＝Ｍ×Ｙａ、Ｐ４ｙ＝（Ｋ＋１／２）×Ｙｂであるから、Ｗｙ＝（２×Ｍ−Ｋ−１／２）×Ｘｂ＝（Ｉ＋１／２）×Ｙｂ（Ｉは整数）の関係を満たすことが望ましい。
図７の（ａ）、図７の（ｂ）の例において、Ｘａ＝２μｍ、Ｙａ＝２√３＝３．４６４μｍの場合、Ｗｘは１μｍの整数倍で有ることを避けることが第１に重要であり、次に１μｍの整数倍から０．５μｍだけずれた値とすることが好ましく、具体的には、０．５μｍ、１．５μｍ、２．５μｍ等が最適値となる。この時、Ｐ０ｘは２μｍの整数倍であり、２μｍ、４μｍ、６μｍ、８μｍ、１０μｍ、１２μｍ等となる。同様にＷｙは１．７３２μｍの整数倍を避けることが第一に重要であり、１．７３２μｍの整数倍から、０．８６６μｍずれることが好ましく、具体的には、０．８６６μｍ、２．６μｍ、４．３３μｍ等が最適値となる。このとき、Ｐ０ｙは３．４６４μｍ、６．９２８μｍ、１０．０３９μｍ、１３．８５６μｍ等となる。マイクロＬＥＤ素子の大きさや画素分離溝の加工能力を考慮して、こう言った組合わせの中から最適値を選択することができる。実際には、Ｐ０ｘ，Ｐ０ｙ、Ｗｘ、Ｗｙが先に定まり、それに合わせて、マイクロメサパターンの形状、配置を設計することとなる。
以上のように、マイクロＬＥＤ素子１００を構成する窒化物半導体層１４の大きさを、マイクロメサパターンの行ピッチ（マイクロメサの行の周期）又は列ピッチ（マイクロメサの行の列の周期）の整数倍とならないようにすることで、マイクロＬＥＤ素子毎の発光強度バラツキを低減することができる。
換言すれば、マイクロＬＥＤ素子１００の外形がなす矩形の一辺の長さを、マイクロメサの対応する辺方向の周期の整数倍とは異なるようにすることによって、マイクロＬＥＤ素子毎の発光強度バラツキを低減することができる。
特に、マイクロＬＥＤ素子１００を構成する窒化物半導体層１４の大きさを、行ピッチや列ピッチの整数倍から１／２だけずらすことで、発光強度のバラツキを最小限に低減できる。また、マイクロＬＥＤ素子１００の配置周期を、マイクロメサパターンの周期の整数倍とすることで、近接したマイクロＬＥＤ素子間の発光強度を均一化することができる。
＜第４の実施形態＞
本実施形態は、第１の実施形態に対して、共通接続領域の形成方法が異なる以外は同じである。画素領域１の精緻なアライメントは必要無い点は第１の実施形態と同じであり、共通接続領域に関するラフなアライメントは必要となるものの、画像表示素子２００ｄの製造方法を簡略化できると言う特徴がある。図９〜１１を用いて説明するが、第１の実施形態との相違点に関してのみ説明する。
図９の（ａ）は画像表示素子２００ｄの断面模式図である。図９の（ｂ）及び図９の（ｃ）は、画素領域１と共通接続領域２のマイクロメサ構造を説明するための、断面模式図と平面模式図であり、図９の（ｂ）は図９の（ｃ）のＢ−Ｂ‘部分の断面を表す。
図９の（ａ）に示すように、画像表示素子２００ｄの共通接続領域２が図１の（ａ）と異なる。即ち、共通Ｎ電極３４とＮ側電極５２を接続するプラグ３２が削除され、共通Ｎ電極３４はＮ側層１１とＮ電極１９Ｎを介して、Ｎ側電極５２と接続している。尚、Ｎ電極１９Ｎは元々、マイクロメサ表面全面に形成されたＰ側電極層１９のうち、共通接続領域２内の物が、画素分離溝１５形成に伴い、分割されたものである。図９の（ｂ）及び図９の（ｃ）に示すように、共通接続領域２の中には、マイクロメサ１６が形成されず、Ｎ側層１１が露出した、マイクロメサ欠落部１６Ｄ（以下単に欠落部と呼ぶ）が設けられている。この欠落部１６Ｄに於いて、Ｎ電極１９Ｎを構成するＰ側電極層１９は、Ｎ側層１１と接続している。欠落部１６Ｄの保護膜１７には、Ｎ側コンタクトホール１８Ｎが形成されており、Ｎ側コンタクトホール１８ＮはＰ側コンタクトホール１８Ｐと同時に形成しても良い。
本構造では、Ｎ電極１９ＮがＮ側電極５２に対して正しくアライメントされなければならないが、マイクロＬＥＤ素子１００に比べれば、共通接続領域２は大きな寸法で形成できるため、アライメントは容易である。例えば、マイクロＬＥＤ素子１００の配置ピッチが１０μｍとすると、マイクロＬＥＤ素子１００を含む画素領域１は１μｍ以下の精度で、Ｐ側電極５１にＰ電極１９Ｐをアライメントする必要が有る。しかし、欠落部１６Ｄと画素領域の間が１０μｍの場合には、Ｎ側電極５２の幅が２０μｍ以上あることが条件となるが、最大１０μｍのアライメントずれが許容できる。本構造であれば、容易に実現可能なアライメント精度に基づいて、共通接続領域２の詳細配置を設計することができる。しかも、本構造は次に示すように、より簡略な製造工程によって、生産することができる。
マイクロメサ構造の製造工程を図１０の（ａ）〜（ｆ）に示す。それぞれ図２の（ａ）〜（ｆ）に対応している。図２との相違点は、図１０の（ｂ）に示すように、マイクロメサ形成時の窒化物半導体層１４のエッチング時に、欠落部１６Ｄにはマイクロメサの平坦部や傾斜部を設けず、Ｎ側層１１までエッチングしてしまう点である。欠落部１６Ｄには、一定面積のＮ側層１１の露出領域を設ける点がポイントである。
次の相違点は、図１０の（ｃ）で形成した保護膜１７に、コンタクトホールを開口する図１０の（ｄ）の工程に於いて、画素領域１内のマイクロメサの平坦面１６ＴにＰ側コンタクトホール１８を形成すると共に、欠落部１６ＤにＮ側コンタクトホール１８Ｎを設ける点である。図１０の（ｄ）では、共通接続領域２内のマイクロメサ平坦面１６Ｔにも、Ｐ側コンタクトホール１８を設けているが、これは必ずしも必要無い。以降の図の１０（ｅ）、（ｆ）の工程は図２と同じで良い。
次に図１１を用いて、画像表示素子２００ｄの製造工程を説明する。図１１の（ａ）〜（ｄ）、（ｇ）、（ｈ）は、それぞれ図３の同記号の工程と対応している。図３の（ｅ）、（ｆ）に対応する工程は削除され、工程が簡略化されている点が、本構成の大きな利点である。図１１の（ａ）の駆動回路基板５０への窒化物半導体層１４の貼り合わせでは、Ｎ側電極５２上に、欠落部１６Ｄが配置されるように、駆動回路基板５０に対して、成長基板をアライメントする点が、図３との大きな相違点である。以降の工程は、図３の（ｅ）、（ｆ）に対応する工程が削除された以外は、図３と同じで良い。
本構成では、画素領域１においては、第１の実施形態と差が無いため、マイクロＬＥＤ素子１００の特性は変わらず、マイクロメサ構造により、高い発光効率が実現できる。更に、画像表示素子２００ｄの製造工程を簡略化することができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
１ 画素領域
２ 共通接続領域
３ ダミー領域
４ 外周部
１０ 成長基板
１１ Ｎ側層
１２ 発光層
１３ Ｐ側層
１４ 窒化物半導体層
１５ 画素分離溝
１５Ｂ 境界溝
１５Ｈ 共通電極コンタクトホール
１５Ｏ 露出帯
１６、１６ａ マイクロメサ
１６Ｔ マイクロメサ平坦部
１６Ａ マイクロメサ傾斜部
１６Ｂ マイクロメサ底部
１６Ｄ マイクロメサ欠落部
１７、１７ａ 保護膜
１８Ｐ Ｐ側コンタクトホール
１８Ｎ Ｎ側コンタクトホール
１９、１９ａ Ｐ電極層
１９Ｐ Ｐ電極
１９Ｎ Ｎ電極
１９Ｄ ダミー電極
２０ 埋込材
３２ プラグ
３４ 共通Ｎ電極
５０ 駆動回路基板
５１ Ｐ側電極
５２ Ｎ側電極
５３ ダミー電極
５４ 外部接続電極
１００ マイクロＬＥＤ素子
２００、２００ｄ 画像表示素子

Claims (12)

  1. 光出射面の側から見てＮ側層、発光層、及びＰ側層がこの順番で積層された窒化物半導体層と、
    前記Ｐ側層側に配置された第１の電極と、
    前記Ｎ側層側に配置された第２の電極と、
    前記窒化物半導体層の前記Ｐ側層側の表面に形成された複数のマイクロメサとを備え、
    前記複数のマイクロメサの各々は、前記Ｐ側層の平坦面を有すると共に、前記発光層を傾斜面によって囲っており、前記傾斜面は、前記Ｐ側層から、前記Ｎ側層の一部まで続く面であって、前記発光層に対して、４５度を含む所定の範囲内の角度で傾斜している
    ことを特徴とするマイクロＬＥＤ素子。
  2. 前記所定の範囲は４５度±１０度である
    ことを特徴とする請求項１に記載のマイクロＬＥＤ素子。
  3. 前記マイクロメサ毎の前記発光層は、前記傾斜面によって、全周を囲われている
    ことを特徴とする請求項１または２に記載のマイクロＬＥＤ素子。
  4. 前記Ｐ側層の側から平面視した場合、前記マイクロＬＥＤ素子は、前記平坦面の一部が欠落したマイクロメサを含む
    ことを特徴とする請求項１〜３の何れか１項に記載のマイクロＬＥＤ素子。
  5. 前記発光層から前記傾斜面の底部までの垂直方向の距離は、平面視における前記発光層の径の３倍以下である
    ことを特徴とする請求項１〜４の何れか１項に記載のマイクロＬＥＤ素子。
  6. 前記マイクロＬＥＤ素子の外形をなす側壁と光射出面とがなすテーパー角度は、７０度から９０度である
    ことを特徴とする請求項１〜５の何れか１項に記載のマイクロＬＥＤ素子。
  7. 前記Ｐ側層の側から平面視した場合、前記マイクロメサは周期的に配置されている
    ことを特徴とする請求項１〜６の何れか１項に記載のマイクロＬＥＤ素子。
  8. 前記Ｐ側層の側から平面視した場合、前記マイクロＬＥＤ素子は矩形形状を有し、前記マイクロメサは、前記矩形の一辺に対して、ほぼ平行な行列パターンで配置されており、前記矩形の一辺の長さは、前記マイクロメサの対応する辺方向の周期の整数倍とは異なる
    ことを特徴とする請求項７に記載のマイクロＬＥＤ素子。
  9. 前記矩形の一辺の長さは、前記マイクロメサの対応する辺方向の周期の整数倍と１／２周期異なる
    ことを特徴とする請求項８に記載のマイクロＬＥＤ素子。
  10. マイクロＬＥＤ素子の配置ピッチは、前記マイクロメサの配置パターンの、対応する方向の周期の整数倍である
    ことを特徴とする前記請求項１〜９の何れか１項に記載のマイクロＬＥＤ素子。
  11. 請求項１〜１０の何れか１項に記載の複数のマイクロＬＥＤ素子と、
    前記複数のマイクロＬＥＤ素子の各々に駆動電流を供給する駆動回路が形成された駆動回路基板と、備え、
    前記複数のマイクロＬＥＤ素子は、前記駆動回路基板上に２次元アレイ状に積層されている
    ことを特徴とする画像表示素子。
  12. 画像表示素子の製造方法であって、
    成長基板上にＮ側層、発光層、及びＰ側層をこの順番で積層することによって窒化物半導体層を得る工程と、
    前記窒化物半導体層の前記Ｐ側層、前記発光層、及び前記Ｎ側層の一部をエッチングすることにより傾斜面を形成することで、前記Ｐ側層からなる平坦面と前記傾斜面とを含むマイクロメサを形成する工程と、
    前記Ｐ側層上に第１の電極を設ける工程と、
    前記窒化物半導体層を駆動回路基板に貼り合わせる工程と、
    前記成長基板を除去する工程と、
    前記駆動回路基板上において、前記窒化物半導体層をエッチングし、マイクロＬＥＤ素子毎に分割する工程と、
    前記窒化物半導体層の、駆動回路基板と反対側の面に第２の電極を形成する工程とを含み、
    前記マイクロメサを形成する工程は前記貼り合わせ工程の前に実施される
    ことを特徴とする画像表示素子の製造方法。
JP2018009878A 2018-01-24 2018-01-24 画像表示素子、及び画像表示素子の製造方法 Active JP7079106B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018009878A JP7079106B2 (ja) 2018-01-24 2018-01-24 画像表示素子、及び画像表示素子の製造方法
CN201910069445.8A CN110071202B (zh) 2018-01-24 2019-01-24 微型led元件以及图像显示元件
US16/257,007 US10978616B2 (en) 2018-01-24 2019-01-24 Micro light emitting element and image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018009878A JP7079106B2 (ja) 2018-01-24 2018-01-24 画像表示素子、及び画像表示素子の製造方法

Publications (2)

Publication Number Publication Date
JP2019129226A true JP2019129226A (ja) 2019-08-01
JP7079106B2 JP7079106B2 (ja) 2022-06-01

Family

ID=67298425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018009878A Active JP7079106B2 (ja) 2018-01-24 2018-01-24 画像表示素子、及び画像表示素子の製造方法

Country Status (3)

Country Link
US (1) US10978616B2 (ja)
JP (1) JP7079106B2 (ja)
CN (1) CN110071202B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111063270A (zh) * 2019-12-30 2020-04-24 錼创显示科技股份有限公司 微型发光元件显示装置
US11387387B2 (en) 2017-10-13 2022-07-12 PlayNitride Display Co., Ltd. Micro light emitting device display apparatus

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110632795B (zh) * 2019-09-25 2022-09-02 京东方科技集团股份有限公司 背光源及其背板、制作方法
US11476394B2 (en) * 2020-01-09 2022-10-18 Samsung Electronics Co., Ltd. Light emitting device and display apparatus
CN111341809A (zh) * 2020-03-06 2020-06-26 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
US20210320145A1 (en) * 2020-04-09 2021-10-14 Raysolve Optoelectronics (Suzhou) Company Limited Light Emitting Diode Structure and Method for Manufacturing the Same
TWI743750B (zh) 2020-04-20 2021-10-21 錼創顯示科技股份有限公司 微型發光元件顯示裝置
CN111477652B (zh) * 2020-04-20 2022-07-12 錼创显示科技股份有限公司 微型发光元件显示装置
TWI771879B (zh) * 2020-06-16 2022-07-21 友達光電股份有限公司 觸控顯示面板
DE102020116871A1 (de) 2020-06-26 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip
CN112652642B (zh) * 2020-12-22 2023-03-24 业成科技（成都）有限公司 微发光二极体显示器及其封装方法

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004506331A (ja) * 2000-08-08 2004-02-26 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング オプトエレクトロニクス半導体チップおよびその製造方法
JP2004071644A (ja) * 2002-08-01 2004-03-04 Nichia Chem Ind Ltd 窒化物半導体発光素子
US20060071225A1 (en) * 2004-09-28 2006-04-06 Goldeneye, Inc Light emitting diodes exhibiting both high reflectivity and high light extraction
JP2006190851A (ja) * 2005-01-07 2006-07-20 Sony Corp 集積型発光ダイオード、集積型発光ダイオードの製造方法、微小発光ダイオード、発光ダイオードディスプレイおよび発光ダイオード照明装置
JP2006518546A (ja) * 2003-02-05 2006-08-10 ユニバーシティ オブ ストラスクライド 半導体発光素子アレイ
JP2006525669A (ja) * 2003-05-02 2006-11-09 ユニバーシティ・カレッジ・コークーナショナル・ユニバーシティ・オブ・アイルランド，コーク 発光ダイオード及びその製造方法
JP2006344710A (ja) * 2005-06-08 2006-12-21 Sony Corp 半導体発光素子及びその製造方法、並びに半導体発光装置及びその製造方法
JP2007519214A (ja) * 2003-08-08 2007-07-12 バイケル インク 高輝度の窒化物マイクロ発光ダイオード及びその製造方法
JP2009272591A (ja) * 2008-05-12 2009-11-19 Sony Corp 発光ダイオード表示装置及びその製造方法
JP2011512037A (ja) * 2008-02-08 2011-04-14 イルミテックス， インコーポレイテッド エミッタ層成形のためのシステムおよび方法
JP2013541855A (ja) * 2010-11-03 2013-11-14 バーティクル，インク． 半導体素子及びその製造方法
US20150179904A1 (en) * 2012-02-16 2015-06-25 University College Cork, National University Of Ireland Micro-led array with filters
JP2015133386A (ja) * 2014-01-10 2015-07-23 旭化成エレクトロニクス株式会社 発光素子
US20150362165A1 (en) * 2014-06-14 2015-12-17 Hiphoton Co., Ltd. Light Engine Array
JP2016503958A (ja) * 2012-12-10 2016-02-08 ルクスビュー テクノロジー コーポレイション 発光素子反射バンク構造
JP2016027637A (ja) * 2014-06-27 2016-02-18 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 電界効果によってドーパントをイオン化するためのｐｎ接合オプトエレクトロ装置
JP6131374B1 (ja) * 2016-07-18 2017-05-17 ルーメンス カンパニー リミテッド マイクロｌｅｄアレイディスプレイ装置
WO2017112490A1 (en) * 2015-12-22 2017-06-29 Sxaymiq Technologies Llc Led sidewall processing to mitigate non-radiative recombination
JP2017216435A (ja) * 2016-05-10 2017-12-07 ローム株式会社 半導体発光素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10038671A1 (de) 2000-08-08 2002-02-28 Osram Opto Semiconductors Gmbh Halbleiterchip für die Optoelektronik
US7547921B2 (en) 2000-08-08 2009-06-16 Osram Opto Semiconductors Gmbh Semiconductor chip for optoelectronics
AU2003252359A1 (en) * 2002-08-01 2004-02-23 Nichia Corporation Semiconductor light-emitting device, method for manufacturing same and light-emitting apparatus using same
US20090179211A1 (en) * 2005-07-14 2009-07-16 Tae-Kyung Yoo Light emitting device
KR101654340B1 (ko) * 2009-12-28 2016-09-06 서울바이오시스 주식회사 발광 다이오드
US8536594B2 (en) * 2011-01-28 2013-09-17 Micron Technology, Inc. Solid state lighting devices with reduced dimensions and methods of manufacturing
JP6215612B2 (ja) * 2013-08-07 2017-10-18 ソニーセミコンダクタソリューションズ株式会社 発光素子、発光素子ウェーハ及び電子機器
JP6328497B2 (ja) * 2014-06-17 2018-05-23 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子、パッケージ素子、および発光パネル装置
WO2017094461A1 (ja) * 2015-12-01 2017-06-08 シャープ株式会社 画像形成素子
CN205944139U (zh) * 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
CN110214380B (zh) * 2017-01-25 2024-04-09 苏州立琻半导体有限公司 半导体器件
CN111525008B (zh) * 2017-02-17 2023-07-25 首尔伟傲世有限公司 具有侧面反射层的发光二极管
KR102381866B1 (ko) * 2017-05-02 2022-04-04 서울바이오시스 주식회사 자외선 발광 다이오드
CN107331679A (zh) * 2017-07-05 2017-11-07 广东工业大学 一种csp封装的高压led芯片结构及制作方法

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004506331A (ja) * 2000-08-08 2004-02-26 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング オプトエレクトロニクス半導体チップおよびその製造方法
JP2004071644A (ja) * 2002-08-01 2004-03-04 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2006518546A (ja) * 2003-02-05 2006-08-10 ユニバーシティ オブ ストラスクライド 半導体発光素子アレイ
JP2006525669A (ja) * 2003-05-02 2006-11-09 ユニバーシティ・カレッジ・コークーナショナル・ユニバーシティ・オブ・アイルランド，コーク 発光ダイオード及びその製造方法
JP2007519214A (ja) * 2003-08-08 2007-07-12 バイケル インク 高輝度の窒化物マイクロ発光ダイオード及びその製造方法
US20060071225A1 (en) * 2004-09-28 2006-04-06 Goldeneye, Inc Light emitting diodes exhibiting both high reflectivity and high light extraction
JP2006190851A (ja) * 2005-01-07 2006-07-20 Sony Corp 集積型発光ダイオード、集積型発光ダイオードの製造方法、微小発光ダイオード、発光ダイオードディスプレイおよび発光ダイオード照明装置
JP2006344710A (ja) * 2005-06-08 2006-12-21 Sony Corp 半導体発光素子及びその製造方法、並びに半導体発光装置及びその製造方法
JP2011512037A (ja) * 2008-02-08 2011-04-14 イルミテックス， インコーポレイテッド エミッタ層成形のためのシステムおよび方法
JP2009272591A (ja) * 2008-05-12 2009-11-19 Sony Corp 発光ダイオード表示装置及びその製造方法
JP2013541855A (ja) * 2010-11-03 2013-11-14 バーティクル，インク． 半導体素子及びその製造方法
US20150179904A1 (en) * 2012-02-16 2015-06-25 University College Cork, National University Of Ireland Micro-led array with filters
JP2016503958A (ja) * 2012-12-10 2016-02-08 ルクスビュー テクノロジー コーポレイション 発光素子反射バンク構造
JP2015133386A (ja) * 2014-01-10 2015-07-23 旭化成エレクトロニクス株式会社 発光素子
US20150362165A1 (en) * 2014-06-14 2015-12-17 Hiphoton Co., Ltd. Light Engine Array
JP2016027637A (ja) * 2014-06-27 2016-02-18 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ 電界効果によってドーパントをイオン化するためのｐｎ接合オプトエレクトロ装置
WO2017112490A1 (en) * 2015-12-22 2017-06-29 Sxaymiq Technologies Llc Led sidewall processing to mitigate non-radiative recombination
JP2017216435A (ja) * 2016-05-10 2017-12-07 ローム株式会社 半導体発光素子
JP6131374B1 (ja) * 2016-07-18 2017-05-17 ルーメンス カンパニー リミテッド マイクロｌｅｄアレイディスプレイ装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TEMPLIER, F., ET AL.: "A Novel Process for Fabricating High-Resolution and Very Small Pixel-pitch GaN LED Microdisplays", SID SYMPOSIUM DIGEST OF TECHNICAL PAPERS, vol. 48,1, JPN7021004525, 2 June 2017 (2017-06-02), pages 268 - 271, ISSN: 0004622951 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11387387B2 (en) 2017-10-13 2022-07-12 PlayNitride Display Co., Ltd. Micro light emitting device display apparatus
CN111063270A (zh) * 2019-12-30 2020-04-24 錼创显示科技股份有限公司 微型发光元件显示装置
CN111063270B (zh) * 2019-12-30 2022-06-21 錼创显示科技股份有限公司 微型发光元件显示装置

Also Published As

Publication number Publication date
CN110071202B (zh) 2022-02-22
US10978616B2 (en) 2021-04-13
JP7079106B2 (ja) 2022-06-01
CN110071202A (zh) 2019-07-30
US20190229235A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
JP7079106B2 (ja) 画像表示素子、及び画像表示素子の製造方法
US11264365B2 (en) Image display device and display
TWI677977B (zh) Led單元、影像顯示元件及其製造方法
US9786638B2 (en) Light-emitting device and display device
US11133434B2 (en) Image display device
CN108922899B (zh) 像素阵列基板及其驱动方法
US11289634B2 (en) Image display element
TWI686964B (zh) 微型led元件、影像顯示元件、及製造方法
US10658423B2 (en) Method of manufacturing light emitting device
US20230387179A1 (en) Light emitting device for display and display apparatus having the same
US11482566B2 (en) Light emitting device for display and display apparatus having the same
US20200373348A1 (en) Light emitting device for display and display apparatus having the same
TW202240933A (zh) 微型發光元件、生長基板、製造方法以及圖像顯示元件
US11961873B2 (en) Light emitting device for display and display apparatus having the same
JP7447304B2 (ja) モノリシック電子デバイス
US20230037604A1 (en) Light emitting device for display and display apparatus having the same
US11756940B2 (en) Light emitting device for display and display apparatus having the same
WO2022014216A1 (ja) 発光装置および表示装置
JP2023519987A (ja) モノリシックｌｅｄピクセル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220520

R150 Certificate of patent or registration of utility model

Ref document number: 7079106

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150