JP2013532377A - プログラマビリティを伴う高抵抗基板での貫通ビアのインダクタまたはトランス - Google Patents

プログラマビリティを伴う高抵抗基板での貫通ビアのインダクタまたはトランス Download PDF

Info

Publication number
JP2013532377A
JP2013532377A JP2013513277A JP2013513277A JP2013532377A JP 2013532377 A JP2013532377 A JP 2013532377A JP 2013513277 A JP2013513277 A JP 2013513277A JP 2013513277 A JP2013513277 A JP 2013513277A JP 2013532377 A JP2013532377 A JP 2013532377A
Authority
JP
Japan
Prior art keywords
inductor
vias
signal
substrate
loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013513277A
Other languages
English (en)
Other versions
JP2013532377A5 (ja
JP5512885B2 (ja
Inventor
シア・リ
ジョンヘ・キム
チィ・シュン・ロ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2013532377A publication Critical patent/JP2013532377A/ja
Publication of JP2013532377A5 publication Critical patent/JP2013532377A5/ja
Application granted granted Critical
Publication of JP5512885B2 publication Critical patent/JP5512885B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00—Variable inductances or transformers of the signal type
    • H01F21/02—Variable inductances or transformers of the signal type continuously variable, e.g. variometers
    • H01F21/08—Variable inductances or transformers of the signal type continuously variable, e.g. variometers by varying the permeability of the core, e.g. by varying magnetic bias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本発明は、電子パッケージでの高抵抗基板での貫通ビアのインダクタまたはトランスを提供する。1つの実施形態では、パッケージは、信号が通過する、基板に形成される貫通ビアを含む目標インダクタ、および、貫通ビアが独立した信号にそれを通過させるように、基板に形成される貫通ビアを含むチューナインダクタを備える。チューナインダクタを通過する信号の方向は、目標インダクタの総インダクタンスを調整するために、独立して制御され得る。別の実施形態では、トランスが、複数の導電性配線に結合される複数の貫通ビアを各個が含む、一次ループおよび二次ループを備え得る。一次ループは、第1の連続的な導電性経路を形成し、二次ループは、第2の連続的な導電性経路を形成する。一次ループを通過する信号は、誘導される信号が変圧比に依存的であるように、信号を二次ループで誘導し得る。

Description

本開示は、一般には電子パッケージに関し、詳細には、電子パッケージの高抵抗基板に形成されるプログラマブルな貫通ビアのインダクタまたはトランスに関する。
電子パッケージングでは、2次元のインダクタおよびトランスが、パッケージのバックエンドプロセス(BEOL)の上部金属層に集積され得る。インダクタまたはトランスは、金属層で大きな領域(例えば、300×300μm2)を占有し、インダクタは小さなインダクタンス値を有し、トランスは効率が低い。加えて、インダクタまたはトランスは、パッケージ上の相互インダクタンスに著しい影響を及ぼす場合がある。この影響は、基板の上面および底面に平行な方向に、インダクタまたはトランスを通過する電流によるものである。したがって、インダクタまたはトランスの下の方の領域は、非占有であり、トランジスタなどの能動デバイスのために使用され得ない。
インダクタまたはトランスは、変更または変動され得ない値をさらに有する。換言すれば、2次元インダクタのインダクタンス値は、製造中に設定され、実装後にプログラムまたは変更され得ない。同様に、2次元トランスは、実装後にプログラムされ得ない。したがって、パッケージは、限定された性能および効率を有する。
このタイプの電子パッケージに対する別の欠点は、基板がシリコンで作製される場合である。シリコン基板は、その中で、渦電流による損失を有し得る。加えて、共振周波数は、シリコン基板では低い。
従来技術の不利点のために、占有する空間がより小さく、実装後に必要に基づいて異なる値にプログラムされ得る、インダクタまたはトランスを含む電子パッケージを提供することが望ましいことになる。加えて、インダクタまたはトランスが、パッケージの残部上の相互インダクタンスの影響を制限するために、電流がそれらを実質的に垂直に通過する、3次元であることが望ましいことになる。パッケージは、基板が高抵抗材料で形成される場合、従来技術に見出される他の欠点を克服することがさらに可能である。
本開示のより完全な理解のために、次に、以下の詳細な説明および付随する図面に対する参照を行う。
1つの一例の実施形態では、回路が電子パッケージに設けられる。回路は、上面および底面を有する高抵抗基板を含む。回路は、目標インダクタ(target inductor)およびチューナインダクタ(tuner inductor)をさらに含む。目標インダクタは、信号が通過する、基板に形成される貫通ビアを備える。加えて、チューナインダクタは、基板に形成される貫通ビアを備える。独立した信号が、第1の方向または第2の方向に、チューナインダクタの貫通ビアを通過する。チューナインダクタを通過する信号の方向は、目標インダクタの総インダクタンスが、チューナインダクタの貫通ビアを通過する信号の方向を変更することにより変動され得るように、独立して制御される。
別の実施形態では、インダクタが高抵抗基板に形成される。インダクタは、高抵抗基板に複数の貫通ビアを含む。加えて、複数の導電性配線が、基板の上面に形成される。各個の導電性配線は、貫通ビアの1つを貫通ビアの別のものに結合する。さらに、複数の導電性配線が、各個の導電性配線が、貫通ビアの1つを貫通ビアの別のものに結合するように、基板の底面に形成される。上面および底面での複数の導電性配線、ならびに複数の貫通ビアが、連続的な導電性経路を形成する。さらに、信号が導電性経路を通過する際、複数の貫通ビアの相互インダクタンスの影響は無視できる。
異なる実施形態では、トランスが高抵抗基板に設けられる。トランスは、基板に配設される複数の貫通ビアを有する一次ループを備える。複数の貫通ビアは、第1の連続的な導電性経路を形成するために、基板の上面および底面での導電性配線に結合される。さらに、二次ループは、基板に配設される複数の貫通ビアを含む。複数の貫通ビアは、第2の連続的な導電性経路を形成するために、基板の上面および底面での異なる導電性配線に結合される。第2の連続的な導電性経路は、第1の連続的な導電性経路から独立している。したがって、一次ループを通過する信号は、信号を二次ループで誘導し、二次ループでの信号は、一次ループおよび二次ループでの貫通ビアの数量に依存的である。
この実施形態では、信号が、一次ループまたは二次ループの複数の貫通ビアの1つを通過する際、信号の方向は、基板の上面および底面に直交する。さらに、一次ループの貫通ビアの数が二次ループの貫通ビアの数を超える場合、誘導される信号は減少する。他方で、二次ループの貫通ビアの数が一次ループの貫通ビアの数を超える場合、誘導される信号は増大する。
別の一例の実施形態では、集積回路が電子パッケージに設けられる。回路は、高抵抗基板、磁場にエネルギーを蓄積するための手段、および、蓄積するための手段をチューニングするための手段を含む。回路では、独立した信号が、第1の方向または第2の方向に、チューニングするための手段を通過する。第1の方向は、第2の方向に平行であるが反対である。さらに、チューニングするための手段を通過する信号の方向は、蓄積するための手段の総インダクタンスが、信号の方向を変更することにより変動され得るように、独立して制御される。
異なる一例の実施形態では、目標インダクタを高抵抗基板でチューニングする方法が提供される。方法は、目標インダクタおよびチューナインダクタが各個で貫通ビアを含むように、目標インダクタおよびチューナインダクタを基板に形成するステップを含む。方法は、信号を、第1の方向または第2の方向に、チューナインダクタの貫通ビアを通過させるステップであって、第2の方向が、第1の方向に平行であるが反対であるステップをさらに含む。信号の方向は、目標インダクタの総インダクタンスが、チューナインダクタの貫通ビアを通過する信号の方向を変更することにより変動され得るように制御される。
この実施形態では、方法は、信号を、信号が目標インダクタを通過するのと同じ方向に、複数のチューナインダクタの少なくとも1つを通過させることにより、目標インダクタの総インダクタンスを増大するステップを含む。他方で、方法は、信号を、信号が目標インダクタを通過するのと反対の方向に、複数のチューナインダクタの少なくとも1つを通過させることにより、目標インダクタの総インダクタンスを減少するステップを含む。
一例の実施形態では、トランスを高抵抗基板に形成する方法が提供される。方法は、一次ループを基板に製造するステップを含む。一次ループは、第1の連続的な導電性経路を形成するために、基板の上面および底面での導電性配線に結合される、複数の貫通ビアを有する。加えて、方法は、二次ループを基板に製造するステップを含む。二次ループは、第2の連続的な導電性経路を形成するために、基板の上面および底面での異なる導電性配線に結合される、複数の貫通ビアを有し、第2の連続的な導電性経路は、第1の連続的な導電性経路から独立している。方法は、第1の信号を、一次ループを通過させるステップ、および、第2の信号を、二次ループで誘導するステップをさらに含む。第2の信号は、一次ループおよび二次ループでの貫通ビアの数量に依存的である。
別の一例の実施形態では、目標インダクタを集積回路に形成する方法が提供される。方法は、一次ループおよび二次ループを高抵抗基板に形成するステップを含む。一次ループは、第1の連続的な導電性経路を形成するために、基板の上面および底面での導電性配線に結合される、複数の貫通ビアを有し、二次ループは、第2の連続的な導電性経路を形成するために、基板の上面および底面での異なる導電性配線に結合される、複数の貫通ビアを有する。第2の連続的な導電性経路は、第1の連続的な導電性経路から独立している。方法は、誘導される信号が、一次ループおよび二次ループでの貫通ビアの数量に依存的であるように、信号を二次ループで誘導するためのステップをさらに含む。
有利には、貫通ビアのインダクタおよび貫通ビアのトランスは、電子パッケージに集積され得る。より小さな空間が、貫通ビアのインダクタおよびトランスにより、基板で占有される。さらに、貫通ビアのインダクタの実施形態では、総インダクタンスは、例えば、チューナインダクタを通過する信号の方向を変更することにより、調整またはプログラムされ得る。貫通ビアのインダクタおよびトランスの両方は3次元であるので、信号は、実質的に垂直に貫通ビアを通過し、したがって、相互インダクタンスは、インダクタまたはトランスの、上方または下の方に配設される能動デバイスと干渉しない。加えて、高抵抗基板は、シリコン基板より、小さな損失および高い共振周波数を有し得る。このように、本発明は、従来技術の短所を克服し、電子パッケージに対するプログラマビリティを提供する。
3次元インダクタを含む電子パッケージの断面図である。 貫通ビアをガラス基板に形成する方法の流れ図である。 高抵抗基板での3次元インダクタの概略図である。 3次元インダクタおよびチューナインダクタを含む電子パッケージの断面図である。 高抵抗基板での第1の一例のプログラマブルな3次元インダクタの概略図である。 高抵抗基板での第2の一例のプログラマブルな3次元インダクタの概略図である。 高抵抗基板での第3の一例のプログラマブルな3次元インダクタの概略図である。 高抵抗基板での第4の一例のプログラマブルな3次元インダクタの概略図である。 高抵抗基板での第5の一例のプログラマブルな3次元インダクタの概略図である。 3次元トランスを含む電子パッケージの断面図である。 高抵抗基板での第1の一例のプログラマブルな3次元トランスの概略図である。 高抵抗基板での第2の一例のプログラマブルな3次元トランスの概略図である。 高抵抗基板での第3の一例のプログラマブルな3次元トランスの概略図である。 高抵抗基板での第4の一例のプログラマブルな3次元トランスの概略図である。 高抵抗基板での第5の一例のプログラマブルな3次元トランスの概略図である。 高抵抗基板での第6の一例のプログラマブルな3次元トランスの概略図である。 3次元のインダクタまたはトランスが高抵抗基板に製造され得る、一例のワイヤレス通信システムを示すブロック図である。
図1に示す一例の実施形態を参照すると、電子パッケージ100に、ガラスまたはサファイアなどの高抵抗基板102が設けられている。以下の考察では、基板102は、ガラスで形成されていると説明することになるが、他の実施形態では、サファイアまたは他の高抵抗材料が使用され得る。3次元インダクタ104が、パッケージ100に形成され、複数の貫通ビア114を含む。
複数の貫通ビア114の各個は、基板102の表側での表側導電性配線116、および基板102の裏側での裏側導電性配線118に結合される。表側導電性配線116および他の金属層120、122が、二酸化ケイ素などの表側誘電材料106により包囲される。同様に、裏側導電性配線118および裏側金属層124、126が、裏側誘電材料108により包囲される。表側導電性配線116および裏側導電性配線118は、例えば銅などの導電性材料で形成される。図1の実施形態では、複数の貫通ビア114、表側導電性配線116、および裏側導電性配線118が、連続的な導電性経路を形成する。図1には示さないが、複数の貫通ビア114に結合する、複数の表側導電性配線116および裏側導電性配線118が存在し得る。
複数の貫通ビア114は、図2の方法200によって、銅などの導電性材料で形成され、基板102に製造され得る。図2のブロック202では、ビアが、ガラス基板に第1の深さにパターン形成される。この深さは、研削前の基板の全体の厚さより小さい。ビアがパターン形成されると、ブロック204で、銅などの導電性材料が、ビアに堆積される。次いでブロック206では、過剰量の導電性材料が、基板の表表面から、エッチングされ得る、または化学機械研磨(CMP)処理により除去され得る。
ブロック208では、誘電膜が、基板の表面に沿って堆積され得る。誘電膜は、二酸化ケイ素(SiO2)、酸窒化ケイ素(SiON)、窒化ケイ素(SiN)、または他の既知の誘電材料であり得る。誘電膜が堆積されると、ブロック210で、ビアまたは金属トレンチが、誘電膜を貫いてパターン形成され得る。そうするために、トレンチは、フォトレジストパターンを使用して誘電材料にエッチングされ得る。次いでブロック212では、トレンチは、導電性材料で充填される。過剰量の導電性材料が、誘電膜の一部分を覆う場合があるので、その過剰量は、エッチング除去される、またはCMP処理により除去される。ブロック214では、表側のメタライゼーション処理が完了し、基板の表表面がキャリアウエハに装着される。
基板の表側が完了すると、ブロック216で、ブロック202の不完全なビアを開状態にし、それを基板の裏側への貫通ビアにするために、ガラス基板の裏側が研削される。ビアが裏側で開状態になると、ブロック218で、誘電膜がその上に堆積される。誘電材料は、二酸化ケイ素(SiO2)、酸窒化ケイ素(SiON)、窒化ケイ素(SiN)、または他の既知の誘電材料を含み得る。やはり、誘電材料は、基板の裏側に堆積される場合に、貫通ビアを部分的または完全に閉塞し得るので、ビアおよび金属トレンチは、ブロック220で、開口部を誘電膜に形成するようにパターン形成される。ブロック222で、導電性材料がトレンチに堆積され、過剰の導電性材料があれば、エッチングされる、またはCMP処理により除去される。ブロック224では、裏側金属層が形成され、ガラス基板の裏側に関する何らかの残りのメタライゼーション処理が完了する。
ガラス貫通ビア(through-glass via)が形成され得るいくつかの方策が存在し、上記で説明した方法200は、1つの例にすぎない。例えば、アルミナ金属が、ビアを充填するために堆積され得る。アルミナ金属処理は、より低いコストにより望ましい場合がある。他の既知の処理もまた、高抵抗基板に貫通ビアを製造するために可能である。
図1の実施形態に戻ると、各個の貫通ビア114の長さは、基板102の厚さと同じ、またはそれより大きい場合がある。1つの非限定的な例では、貫通ビア114の直径および長さは、それぞれ、5〜50μmの間、および50〜700μmの間であり得る。長さはインダクタンスの総量に影響を及ぼすので、インダクタ104は、貫通ビアがより長い場合は、より大きなインダクタンス範囲を有する。換言すれば、基板102の厚さを増大することにより、インダクタ104のインダクタンス範囲もまた増大される。インダクタンスはさらに、1つまたは複数の貫通ビア114を追加することにより増大され得る。
インダクタ104の総インダクタンス範囲は、自己インダクタンスおよび相互インダクタンスの両方を含む。図1の実施形態では、信号は、第1の方向128または第2の方向130に、複数の貫通ビア114を通過することができる。第1の方向128および第2の方向130は、基板102の上面110および底面112に実質的に直交する。加えて、第1の方向128および第2の方向130は、実質的に平行であるが、相互に反対の方向である。したがって、近接する貫通ビア間の相互インダクタンスは、相互に相殺し得るものであり、正味の相互インダクタンスは低減される。換言すれば、相互インダクタンスは、近接する貫通ビアを、平行であるが反対の方向に通過する信号によって相殺し合う。したがって、インダクタ104の総インダクタンス範囲は、複数の貫通ビア114の各個の自己インダクタンスおよび正味の相互インダクタンスに依存する。別の非限定的な例では、インダクタ104が400個の貫通ビアを含み、各個の貫通ビアが0.115nHの自己インダクタンスを有するならば、インダクタの総インダクタンスは約46nHとなる。
インダクタを形成する複数の貫通ビア114は、配列に配置構成され得る。例えば、図3の実施形態では、インダクタ300は、高抵抗基板に形成される複数の貫通ビア306を含む。複数の貫通ビア306は、3×3行列に配置構成される。配列の左上隅では、(#1と名付けられた)第1の貫通ビアが、その一方の端部で裏側導電性配線302に、および反対の端部で表側導電性配線304に結合される。信号が第1の貫通ビア306を通過する際、信号は、基板の裏側から表側への第1の方向310に進行する。例示的な目的のため、第1の方向310に通過する信号は、破線で示している貫通ビア306により例示する。他方で、反対の方向、例えば、第2の方向312に通過する信号は、実線として示している対応する貫通ビア306により例示する。
第1の貫通ビア306は、表側導電性配線304により、(#2と名付けられた)第2の貫通ビア306に結合されるので、連続的な導電性経路が、第1の貫通ビアと第2の貫通ビアとの間に形成される。同様に、(#3〜#9と名付けられた)第3から第9の貫通ビア306は、単一の連続的な導電性経路を形成するために、複数の裏側導電性配線302および表側導電性配線304により相互に結合される。経路は、基板の表側と裏側との間で曲折し、それによって3次元インダクタを形成する。
図示しないが、各個の導電性配線の長さは、各個の貫通ビア306の長さより実質的に小さい。したがって、各個の導電性配線の長さは、インダクタ300のインダクタンスに著しくは影響を及ぼさない。上記で説明したインダクタ104と同様に、信号がインダクタ300を通過する際、それは、近接する貫通ビア306を、平行であるが反対の方向に通過する。インダクタ300の相互インダクタンスは、打ち消され、したがって、インダクタ300の上方または下方に配設され得る他の能動デバイスにほとんど影響を及ぼさない。換言すれば、2次元インダクタの不利点の1つは、トランジスタなどの能動デバイスが、インダクタの上方または下の方に積層され得ないということである。2次元インダクタを通過する電流は、基板の上面および底面に平行であるので、インダクタから発生される相互インダクタンスは、インダクタの上方または下方に配設される他のデバイスに悪影響を及ぼす。したがって、2次元インダクタは、BEOLの上部金属層に配設されなければならず、インダクタの下方の層および基板は、非占有かつ未使用である。
これに対して、3次元インダクタの上記で説明した実施形態では、インダクタを通過する信号は、インダクタの上面および底面に実質的に直交する。信号は、近接する貫通ビアを反対の方向に通過するので、相互インダクタンスは、他の付近のデバイスに実質的な影響を及ぼさない。したがって、3次元インダクタのいくつかの利点の1つは、インダクタの上方または下方に、1つまたは複数のダイを積層する能力である。したがって、能動デバイスおよび相互接続ワイヤは、相互インダクタンスにより影響を受けることなく、3次元インダクタの上方または下方にさらに配設され得る。
図4を参照すると、3次元インダクタの異なる実施形態が、電子パッケージ400に設けられている。パッケージ400は、ガラス、サファイア、または他の高抵抗材料で作製される高抵抗基板402を含む。目標インダクタ404が、基板402に形成され、貫通ビア408を含む。貫通ビア408は、銅などの導電性材料で形成され、基板402の厚さの長さを延長する。目標インダクタ404は、複数の貫通ビア408を含み得る。パッケージ400は、基板402に形成されるチューナインダクタ406をさらに含む。チューナインダクタ406は、基板402に形成される貫通ビア410を含むが、他の実施形態では、チューナインダクタ406は、複数の貫通ビア410を含み得る。加えて、パッケージ400は、複数の目標インダクタ404およびチューナインダクタ406を含み得る。
目標インダクタ404は、基板402の表側および裏側で、金属層および/または導電性配線に結合され得る。例えば、図4では、目標インダクタ404の貫通ビア408は、裏側配線416、および基板402の表側での1対の金属層418、424に結合される。基板402の表側での金属層418、424は、誘電材料414により包囲される。同様に、裏側配線416は、基板402の裏側での誘電材料412により包囲される。2つ以上の目標インダクタ404がパッケージ400に製造される場合、目標インダクタ404の各個が、連続的な導電性経路を形成するために、一体に結合される。
チューナインダクタ406も、基板の表側および裏側の両方で、導電性配線および金属層に結合され得る。図4では、例えば、貫通ビア410が、表側での2つの金属層420、422、および裏側での金属層426に結合される。貫通ビア410は、基板402の表側および裏側での導電性配線にさらに結合し得る。しかしながら、各個のチューナインダクタ406は、それ自体の独立した導電性経路を形成する。換言すれば、2つ以上のチューナインダクタ406がパッケージ400に製造される場合、各個のチューナインダクタ406は、他のチューナインダクタ406とは別個である。この様式では、各個のチューナインダクタ406は、他のチューナインダクタ406から独立して制御され得る。
チューナインダクタ406は、パッケージ400に配列として配置構成され得る。信号が、目標インダクタ404のインダクタンスを制御するために、各個のチューナインダクタ406の各個の貫通ビア410を通過させられ得る。そうするために、1つのチューナインダクタ406を通過する信号の方向が、目標インダクタ404の総インダクタンスを調整するために変更され得る。これを、次の例を用いて説明する。
図5を参照すると、電子パッケージ500の一例の実施形態が提供されている。電子パッケージ500は、高抵抗基板、目標インダクタ502、および複数のチューナインダクタ504を含む。目標インダクタ502は、表側導電性配線506および裏側導電性配線508に結合される貫通ビア514を含む。同様に、複数のチューナインダクタ504の各個は、異なる表側導電性配線506および裏側導電性配線508に結合される貫通ビアを含む。
信号は、第1の方向510または第2の方向512に、目標インダクタ502および複数のチューナインダクタ504の貫通ビア514の各個を通過することができる。第1の方向510および第2の方向512は、相互に反対であり(例えば、基板の表側から裏側へ、または裏側から表側へ)、基板の表表面および裏表面に実質的に直交する。単に例示的な目的のため、目標インダクタ502およびチューナインダクタ504の貫通ビアを、図5では円として示す。第1の方向510に貫通ビアの1つを通過する信号に対しては、貫通ビアを破線の円として示す。あるいは、第2の方向512に貫通ビアの1つを通過する信号に対しては、貫通ビアを実線の円として示す。この記号体系を、図6〜9でも使用する。
図5の実施形態に示すように、1つの目標インダクタ502を包囲する8つのチューナインダクタ504が存在する。信号を、目標インダクタ502と同じ方向に、近接するチューナインダクタ504を通過させることにより、相互インダクタンスは増大し、信号を、反対の方向に、近接するチューナインダクタ504を通過させることにより、相互インダクタンスは減少する。図5では、信号が、第1の方向510にチューナインダクタ504の4つを通過し、第2の方向512に他の4つのチューナインダクタ504を通過する。加えて、信号が、第2の方向512に目標インダクタ502を通過する。信号が第2の方向512に通過する4つのチューナインダクタ504は、目標インダクタ502の総インダクタンスを増大し、一方で、信号が第1の方向510に通過する4つのチューナインダクタ504は、総インダクタンスを減少する。
目標インダクタ502の総インダクタンスは、チューナインダクタ504の1つまたは複数の信号方向をスイッチすることにより、調整またはプログラムされ得る。上記で説明したように、8つのチューナインダクタ504の各個は、独立して制御され、したがって、ある範囲のインダクタンス値が、目標インダクタ502に対して実現され得る。例えば、図5では、(#1と名付けられた)第1のチューナビア504によって信号方向を、第2の方向512から第1の方向510にスイッチすることにより、目標インダクタ502の総インダクタンスが、第1の量(例えば、0.6nH)だけ低減することになる。同様に、(#5と名付けられた)第5のチューナインダクタ504によって信号方向をスイッチすることにより、目標インダクタ502の総インダクタンスが、第2の量(例えば、0.6nH)だけ低減することになる。したがって、目標インダクタ502の総インダクタンスは、信号方向がそれによってスイッチされるチューナインダクタ504の数に依存して、段階的に増大または減少され得る。
図5には示さないが、信号がチューナインダクタの1つまたは複数を通過しないこともまた可能である。例えば、目標インダクタ502の総インダクタンスは、信号を、チューナインダクタ504のただ1つを通過させることによりチューニングされ得る。この例では、信号は、他の7つのチューナインダクタを通過しない。信号を、チューナインダクタ504をより多く、またはより少なく通過させることにより、目標インダクタ502との相互インダクタンスの増強の量および相殺の量が、増大または減少する。
図6の実施形態を参照すると、2つの貫通ビア614を有する目標インダクタ602を含む電子パッケージ600が提供されている。目標インダクタ602の貫通ビア614の各個は、基板の各個の端部で、導電性配線に結合される。詳細には、表側配線606および裏側配線608が、連続的な導電性経路を形成するために、目標インダクタ602の2つの貫通ビア614を結合する。信号は、第1の方向610に、目標インダクタ602の一方の貫通ビア614を、および、第2の方向612に、他方の貫通ビア614を通過する。やはり、第1の方向および第2の方向は、相互に反対であり、基板の表表面および裏表面に実質的に直交する。
パッケージ600は、10個のチューナインダクタ604をさらに含む。チューナインダクタ604は、長方形の配列を形成し、目標インダクタ602を包囲する。チューナインダクタ604の各個は、独立した表側配線606および裏側配線608に結合される貫通ビアを含む。したがって、各個のチューナインダクタ604は、他のチューナインダクタ604から独立して制御され得る、独立した導電性経路を形成する。したがって、目標インダクタ602の総インダクタンスは、信号がチューナインダクタ604の1つまたは複数の貫通ビアを通過する方向をスイッチすることにより、および、信号が各個の方向に通過するチューナインダクタ604の数を制御することにより、プログラムまたは変動され得る。
3次元のプログラマブルなインダクタの異なる実施形態を、図7に示す。この実施形態では、電子パッケージ700が、ガラス、サファイアまたは他の高抵抗材料で形成され得る高抵抗基板を備える。パッケージ700は、目標インダクタ702および12個のチューナインダクタ704をさらに含む。目標インダクタ702は、単一の連続的な導電性経路を形成するために、表側配線706および裏側配線708に結合される3つの貫通ビア714を含む。他方で、各個のチューナインダクタ704は、その各個の端部で導電性配線に結合される貫通ビアを含むが、目標インダクタ702の貫通ビア714とは異なり、各個のチューナインダクタ704は、独立した導電性経路を形成する。したがって、各個のチューナインダクタ704の貫通ビアを通過する信号は、独立して制御され得る。各個のチューナインダクタ704を通過する信号の方向、および信号が通過するチューナインダクタ704の数は、目標インダクタ702の総インダクタンスを制御するために、独立して調整され得る。
図7の実施形態では、独立した信号が、第1の方向710(方向を、各個のチューナインダクタ704の貫通ビアを表す破線の円により示す)に、(それぞれ、2、4、6、8、10、および12と名付けられた)第2、第4、第6、第8、第10、および第12のチューナインダクタ704を通過する。(1、3、5、7、9、および11と名付けられた)第1、第3、第5、第7、第9、および第11のチューナインダクタ704では、独立した信号が、第2の方向712(方向を、各個のチューナインダクタ704の貫通ビアを表す実線の円により示す)に通過する。換言すれば、信号が第1の方向710に通過する6つのチューナインダクタ704、および信号が第2の方向712に通過する6つのチューナインダクタ704が存在する。目標インダクタ702については、信号が、第1の方向710に貫通ビア714の2つを、および第2の方向712に貫通ビア714の1つを通過する。信号が、第1の方向710に、第2の方向712と同じ数のチューナインダクタ704を通過するので、目標インダクタ702への各個のチューナインダクタ704の相互インダクタンスの影響は無視できる。これに対して、目標インダクタ702の総インダクタンスを増大または減少するために、チューナインダクタ704の1つもしくは複数での信号方向がスイッチされる場合があり、または、信号がチューナインダクタ704の1つもしくは複数を通過しない場合がある。
電子パッケージ800に形成される3次元インダクタの別の実施形態を、図8に示す。図8では、電子パッケージ800は、2×2配列に配置構成される4つの貫通ビア814を含む目標インダクタ802を含む。各個の貫通ビア814は、表側配線806および裏側配線808により結合される。上記の実施形態で説明した目標インダクタと同様に、目標インダクタ802の貫通ビア814の各個は、単一の連続的な導電性経路を形成するために、相互に結合される。
パッケージ800は、目標インダクタ802を包囲する長方形に配置構成される12個のチューナインダクタ804をさらに含む。チューナインダクタ804の各個は、表側配線806および裏側配線808に結合される貫通ビアを含む。加えて、チューナインダクタ804の各個は、独立して制御され得る方向に信号が通過し得る、独立した導電性経路を形成する。この実施形態では、信号が、第1の方向810(方向を、貫通ビアを表す破線の円により示す)に、チューナインダクタ804の6つを、および、第2の方向812(方向を、貫通ビアを表す実線の円により示す)に、他の6つのチューナインダクタ804を通過する。同様に、信号が、第1の方向810に、目標インダクタ802の貫通ビア814の2つを、および、第2の方向812に、他の2つの貫通ビア814を通過する。上記で説明したように、第1の方向810および第2の方向812は、平行であるが相互に反対である。
目標インダクタ802の総インダクタンスは、チューナインダクタ804を通過する信号の信号方向をスイッチすることにより、および、信号が各個の方向に通過するチューナインダクタ804の数をスイッチすることにより制御され得る。各個のチューナインダクタ804での信号方向は、目標インダクタ802のインダクタンス値に影響を及ぼす。例えば、インダクタンス範囲の一方の端部が、個別の信号を、第1の方向810に、チューナインダクタ804の各個を通過させることにより実現され得る。インダクタンス範囲の反対の端部は、個別の信号を、第2の方向812に、チューナインダクタ804の各個を通過させることにより実現され得る。これらの両極端の間の異なるステップは、信号が通過させられるチューナインダクタの数、および信号の方向を変更することにより実現され得る。
3次元のプログラマブルなインダクタの異なる実施形態を、図9に示す。電子パッケージ900は、目標インダクタ902および8つのチューナインダクタ904を含む。目標インダクタ902は、高抵抗基板に形成される貫通ビアを含む。貫通ビアは、表側配線906および裏側配線908に結合され、それによって、単一の導電性経路を形成する。目標インダクタ902は、基板に製造される複数の貫通ビアを含み得る。
チューナインダクタ904は、目標インダクタ902を包囲する円に配置構成される。チューナインダクタ904の各個は、表側配線906および裏側配線908に結合される貫通ビアを含む。したがって、チューナインダクタ904の各個は、独立した導電性経路を形成する。チューナインダクタ904を円に配置構成することにより、各個のチューナインダクタ904は、目標インダクタ902からほぼ同じ距離にあり、目標インダクタ902およびチューナインダクタ904により占有される基板での空間の量は、非円形の配置構成より小さい。
前に説明した実施形態と同様に、各個のチューナインダクタ904は、他のチューナインダクタ904から独立して制御され得る。図9では、個別の信号が、第1の方向910に、(2、4、6、および8と名付けられた)第2、第4、第6、および第8のチューナインダクタ904を、ならびに、第2の方向912に、(1、3、5、および7と名付けられた)第1、第3、第5、および第7のチューナインダクタ904を通過する。第1の方向910は、第2の方向912に平行であるが反対であり、両方向は、基板の表表面および裏表面に実質的に直交する。信号は、第2の方向912に目標インダクタ902を通過する。目標インダクタ902の総インダクタンスを変更するために、チューナインダクタ904の少なくとも1つを通過する信号がスイッチされ得る。例えば、第1のチューナインダクタ904を通過する信号が、第2の方向912から第1の方向910へスイッチされ得る。したがって、所望のインダクタンスが、チューナインダクタ904の1つまたは複数を通過する信号の方向を変更することにより実現され得る。目標インダクタ902のインダクタンスはさらに、信号を、すべての8つより少ないチューナインダクタ904を通過させることによりチューニングされ得る。
図5〜9を参照して上記で説明した可変インダクタには、いくつかの利点がある。ある電力用途では、回路でのインダクタンスの量を調整または制御することが望ましい場合がある。例えば、時変の容量性負荷、または動作の変動周波数を有する回路では、回路は、電源により供給されている必要な無効電流を最小限に抑えるために、インダクタンスを変動させることによりチューニングされ得る。上記で説明した可変またはプログラマブルなインダクタは、有利には、これらの回路に組み込まれ得る。加えて、可変またはプログラマブルなインダクタを使用する、広域のチューナブルLC-VCOは、リコンフィギュラブルRF回路に対する重要な回路の1つとなり得る。
別の利点は、高抵抗基板に可変またはプログラマブルなインダクタを製造することである。例えば、ガラス基板は、シリコン基板より小さな損失を有する(例えば、渦電流損失)。さらに、共振周波数が、高抵抗基板を用いて改善される。加えて、例えば、ガラス貫通ビア配列インダクタの総インダクタンスは、同様のレイアウト寸法を有する2次元スパイラルインダクタの総インダクタンスの2倍を超える場合がある。
図10に移ると、3次元トランス1004の異なる一例の実施形態が、電子パッケージ1000に形成されている。電子パッケージ1000は、ガラス、サファイア、または他の既知の高抵抗材料などの高抵抗基板1002を含む。トランス1004は、一次ループ1006および二次ループ1008を含む。一次ループ1006は、基板1002の表側および裏側での配線1022により相互に結合される、複数の貫通ビア1010により形成される。同様に、二次ループ1008は、基板1002の表側および裏側での(図10には示さないが)配線にやはり結合される、複数の貫通ビア1012を含む。
一次ループの複数の貫通ビア1010は、基板1002の表側での金属層1026、1030、および、基板1002の裏側での金属層1032、1036に結合し得る。同様に、二次ループ1008の複数の貫通ビア1012は、基板1002の表側での金属層1024、1028、および、基板1002の裏側での金属層1034に結合し得る。金属層は、それぞれ、基板1002の表側および裏側での誘電材料1014、1016により包囲され得る。
一次ループ1006および二次ループ1008の、複数の貫通ビアおよび導電性配線は、各個が、独立した連続的な導電性経路を形成する。一次ループおよび二次ループの複数の貫通ビアを通過する信号は、第1の方向1038または第2の方向1040のいずれかに、そのようにし得る。第1の方向1038は第2の方向1040に平行であるが、2つの方向は相互に反対である。加えて、第1の方向および第2の方向は、基板1002の表表面1018および裏表面1020に実質的に直交する。
各個の貫通ビアの長さは、導電性配線の長さより大きい。非限定的な例では、ガラス貫通ビア(TGV)1010、1012の直径および長さは、それぞれ、5〜50μmの間、および50〜700μmの間であり得る。長さは相互インダクタンスに影響を与えるので、貫通ビアがより長い場合、相互インダクタンスはより大きい。加えて、基板1002の厚さを増大することにより、トランス1004の効率も向上する。一次ループと二次ループとの間の結合が増大する(すなわち、追加的な結合が存在し、場の漏れがより小さい)ので、効率が向上する。
一次ループおよび二次ループはさらに、変圧比を形成する。変圧比は、一次ループ1006での貫通ビア1010の数量と、二次ループ1008での貫通ビア1012の数量との比と定義され得る。例えば、図10の実施形態では、一次ループ1006は2つの貫通ビア1010を有し、二次ループ1008は1つの貫通ビア1012を有する。したがって、変圧比は2:1である。変圧比は、一次ループおよび二次ループでの貫通ビアの数量を、増大または減少することにより調整され得る。
変圧比は、トランス1004の出力電圧およびインピーダンスに影響を及ぼし得る。例えば、RF用途での回路性能は、インピーダンス分離に依存し得る。変圧比は、一次ループ1006または二次ループ1008のいずれかでの貫通ビアの数を変更することにより調整され得るので、図10の実施形態では、インピーダンス整合を実現するための手段を提供する。1つの実施形態では、1:1より大きな変圧比によって、出力電圧が低減し得る一方、1:1より小さな変圧比によって、出力電圧が増大し得る。
図11〜16に示す実施形態は、上記で説明した3次元トランスの非限定的な例として提供される。図11を参照すると、トランス1100が、電子パッケージに形成されている。トランス1100は、一次ループ1102および二次ループ1104を含む。一次ループ1102は、ガラスまたはサファイアなどの高抵抗基板に形成される6つの貫通ビア1106を含む。貫通ビアは、連続的な導電性経路を形成するために、表側配線1112および裏側配線1110により相互に結合される。同様に、二次ループ1104は、3つの貫通ビア1108を含む。各個の貫通ビア1108は、その各個の端部で、表側配線1116および裏側配線1114に結合される。3つの貫通ビア1108は、連続的な導電性経路を形成するために、相互に結合される。
図11の実施形態では、一次ループ1102に6つの貫通ビア1106が、および二次ループ1104に3つの貫通ビア1108が存在する。したがって、変圧比は、6:3、すなわち2:1である。信号が一次ループ1102を通過する際、誘導される信号が二次ループ1104で発生される(例えば、一次ループから二次ループへのエネルギーの伝達)。誘導される信号は、変圧比に依存的である。例えば、変圧比が増大されるならば、二次ループでの出力電圧は減少する。他方で、変圧比が減少されるならば、二次ループでの出力電圧は増大する。トランスの設計およびレイアウトは、製造中に変圧比が確定されるように配置構成され得る。したがって、ある出力電圧またはインピーダンスが望まれるならば、望ましい結果を実現するための変圧比が、一次ループおよび/または二次ループに所望の数量の貫通ビアを形成することにより、製造中に設定され得る。
図12では、トランス1200の別の実施形態が提供される。トランス1200は、一次ループ1202および二次ループ1204を含む。一次ループ1202は、表側配線1212および裏側配線1210により相互に結合される、6つの貫通ビア1206を備える。同様に、二次ループ1204は、表側配線1216および裏側配線1214によりやはり相互に結合される、6つの貫通ビア1208を含む。貫通ビア1206、1208は、有利には、ガラス、サファイア、または他の高抵抗材料などの高抵抗基板に製造される。
この実施形態では、変圧比は、6:6、すなわち1:1である。トランス1200は、より良好な回路性能を提供するために、インピーダンスの整合または分離を提供し得る。例えば、RF回路では、インピーダンス整合は、2つの異なる回路を物理的に分離するために重要である。たとえ物理的な分離が存在しても、トランス1200は、電磁結合によって、一次ループ1202と二次ループ1204との間で、信号を伝達する、または通過させることができる。
図13を参照すると、高抵抗基板に形成される3次元トランス1300の異なる実施形態が例示されている。トランス1300は、一次ループ1302および二次ループ1304を備える。一次ループ1302は、基板に形成される10個の貫通ビア1306を含む。貫通ビア1306は、連続的な導電性経路を形成するために、複数の表側配線1312により基板の表側で、および、複数の裏側配線1310により基板の裏側で、相互に結合される。二次ループ1304は、高抵抗基板に製造される2つの貫通ビア1308を含む。2つの貫通ビア1308は、連続的な導電性経路を形成するために、表側配線1316により相互に結合される。基板の裏側では、貫通ビア1308は裏側配線1314に結合される。
この実施形態での変圧比は、10:2、すなわち5:1である。信号が一次ループ1302を通過する際、別の信号が、二次ループ1304で誘導される。例えば、二次ループ1304での出力電圧は、変圧比によって5分の1に低減される。変圧比は、一次および二次の貫通ビアの数量を調整することにより、製造前に確定され得る。出力電圧およびインピーダンスは、2つのループでの巻数に依存的であるので、ループの一方または両方から、1つまたは複数の貫通ビアを、追加または除去することが、各個のループでの巻数を変更することになる。したがって、所望の出力電圧またはインピーダンスが実現され得る。
図14の実施形態では、高抵抗基板に形成される3次元トランス1400を示す。トランス1400は、一次ループ1402および二次ループ1404を含む。一次ループ1402は、複数の表側配線1412および複数の裏側配線1410により相互に結合される、7つの貫通ビア1406を含む。一次ループ1402は、信号が通過し得る、連続的な導電性経路または回路を備える。二次ループ1404は、複数の表側配線1416および複数の裏側配線1414により相互に結合される、8つの貫通ビア1408を備える。二次ループ1404は、信号が通過し得る、独立した連続的な導電性経路を形成する。
一次ループ1402および二次ループ1404の両方の導電性配線は、図14に示すように、基板の異なる側部で十字交差し得る。可能であれば、各個の導電性配線の長さが低減されることがさらに有利であり得る、というのは、貫通ビアがさらに相互に隔置される場合、小さな相互インダクタンスの影響が存在し得るからである。例えば、二次ループ1404の(#12および13と名付けられた)第12および第13の貫通ビア1408は、第11および第12の貫通ビア1408よりさらに相互に離れて隔置される。相互インダクタンスの影響は、トランス1400の効率に影響を与え得る。
図14での変圧比は、7:8である。信号が一次ループ1402を通過する際、別の信号が二次ループ1404で誘導される。例えば、二次ループ1404での出力電圧は、変圧比によって増大される。製造の前に、変圧比は、一次ループ1402および/または二次ループ1404に所望の数の貫通ビアを形成することにより設定され得る。例えば、二次ループ1404に追加的な貫通ビアを追加することは、変圧比を7:9に変更することになり、それによって、誘導される信号をさらに増大することになる。したがって、所望の出力電圧またはインピーダンスが、出力電圧またはインピーダンスを実現するための変圧比を決定し、一次ループおよび二次ループに必要な数の貫通ビアを製造することにより実現され得る。
図15を参照すると、3次元トランス1500の別の実施形態が例示されている。トランス1500は、例えば、ガラスまたはサファイアなどの高抵抗基板に形成され、一次ループ1502および二次ループ1504を含む。一次ループ1502および二次ループ1504の両方は、貫通ビアおよび導電性配線で形成される、独立した連続的な回路または導電性経路である。例えば、一次ループ1502は、複数の表側配線1512および裏側配線1510により相互に結合される、12個の貫通ビア1506を含む。二次ループ1504は、複数の表側配線1516および裏側配線1514により相互に結合される、4つの貫通ビア1508を備える。貫通ビアおよび導電性配線は、複数の異なる様式で配置構成され得るが、図15では、一次ループ1502が二次ループ1504を包囲する。
しかしながら、より重要なことは、変圧比が、12:4、すなわち3:1であるということである。信号が一次ループ1502を通過する際、信号が二次ループ1504で誘導される。変圧比によって、誘導される信号は、一次ループ1502を通過する信号と比較して3分の1に低減される。誘導される信号は、変圧比を変更することにより、増大、またはさらに低減され得る。例えば、誘導される信号は、変圧比を増大する(例えば、製造中に、1つもしくは複数の貫通ビアを一次ループ1502に追加する、または、1つもしくは複数の貫通ビアを二次ループ1504から除去する)ことにより減少され得る。あるいは、別の例として、誘導される信号は、変圧比を減少する(例えば、製造中に、1つもしくは複数の貫通ビアを二次ループ1504に追加する、または、1つもしくは複数の貫通ビアを一次ループ1502から除去する)ことにより増大され得る。
高抵抗基板に形成される3次元トランス1600の異なる実施形態を、図16に例示する。トランス1600は、一次ループ1602および二次ループ1604を含む。一次ループ1602は、8つの貫通ビア1606を備える。8つの貫通ビア1606は、連続的な導電性経路または回路を形成するために、複数の表側配線1612および複数の裏側配線1610により相互に結合される。同様に、二次ループ1604は、8つの貫通ビア1608を備える。二次ループ1604の8つの貫通ビア1608は、独立した導電性経路または回路を形成するために、複数の表側配線1616および複数の裏側配線1614にやはり結合される。この実施形態の変圧比は、8:8、すなわち1:1である。
特定の例を図11〜16に示したが、3次元トランスは、出力および/または回路性能に影響を与えるために、任意の所望の変圧割当量を実現するように設計され得る。貫通ビアは、所望の回路性能、および基板での利用可能な空間に基づいて、相互に隔置され得る。上記で説明したように、トランスは、電圧およびインピーダンス整合を変換するために使用され得る。それは、特にRF用途で、差動入力または出力としてさらに使用され得る。
3次元トランスは、2次元トランスに対して、前者は、基板で必要とする領域がより小さく、より高い効率を有するので有利である。詳細には、貫通ビアの垂直な配列によって、トランスの回路またはループが、相互により近くに接近して隔置されることが可能になる。例えば、ガラス貫通ビアは、絶縁層を必要とすることなしに、ガラス基板に容易に製造され得る。加えて、3次元トランスは、任意の望ましいインピーダンス整合または出力電圧の要件を満たすように設計され得る。さらに、高抵抗基板には、シリコン基板によりも、小さな損失および高い共振周波数が存在する。
図17は、3次元のインダクタまたはトランスが高抵抗基板に形成される電子パッケージの実施形態が有利に用いられ得る、一例のワイヤレス通信システム1700を示す。例示の目的のため、図17は、3つの遠隔ユニット1720、1730、および1750、ならびに2つの基地局1740を示す。典型的なワイヤレス通信システムは、より多くの遠隔ユニットおよび基地局を有し得ることを認識されたい。遠隔ユニット1720、1730、および1750のいずれも、本明細書で開示するような、3次元のインダクタまたはトランスが高抵抗基板に形成される電子パッケージを含み得る。図17は、基地局1740と遠隔ユニット1720、1730、および1750とからの下りリンク信号1780、ならびに、遠隔ユニット1720、1730、および1750から基地局1740への上りリンク信号1790を示す。
図17では、遠隔ユニット1720を、携帯電話として示し、遠隔ユニット1730を、ポータブルコンピュータとして示し、遠隔ユニット1750を、ワイヤレスローカルループシステムでの固定位置遠隔ユニットとして示す。例えば、遠隔ユニットは、セル電話、ハンドヘルドのパーソナル通信システム(PCS)ユニット、携帯情報端末などのポータブルデータユニット、または、メータ読取装置などの固定位置データユニットであり得る。図17は、本明細書で開示するような、3次元のインダクタまたはトランスが高抵抗基板に形成される電子パッケージを含み得る、ある一例の遠隔ユニットを例示するが、パッケージ基板は、これらの一例の例示したユニットに限定されない。実施形態は、3次元のインダクタまたはトランスが高抵抗基板に形成される電子パッケージが望まれる任意の電子デバイスで、好適に用いられ得る。
本発明の原理を組み込む一例の実施形態を上記で開示したが、本発明は、開示した実施形態に限定されない。代わりに、本出願は、その一般的な原理を使用する、本発明の任意の変形、使用、または適合を網羅することが意図される。さらに、本出願は、本発明が関係する、および添付の特許請求の範囲の範囲内にある技術分野において、既知または通例の慣行の範囲内にあるような、本開示からの逸脱を網羅することが意図される。
100 電子パッケージ、パッケージ
102 高抵抗基板、基板
104 3次元インダクタ、インダクタ
106 表側誘電材料
108 裏側誘電材料
110 上面
112 底面
114 貫通ビア
116 表側導電性配線
118 裏側導電性配線
120、122 金属層
124、126 裏側金属層
128 第1の方向
130 第2の方向
200 方法
202、204、206、208、210、212、214、216、218、220、222、224 ブロック
300 インダクタ
302 裏側導電性配線
304 表側導電性配線
306 貫通ビア
310 第1の方向
312 第2の方向
400 電子パッケージ、パッケージ
402 高抵抗基板、基板
404 目標インダクタ
406 チューナインダクタ
408、410 貫通ビア
412、414 誘電材料
416 裏側配線
418、420、422、424、426 金属層
500 電子パッケージ
502 目標インダクタ
504 チューナインダクタ、チューナビア
506 表側導電性配線
508 裏側導電性配線
510 第1の方向
512 第2の方向
514 貫通ビア
600 電子パッケージ、パッケージ
602 目標インダクタ
604 チューナインダクタ
606 表側配線
608 裏側配線
610 第1の方向
612 第2の方向
614 貫通ビア
700 電子パッケージ、パッケージ
702 目標インダクタ
704 チューナインダクタ
706 表側配線
708 裏側配線
710 第1の方向
712 第2の方向
714 貫通ビア
800 電子パッケージ、パッケージ
802 目標インダクタ
804 チューナインダクタ
806 表側配線
808 裏側配線
810 第1の方向
812 第2の方向
814 貫通ビア
900 電子パッケージ
902 目標インダクタ
904 チューナインダクタ
906 表側配線
908 裏側配線
910 第1の方向
912 第2の方向
1000 電子パッケージ
1002 高抵抗基板、基板
1004 3次元トランス、トランス
1006 一次ループ
1008 二次ループ
1010、1012 貫通ビア
1014、1016 誘電材料
1018 表表面
1020 裏表面
1022 配線
1024、1026、1028、1030、1032、1034、1036 金属層
1038 第1の方向
1040 第2の方向
1100 トランス
1102 一次ループ
1104 二次ループ
1106、1108 貫通ビア
1110 裏側配線
1112 表側配線
1114 裏側配線
1116 表側配線
1200 トランス
1202 一次ループ
1204 二次ループ
1206、1208 貫通ビア
1210 裏側配線
1212 表側配線
1214 裏側配線
1216 表側配線
1300 3次元トランス、トランス
1302 一次ループ
1304 二次ループ
1306、1308 貫通ビア
1310 裏側配線
1312 表側配線
1314 裏側配線
1316 表側配線
1400 3次元トランス、トランス
1402 一次ループ
1404 二次ループ
1406、1408 貫通ビア
1410 裏側配線
1412 表側配線
1414 裏側配線
1416 表側配線
1500 3次元トランス、トランス
1502 一次ループ
1504 二次ループ
1506、1508 貫通ビア
1510 裏側配線
1512 表側配線
1514 裏側配線
1516 表側配線
1600 3次元トランス、トランス
1602 一次ループ
1604 二次ループ
1606、1608 貫通ビア
1610 裏側配線
1612 表側配線
1614 裏側配線
1616 表側配線
1700 ワイヤレス通信システム
1720、1730 遠隔ユニット
1740 基地局
1750 遠隔ユニット
1780 下りリンク信号
1790 上りリンク信号

Claims (53)

  1. 電子パッケージでの回路であって、
    上面および底面を有する高抵抗基板と、
    第1の信号が通過する、前記基板に形成される第1の貫通ビアを含む、第1のインダクタと、
    第2の信号が通過する、前記基板に形成される第2の貫通ビアを含む、第2のインダクタであって、前記第2の信号が、第1の方向または第2の方向に通過し、前記第2の方向が、前記第1の方向に実質的に平行であるが反対である、第2のインダクタと、
    を備え、
    さらに、前記第1のインダクタの総インダクタンスが、前記第2の信号の方向を変更することにより制御される回路。
  2. 前記第1のインダクタが、目標インダクタである、請求項1に記載の回路。
  3. 前記第2のインダクタが、チューナインダクタである、請求項1に記載の回路。
  4. 前記第2のインダクタが、複数の第2のインダクタを備える、請求項1に記載の回路。
  5. 前記複数の第2のインダクタの各個を通過する前記第2の信号の前記方向が、独立して制御される、請求項4に記載の回路。
  6. 前記第1のインダクタの前記総インダクタンスが、前記第2の信号を、前記第1の信号と同じ方向に、前記複数の第2のインダクタの少なくとも1つを介して通過させることにより増大される、請求項4に記載の回路。
  7. 前記第1のインダクタの前記総インダクタンスが、前記第2の信号を、前記第1の信号と反対の方向に、前記複数の第2のインダクタの少なくとも1つを介して通過させることにより減少される、請求項4に記載の回路。
  8. 前記第1のインダクタの前記総インダクタンスが、ある範囲のインダクタンス値を含み、前記範囲が、第2のインダクタの数により決定される、請求項4に記載の回路。
  9. 前記第2の信号が、前記第1の信号が前記第1のインダクタを通過するのと同じ方向に、前記複数の第2のインダクタの各個を通過する場合、前記第1のインダクタの前記総インダクタンスが、最大のインダクタンス値である、請求項4に記載の回路。
  10. 前記第2の信号が、前記第1の信号が前記第1のインダクタを通過するのと反対の方向に、前記複数の第2のインダクタの各個を通過する場合、前記第1のインダクタの前記総インダクタンスが、最小のインダクタンス値である、請求項4に記載の回路。
  11. 前記複数の第2のインダクタの各個の前記貫通ビアが、前記基板の前記上面および底面での導電性配線に結合され、それによって、独立して連続的な導電性経路を形成する、請求項4に記載の回路。
  12. 前記複数の第2のインダクタが、前記第1のインダクタを実質的に包囲する第2のインダクタの配列を形成する、請求項4に記載の回路。
  13. 第2のインダクタの前記配列が、円形または多角形の配列を形成する、請求項12に記載の回路。
  14. 前記第1のインダクタが、複数の貫通ビアを備える、請求項1に記載の回路。
  15. 前記第1のインダクタの前記複数の貫通ビアが、連続的な導電性経路を形成するために、複数の導電性配線に結合される、請求項14に記載の回路。
  16. 前記第1の信号および第2の信号が、前記基板の前記上面および底面に直交して、前記第1のインダクタおよび第2のインダクタの前記貫通ビアを通過する、請求項1に記載の回路。
  17. 音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれる、請求項1に記載の回路。
  18. 高抵抗基板に形成されるインダクタであって、
    前記高抵抗基板での複数の貫通ビアと、
    前記基板の上面での複数の導電性配線であって、各個の導電性配線が、前記貫通ビアの1つを別の前記貫通ビアに結合する、前記基板の上面での複数の導電性配線と、
    前記基板の底面での複数の導電性配線であって、各個の導電性配線が、前記貫通ビアの1つを別の前記貫通ビアに結合する、前記基板の底面での複数の導電性配線と、
    を備え、
    前記上面および底面での前記複数の導電性配線、ならびに前記複数の貫通ビアが、連続的な導電性経路を形成するインダクタ。
  19. 前記複数の貫通ビアが、貫通ビアの配列を形成する、請求項18に記載のインダクタ。
  20. 前記複数の貫通ビアが、前記基板の前記上面および底面に直交する、請求項18に記載のインダクタ。
  21. 信号が前記導電性経路を通過する際、前記複数の貫通ビアの相互インダクタンスの影響が無視できる、請求項18に記載のインダクタ。
  22. 音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれる、請求項18に記載のインダクタ。
  23. 高抵抗基板でのトランスであって、
    前記基板に配設される複数の貫通ビアを有する一次ループであって、前記複数の貫通ビアが、第1の連続的な導電性経路を形成するために、前記基板の上面および底面での導電性配線に結合される、一次ループと、
    前記基板に配設される複数の貫通ビアを有する二次ループであって、前記複数の貫通ビアが、第2の連続的な導電性経路を形成するために、前記基板の前記上面および底面での異なる導電性配線に結合され、前記第2の連続的な導電性経路が、前記第1の連続的な導電性経路から独立している、二次ループと、
    を備え、
    前記一次ループを通過する信号が、信号を前記二次ループで誘導し、前記二次ループでの前記信号が、前記一次ループおよび二次ループでの貫通ビアの数量に依存的であるトランス。
  24. 前記信号が、前記一次ループまたは二次ループの前記複数の貫通ビアの1つを通過する際、前記信号の方向が、前記基板の前記上面および底面に直交する、請求項23に記載のトランス。
  25. 前記一次ループおよび二次ループの前記複数の貫通ビアが、貫通ビアの配列を形成する、請求項23に記載のトランス。
  26. 前記一次ループの貫通ビアの数が前記二次ループの貫通ビアの数を超える場合、前記誘導される信号が減少する、請求項23に記載のトランス。
  27. 前記二次ループの貫通ビアの数が前記一次ループの貫通ビアの数を超える場合、前記誘導される信号が増大する、請求項23に記載のトランス。
  28. 音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれる、請求項23に記載のトランス。
  29. 電子パッケージでの集積回路であって、
    高抵抗基板と、
    磁場にエネルギーを蓄積するための手段と、
    蓄積するための前記手段をチューニングするための手段と、
    を備え、
    独立した信号が、第1の方向または第2の方向に、チューニングするための前記手段を通過し、前記第1の方向は、前記第2の方向に平行であるが反対であり、
    さらに、チューニングするための前記手段を通過する前記信号の方向が、蓄積するための前記手段の総インダクタンスが前記信号の前記方向を変更することにより変動され得るように、独立して制御される集積回路。
  30. 蓄積するための前記手段が、少なくとも1つの貫通ビアを含む、請求項29に記載の集積回路。
  31. チューニングするための前記手段が、少なくとも1つの貫通ビアを含む、請求項29に記載の集積回路。
  32. チューニングするための複数の手段をさらに備え、チューニングするための前記複数の手段の各個が、独立した導電性経路を形成する、請求項29に記載の集積回路。
  33. 蓄積するための複数の手段をさらに備え、蓄積するための前記複数の手段が、連続的な導電性経路を形成するために、一体に結合される、請求項29に記載の集積回路。
  34. 蓄積するための前記手段の前記総インダクタンスが、前記信号を、蓄積するための前記手段を通過する信号と同じ方向に、チューニングするための前記手段を介して通過させることにより増大される、請求項29に記載の集積回路。
  35. 蓄積するための前記手段の前記総インダクタンスが、前記信号を、蓄積するための前記手段を通過する信号と反対の方向に、チューニングするための前記手段を介して通過させることにより減少される、請求項29に記載の集積回路。
  36. 音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれる、請求項29に記載の集積回路。
  37. 目標インダクタを高抵抗基板でチューニングする方法であって、
    目標インダクタおよびチューナインダクタを前記基板に形成するステップであって、前記目標インダクタおよびチューナインダクタが各個で貫通ビアを含むステップと、
    信号を、第1の方向または第2の方向に、前記チューナインダクタの前記貫通ビアを介して通過させるステップであって、前記第2の方向が、前記第1の方向に平行であるが反対であるステップと、
    前記信号の方向を、前記目標インダクタの総インダクタンスが前記チューナインダクタの前記貫通ビアを通過する前記信号の前記方向を変更することにより変動され得るように、制御するステップと、
    を含む方法。
  38. 複数のチューナインダクタを形成するステップをさらに含む、請求項37に記載の方法。
  39. 信号を、前記目標インダクタの前記貫通ビアを介して通過させるステップをさらに含む、請求項38に記載の方法。
  40. 前記信号を、前記信号が前記目標インダクタを通過するのと同じ方向に、前記複数のチューナインダクタの少なくとも1つを介して通過させることにより、前記目標インダクタの前記総インダクタンスを増大するステップをさらに含む、請求項39に記載の方法。
  41. 前記信号を、前記信号が前記目標インダクタを通過するのと反対の方向に、前記複数のチューナインダクタの少なくとも1つを介して通過させることにより、前記目標インダクタの前記総インダクタンスを減少するステップをさらに含む、請求項39に記載の方法。
  42. 音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれる、請求項37に記載の方法。
  43. トランスを高抵抗基板に形成する方法であって、
    一次ループを前記基板に製造するステップであって、前記一次ループが、第1の連続的な導電性経路を形成するために、前記基板の上面および底面での導電性配線に結合される複数の貫通ビアを有する、ステップと、
    二次ループを前記基板に製造するステップであって、前記二次ループが、第2の連続的な導電性経路を形成するために、前記基板の前記上面および底面での異なる導電性配線に結合される複数の貫通ビアを有し、前記第2の連続的な導電性経路が、前記第1の連続的な導電性経路から独立している、ステップと、
    第1の信号を、前記一次ループを介して通過させるステップと、
    第2の信号を、前記二次ループで誘導するステップであって、前記第2の信号が、前記一次ループおよび二次ループでの貫通ビアの数量に依存的である、ステップと、
    を含む方法。
  44. 前記二次ループの貫通ビアの数が前記一次ループの貫通ビアの数を超える場合、前記誘導される第2の信号を増大するステップをさらに含む、請求項43に記載の方法。
  45. 前記一次ループの貫通ビアの数が前記二次ループの貫通ビアの数を超える場合、前記誘導される第2の信号を減少するステップをさらに含む、請求項43に記載の方法。
  46. 前記第1の信号を、前記基板の上面および底面に実質的に直交する方向に、前記一次ループの前記複数の貫通ビアの1つを介して通過させるステップをさらに含む、請求項43に記載の方法。
  47. 前記第2の信号を、前記基板の上面および底面に実質的に直交する方向に、前記二次ループの前記複数の貫通ビアの1つを介して通過させるステップをさらに含む、請求項43に記載の方法。
  48. 音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれる、請求項43に記載の方法。
  49. 目標インダクタを集積回路に形成する方法であって、
    一次ループおよび二次ループを高抵抗基板に形成するステップであって、前記一次ループが、第1の連続的な導電性経路を形成するために、前記基板の上面および底面での導電性配線に結合される複数の貫通ビアを有し、前記二次ループが、第2の連続的な導電性経路を形成するために、前記基板の前記上面および底面での異なる導電性配線に結合される複数の貫通ビアを有し、前記第2の連続的な導電性経路が、前記第1の連続的な導電性経路から独立している、ステップと、
    信号を前記二次ループで誘導するためのステップと、
    を含み、
    前記誘導される信号が、前記一次ループおよび二次ループでの貫通ビアの数量に依存的である方法。
  50. 誘導するための前記ステップが、異なる信号を、前記一次ループを介して通過させるステップを含む、請求項49に記載の方法。
  51. 前記二次ループの貫通ビアの数が前記一次ループの貫通ビアの数を超える場合、前記誘導される信号を増大するステップをさらに含む、請求項49に記載の方法。
  52. 前記一次ループの貫通ビアの数が前記二次ループの貫通ビアの数を超える場合、前記誘導される信号を減少するステップをさらに含む、請求項49に記載の方法。
  53. 音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末(PDA)、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれる、請求項49に記載の方法。
JP2013513277A 2010-06-01 2011-05-31 プログラマビリティを伴う高抵抗基板での貫通ビアのインダクタまたはトランス Expired - Fee Related JP5512885B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/791,023 2010-06-01
US12/791,023 US8384507B2 (en) 2010-06-01 2010-06-01 Through via inductor or transformer in a high-resistance substrate with programmability
PCT/US2011/038604 WO2011153162A1 (en) 2010-06-01 2011-05-31 Through via inductor or transformer in a high-resistance substrate with programmability

Publications (3)

Publication Number Publication Date
JP2013532377A true JP2013532377A (ja) 2013-08-15
JP2013532377A5 JP2013532377A5 (ja) 2014-03-20
JP5512885B2 JP5512885B2 (ja) 2014-06-04

Family

ID=44584721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013513277A Expired - Fee Related JP5512885B2 (ja) 2010-06-01 2011-05-31 プログラマビリティを伴う高抵抗基板での貫通ビアのインダクタまたはトランス

Country Status (7)

Country Link
US (2) US8384507B2 (ja)
EP (2) EP2741303B1 (ja)
JP (1) JP5512885B2 (ja)
KR (1) KR101433267B1 (ja)
CN (1) CN102918608B (ja)
TW (1) TW201214474A (ja)
WO (1) WO2011153162A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021007127A (ja) * 2019-06-28 2021-01-21 凸版印刷株式会社 ガラスコア多層配線基板

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9058973B2 (en) * 2011-04-13 2015-06-16 International Business Machines Corporation Passive devices fabricated on glass substrates, methods of manufacture and design structures
US8347490B1 (en) * 2011-06-30 2013-01-08 Chipbond Technology Corporation Method for fabricating a carrier with a three dimensional inductor
US8922309B1 (en) * 2011-10-17 2014-12-30 Xilinx, Inc. Devices and methods for tuning an inductor
US20130207745A1 (en) * 2012-02-13 2013-08-15 Qualcomm Incorporated 3d rf l-c filters using through glass vias
US9461607B2 (en) * 2012-04-13 2016-10-04 Cyntec Co., Ltd. Balance filter
US8803648B2 (en) 2012-05-03 2014-08-12 Qualcomm Mems Technologies, Inc. Three-dimensional multilayer solenoid transformer
US9111933B2 (en) * 2012-05-17 2015-08-18 International Business Machines Corporation Stacked through-silicon via (TSV) transformer structure
US10115671B2 (en) 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US8963671B2 (en) 2012-08-31 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor transformer device and method for manufacturing the same
US20140104284A1 (en) * 2012-10-16 2014-04-17 Qualcomm Mems Technologies, Inc. Through substrate via inductors
US9431473B2 (en) 2012-11-21 2016-08-30 Qualcomm Incorporated Hybrid transformer structure on semiconductor devices
US9203373B2 (en) 2013-01-11 2015-12-01 Qualcomm Incorporated Diplexer design using through glass via technology
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
US8952747B1 (en) 2013-02-28 2015-02-10 Marvell International Ltd. High-power non-linear voltage regulator
US9410990B2 (en) * 2013-03-08 2016-08-09 Deere & Company Method and sensor for sensing current in a conductor
US9634645B2 (en) 2013-03-14 2017-04-25 Qualcomm Incorporated Integration of a replica circuit and a transformer above a dielectric substrate
US9935166B2 (en) * 2013-03-15 2018-04-03 Qualcomm Incorporated Capacitor with a dielectric between a via and a plate of the capacitor
US20140327510A1 (en) * 2013-05-06 2014-11-06 Qualcomm Incorporated Electronic device having asymmetrical through glass vias
US9634640B2 (en) * 2013-05-06 2017-04-25 Qualcomm Incorporated Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods
US9425761B2 (en) 2013-05-31 2016-08-23 Qualcomm Incorporated High pass filters and low pass filters using through glass via technology
US9264013B2 (en) * 2013-06-04 2016-02-16 Qualcomm Incorporated Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods
TWM465652U (zh) * 2013-06-14 2013-11-11 yi-tai Zhao 電感器結構改良
US20150035162A1 (en) * 2013-08-02 2015-02-05 Qualcomm Incorporated Inductive device that includes conductive via and metal layer
US9449753B2 (en) 2013-08-30 2016-09-20 Qualcomm Incorporated Varying thickness inductor
US9444510B2 (en) 2014-02-21 2016-09-13 Marvell World Trade Ltd. Method and apparatus for incorporating passive devices in an integrated passive device separate from a die
US10008316B2 (en) 2014-03-28 2018-06-26 Qualcomm Incorporated Inductor embedded in a package substrate
US9368564B2 (en) 2014-03-28 2016-06-14 Qualcomm Incorporated 3D pillar inductor
WO2015153009A1 (en) 2014-04-02 2015-10-08 Marvell World Trade Ltd. Circuits incorporating integrated passive devices having inductances in 3d configurations and stacked with corresponding dies
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
US9478348B2 (en) * 2014-06-24 2016-10-25 Qualcomm Incorporated Vertical spiral inductor
US10050528B2 (en) * 2015-06-29 2018-08-14 Infineon Technologies Austria Ag Current distribution in DC-DC converters
US9911723B2 (en) * 2015-12-18 2018-03-06 Intel Corporation Magnetic small footprint inductor array module for on-package voltage regulator
KR20180052384A (ko) * 2016-11-10 2018-05-18 삼성전기주식회사 인덕터 및 그 제조방법
CN109755224B (zh) * 2018-11-27 2020-08-21 西安电子科技大学 一种基于硅通孔的紧凑嵌套电感结构及其制备方法
CN110556351A (zh) * 2019-09-16 2019-12-10 西安电子科技大学昆山创新研究院 一种基于硅通孔的分支耦合器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246705A (ja) * 2001-02-15 2002-08-30 Murata Mfg Co Ltd 回路基板装置
US20030061591A1 (en) * 1999-12-28 2003-03-27 Intel Corporation Interconnected series of plated through hole vias and method of fabrication therefor
JP2004165612A (ja) * 2002-05-31 2004-06-10 Toshiba Corp 可変インダクタ、可変インダクタを含む発振器及びこの発信器を備えた無線端末、並びに、可変インダクタを含む増幅器及びこの増幅器を備えた無線端末
WO2005034239A2 (en) * 2003-09-25 2005-04-14 Qualcomm Incorporated Variable inductor for integrated circuit and printed circuit board
JP2006054208A (ja) * 2002-08-29 2006-02-23 Ajinomoto Co Inc 可変インダクタンス素子、可変インダクタンス素子内蔵多層基板、半導体チップ及びチップ型可変インダクタンス素子
WO2009097304A1 (en) * 2008-01-29 2009-08-06 International Business Machines Corporation On-chip integrated voltage-controlled variable inductor

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07272932A (ja) 1994-03-31 1995-10-20 Canon Inc プリントインダクタ
US5781091A (en) * 1995-07-24 1998-07-14 Autosplice Systems Inc. Electronic inductive device and method for manufacturing
JPH11340226A (ja) * 1998-05-22 1999-12-10 Sony Corp 半導体装置の製造方法
US6240622B1 (en) * 1999-07-09 2001-06-05 Micron Technology, Inc. Integrated circuit inductors
JP4345153B2 (ja) * 1999-09-27 2009-10-14 ソニー株式会社 映像表示装置の製造方法
US6437653B1 (en) 2000-09-28 2002-08-20 Sun Microsystems, Inc. Method and apparatus for providing a variable inductor on a semiconductor chip
US7135952B2 (en) 2002-09-16 2006-11-14 Multi-Fineline Electronix, Inc. Electronic transformer/inductor devices and methods for making same
US7091589B2 (en) * 2002-12-11 2006-08-15 Dai Nippon Printing Co., Ltd. Multilayer wiring board and manufacture method thereof
US6972965B2 (en) * 2003-02-04 2005-12-06 Intel Corporation Method for integrated high Q inductors in FCGBA packages
TWI224798B (en) * 2003-04-04 2004-12-01 Via Tech Inc Transformer formed between two layout layers
US7015571B2 (en) * 2003-11-12 2006-03-21 Advanced Semiconductor Engineering, Inc. Multi-chips module assembly package
TW200633362A (en) * 2004-11-15 2006-09-16 Koninkl Philips Electronics Nv Variable inductance circuitry for frequency control of a voltage controlled oscillator
US7158005B2 (en) * 2005-02-10 2007-01-02 Harris Corporation Embedded toroidal inductor
JP4498258B2 (ja) * 2005-10-13 2010-07-07 富士通オプティカルコンポーネンツ株式会社 コイルパッケージ
KR100723032B1 (ko) * 2005-10-19 2007-05-30 삼성전자주식회사 고효율 인덕터, 인덕터의 제조방법 및 인덕터를 이용한패키징 구조
KR100843213B1 (ko) * 2006-12-05 2008-07-02 삼성전자주식회사 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법
KR100843214B1 (ko) * 2006-12-05 2008-07-02 삼성전자주식회사 메모리 칩과 프로세서 칩이 관통전극을 통해 연결된 플래너멀티 반도체 칩 패키지 및 그 제조방법
JP4900019B2 (ja) * 2007-04-19 2012-03-21 富士電機株式会社 絶縁トランスおよび電力変換装置
TWI345243B (en) 2007-08-14 2011-07-11 Ind Tech Res Inst Inter-helix inductor devices
US20090315156A1 (en) * 2008-06-20 2009-12-24 Harper Peter R Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
US8143952B2 (en) * 2009-10-08 2012-03-27 Qualcomm Incorporated Three dimensional inductor and transformer
US8143987B2 (en) * 2010-04-07 2012-03-27 Xilinx, Inc. Stacked dual inductor structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030061591A1 (en) * 1999-12-28 2003-03-27 Intel Corporation Interconnected series of plated through hole vias and method of fabrication therefor
JP2002246705A (ja) * 2001-02-15 2002-08-30 Murata Mfg Co Ltd 回路基板装置
JP2004165612A (ja) * 2002-05-31 2004-06-10 Toshiba Corp 可変インダクタ、可変インダクタを含む発振器及びこの発信器を備えた無線端末、並びに、可変インダクタを含む増幅器及びこの増幅器を備えた無線端末
JP2006054208A (ja) * 2002-08-29 2006-02-23 Ajinomoto Co Inc 可変インダクタンス素子、可変インダクタンス素子内蔵多層基板、半導体チップ及びチップ型可変インダクタンス素子
WO2005034239A2 (en) * 2003-09-25 2005-04-14 Qualcomm Incorporated Variable inductor for integrated circuit and printed circuit board
WO2009097304A1 (en) * 2008-01-29 2009-08-06 International Business Machines Corporation On-chip integrated voltage-controlled variable inductor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021007127A (ja) * 2019-06-28 2021-01-21 凸版印刷株式会社 ガラスコア多層配線基板
JP7351113B2 (ja) 2019-06-28 2023-09-27 凸版印刷株式会社 ガラスコア多層配線基板

Also Published As

Publication number Publication date
WO2011153162A1 (en) 2011-12-08
US20120274436A1 (en) 2012-11-01
US8384507B2 (en) 2013-02-26
KR20130032331A (ko) 2013-04-01
TW201214474A (en) 2012-04-01
EP2577688B1 (en) 2014-06-18
EP2741303A3 (en) 2015-08-19
EP2741303A2 (en) 2014-06-11
JP5512885B2 (ja) 2014-06-04
EP2741303B1 (en) 2019-07-31
US20110291786A1 (en) 2011-12-01
CN102918608B (zh) 2017-05-31
EP2577688A1 (en) 2013-04-10
KR101433267B1 (ko) 2014-08-22
CN102918608A (zh) 2013-02-06

Similar Documents

Publication Publication Date Title
JP5512885B2 (ja) プログラマビリティを伴う高抵抗基板での貫通ビアのインダクタまたはトランス
TWI450316B (zh) 三維電感器與轉換器
US9881990B2 (en) Integrated inductor for integrated circuit devices
CN108370082B (zh) 时延滤波器
JP6250590B2 (ja) ガラス技術の３次元インダクタおよび変圧器設計方法
US8704627B2 (en) Inductor element, integrated circuit device, and three-dimensional circuit device
US7868727B2 (en) Inter-helix inductor devices
TWI497811B (zh) 提供具固定特徵阻抗之晶片上可變延遲傳輸線的方法
KR101041896B1 (ko) 집적 회로 패키지 내에 제조되는 멤스 스위치들을 위한 방법 및 시스템
US20110316657A1 (en) Three Dimensional Wire Bond Inductor and Transformer
US9865392B2 (en) Solenoidal series stacked multipath inductor
US10454444B2 (en) Integrated delay modules
CN114823048A (zh) 一种片上堆叠式差分电感

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140130

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20140130

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140326

R150 Certificate of patent or registration of utility model

Ref document number: 5512885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees