CN109755224B - 一种基于硅通孔的紧凑嵌套电感结构及其制备方法 - Google Patents

Abstract

本发明涉及一种基于硅通孔的紧凑嵌套电感结构及其制备方法，该紧凑嵌套电感结构包括：半导体衬底；硅通孔，位于所述半导体衬底内部，且所述硅通孔的两端穿过所述半导体衬底；环形介质层，位于所述硅通孔内表面；金属柱，位于所述环形介质层内；第一隔离层，位于所述半导体衬底的上表面；第一多层金属线层，位于所述硅通孔以及所述第一隔离层的上表面；第二隔离层，位于所述半导体衬底的下表面；第二多层金属线层，位于所述硅通孔以及所述第二隔离层的下表面。本发明制备的这种紧凑嵌套电感结构在传统硅通孔三维电感器基础上实现两个电感螺旋环的嵌套，起到了增加电感密度的作用。

Description

一种基于硅通孔的紧凑嵌套电感结构及其制备方法

技术领域

本发明属于三维集成电路领域，具体涉及一种基于硅通孔的紧凑嵌套电感结构及其制备方法。

背景技术

随着微电子技术的发展，半导体器件特征尺寸逐渐减小，集成电路的集成度也逐渐增大，摩尔定律受到越来越多的挑战，主要包括：晶体管的特征尺寸逐渐达到工艺极限，量子效应和短沟道效应越来越严重；随着工作频率越来越高，由互连线寄生电阻、电容和电感等寄生效应所造成的时序问题；连线电容、漏电流以及短路造成的功耗；由于互连线密度过大引发耦合和串扰；功率密度增加导致的散热困难、工艺过程中的热循环和退火带来的热应变等可靠性问题。而三维集成电路采用专门的技术将传统的二维集成电路垂直堆叠起来，通过硅通孔实现层间垂直互连，从而大大提高了集成度，同时减小了功耗，提高了系统性能，因此被业界公认为延续摩尔定律最有效的途径之一，成为近年来的研究热点。

射频/微波电路中，在电压控制振荡器、能量放大器等重要器件中应用的片上电感，使用传统的薄膜工艺、平面集成电路工艺、MEMS工艺制造，虽然能够集成到射频集成电路中，但是片上面积大，阻碍了集成度的提高，因此人们提出了一种基于硅通孔的尺寸相对之前较小的三维电感。硅通孔作为三维集成电路中的关键结构，起到三维集成电路的上下层芯片之间的信号互连作用，并且缩短硅通孔的直径，来提高信号传输密度，实现更高集成度。随着大量硅通孔被用来传递信号和能量，为了散热和屏蔽噪声，在空余区域使用了很多冗余硅通孔。为了利用这些冗余硅通孔，人们制造出了极小尺寸的射频/微波器件，例如基于硅通孔的螺旋电感器。相对平面螺旋电感，这种基于硅通孔的电感器不仅减少了管脚，而且大大缩小了面积，不同层之间的直接互连提高封装密度。

目前已有的硅通孔电感结构，都是单方向传输螺旋管型电感。由于硅通孔制造和设计中死区的存在，在为增大电感值而增大环数的同时，这种单方向传输硅通孔电感的死区面积也在不断增大，在高密度射频电路传输中，影响了整体的集成密度。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种基于硅通孔的紧凑嵌套电感结构及其制备方法。本发明要解决的技术问题通过以下技术方案实现：

本发明的一个实施例提供了一种基于硅通孔的紧凑嵌套电感结构，包括：

半导体衬底；

硅通孔，位于所述半导体衬底内部，且所述硅通孔的两端穿过所述半导体衬底；

环形介质层，位于所述硅通孔内表面；

金属柱，位于所述环形介质层内；

第一隔离层，位于所述半导体衬底的上表面；

第一多层金属线层，位于所述硅通孔以及所述第一隔离层的上表面；

第二隔离层，位于所述半导体衬底的下表面；

第二多层金属线层，位于所述硅通孔以及所述第二隔离层的下表面。

在本发明的一个实施例中，所述半导体衬底为硅衬底。

在本发明的一个实施例中，所述硅通孔的孔半径为2.1～12μm。

在本发明的一个实施例中，所述环形介质层为二氧化硅层、苯并环丁烯层或者聚酰亚胺树脂层。

在本发明的一个实施例中，所述环形介质层的厚度为0.1～2μm。

在本发明的一个实施例中，所述金属柱为铜柱或铝柱。

在本发明的一个实施例中，所述第一多层金属线层和所述第二多层金属线层均为铜线层、铝线层或金线层。

本发明的另一个实施例提供了一种基于硅通孔的紧凑嵌套电感结构放入制备方法，包括以下步骤：

(a)在半导体衬底上刻蚀硅通孔；

(b)在所述硅通孔的内表面制备环形介质层；

(c)在所述环形介质层内制备金属柱；

(d)在所述半导体衬底的上表面制备第一隔离层；

(e)在所述硅通孔以及所述第一隔离层的上表面制备第一多层金属线层；

(f)在所述半导体衬底的下表面制备第二隔离层；

(g)在所述硅通孔以及所述第二隔离层的下表面制备第二多层金属线层。

在本发明的一个实施例中，步骤(e)包括：

(e1)根据第一掩膜版，在所述硅通孔以及所述第一隔离层的上表面制备第一金属线层；

(e2)根据第二掩膜版，在所述第一金属线层的上表面制备第一金属过孔层；

(e3)根据第三掩膜版，在所述第一金属过孔层的上表面制备第二金属线层。

在本发明的一个实施例中，步骤(g)包括：

(g1)根据第四掩膜版，在所述硅通孔以及所述第二隔离层的下表面制备第三金属线层；

(g2)根据第五掩膜版，在第三金属线层的下表面制备第二金属过孔层；

(g3)根据第六掩膜版，在所述第二金属过孔层的下表面制备第四金属线层。

与现有技术相比，本发明的有益效果：

1、本发明通过这种方法，制备出了超紧凑嵌套电感结构，与常规的硅通孔电感结构相比，本发明的这种电感结构采用多排硅通孔阵列和多层金属分布线，有效减少了硅片片上占用面积，提高了单位面积上的电感值；

2、本发明在传统硅通孔三维电感器基础上实现两个电感螺旋环的嵌套，起到了增加电感密度的作用。

附图说明

图1为本发明实施例提供的一种基于硅通孔的紧凑嵌套电感结构的结构示意图；

图2为图1中的AA的剖面结构示意图；

图3为本发明实施例提供的一种基于硅通孔的紧凑嵌套电感结构的制备方法的流程示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

需要说明的是，本实施例中提到的“上”“下”均为该紧凑嵌套电感结构处于正常放置状态时的位置关系。

实施例一

请同时参见图1和图2，图1为本发明实施例提供的一种基于硅通孔的紧凑嵌套电感结构的结构示意图；图2为图1中的AA的剖面结构示意图。需要说明的是，图1为了更好的表示该紧凑嵌套电感结构，仅表示出了该紧凑嵌套电感结构金属部分的结构示意图，半导体衬底1、环形介质层2、第一隔离层4、第四隔离层8、第五隔离层10、第二隔离层11、第二隔离层11、第六隔离层13、第七隔离层15、第八隔离层17以及钝化层18均未表示出来。

一种基于硅通孔的紧凑嵌套电感结构，包括：

半导体衬底1；

硅通孔，位于所述半导体衬底内部，且所述硅通孔的两端穿过所述半导体衬底；

环形介质层2，位于所述硅通孔内表面；

金属柱3，位于所述环形介质层内；

第一隔离层4，位于所述半导体衬底的上表面；

第一多层金属线层，位于所述硅通孔以及所述第一隔离层的上表面；

第二隔离层11，位于所述半导体衬底的下表面；

第二多层金属线层，位于所述硅通孔以及所述第二隔离层的下表面。

进一步地，半导体衬底1为硅衬底。由于硅是热的良导体，所以选用硅衬底可以使电感结构的导热性能得以明显改善，从而延长了电感结构的寿命。

在一个具体实施例中，半导体衬底1优选为高阻硅衬底，其电导率为0.1S/m³。

在一个具体实施例中，硅衬底的高度为50μm，长度和宽度均为5mm。

进一步地，硅通孔的孔半径为2.1～12μm，优选地，硅通孔的孔半径为5μm。

需要说明的是，在紧凑嵌套电感结构中，有若干硅通孔，相邻硅通孔之间的中心距为20～50μm。

进一步地，环形介质层2的厚度为0.1～2μm。

在一个具体实施例中，环形介质层2的厚度优选为1μm。

进一步地，环形介质层2可以为二氧化硅层、苯并环丁烯层或者聚酰亚胺树脂层。

在一个具体实施例中，环形介质层2为苯并环丁烯层，苯并环丁烯具有较低的介电常数和较大的厚度，具有较高的隔离性能。

进一步地，金属柱3为铜柱或铝柱，金属柱3用于传输信号，实现三维集成电路功能。

在一个具体实施例中，金属柱3优选铜柱，与铝相比，铜的制造技术比较成熟，且具有足够高的电导率，可以更好的传输信号。

进一步地，第一隔离层4的厚度均为1～3μm，设置第一隔离层4的目的是为了使电流不通过半导体衬底1，从而减少半导体衬底1的损耗。

进一步地，第一隔离层4的材料可以为二氧化硅、苯并环丁烯或者聚酰亚胺树脂。

在一个具体实施例中，第一隔离层4优选为苯并环丁烯，苯并环丁烯层的厚度优选为2μm，苯并环丁烯具有较低的介电常数、较低的损耗因数、良好的耐化学性能、高平坦化、低吸湿性能以及可制备较厚的厚度，因此具有较好的隔离性能。

进一步地，第一多层金属线层包括：第一金属线层5、第二金属线层9，第一金属线层5、第二金属线层9均连接对应的竖直硅通孔，实现金属互连，从而实现信号的传输。

此外，在第一金属线层5、第二金属线层9之间还设置有第一金属过孔层7，第一金属过孔层7用于连接第一金属线层5和第二金属线层9，从而使第二金属线层9与第一金属线层5连通。

进一步地，第一金属线层5、第二金属线层9以及第一金属过孔层7均为铜线层、铝线层或者金线层。

优选地，第一金属线层5、第二金属线层9以及第一金属过孔层7均为铜线层，与铝相比，铜的制造技术比较成熟，且具有足够高的电导率，可以更好的传输信号，与金相比，铜的成本更低。

此外，该紧凑嵌套电感结构还包括第三隔离层6、第四隔离层8和第五隔离层10，第三隔离层6位于第一金属线层5的上表面，第四隔离层8位于第一金属过孔层7之外的其余部分的上表面，第五隔离层10位于第二金属线层9之外的其余部分的上表面。

需要说明的是，第三隔离层6、第四隔离层8以及第五隔离层10均起到隔离和支撑的作用且均为相同的材料，第三隔离层6、第四隔离层8以及第五隔离层10的材料可以为二氧化硅、苯并环丁烯或者聚酰亚胺树脂，且优选苯并环丁烯，苯并环丁烯具有较低的介电常数、较低的损耗因数、良好的耐化学性能、高平坦化、低吸湿性能以及可制备较厚的厚度，因此具有较好的隔离性能。

进一步地，第二隔离层11的厚度均为1～3μm，设置第二隔离层11的目的是为了使电流不通过半导体衬底1，从而减少半导体衬底1的损耗。

进一步地，第二隔离层11的材料可以为二氧化硅、苯并环丁烯或者聚酰亚胺树脂。

在一个具体实施例中，第二隔离层11优选为苯并环丁烯，苯并环丁烯具有较低的介电常数、较低的损耗因数、良好的耐化学性能、高平坦化、低吸湿性能以及可制备较厚的厚度，因此具有较好的隔离性能。

进一步地，第二多层金属线层包括：第三金属线层12和第四金属线层16，第三金属线层12、第四金属线层16均连接对应的竖直硅通孔，实现金属互连，从而实现信号的传输。

此外，在第三金属线层12和第四金属线层16之间还设置有第二金属过孔层14，第二金属过孔层14用于连接第三金属线层12和第四金属线层16，从而使第四金属线层16与第三金属线层12连通。

进一步地，第三金属线层12、第四金属线层16以及第二金属过孔层14均为铜线层、铝线层或者金线层。

优选地，第三金属线层12、第四金属线层16以及第二金属过孔层14均为铜线层，与铝相比，铜的制造技术比较成熟，且具有足够高的电导率，可以更好的传输信号，与金相比，铜的成本更低。

此外，该紧凑嵌套电感结构还包括第六隔离层13、第七隔离层15以及第八隔离层17，第六隔离层位于第一金属线层5之外的其余部分的上表面，第七隔离层15位于第二金属过孔层14之外的其余部分的上表面，第八隔离层17位于第四金属线层16之外的其余部分的上表面。需要说明的是，第六隔离层13、第七隔离层15以及第八隔离层17均起到隔离和支撑的作用且均为相同的材料，第六隔离层13、第七隔离层15以及第八隔离层17的材料可以为二氧化硅、苯丙环丁烯苯并环丁烯或者聚酰亚胺树脂，且优选苯并环丁烯，苯并环丁烯具有较低的介电常数、较低的损耗因数、良好的耐化学性能、高平坦化、低吸湿性能以及可制备较厚的厚度，因此具有较好的隔离性能。

此外，该紧凑嵌套电感结构还包括钝化层18，钝化层18位于第五隔离层10以及第二金属线层9的上表面。

进一步地，钝化层18材料可以为二氧化硅层、苯并环丁烯层或者聚酰亚胺树脂层，厚度为1～2μm。

在一个具体实施例中，钝化层18优选为苯并环丁烯，苯并环丁烯具有较低的介电常数、较低的损耗因数、良好的耐化学性能、高平坦化、低吸湿性能以及可制备较厚的厚度，因此具有较好的隔离性能。

实施例二：

本实施例在上述实施例的基础上，对一种基于硅通孔的紧凑嵌套电感结构的制备方法进行了详细描述。

请参见图3，图3为本发明实施例提供的一种基于硅通孔的紧凑嵌套电感结构的制备方法的流程示意图，该方法包括如下步骤：

步骤a：在半导体衬底1上刻蚀硅通孔。

进一步地，利用反应离子刻蚀法，在半导体衬底1上刻蚀若干孔半径为2.1～12μm的硅通孔。

步骤b：在硅通孔的内表面制备环形介质层2。

进一步地，在硅通孔的内表面制备厚度为0.1～2μm的环形介质层2，环形介质层2的作用为在半导体衬底1和硅通孔之间实现电隔离，从而减少对半导体衬底1的损耗。

步骤c：在环形介质层2内制备金属柱3。

进一步地，采用物理气相沉积法，采用物理气相沉积法，在制备了环形介质层2的硅通孔内制备金属柱3，直到填满硅通孔。

步骤d：在半导体衬底1的上表面制备第一隔离层4。

进一步地，在半导体衬底1的上表面沉积第一隔离层4。

在一个具体实施例中，利用物理旋涂法，在硅衬底的上表面沉积苯并环丁烯。

步骤e：在硅通孔以及第一隔离层4的上表面制备第一多层金属线层。

步骤e可以包括以下步骤：

步骤e1：根据第一掩膜版，在硅通孔以及第一隔离层4的上表面制备第一金属线层5。

步骤e2：根据第二掩膜版，采用物理气相沉积法，在第一金属线层5的上表面制备第一金属过孔层7。

步骤e3：根据第三掩膜版，在第一金属过孔层7的上表面制备第二金属线层9。

此外，步骤e1之后还包括：在第一金属线层5之外的其余部分的上表面均淀积第三隔离层6。

步骤e2之后还包括：在第一金属过孔层7之外的其余部分的上表面均淀积第四隔离层8。

步骤e3之后还包括：在第二金属线层9之外的其余部分的上表面均淀积第五隔离层10。

在一个具体实施例中，若用二氧化硅作为第三隔离层6、第四隔离层8和第五隔离层10，则采用化学气相沉积法来制备；若用苯并环丁烯作为第三隔离层6、第四隔离层8和第五隔离层10，则采用物理旋涂法来制备。

步骤f：在半导体衬底1的下表面制备第二隔离层11。

进一步地，在半导体衬底1的下表面沉积第二隔离层11。

在一个具体实施例中，利用物理旋涂法，在半导体衬底1的下表面制备苯并环丁烯层，苯丙环丁烯作为第二隔离层11的材料来使用，从而形成良好的隔离作用。

步骤g：在硅通孔以及第二隔离层11的下表面制备第二多层金属线层。

步骤g可以包括以下步骤：

步骤g1：根据第四掩膜版，在硅通孔以及第二隔离层11的下表面制备第三金属线层12。

步骤g2：根据第五掩膜版，采用物理气相沉积法，在第三金属线层12的下表面制备第二金属过孔层14。

步骤g3：根据第六掩膜版，在第二金属过孔层14的下表面制备第四金属线层16。

此外，步骤g1之后还包括：在第一金属线层5之外的其余部分的上表面均淀积第六隔离层13。

步骤g2之后还包括：在第二金属过孔层14之外的其余部分的上表面均淀积第七隔离层15。

步骤g3之后还包括：在第四金属线层16之外的其余部分的上表面均淀积第八隔离层17。

在一个具体实施例中，若用二氧化硅作为第六隔离层13、第七隔离层15和第八隔离层17，则采用化学气相沉积法来制备；若用苯并环丁烯作为第六隔离层13、第七隔离层15和第八隔离层17，则采用物理旋涂法来制备。

在制备完第一多层金属线层和第二多层金属线层之后，最终形成两层螺旋管状电感的嵌套。

此外，在第五隔离层10以及第二金属线层9的上表面制备钝化层18，用以保护整个紧凑嵌套电感结构。

进一步地，采用低温生长法在半导体衬底1第五隔离层10以及第二金属线层9的上表面制备钝化层18。

本发明的通过这种方法，制备出了超紧凑嵌套电感结构，与常规的硅通孔电感结构相比，本发明的这种电感结构采用多排硅通孔阵列和多层金属分布线，有效减少了硅片片上占用面积，提高了单位面积上的电感值。

本发明在传统硅通孔三维电感器基础上实现两个电感螺旋环的嵌套，起到了增加电感密度的作用。

实施例三

请再次参见图1和图2，本发明实施例对该紧凑嵌套电感结构进行了另一种描述。

该紧凑嵌套电感结构包括：半导体衬底1、硅通孔、环形介质层2、金属柱3、第一隔离层4、第一金属线层5、第三隔离层6、第一金属过孔层7、第四隔离层8、第二金属线层9、第五隔离层10、第二隔离层11、第三金属线层12、第六隔离层13、第二金属过孔层14、第七隔离层15、第四金属线层16、第八隔离层17、钝化层18。

其中，硅通孔位于半导体衬底1内部，金属柱3位于硅通孔内部，环形介质层3位于金属柱4和硅通孔之间。

第四金属线层16、第二金属过孔层14、第三金属线层12、金属柱3、第一金属线层5、第一金属过孔层7、第二金属线层9自下而上依次设置。

第一隔离层4、第三隔离层6、第四隔离层8、第五隔离层10自下而上依次设置在半导体衬底1的上表面。

第八隔离层17、第七隔离层15、第六隔离层13、第二隔离层11自下而上依次设置在半导体衬底1的下表面。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (8)

1.一种基于硅通孔的紧凑嵌套电感结构，其特征在于，包括：

半导体衬底；

硅通孔，位于所述半导体衬底内部，且所述硅通孔的两端穿过所述半导体衬底；

环形介质层，位于所述硅通孔内表面；

金属柱，位于所述环形介质层内；

第一金属线层，位于所述环形介质层和所述金属柱的上表面；

第一隔离层，位于所述半导体衬底的上表面；

第一金属过孔层，位于所述第一金属线层的上表面；

第三隔离层，位于所述第一隔离层上除所述第一金属线层之外的其余部分的上表面；

第二金属线层，位于所述第一金属过孔层的上表面，所述第一金属线层、所述第二金属线层以及所述第一金属过孔层相互连通；

第四隔离层，位于所述第一金属线层和所述第三隔离层上除所述第一金属过孔层之外的其余部分的上表面；

第五隔离层，位于所述第四隔离层上除所述第二金属线层之外的其余部分的上表面；

钝化层，位于所述第五隔离层和所述第二金属线层的上表面；

第三金属线层，位于所述环形介质层和所述金属柱的下表面；

第二隔离层，位于所述半导体衬底的下表面；

第二金属过孔层，位于所述第三金属线层的下表面；

第六隔离层，位于除第三金属线层之外的所述第二隔离层的其余部分的下表面；

第七隔离层，位于除所述第二金属过孔层之外的所述第三金属线层和所述第六隔离层的其余部分的下表面；

第四金属线层，位于所述第二金属过孔层和部分所述第七隔离层的下表面，所述第三金属线层、所述第四金属线层以及所述第二金属过孔层相互连通；

第八隔离层，位于除所述第四金属线层之外的所述第七隔离层的其余部分的下表面。

2.根据权利要求1所述的基于硅通孔的紧凑嵌套电感结构，其特征在于，所述半导体衬底为硅衬底。

3.根据权利要求1所述的基于硅通孔的紧凑嵌套电感结构，其特征在于，所述硅通孔的孔半径为2.1～12μm。

4.根据权利要求1所述的基于硅通孔的紧凑嵌套电感结构，其特征在于，所述环形介质层为二氧化硅层、苯并环丁烯层或者聚酰亚胺树脂层。

5.根据权利要求1所述的基于硅通孔的紧凑嵌套电感结构，其特征在于，所述环形介质层的厚度为0.1～2μm。

6.根据权利要求1所述的基于硅通孔的紧凑嵌套电感结构，其特征在于，所述金属柱为铜柱或铝柱。

7.根据权利要求1所述的基于硅通孔的紧凑嵌套电感结构，其特征在于，所述第一金属线层和所述第二金属线层均为铜线层、铝线层或金线层。

8.一种基于硅通孔的紧凑嵌套电感结构的制备方法，其特征在于，包括以下步骤：

(a)在半导体衬底上刻蚀硅通孔；

(b)在所述硅通孔的内表面制备环形介质层；

(c)在所述环形介质层内制备金属柱；

(d)在所述半导体衬底的上表面制备第一隔离层；

(e)在所述硅通孔以及所述第一隔离层的上表面制备第一多层金属线层；

步骤(e)包括：

(e1)根据第一掩膜版，在所述硅通孔以及所述第一隔离层的上表面制备第一金属线层；

(e2)根据第二掩膜版，在所述第一金属线层的上表面制备第一金属过孔层；

(e3)根据第三掩膜版，在所述第一金属过孔层的上表面制备第二金属线层；

在所述步骤(e1)之后还包括：在所述第一隔离层上除所述第一金属线层之外的其余部分的上表面淀积第三隔离层；

在所述步骤(e2)之后还包括：在所述第一金属线层和所述第三隔离层上除所述第一金属过孔层之外的其余部分的上表面淀积第四隔离层；

在所述步骤(e3)之后还包括：在所述第四隔离层上除所述第二金属线层之外的其余部分的上表面淀积第五隔离层；

(f)在所述半导体衬底的下表面制备第二隔离层；

(g)在所述硅通孔以及所述第二隔离层的下表面制备第二多层金属线层；

步骤(g)包括：

(g1)根据第四掩膜版，在所述硅通孔以及所述第二隔离层的下表面制备第三金属线层；

(g2)根据第五掩膜版，在第三金属线层的下表面制备第二金属过孔层；

(g3)根据第六掩膜版，在所述第二金属过孔层的下表面制备第四金属线层；

在所述步骤(g1)之后还包括：在除所述第三金属线层之外的所述第二隔离层的其余部分的下表面淀积第六隔离层；

在所述步骤(g2)之后还包括：在除所述第二金属过孔层之外的所述第三金属线层和所述第六隔离层的其余部分的下表面淀积第七隔离层；

在所述步骤(g3)之后还包括：在除所述第四金属线层之外的所述第七隔离层的其余部分的下表面淀积第八隔离层。

Images