JP6250590B2 - ガラス技術の３次元インダクタおよび変圧器設計方法 - Google Patents

ガラス技術の３次元インダクタおよび変圧器設計方法 Download PDF

Info

Publication number
JP6250590B2
JP6250590B2 JP2015106270A JP2015106270A JP6250590B2 JP 6250590 B2 JP6250590 B2 JP 6250590B2 JP 2015106270 A JP2015106270 A JP 2015106270A JP 2015106270 A JP2015106270 A JP 2015106270A JP 6250590 B2 JP6250590 B2 JP 6250590B2
Authority
JP
Japan
Prior art keywords
sidewall
conductive traces
substrate
inductor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015106270A
Other languages
English (en)
Other versions
JP2015179867A (ja
Inventor
ジョンヘ・キム
ミリンド・ピー・シャア
チィ・シュン・ロ
ジェ−シュン・ラン
シア・リ
マシュー・マイケル・ノワク
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2015179867A publication Critical patent/JP2015179867A/ja
Application granted granted Critical
Publication of JP6250590B2 publication Critical patent/JP6250590B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/004—Printed inductances with the coil helically wound around an axis without a core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Slot Machines And Peripheral Devices (AREA)

Description

本開示は、概して集積回路デバイスに関し、より詳細には、集積回路デバイスで使用される高抵抗率基板において実現されるインダクタおよび変圧器に関する。
インダクタおよび変圧器は、無線周波数（ＲＦ）集積回路用途を含む様々な集積回路用途において使用される。インダクタは、それを通過する電流によって生成された磁界中のエネルギーを貯蔵することのできる受動電気構成要素である。インダクタは、１つまたは複数の「巻き」を含むコイルまたはソレノイドとして成形された導体であってもよい。各巻きは、導体の各巻き内を流れる電流によって誘導された磁束をインダクタの巻き内の「誘電」領域に集中させる。巻きの数および巻きのサイズはインダクタンスに影響を与える。
結合された磁束を有する２つ（またはそれ以上）のインダクタは変圧器を形成する。変圧器は、誘導結合された導体、通常は変圧器を形成するインダクタのコイルまたは巻きを通じて電気エネルギーを１つの回路から別の回路へと送るデバイスである。第１のインダクタまたは「一次」インダクタ内の可変電流は、第２のインダクタまたは「二次」インダクタにおいて可変電流を誘導する。二次インダクタに負荷が結合された場合、二次インダクタ内を電流が流れ、電気エネルギーが一次回路から変圧器を通じて負荷まで流れる。
様々な技術、たとえば相補型金属酸化膜半導体（ＣＭＯＳ）技術、ガラス技術、サファイア技術、石英技術などを使用して集積回路を設計することができる。これらの様々な技術は、それらを様々な用途により適したものにするそれぞれの異なる特性を有する。たとえば、ＣＭＯＳ技術は、フィーチャサイズが小さくなるにつれて小型化することのできる、トランジスタなどの能動構成要素に適している。しかしながら、インダクタなどの受動構成要素は、フィーチャサイズに応じて小型化することはなく、したがって、ＣＭＯＳ技術では比較的顕著な量の空間を消費することがある。別の例として、ガラス技術は、能動デバイスには適していないが、ＣＭＯＳ技術よりもコストが安いので、ガラス技術を受動デバイスによりうまく適合させることができる。当業者に知られている様々な技術を区別する様々な他の特性がある。
集積回路ダイおよび回路パッケージにおいて実現される従来のインダクタは、いくつかの欠点を有することがある。これらのインダクタは、導電層にらせん状または渦巻状のトレースを形成してインダクタの巻きを形成することによって製造されてもよい。場合によっては、このようなトレースを隣接する層内のトレースに結合してより高いインダクタンスを実現してもよい。残念ながら、インダクタは、過度の金属層資源を消費することがあり、望ましくないスケーリングを行わないかぎり十分な電流容量または十分に高いＱ値を実現することができない。また、インダクタの誘導領域は、パッケージ基板および回路ダイ内の他の層に対して実質的に平行であるので、集積回路内の他の構成要素に対して好ましくない電磁干渉（ＥＭＩ）作用を及ぼすことがあり、かつ／またはインダクタのインダクタ特性が、基板または回路ダイ内の隣接する導体の悪影響を受ける可能性がある。
より高いインダクタンス値を生成し、しかも他の構成要素に望ましいより狭い空間を占有し、かつ他の構成要素に対してＥＭＩの悪影響をほとんど与えないことが可能なインダクタおよび変圧器実装形態を有することが望ましい。
集積回路デバイスにおいて使用される第１のポートおよび第２のポートを有するインダクタを開示する。このインダクタは、頂面、底面、第１の側壁、および第２の側壁を有する高抵抗率基板を含む。インダクタはまた、基板の頂面上の実質的に互いに平行な複数の頂面導電トレースと、基板の底面上の実質的に互いに平行な複数の底面導電トレースと、基板の第１の側壁および第２の側壁上の複数の側壁導電トレースとを含む。第１の側壁および第２の側壁上の各側壁導電トレースは、１つの頂面導電トレースを１つの底面導電トレースに結合する。頂面導電トレース、底面導電トレース、および側壁導電トレースは、インダクタの第１のポートから第２のポートまでの連続した導電パスを形成する。頂面導電トレース、底面導電トレース、および側壁導電トレースは、インダクタの第１のポートから第２のポートまでのソレノイド状導電パスを形成してもよい。
高抵抗率基板は、ガラス、サファイア、石英、またはその他の高抵抗率材料で作られてもよい。頂面導電トレースは、集積回路ダイのバックエンドオブライン工程の間に形成されてもよい。底面導電トレースは、集積回路ダイの裏面メッキ工程によって形成されてもよい。
インダクタは、基板の第１の側壁および第２の側壁上にチャネルを含んでもよく、側壁導電トレースはチャネル内に形成されてもよい。側壁導電トレースは、基板の第１の側壁および第２の側壁上に印刷されてもよい。
インダクタは、基板の第１の側壁および第２の側壁に結合された複数の頂部接点および複数の底部接点を含んでもよく、各側壁導電トレースは１つの頂部接点を通じて１つの頂面導電トレースに結合し、１つの底部接点を通じて１つの底面導電トレースに結合する。インダクタは、基板の頂面上に頂部絶縁層を含み、かつ基板の底面上に底部絶縁層を含んでもよく、頂部絶縁層は、基板の頂面と頂面導電トレースとの間に配置され、底部絶縁層は、基板の底面と底面導電トレースとの間に配置される。頂部接点は、頂部絶縁層に結合されてもよく、底部接点は底部絶縁層に結合されてもよい。
インダクタは、セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、モバイルロケーションデータユニット、携帯電話、セルフォン、コンピュータ、ポータブルコンピュータ、デスクトップコンピュータ、モニタ、コンピュータモニタ、テレビジョン、チューナ、ラジオ、衛星無線、ミュージックプレーヤ、デジタルミュージックプレーヤ、ポータブルミュージックプレーヤ、ビデオプレーヤ、デジタルビデオプレーヤ、デジタルビデオディスク（ＤＶＤ）プレーヤ、およびポータブルデジタルビデオプレーヤを含む様々なデバイスに一体化されてもよい。
本明細書では、集積回路デバイスにおいて使用される変圧器を開示する。この変圧器は、頂面、底面、第１の側壁、および第２の側壁を有する高抵抗率基板を含む。変圧器はまた、基板の頂面上の実質的に互いに平行な複数の頂面導電トレースと、基板の底面上の実質的に互いに平行な複数の底面導電トレースと、基板の第１の側壁および第２の側壁上の複数の側壁導電トレースとを含む。第１の側壁および第２の側壁上の各側壁導電トレースは、１つの頂面導電トレースを１つの底面導電トレースに結合する。変圧器は、第１のインダクタと第２のインダクタとを含む。第１のインダクタは、入力ポートと、出力ポートと、第１の組の頂面導電トレース、第１の組の底面導電トレース、および第１の組の側壁導電トレースによって形成される入力ポートから出力ポートまでの連続した第１の導電パスとを有する。第２のインダクタは、入力ポートと、出力ポートと、第２の組の頂面導電トレース、第２の組の底面導電トレース、および第２の組の側壁導電トレースによって形成される入力ポートから出力ポートまでの連続した第２の導電パスとを有する。連続した第２の導電パスは連続した第１の導電パスから独立しており、第１のインダクタは第２のインダクタに電磁的に結合される。
第１のインダクタの連続した第１の導電パスおよび第２のインダクタの連続した第２の導電パスはソレノイド状であってもよい。第１のインダクタの連続した第１の導電パスは、第２のインダクタの連続した第２の導電パスと交互配置されてもよい。連続した第１の導電パスと第２の導電パスを交互配置すると、第１の組の頂面導電トレースの各頂面導電トレースは、第２の組の頂面導電トレースの１つの頂面導電トレースに隣接し、第１の組の底面導電トレースの各底面導電トレースは、第２の組の底面導電トレースの１つの底面導電トレースに隣接し、第１の組の側壁導電トレースの各側壁導電トレースは、第２の組の側壁導電トレースの１つの側壁導電トレースに隣接する。
高抵抗率基板は、ガラス、サファイア、石英、またはその他の高抵抗率材料で作られてもよい。頂面導電トレースは、集積回路ダイのバックエンドオブライン工程の間に形成されてもよい。底面導電トレースは、集積回路ダイの裏面メッキ工程によって形成されてもよい。変圧器は、基板の第１の側壁および第２の側壁上にチャネルを含んでもよく、側壁導電トレースはチャネル内に形成されてもよい。側壁導電トレースは、基板の第１の側壁および第２の側壁上に印刷されてもよい。
変圧器は、基板の第１の側壁および第２の側壁に結合された複数の頂部接点および複数の底部接点を含んでもよく、各側壁導電トレースは１つの頂部接点を通じて１つの頂面導電トレースに結合し、１つの底部接点を通じて１つの底面導電トレースに結合する。変圧器は、基板の頂面と頂面導電トレースとの間に頂部絶縁層を含み、基板の底面と底面導電トレースとの間に底部絶縁層を含んでもよい。頂部接点は、頂部絶縁層に結合されてもよく、底部接点は底部絶縁層に結合されてもよい。
変圧器は、セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定ロケーションデータユニット、モバイルロケーションデータユニット、携帯電話、セルフォン、コンピュータ、ポータブルコンピュータ、デスクトップコンピュータ、モニタ、コンピュータモニタ、テレビジョン、チューナ、ラジオ、衛星無線、ミュージックプレーヤ、デジタルミュージックプレーヤ、ポータブルミュージックプレーヤ、ビデオプレーヤ、デジタルビデオプレーヤ、デジタルビデオプレーヤ、デジタルビデオディスク（ＤＶＤ）プレーヤ、およびポータブルデジタルビデオプレーヤを含む様々なデバイスに一体化されてもよい。
集積回路デバイスにおいて使用される第１のポートおよび第２のポートを有するインダクタであって、外面を有する高抵抗率基板と、外面の周囲においてインダクタの第１のポートから第２のポートまで通電する手段とを含むインダクタを開示する。通電手段はソレノイド状であってもよい。
集積回路デバイスにおいて使用される変圧器であって、外面を有する高抵抗率基板と、基板の外面の周囲において通電する第１の手段と、基板の外面の周囲において通電する第２の手段とを含み、第１の手段が第２の手段に電磁的に結合される変圧器を開示する。第１の手段および第２の手段はソレノイド状であってもよい。第１の手段は、第２の手段と交互配置されてもよい。
本開示のより完全な理解のために、ここで、以下の詳細な説明および添付の図面を参照する。
ガラス技術デバイスの断面図である。 ３次元ソレノイド状インダクタの概略図である。 基板上に実現された３次元ソレノイド状インダクタの概略斜視図である。 変圧器を表した図である。 ２つの３次元ソレノイド状インダクタによって実現された３次元変圧器の概略図である。 ２つの３次元ソレノイド状インダクタによって基板上に実現された３次元変圧器の概略斜視図である。 ＢＥＯＬ層を含む基板の簡略化された概略図である。 裏面メッキ層を含む図７の基板の簡略化された概略図である。 側壁導電トレースを含む図８の基板の簡略化された概略図である。 ＢＥＯＬ層および裏面メッキ層が除去された図８の基板の簡略化された概略図である。 側壁接点を使用する変圧器の一実施形態の図である。 ウエハ上の素子列を示す図である。 ウエハから切り出された図１２の素子列を示す図である。 図１３の素子列の裏面図である。 側壁導電トレースを含む図１３の素子列を示す図である。 別個の素子として切り分けられた図１３の素子列を示す図である。 有利なことに３次元インダクタおよび／または変圧器あるいはそれに基づく他のデバイスが使用され得る例示的なワイヤレス通信システムを示すブロック図である。
図１は、ガラス基板１０２と、デバイス層１０４と、複数のバックエンドオブライン（ＢＥＯＬ）層１０６とを含むガラス技術ダイ１００を示している。ガラス基板１０２は、相補型金属酸化膜半導体（ＣＭＯＳ）基板よりも抵抗率が高く、かつ誘電率が低い（約４．７）。集積回路ダイでは抵抗率のより高い他の基板材料、たとえばサファイアまたは石英を使用してもよい。
図２は、ソレノイド状導電パス２０２と、入力ポート２０４と、出力ポート２０６とを備える３次元インダクタ２００を示している。ソレノイド状導電パス２０２は、実質的に互いに平行な複数の頂面トレース２１０と、底面トレース２１２と、側壁トレース２１４とを備え、側壁トレース２１４が頂面トレース２１０を底面トレース２１２に結合してソレノイド状導電パス２０２内にプログレッシブループを形成している。導電パス２０２は入力ポート２０４から出力ポート２０６まで延びている。インダクタ２００に通電すると、ソレノイド状導電パス２０２内に磁界が生成される。インダクタ２００のインダクタンスは導電パス２０２の長さ、ループの数、および導電パス２０２内のループのサイズに比例する。
図３は、高抵抗率基板３０２上の３次元ソレノイド状インダクタ３００の一実施形態を示している。基板３０２は、ガラス、サファイア、またはその他の適切な高抵抗率材料で作られてもよい。例示的な基板３０２は、頂面３０４と、底面３０６と、第１の側壁３０８と、第２の側壁３１０とを含む。基板は、所望される場合、これよりも多いかまたは少ない数の面を含む他の形状を有してもよい。インダクタ３００は、第１のポート３１２と、第２のポート３１４と、第１のポート３１２から第２のポート３１４まで延びる連続したソレノイド状導電パス３１６とを含む。ソレノイド状導電パス３１６は、基板３０２の頂面３０４上の実質的に互いに平行な複数の頂面導電トレース３１８と、基板３０２の底面３０６上の実質的に互いに平行な複数の底面導電トレース（図示せず）と、基板３０２の側壁３０８、３１０上の実質的に互いに平行な複数の側壁導電トレース３２０とを備える。各側壁導電トレース３２０は、基板３０２の頂面３０４上の１つの頂面導電トレース３１８を基板３０２の底面３０６上の１つの底面導電トレースに結合して連続したソレノイド状導電パス３１６を形成する。インダクタ３００に通電すると、ソレノイド状導電パス３１６内に磁界が生成される。インダクタ３００のインダクタンスは導電パス３１６の長さ、導電トレースによって形成されるループの数、およびループのサイズに比例する。
図４は、第１のインダクタ４０２と第２のインダクタ４０４とを含む変圧器４００を示している。第１のインダクタ４０２は、第１のポート４０６と第２のポート４０８とを有し、第１のポート４０６は、一次回路（図示せず）に結合されてもよく、第２のポート４０８はグランドに結合されるように示されている。第２のインダクタ４０４は、第１のポート４１０と第２のポート４１２とを有し、第１のポート４１０は、負荷（図示せず）に結合されてもよく、第２のポート４１２はグランドに結合されるように示されている。第１のインダクタ４０２は、第２のインダクタ４０４から物理的に分離されており、そのため、２つのインダクタ間の電磁結合を推進し、したがって、第１のインダクタ４０２内の可変電流が変圧器４００の第１のインダクタ４０２の両端間に第１の電位Ｐ１を生成し、それによって変圧器４００の第２のインダクタ４０４の両端間に第２の電位Ｐ２を生じさせ、負荷に電圧を生じさせる。
図５は、第２のソレノイド状インダクタ５３０と交互配置された第１のソレノイド状インダクタ５１０を備える３次元変圧器５００を示している。第１のインダクタ５１０は、第１の入力ポート５１４から第１の出力ポート５１６まで延びる第１のソレノイド状導電パス５１２を備える。第１のソレノイド状導電パス５１２は、実質的に互いに平行な複数の頂面トレース５１８と、底面トレース５２０と、側壁トレース５２２とを備え、側壁トレース５２２が頂面トレース５１８を底面トレース５２０に結合してソレノイド状導電パス５１２内にプログレッシブループを形成している。第２のインダクタ５３０は、第２の入力ポート５３４から第２の出力ポート５３６まで延びる第２のソレノイド状導電パス５３２を備える。第２のソレノイド状導電パス５３２は、実質的に互いに平行な複数の頂面トレース５３８と、底面トレース５４０と、側壁トレース５４２とを備え、各側壁トレース５４２が１つの頂面トレース５３８を１つの底面トレース５４０に結合して第２のソレノイド状導電パス５３２内にプログレッシブループを形成している。変圧器５００の第１のインダクタ５１０に通電すると磁界が生成され、それによって、変圧器５００の第２のインダクタ５３０内に電流が誘導される。
図６は、高抵抗率基板６０２上で第２のソレノイド状インダクタ６０６と交互配置された第１のソレノイド状インダクタ６０４を備える高抵抗率基板６０２上の３次元変圧器６００の例示的な実施形態を示している。基板６０２は、ガラス、サファイア、またはその他の適切な高抵抗率材料で作られてもよい。基板６０２は、頂面６０８と、底面６１０と、第１の側壁６１２と、第２の側壁６１４とを含む。基板は、所望される場合、これよりも多いかまたは少ない数の面を含む他の形状を有してもよい。
第１のインダクタ６０４は、第１の入力ポート６２２から第１の出力ポート６２４まで延びる連続した第１のソレノイド状導電パス６２０を含む。第１の導電パス６２０は、基板６０２の頂面６０８上の実質的に互いに平行な複数の頂面導電トレース６２６と、基板６０２の底面６１０上の実質的に互いに平行な複数の底面導電トレース（図示せず）と、基板６０２の側壁６１２、６１４上の実質的に互いに平行な複数の側壁導電トレース６２８とを備える。各側壁導電トレース６２８は、基板６０２の頂面６０８上の１つの頂面導電トレース６２６を基板６０２の底面６１０上の１つの底面導電トレースに結合して第１のインダクタ６０４の連続したソレノイド状導電パス６２０を形成する。
第２のインダクタ６０６は、第２の入力ポート６３２から第２の出力ポート６３４まで延びる連続した第２のソレノイド状導電パス６３０を備える。第２の導電パス６３０は、基板６０２の頂面６０８上の実質的に互いに平行な複数の頂面導電トレース６３６と、基板６０２の底面６１０上の実質的に互いに平行な複数の底面導電トレース（図示せず）と、基板６０２の側壁６１２、６１４上の実質的に互いに平行な複数の側壁導電トレース６３８とを備える。各側壁導電トレース６３８は、基板６０２の頂面６０８上の１つの頂面導電トレース６３６を基板６０２の底面６１０上の１つの底面導電トレースに結合して第２のインダクタ６０６の連続したソレノイド状導電パス６３０を形成する。
変圧器６００の第１のインダクタ６０４に通電すると、変圧器６００の交互配置された第２のインダクタ６０６内に電流が誘導される。
図７〜図９は、図３に示されているインダクタ３００と同様のインダクタ９００に関する例示的な製造プロセスを示している。同様のプロセスを使用して図６の変圧器６００と同様の変圧器を製造してもよい。この例示的なプロセスではまず、高抵抗率基板７０２が用意される。バックエンドオブライン（ＢＥＯＬ）製造プロセスの間に高抵抗率基板７０２上の金属層７０４内に互いに平行な１組の頂面導電トレースを形成してもよい。裏面メッキ工程を使用して基板７０２の底面上に互いに平行な１組の底面導電トレース８０６を形成してもよい。各側壁トレース９０８が金属層７０４内の１つの頂面トレースを裏面メッキ層８０６内の１つの底面トレースに結合して基板７０２の外側の周囲にソレノイド状導電パスを形成するように、基板７０２の側壁上に１組の側壁トレース９０８を形成してもよい。
図１０は、図を明確にするために金属層７０４および裏面メッキ層８０６が除去された基板７０２上の側壁トレース９０８の例示的な実施形態のより詳細な図を示している。この実施形態では、側壁トレース９０８は、基板７０２の側壁の刻み目として示されている。これらの刻み目は、基板に切り込みを入れて側壁にノッチまたはチャネルを形成することによって形成されてもよい。次いで、基板７０２の側壁のノッチまたはチャネルに側壁トレース９０８を形成してもよい。代替実施形態では、基板にノッチまたはトレースを形成せずに基板の側壁上に側壁トレースを印刷してもよい。
図１１は、基板１１０２上に形成されたインダクタ１１００の例示的な実施形態の一部を示している。この実施形態では、基板１１０２の頂面上に頂部絶縁層１１０４が形成され、基板１１０２の底面上に底部絶縁層１１０６が形成される。インダクタ１１００は、基板１１０２、頂部絶縁層１１０４、および底部絶縁層１１０６の外側の周囲を延びる連続した導電パス１１０８を備える。
インダクタ１１００の導電パス１１０８は、頂部絶縁層１１０４の頂部を横切って延びる複数の頂面導電トレース１１１０と、底部絶縁層１１０６の底部を横切って延びる複数の底面導電トレース１１１２と、複数の側壁トレース１１１４とを備える。各側壁トレース１１１４は、１つの頂面導電トレース１１１０を１つの底面導電トレース１１１２に結合する。頂部絶縁層１１０４は、基板１１０２の頂面と複数の頂面トレース１１１０との間に位置し、底部絶縁層１１０６は、基板１１０２の底面と複数の底面トレース１１１２との間に位置している。インダクタ１１００は、頂部絶縁層１１０４に結合された複数の頂部接点１１１６と、底部絶縁層１１０６に結合された複数の底部接点１１１８も含む。頂部接点１１１６は、頂面トレース１１１０を側壁トレース１１１４の頂部に結合し、底部接点１１１８は、底面トレース１１１２を側壁トレース１１１４の底部に結合している。頂部金属接点１１１６、側壁トレース１１１４、および底部接点１１１８の同様の構造が基板１１０２の反対側の側壁上に形成され、頂部金属トレース１１１０と底部金属トレース１１１２を基板１１０２の反対側の側壁上で結合している。頂部金属トレース１１１０、頂部接点１１１６、側壁トレース１１１４、底部接点１１１８、および底部金属トレース１１１２を通る連続した導電パスはインダクタ１１００の連続した導電パスを形成している。
図１２〜図１６はインダクタ素子または変圧器素子用の例示的な製造プロセスを示している。図１２は、頂面１２０４と底面１２０６とを有する高抵抗率ウエハ１２０２上の例示的な素子列１２００を示している。素子列１２００の各素子は、ウエハ１２０２の頂面１２０４上に複数の導電トレース１２１０を含む。ウエハ１２０２の頂面１２０４上の導電トレース１２１０は、ＢＥＯＬ工程の間に金属層から形成されてもよい。素子列１２００の各素子は、ウエハ１２０２の底面１２０６上に複数の導電トレース１２１２も含む。ウエハ１２０２の底面１２０６上の導電トレース１２１２は、裏面メッキ工程を使用して形成されてもよい。ウエハ１２０２は、複数の素子列を含んでもよいが、図を明確にするために１列１２００のみが示されている。
図１３は、ウエハ１２０２の残りの部分から分離された後の素子列１２００を示している。素子列１２００は、ウエハ１２０２の一部であった基板１３０２を含む。基板１３０２は、頂面１３０４と、底面１３０６と、第１の側壁１３０８と、第２の側壁１３１０とを有する。導電トレース１２１０は、基板１３０２の頂面１３０４上に位置している。図１４は、導電トレース１２１２を示す、基板１３０２の底面１３０６の例示的な図を示している。基板１３０２をウエハ１２０２から切り出すまたは分離するプロセスの間に、基板１３０２の側壁１３０８、１３１０にノッチまたはチャネルを形成してもよい。このようなノッチまたはチャネルを以後の工程において形成される側壁トレースに使用してもよい。
図１５は、側壁トレース１５００が基板１３０２の第１の側壁１３０８および第２の側壁１３１０上に形成された後の素子列１２００を示している。各側壁トレース１５００は、１つの頂面導電トレース１２１０を１つの底面導電トレース１２１２に結合し、連続した導電パスを形成している。側壁トレース１５００は、第１の側壁１３０８および第２の側壁１３１０に形成されたノッチまたはチャネル内に形成されてもよい。
図１６は、素子列１２００を個々の素子に分離することによって作られた４つの変圧器素子またはインダクタ素子１６０２、１６０４、１６０６、１６０８を示している。各素子１６０２、１６０４、１６０６、１６０８はそれぞれ、素子１６０２、１６０４、１６０６、１６０８の基板の頂面、第１の側壁、底面、および第２の側壁の周囲を延びる、連続した少なくとも１つのソレノイド状導電パス１６１２、１６１４、１６１６、１６１８を備える。
図１７は、基板の頂部、底部、および側壁の周囲を延びて連続したソレノイド状導電パスを形成する複数の導電トレースによって実現されるインダクタまたは変圧器の実施形態を有利に使用することができる例示的なワイヤレス通信システム１７００を示している。例示のために、図１７は、３つの遠隔ユニット１７２０、１７３０および１７５０ならびに２つの基地局１７４０を示している。一般的なワイヤレス通信システムは、これよりも多くの遠隔ユニットおよび基地局を有し得ることを認識されたい。遠隔ユニット１７２０、１７３０、および１７５０のいずれも、基板の頂部、底部、および側壁の周囲を延びて、本明細書において開示するような連続したソレノイド状導電パスを形成する複数の導電トレースによって実現されるインダクタまたは変圧器を含んでもよい。図１７は、基地局１７４０から遠隔ユニット１７２０、１７３０および１７５０への順方向リンク信号１７８０、ならびに遠隔ユニット１７２０、１７３０および１７５０から基地局１７４０への逆方向リンク信号１７９０を示している。
図１７では、遠隔ユニット１７２０は携帯電話として示され、遠隔ユニット１７３０はポータブルコンピュータとして示され、遠隔ユニット１７５０はワイヤレスローカルループシステム内の固定ロケーション遠隔ユニットとして示されている。たとえば、遠隔ユニットはセルフォン、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、個人情報端末などのポータブルデータユニット、またはメータ読取り機器などの固定位置データユニットであってもよい。図１７は、本明細書に開示されているように実現されるインダクタおよび変圧器を含んでもよいあるいくつかの例示的な遠隔ユニットを示しているが、本明細書に開示されているように実現されるインダクタおよび変圧器はこれらの例示的な図示のユニットに限定されない。基板の頂部、底部、および側壁の周囲を延びて連続したソレノイド状導電パスを形成する複数の導電トレースによって実現されるインダクタまたは変圧器が望ましい任意の電子デバイスにおいて各実施形態を好適に使用することができる。
上記に本発明の原則を組み込んだ例示的な実施形態を開示したが、本発明は開示された実施形態に限定されない。その代わり、本出願は、本発明のあらゆる変形例、用途、または適応例を、本発明の一般的な原則を使用して対象とするものである。また、本出願は、本発明が関係する、添付の特許請求の範囲の制限内の技術分野の公知の慣習または慣習の範囲内の、本開示からのそのような逸脱を対象とするものである。
１００ ガラス技術ダイ
１０２ 基板
１０４ デバイス層
１０６ バックエンドオブライン（ＢＥＯＬ）層
２０２ ソレノイド状導電パス
２０４ 入力ポート
２０６ 出力ポート
２１０ 頂面トレース
２１２ 底面トレース
２１４ 側壁トレース
３００ ソレノイド状インダクタ
３０２ 高抵抗率基板
３０４ 頂面
３０６ 底面
３０８ 第１の側壁
３１０ 第２の側壁
３１２ 第１のポート
３１４ 第２のポート
３１６ ソレノイド状導電パス
３１８ 頂面導電トレース
４００ 変圧器
４０２ 第１のインダクタ
４０４ 第２のインダクタ
４０６ 第１のポート
４０８ 第２のポート
４１０ 第１のポート
４１２ 第２のポート
５００ ３次元変圧器
５１０ 第１のソレノイド状インダクタ
５１２ 第１のソレノイド状導電パス
５１４ 第１の入力ポート
５１６ 第１の出力ポート
５１８ 頂面トレース
５２０ 底面トレース
５２２ 側壁トレース
５３０ 第２のインダクタ
５３２ 第２のソレノイド状導電パス
５３４ 第２の入力ポート
５３８ 頂面トレース
５４０ 底面トレース
５４２ 側壁トレース
６００ ３次元変圧器
６０２ 高抵抗率基板
６０４ 第１のソレノイド状インダクタ
６０６ 第２のインダクタ
６０８ 頂面
６１０ 底面
６１２ 第１の側壁
６１４ 第２の側壁
６２０ 第１のソレノイド状導電パス
６２２ 第１の入力ポート
６２４ 第１の出力ポート
６２６ 頂面導電トレース
６３０ ソレノイド状導電パス
６３２ 第２の入力ポート
６３４ 第２の出力ポート
６３８ 側壁導電トレース
６４０ 第１のインダクタ
７０２ 高抵抗率基板
７０４ 金属層
８０６ 底面導電トレース
９００ インダクタ
９０８ 側壁トレース
１１００ インダクタ
１１０２ 基板
１１０４ 頂部絶縁層
１１０６ 底部絶縁層
１１０８ 導電パス
１１１０ 頂面導電トレース
１１１２ 底面導電トレース
１１１４ 側壁トレース
１１１６ 頂部接点
１１１８ 底部接点
１２００ 素子列
１２０２ 高抵抗率ウエハ
１２０４ 頂面
１２０６ 底面
１２１０ 導電トレース
１２１２ 導電トレース
１３０２ 基板
１３０４ 頂面
１３０６ 底面
１３０８、１３１０ 側壁
１５００ 側壁トレース
１６０２、１６０４、１６０６、１６０８ インダクタ素子
１６１２、１６１４、１６１６、１６１８ ソレノイド状導電パス
１７２０、１７３０、１７５０ 遠隔ユニット
１７４０ 基地局
１７８０ 順方向リンク信号
１７９０ 逆方向リンク信号
Ｐ１ 第１の電位
Ｐ２ 第２の電位

Claims (19)

  1. 集積回路デバイスにおいて使用される第１のポートおよび第２のポートを有するインダクタであって、
    頂面、底面、第１の側壁、および第２の側壁を有する高抵抗率基板と、
    前記基板の前記頂面上の実質的に互いに平行な複数の頂面導電トレースと、
    前記基板の前記底面上の実質的に互いに平行な複数の底面導電トレースと、
    前記第１の側壁上の複数の側壁導電トレースの各々が前記複数の頂面導電トレースの１つを前記複数の底面導電トレースの１つに結合している、前記基板の前記第１の側壁上の複数の側壁導電トレースと、
    前記第２の側壁上の複数の側壁導電トレースの各々が前記複数の頂面導電トレースの１つを前記複数の底面導電トレースの１つに結合している、前記基板の前記第２の側壁上の複数の側壁導電トレースとを備え、
    前記複数の頂面導電トレース、底面導電トレース、および側壁導電トレースが、前記インダクタの前記第１のポートから前記第２のポートまでの連続した導電パスを形成し、
    前記複数の頂面導電トレースが、集積回路ダイにおけるバックエンドオブライン層に形成され、
    前記複数の底面導電トレースが、前記集積回路ダイの裏面メッキによって形成され、
    前記第１の側壁上の複数の側壁導電トレースおよび前記第２の側壁上の複数の側壁導電トレースの内の少なくとも一部が、前記基板に接触している、
    インダクタ。
  2. 前記高抵抗率基板がガラス、サファイア、または石英で作られる、請求項１に記載のインダクタ。
  3. 前記基板の前記第１の側壁および前記第２の側壁上のチャネルをさらに備え、前記側壁導電トレースが前記チャネル内に形成されている、請求項１に記載のインダクタ。
  4. 前記側壁導電トレースが、前記基板の前記第１の側壁および前記第２の側壁上に印刷されている、請求項１に記載のインダクタ。
  5. 前記基板の前記第１の側壁および前記第２の側壁に結合された複数の頂部接点であって、前記複数の側壁導電トレースの各々が前記複数の頂部接点の１つを通じて前記複数の頂面導電トレースの１つに結合している、複数の頂部接点と、
    前記基板の前記第１の側壁および前記第２の側壁に結合された複数の底部接点であって、前記複数の側壁導電トレースの各々が前記複数の底部接点の１つを通じて前記複数の底面導電トレースの１つに結合している、複数の底部接点とをさらに備える、請求項１に記載のインダクタ。
  6. 前記基板の前記頂面と前記頂面導電トレースとの間に位置する、前記基板の前記頂面上の頂部絶縁層と、
    前記基板の前記底面と前記底面導電トレースとの間に位置する、前記基板の前記底面上の底部絶縁層とをさらに備える、請求項１に記載のインダクタ。
  7. 前記頂部絶縁層に結合された複数の頂部接点であって、前記複数の側壁導電トレースの各々が前記複数の頂部接点の１つを通じて前記複数の頂面導電トレースの１つに結合している、複数の頂部接点と、
    前記底部絶縁層に結合された複数の底部接点であって、前記複数の側壁導電トレースの各々が前記複数の底部接点の１つを通じて前記複数の底面導電トレースの１つに結合している、複数の底部接点とをさらに備える、請求項６に記載のインダクタ。
  8. 前記複数の頂面導電トレース、底面導電トレース、および側壁導電トレースが、前記インダクタの前記第１のポートから前記第２のポートまでのソレノイド状導電パスを形成する、請求項１に記載のインダクタ。
  9. 前記インダクタが一体化される、セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、モバイルロケーションデータユニット、携帯電話、セルフォン、コンピュータ、ポータブルコンピュータ、デスクトップコンピュータ、モニタ、コンピュータモニタ、テレビジョン、チューナ、ラジオ、衛星無線、ミュージックプレーヤ、デジタルミュージックプレーヤ、ポータブルミュージックプレーヤ、ビデオプレーヤ、デジタルビデオプレーヤ、デジタルビデオディスク（ＤＶＤ）プレーヤ、およびポータブルデジタルビデオプレーヤからなる群から選択されたデバイスをさらに備える、請求項１に記載のインダクタ。
  10. 集積回路デバイスにおいて使用される変圧器であって、
    頂面、底面、第１の側壁、および第２の側壁を有する高抵抗率基板と、
    前記基板の前記頂面上の実質的に互いに平行な複数の頂面導電トレースと、
    前記基板の前記底面上の実質的に互いに平行な複数の底面導電トレースと、
    前記第１の側壁上の複数の側壁導電トレースの各々が前記複数の頂面導電トレースの１つを前記複数の底面導電トレースの１つに結合している、前記基板の前記第１の側壁上の複数の側壁導電トレースと、
    前記第２の側壁上の複数の側壁導電トレースの各々が前記複数の頂面導電トレースの１つを前記複数の底面導電トレースの１つに結合している、前記基板の前記第２の側壁上の複数の側壁導電トレースと、
    入力ポートおよび出力ポートを有する第１のインダクタであって、第１の組の前記複数の頂面導電トレース、第１の組の前記複数の底面導電トレース、および第１の組の前記複数の側壁導電トレースによって形成され、前記第１の組の前記複数の頂面導電トレース、前記第１の組の前記複数の底面導電トレース、および前記第１の組の前記複数の側壁導電トレースが前記第１のインダクタの前記入力ポートから前記出力ポートまでの連続した第１の導電パスを形成している、第１のインダクタと、
    入力ポートおよび出力ポートを有する第２のインダクタであって、第２の組の前記複数の頂面導電トレース、第２の組の前記複数の底面導電トレース、および第２の組の前記複数の側壁導電トレースによって形成され、前記第２の組の前記複数の頂面導電トレース、前記第２の組の前記複数の底面導電トレース、および前記第２の組の前記複数の側壁導電トレースが前記第２のインダクタの前記入力ポートから前記出力ポートまでの連続した第２の導電パスを形成し、前記連続した第２の導電パスが前記連続した第１の導電パスから独立している、第２のインダクタとを備え、
    前記第１のインダクタが前記第２のインダクタに電磁結合され、
    前記第１の組の前記複数の頂面導電トレース及び前記第２の組の前記複数の頂面導電トレースが、集積回路ダイにおけるバックエンドオブライン層に形成され、
    前記第１の組の前記複数の底面導電トレース及び前記第２の組の底面導電トレースが、前記集積回路ダイの裏面メッキによって形成され、
    前記第１の組の前記複数の側壁導電トレースおよび前記第２の組の前記複数の側壁導電トレースの内の少なくとも一部が、前記基板に接触している、
    変圧器。
  11. 前記第１の組の前記複数の頂面導電トレースの各頂面導電トレースが、前記第２の組の前記複数の頂面導電トレースの１つの前記頂面導電トレースに隣接し、前記第１の組の前記複数の底面導電トレースの各底面導電トレースが、前記第２の組の前記複数の底面導電トレースの１つの前記底面導電トレースに隣接し、前記第１の組の前記複数の側壁導電トレースの各側壁導電トレースが、前記第２の組の前記複数の側壁導電トレースの１つの前記側壁導電トレースに隣接するように、前記第１のインダクタの前記連続した第１の導電パスが前記第２のインダクタの前記連続した第２の導電パスと交互配置される、請求項１０に記載の変圧器。
  12. 前記高抵抗率基板がガラス、サファイア、または石英で作られる、請求項１０に記載の変圧器。
  13. 前記基板の前記第１の側壁および前記第２の側壁上のチャネルをさらに備え、前記側壁導電トレースが前記チャネル内に形成されている、請求項１０に記載の変圧器。
  14. 前記側壁導電トレースは、前記基板の前記第１の側壁および前記第２の側壁上に印刷されている、請求項１０に記載の変圧器。
  15. 前記基板の前記第１の側壁および前記第２の側壁に結合された複数の頂部接点であって、前記複数の側壁導電トレースの各々が前記複数の頂部接点の１つを通じて前記複数の頂面導電トレースの１つに結合している、複数の頂部接点と、
    前記基板の前記第１の側壁および前記第２の側壁に結合された複数の底部接点であって、前記複数の側壁導電トレースの各々が前記複数の底部接点の１つを通じて前記複数の底面導電トレースの１つに結合している、複数の底部接点とをさらに備える、請求項１０に記載の変圧器。
  16. 前記基板の前記頂面と前記頂面導電トレースとの間に位置する、前記基板の前記頂面上の頂部絶縁層と、
    前記基板の前記底面と前記底面導電トレースとの間に位置する、前記基板の前記底面上の底部絶縁層とをさらに備える、請求項１０に記載の変圧器。
  17. 前記頂部絶縁層に結合された複数の頂部接点であって、前記複数の側壁導電トレースの各々が前記複数の頂部接点の１つを通じて前記複数の頂面導電トレースの１つに結合している、複数の頂部接点と、
    前記底部絶縁層に結合された複数の底部接点であって、前記複数の側壁導電トレースの各々が前記複数の底部接点の１つを通じて前記複数の底面導電トレースの１つに結合している、複数の底部接点とをさらに備える、請求項１６に記載の変圧器。
  18. 前記第１のインダクタの前記連続した第１の導電パスがソレノイド状であり、かつ前記第２のインダクタの前記連続した第２の導電パスがソレノイド状である、請求項１０に記載の変圧器。
  19. 前記変圧器が一体化される、セットトップボックス、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、モバイルロケーションデータユニット、携帯電話、セルフォン、コンピュータ、ポータブルコンピュータ、デスクトップコンピュータ、モニタ、コンピュータモニタ、テレビジョン、チューナ、ラジオ、衛星無線、ミュージックプレーヤ、デジタルミュージックプレーヤ、ポータブルミュージックプレーヤ、ビデオプレーヤ、デジタルビデオプレーヤ、デジタルビデオディスク（ＤＶＤ）プレーヤ、およびポータブルデジタルビデオプレーヤからなる群から選択されたデバイスをさらに備える、請求項１０に記載の変圧器。
JP2015106270A 2010-03-25 2015-05-26 ガラス技術の３次元インダクタおよび変圧器設計方法 Expired - Fee Related JP6250590B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/731,393 US8093982B2 (en) 2010-03-25 2010-03-25 Three dimensional inductor and transformer design methodology of glass technology
US12/731,393 2010-03-25

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013501512A Division JP6228844B2 (ja) 2010-03-25 2011-03-25 ガラス技術の３次元インダクタおよび変圧器設計方法

Publications (2)

Publication Number Publication Date
JP2015179867A JP2015179867A (ja) 2015-10-08
JP6250590B2 true JP6250590B2 (ja) 2017-12-20

Family

ID=44070657

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013501512A Expired - Fee Related JP6228844B2 (ja) 2010-03-25 2011-03-25 ガラス技術の３次元インダクタおよび変圧器設計方法
JP2015106270A Expired - Fee Related JP6250590B2 (ja) 2010-03-25 2015-05-26 ガラス技術の３次元インダクタおよび変圧器設計方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013501512A Expired - Fee Related JP6228844B2 (ja) 2010-03-25 2011-03-25 ガラス技術の３次元インダクタおよび変圧器設計方法

Country Status (6)

Country Link
US (1) US8093982B2 (ja)
EP (1) EP2550674A1 (ja)
JP (2) JP6228844B2 (ja)
KR (1) KR101430608B1 (ja)
CN (1) CN102870192B (ja)
WO (1) WO2011119947A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120313742A1 (en) * 2008-09-27 2012-12-13 Witricity Corporation Compact resonators for wireless energy transfer in vehicle applications
US8803648B2 (en) * 2012-05-03 2014-08-12 Qualcomm Mems Technologies, Inc. Three-dimensional multilayer solenoid transformer
US8785249B2 (en) * 2012-05-23 2014-07-22 The Charles Stark Draper Laboratory, Inc. Three dimensional microelectronic components and fabrication methods for same
US8963671B2 (en) 2012-08-31 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor transformer device and method for manufacturing the same
AU2014349268B2 (en) * 2013-11-14 2019-01-31 Structo Pte. Ltd. Additive manufacturing device and method
US9384883B2 (en) * 2014-01-14 2016-07-05 Qualcomm Incorporated Nested through glass via transformer
US9368564B2 (en) * 2014-03-28 2016-06-14 Qualcomm Incorporated 3D pillar inductor
US9565768B2 (en) * 2015-03-25 2017-02-07 Infineon Technologies Americas Corp. Semiconductor package with integrated output inductor on a printed circuit board
US10290414B2 (en) 2015-08-31 2019-05-14 Qualcomm Incorporated Substrate comprising an embedded inductor and a thin film magnetic core
US11201125B2 (en) 2017-02-24 2021-12-14 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor process
US11282633B2 (en) 2017-06-28 2022-03-22 Intel Corporation Device with out-plane inductors
WO2020176467A1 (en) * 2019-02-26 2020-09-03 Texas Instruments Incorporated Isolated transformer with integrated shield topology for reduced emi

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3399361A (en) * 1963-07-24 1968-08-27 Sperry Rand Corp Variable delay line
US3881244A (en) 1972-06-02 1975-05-06 Texas Instruments Inc Method of making a solid state inductor
JPS5970310U (ja) * 1982-10-29 1984-05-12 株式会社トーキン チツプ形インダクタンス素子
JPH0284303U (ja) * 1988-12-17 1990-06-29
US4978639A (en) 1989-01-10 1990-12-18 Avantek, Inc. Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips
JPH0377360A (ja) 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
JP2590281Y2 (ja) * 1993-04-27 1999-02-10 ティーディーケイ株式会社 面実装型コイル部品
US5576680A (en) 1994-03-01 1996-11-19 Amer-Soi Structure and fabrication process of inductors on semiconductor chip
US5461353A (en) 1994-08-30 1995-10-24 Motorola, Inc. Printed circuit board inductor
JPH08107019A (ja) * 1994-10-03 1996-04-23 Tdk Corp コイル素子及びその製造方法
US5781079A (en) * 1994-11-17 1998-07-14 Murata Manufacturing Co., Ltd. Magnetostatic wave device
EP0725407A1 (en) * 1995-02-03 1996-08-07 International Business Machines Corporation Three-dimensional integrated circuit inductor
US5572180A (en) * 1995-11-16 1996-11-05 Motorola, Inc. Surface mountable inductor
JP3019008B2 (ja) * 1996-10-11 2000-03-13 株式会社村田製作所 静磁波装置
JPH11251146A (ja) * 1998-02-27 1999-09-17 Fuji Elelctrochem Co Ltd 積層インダクタ及びその製造方法
US6094123A (en) 1998-09-25 2000-07-25 Lucent Technologies Inc. Low profile surface mount chip inductor
JP3178469B2 (ja) * 1999-02-25 2001-06-18 三菱マテリアル株式会社 アンテナ装置およびアンテナ装置組立体
US6535098B1 (en) * 2000-03-06 2003-03-18 Chartered Semiconductor Manufacturing Ltd. Integrated helix coil inductor on silicon
JP2003115403A (ja) * 2001-10-03 2003-04-18 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP2004103756A (ja) * 2002-09-09 2004-04-02 Tdk Corp コイル部品およびその製造方法
JP3827314B2 (ja) * 2003-03-17 2006-09-27 Ｔｄｋ株式会社 インダクティブデバイスの製造方法
JP4120562B2 (ja) * 2003-10-31 2008-07-16 沖電気工業株式会社 受動素子チップ、高集積モジュール、受動素子チップの製造方法、及び高集積モジュールの製造方法。
KR101161361B1 (ko) 2004-03-26 2012-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TW200735138A (en) 2005-10-05 2007-09-16 Koninkl Philips Electronics Nv Multi-layer inductive element for integrated circuit
US7477123B2 (en) * 2005-11-21 2009-01-13 Agilent Technologies, Inc. Planar inductor using liquid metal MEMS technology
JP4572343B2 (ja) 2006-03-03 2010-11-04 セイコーエプソン株式会社 電子基板、半導体装置および電子機器
US7498918B2 (en) * 2006-04-04 2009-03-03 United Microelectronics Corp. Inductor structure
US7750441B2 (en) 2006-06-29 2010-07-06 Intel Corporation Conductive interconnects along the edge of a microelectronic device
JP4835414B2 (ja) * 2006-12-07 2011-12-14 富士電機株式会社 超小型電力変換装置
JP2008205179A (ja) * 2007-02-20 2008-09-04 Tdk Corp 薄膜磁気デバイス
JP2009027005A (ja) * 2007-07-20 2009-02-05 Fujikura Ltd 半導体装置

Also Published As

Publication number Publication date
KR101430608B1 (ko) 2014-08-14
KR20120132572A (ko) 2012-12-05
JP6228844B2 (ja) 2017-11-08
CN102870192A (zh) 2013-01-09
JP2013524488A (ja) 2013-06-17
US20110234357A1 (en) 2011-09-29
WO2011119947A1 (en) 2011-09-29
US8093982B2 (en) 2012-01-10
EP2550674A1 (en) 2013-01-30
JP2015179867A (ja) 2015-10-08
CN102870192B (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
JP6250590B2 (ja) ガラス技術の３次元インダクタおよび変圧器設計方法
US10256286B2 (en) Integrated inductor for integrated circuit devices
JP6351687B2 (ja) 電力伝送用途のための大電流かつ低等価直列抵抗のプリント回路基板コイル
US10643790B2 (en) Manufacturing method for 3D multipath inductor
TWI450316B (zh) 三維電感器與轉換器
US8350639B2 (en) Transformer signal coupling for flip-chip integration
JP5512885B2 (ja) プログラマビリティを伴う高抵抗基板での貫通ビアのインダクタまたはトランス
US20110316657A1 (en) Three Dimensional Wire Bond Inductor and Transformer
EP2404302B1 (en) Magnetic film enhanced inductor
US9865392B2 (en) Solenoidal series stacked multipath inductor
CN104347585A (zh) 集成电路变压器结构
CN106876111A (zh) 用于集成电路、作为集成电路的一部分的变压器和电感器的电感元件
US8331103B2 (en) Wiring board, method of manufacturing same, tuner module, and electronic device
CN104347584A (zh) 集成电路变压器结构及其构造方法
US8373210B2 (en) Semiconductor device and semiconductor device manufacturing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160318

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170713

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171122

R150 Certificate of patent or registration of utility model

Ref document number: 6250590

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees