KR20130032331A - 프로그램가능성을 갖는 고-저항 기판의 쓰루-비아 인덕터 또는 변압기 - Google Patents

프로그램가능성을 갖는 고-저항 기판의 쓰루-비아 인덕터 또는 변압기 Download PDF

Info

Publication number
KR20130032331A
KR20130032331A KR1020127034112A KR20127034112A KR20130032331A KR 20130032331 A KR20130032331 A KR 20130032331A KR 1020127034112 A KR1020127034112 A KR 1020127034112A KR 20127034112 A KR20127034112 A KR 20127034112A KR 20130032331 A KR20130032331 A KR 20130032331A
Authority
KR
South Korea
Prior art keywords
vias
inductor
signal
substrate
loop
Prior art date
Application number
KR1020127034112A
Other languages
English (en)
Other versions
KR101433267B1 (ko
Inventor
시아 리
종해 김
치 ? 로
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20130032331A publication Critical patent/KR20130032331A/ko
Application granted granted Critical
Publication of KR101433267B1 publication Critical patent/KR101433267B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00—Variable inductances or transformers of the signal type
    • H01F21/02—Variable inductances or transformers of the signal type continuously variable, e.g. variometers
    • H01F21/08—Variable inductances or transformers of the signal type continuously variable, e.g. variometers by varying the permeability of the core, e.g. by varying magnetic bias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

고-저항 기판의 쓰루 비아 인덕터들 또는 변압기가 전자 패키지에 제공된다. 일 실시예에서, 패키지는, 신호가 거쳐 통과하게 기판에 형성되는 쓰루-비아를 포함하는 타겟 인덕터, 및 쓰루-비아가 쓰루-비아를 거쳐 통과하는 독립 신호를 갖도록 기판에 형성된 쓰루-비아를 포함하는 튜너 인덕터를 포함한다. 튜너 인덕터를 거쳐 통과하는 신호의 방향은 타겟 인덕터의 전체 인덕턴스를 조정하기 위하여 독립적으로 제어될 수 있다. 다른 실시예에서, 변압기는 1차 루프 및 2차 루프를 포함할 수 있으며, 1차 루프 및 2차 루프 각각은 다수의 도전성 트레이스들에 커플링되는 다수의 쓰루-비아들을 포함한다. 1차 루프는 제1 연속하는 도전성 경로를 형성하며, 2차 루프는 제2 연속하는 도전성 경로를 형성한다. 1차 루프를 거쳐 통과하는 신호는 유도된 신호가 변압비에 종속되도록 2차 루프에 신호를 유도할 수 있다.

Description

프로그램가능성을 갖는 고-저항 기판의 쓰루-비아 인덕터 또는 변압기 {THROUGH VIA INDUCTOR OR TRANSFORMER IN A HIGH-RESISTANCE SUBSTRATE WITH PROGRAMMABILITY}
이 개시물은 일반적으로 전자 패키지에 관한 것이며, 그리고 특히, 전자 패키지의 고-저항 기판에 형성되는 프로그램가능 쓰루-비아 인덕터 또는 변압기(transformer)에 관한 것이다.
전자 패키징에서, 2차원 인덕터들 및 변압기들은 패키지의 BEOL(back-end-of-the-line)의 상단 금속 층에 집적될 수 있다. 인덕터 또는 변압기는 금속 층에 대면적(예를 들어, 300 x 300 ㎛2)을 점유하며, 인덕터는 작은 인덕턴스 값을 갖고, 변압기는 낮은 효율을 갖는다. 게다가, 인덕터 또는 변압기는 패키지 상의 상호 인덕턴스에 대해 상당한 영향력을 가질 수 있다. 이 영향력은 기판의 상단 표면 및 하단 표면에 평행한 방향으로 인덕터 또는 변압기를 거쳐 통과하는 전류로 인한 것이다. 따라서, 인덕터 또는 변압기 아래의 영역은 점유되지 않으며, 트랜지스터와 같은 활성 디바이스에 대하여 사용될 수 없다.
인덕터 또는 변압기는 또한 변화되거나 변경될 수 없는 값들을 갖는다. 다시 말해, 2-차원 인덕터의 인덕턴스 값은 제조 동안에 설정되고, 구현 이후에는 프로그래밍되거나 변화될 수 없다. 유사하게, 2-차원 변압기는 구현 이후에 프로그래밍될 수 없다. 따라서, 패키지는 제한된 성능 및 효율을 갖는다.
기판이 실리콘으로 이루어지는 경우, 이 타입의 전자 패키지에 대한 다른 단점이 있다. 실리콘 기판은 와전류들로 인해 그 내부에서의 손실들을 가질 수 있다. 게다가, 실리콘 기판에서 공진 주파수는 낮다.
종래 기술의 단점들로 인하여, 적은 공간을 차지하는 인덕터 또는 변압기를 포함하고, 구현 이후의 필요성에 기반하여 상이한 값들로 프로그래밍될 수 있는 전자 패키지를 제공하는 것이 바람직할 것이다. 게다가, 인덕터 또는 변압기가 3차원인 것이 바람직할 것이며, 2차원인 인덕터 또는 변압기에서는 패키지의 나머지 부분에 대한 상호 인덕턴스의 영향력을 제한하기 위하여 전류가 그를실질적으로 수직으로 통과한다. 패키지는 또한, 기판이 고-저항 물질로 형성될 때 종래 기술에서 발견되는 다른 단점들을 극복할 수 있다.
본 개시물의 더욱 완전한 이해를 위해, 이제 하기의 상세한 설명 및 첨부 도면들에 대한 참조가 이루어진다.
예시적 일 실시예에서, 전자 패키지에 회로가 제공된다. 회로는 상단(top) 표면 및 하단(bottom) 표면을 갖는 고-저항 기판을 포함한다. 회로는 또한 타겟 인덕터 및 튜너 인덕터를 포함한다. 타겟 인덕터는, 그를 거쳐 신호가 통과하는, 기판에 형성된 쓰루-비아를 포함한다. 게다가, 튜너 인덕터는 기판에 형성된 쓰루-비아를 포함한다. 독립 신호는 제1 또는 제2 방향으로 튜너 인덕터의 쓰루-비아를 거쳐 통과한다. 튜너 인덕터를 거쳐 통과하는 신호의 방향은, 타겟 인덕터의 전체 인덕턴스가 튜너 인덕터의 쓰루-비아를 거쳐 통과하는 신호의 방향을 변화시킴으로써 변경될 수 있도록, 독립적으로 제어된다.
다른 실시예에서, 인덕터가 고-저항 기판에 형성된다. 인덕터는 고-저항 기판에 다수의 쓰루-비아들을 포함한다. 게다가, 다수의 도전성 트레이스들은 기판의 상단 표면 상에 형성된다. 각각의 도전성 트레이스는 쓰루-비아들 중 하나를 쓰루-비아들 중 다른 하나에 커플링한다. 또한, 다수의 도전성 트레이스들은, 각각의 도전성 트레이스가 쓰루-비아들 중 하나를 쓰루-비아들 중 다른 하나에 커플링하도록, 기판의 하단 표면 상에 형성된다. 다수의 쓰루-비아들, 및 상단 표면 및 하단 표면 상의 다수의 도전성 트레이스들은 연속하는 도전성 경로를 형성한다. 더욱이, 신호가 도전성 경로를 거쳐 통과함에 따라, 다수의 쓰루-비아들의 상호 인덕턴스 영향력은 무시될 수 있다(negligible).
상이한 실시예에서, 변압기가 고-저항 기판에 제공된다. 변압기는 기판에 배치된 다수의 쓰루-비아들을 갖는 1차 루프를 포함한다. 다수의 쓰루-비아들은 기판의 상단 표면 및 하단 표면에서 도전성 트레이스들에 커플링되어, 제1 연속하는 도전성 경로를 형성한다. 또한, 2차 루프는 기판에 배치되는 다수의 쓰루-비아들을 포함한다. 다수의 쓰루-비아들은 기판의 상단 표면 및 하단 표면에서 상이한 도전성 트레이스들에 커플링되어, 제2 연속하는 도전성 경로를 형성한다. 제2 연속하는 도전성 경로는 제1 연속하는 도전성 경로와 독립적이다. 이로써, 1차 루프를 거쳐 통과하는 신호는 2차 루프에 신호를 유도하고, 2차 루프의 신호는 1차 루프 및 2차 루프의 쓰루-비아들의 수량에 종속된다.
이 실시예에서, 신호가 1차 루프 또는 2차 루프의 다수의 쓰루-비아들 중 하나를 거쳐 통과함에 따라, 신호의 방향은 기판의 상단 표면 및 하단 표면에 직교한다. 더욱이, 1차 루프의 쓰루-비아들의 수가 2차 루프의 쓰루-비아들의 수를 초과할 때, 유도된 신호는 감소된다. 반면에, 2차 루프의 쓰루-비아들의 수가 1차 루프의 쓰루-비아들의 수를 초과할 때, 유도된 신호는 증가한다.
다른 예시적 실시예에서, 집적 회로가 전자 패키지에 제공된다. 회로는 고-저항 기판, 자계의 에너지를 저장하기 위한 수단, 및 저장하기 위한 수단을 튜닝하기 위한 수단을 포함한다. 회로에서, 독립 신호가 제1 방향 또는 제2 방향으로 튜닝하기 위한 수단을 통과한다. 제1 방향은 제2 방향과 평행하지만 반대이다. 또한, 튜닝하기 위한 수단을 거쳐 통과하는 신호의 방향은, 저장하기 위한 수단의 전체 인덕턴스가 신호의 방향을 변화시킴으로써 변경될 수 있도록, 독립적으로 제어된다.
상이한 예시적 실시예에서, 고 저항 기판의 타겟 인덕터를 튜닝하는 방법이 제공된다. 방법은 타겟 인덕터 및 튜너 인덕터 각각이 쓰루-비아를 포함하도록, 기판에 타겟 인덕터 및 튜너 인덕터를 형성하는 단계를 포함한다. 방법은 제1 방향 또는 제2 방향으로 튜너 인덕터의 쓰루-비아를 거쳐 신호를 통과시키는 단계를 더 포함하며, 제2 방향은 제1 방향과 평행하지만 반대이다. 신호의 방향은 타겟 인덕터의 전체 인덕턴스가 튜너 인덕터의 쓰루-비아를 거쳐 통과하는 신호의 방향을 변화시킴으로써 변경될 수 있도록 제어된다.
이 실시예에서, 방법은 신호가 타겟 인덕터를 거쳐 통과하는 것과 동일한 방향으로 다수의 튜너 인덕터들 중 적어도 하나를 거쳐 신호를 통과시킴으로써 타겟 인덕터의 전체 인덕턴스를 증가시키는 단계를 포함한다. 다른 한편으로, 방법은 신호가 타겟 인덕터를 거쳐 통과하는 것과 반대 방향으로 다수의 튜너 인덕터들 중 적어도 하나를 거쳐 신호를 통과시킴으로써 타겟 인덕터의 전체 인덕턴스를 감소시키는 단계를 포함한다.
예시적 실시예에서, 고 저항 기판에 변압기를 형성하는 방법이 제공된다. 방법은 기판에 1차 루프를 제조하는 단계를 포함한다. 1차 루프는 기판의 상단 표면 및 하단 표면에서 도전성 트레이스들에 커플링되는 다수의 쓰루-비아들을 가져, 제1 연속하는 도전성 경로를 형성한다. 부가적으로, 방법은 기판에 2차 루프를 제조하는 단계를 포함한다. 2차 루프는 기판의 상단 표면 및 하단 표면에서 상이한 도전성 트레이스들에 커플링되는 다수의 쓰루-비아들을 가져, 제2 연속하는 도전성 경로를 형성하며, 제2 연속하는 도전성 경로는 제1 연속하는 도전성 경로와 독립적이다. 방법은 1차 루프를 거쳐 제1 신호를 통과시키는 단계 및 2차 루프에 제2 신호를 유도하는 단계를 또한 포함한다. 제2 신호는 1차 루프 및 2차 루프의 쓰루-비아들의 수량에 종속된다.
다른 예시적 실시예에서, 집적 회로에 타겟 인덕터를 형성하는 방법이 제공된다. 방법은 고-저항 기판에 1차 루프 및 2차 루프를 형성하는 단계를 포함한다. 1차 루프는 기판의 상단 표면 및 하단 표면에서 도전성 트레이스들에 커플링되는 다수의 쓰루-비아들을 가져, 제1 연속하는 도전성 경로를 형성하고, 2차 루프는 기판의 상단 표면 및 하단 표면에서 상이한 도전성 트레이스들에 커플링되는 다수의 쓰루-비아들을 가져, 제2 연속하는 도전성 경로를 형성한다. 제2 연속하는 도전성 경로는 제1 연속하는 도전성 경로에 독립적이다. 방법은 유도된 신호가 1차 루프 및 2차 루프의 쓰루-비아들의 수량에 종속되도록, 2차 루프에 신호를 유도하기 위한 단계를 더 포함한다.
바람직하게, 쓰루-비아 인덕터 및 쓰루-비아 변압기는 전자 패키지로 집적될 수 있다. 쓰루-비아 인덕터 및 변압기에 의하여 기판에 더 적은 공간이 점유된다. 또한, 쓰루-비아 인덕터 실시예들에서, 전체 인덕턴스는 예를 들어, 튜너 인덕터들을 거쳐 통과하는 신호들의 방향을 변화시킴으로써 조정되거나 프로그래밍될 수 있다. 쓰루-비아 인덕터 및 변압기 양자 모두가 3차원적이기 때문에, 신호들은 실질적으로 쓰루-비아들을 거쳐 수직으로 통과하고, 이로 인해 상호 인덕턴스는 인덕터 또는 변압기 위에 또는 아래에 배치되는 활성 디바이스들에 간섭하지 않는다. 게다가, 고-저항 기판은 실리콘 기판보다 더 높은 공진 주파수 및 더 적은 손실들을 가질 수 있다. 따라서, 본 발명은 종래 기술의 단점들을 극복하며, 전자 패키지에 프로그램가능성을 제공한다.
도 1은 3-차원 인덕터를 포함하는 전자 패키지의 횡단면도이다.
도 2는 유리 기판에 쓰루 비아를 형성하는 방법의 흐름도이다.
도 3은 고-저항 기판의 3-차원 인덕터의 개략도이다.
도 4는 3-차원 인덕터 및 튜너 인덕터를 포함하는 전자 패키지의 횡단면도이다.
도 5는 고-저항 기판의 제1 예시적 프로그램가능 3-차원 인덕터의 개략도이다.
도 6은 고-저항 기판의 제2 예시적 프로그램가능 3-차원 인덕터의 개략도이다.
도 7은 고-저항 기판의 제3 예시적 프로그램가능 3-차원 인덕터의 개략도이다.
도 8은 고-저항 기판의 제4 예시적 프로그램가능 3-차원 인덕터의 개략도이다.
도 9는 고-저항 기판의 제5 예시적 프로그램가능 3-차원 인덕터의 개략도이다.
도 10은 3-차원 변압기를 포함하는 전자 패키지의 횡단면도이다.
도 11은 고-저항 기판의 제1 예시적 프로그램가능 3-차원 변압기의 개략도이다.
도 12는 고-저항 기판의 제2 예시적 프로그램가능 3-차원 변압기의 개략도이다.
도 13은 고-저항 기판의 제3 예시적 프로그램가능 3-차원 변압기의 개략도이다.
도 14는 고-저항 기판의 제4 예시적 프로그램가능 3-차원 변압기의 개략도이다.
도 15는 고-저항 기판의 제5 예시적 프로그램가능 3-차원 변압기의 개략도이다.
도 16은 고-저항 기판의 제6 예시적 프로그램가능 3-차원 변압기의 개략도이다.
도 17은 3-차원 인덕터 또는 변압기가 고-저항 기판에 제조될 수 있는 예시적 무선 통신 시스템을 보여주는 블록도이다.
도 1에 도시된 예시적 실시예를 참고하여, 전자 패키지(100)에는 유리 또는 사파이어와 같은 고-저항 기판(102)이 제공된다. 하기의 논의를 목적으로, 기판(102)은 유리로 형성되는 것으로서 설명될 것이나, 다른 실시예들에서 사파이어 또는 다른 고-저항 물질이 사용될 수 있다. 3-차원 인덕터(104)는 패키지(100)에 형성되고, 다수의 쓰루-비아들(114)을 포함한다.
다수의 쓰루-비아들(114) 각각이 기판(102)의 전면측(frontside) 상의 전면측 도전성 트레이스(116)에 그리고 기판(102)의 후면측(backside) 상의 후면측 도전성 트레이스(118)에 커플링된다. 전면측 도전성 트레이스(116) 및 다른 금속 층들(120, 122)은 실리콘 이산화물과 같은 전면측 유전체 물질(106)에 의하여 둘러싸인다. 유사하게, 후면측 도전성 트레이스(118) 및 후면측 금속 층들(124, 126)은 후면측 유전체 물질(108)에 의하여 둘러싸인다. 전면측 및 후면측 도전성 트레이스들(116, 118)은 예를 들어, 구리와 같은 도전성 물질로 형성된다. 도 1의 실시예에서, 다수의 쓰루-비아들(114), 전면측 도전성 트레이스(116), 및 후면측 도전성 트레이스(118)는 연속하는 도전성 경로를 형성한다. 도 1에 도시되지 않았지만, 다수의 쓰루-비아들(114)에 커플링되는 다수의 전면측 및 후면측 도전성 트레이스들(116, 118)이 존재할 수 있다.
다수의 쓰루-비아들(114)은 구리와 같은 도전성 물질로 형성되며, 도 2의 방법(200)에 따라 기판(102)에 제조될 수 있다. 도 2의 블록(202)에서, 비아는 유리 기판에서 제1 깊이로 패터닝된다. 이 깊이는 그라인딩(grinding) 이전의 기판의 전체 두께 미만이다. 일단 비아가 패터닝되면, 블록(204)에서 구리와 같은 도전성 물질이 비아에 증착된다. 블록(206)에서, 초과량의 도전성 물질은 그 후 에칭되거나 또는 기판의 전방 표면으로부터 화학 기계적 연마(CMP) 프로세스에 의하여 제거될 수 있다.
블록(208)에서, 유전체 필름이 기판의 표면을 따라 증착될 수 있다. 유전체 필름은 실리콘 이산화물(Si02), 실리콘 산질화물(SiON), 실리콘 질화물(SiN) 또는 다른 공지된 유전체 물질일 수 있다. 일단 유전체 필름이 증착되면, 블록(210)에서, 비아 또는 금속 트렌치가 유전체 필름을 통해 패터닝될 수 있다. 그렇게 하기 위해, 트렌치는 포토레지스트 패턴을 사용하여 유전체 물질에서 에칭될 수 있다. 블록(212)에서, 트렌치는 그 후 도전성 물질로 충진된다. 초과량의 도전성 물질이 유전체 필름의 부분들을 덮어씌울 수 있기 때문에, 초과량은 에칭되거나 또는 CMP 프로세스에 의하여 제거된다. 블록(214)에서, 전면측 금속화 프로세스가 완료되고, 기판의 전방 표면이 캐리어 웨이퍼에 장착된다.
일단 기판의 전면측이 완성되면, 블록(216)에서, 유리 기판의 후면측이 그라인딩되어, 블록(202)의 부분적-비아를 개방시키고, 이를 기판의 후면측에 대한 쓰루-비아로 만든다. 일단 비아가 후면측 상에서 개방되면, 블록(218)에서, 그 위에 유전체 필름이 증착된다. 유전체 물질은 실리콘 이산화물(Si02), 실리콘 산질화물(SiON), 실리콘 질화물(SiN), 또는 다른 공지된 유전체 물질을 포함할 수 있다. 다시, 유전체 물질은 기판의 후면측 상에 증착될 때 쓰루-비아를 부분적으로 또는 완전히 차단할 수 있기 때문에, 블록(220)에서, 비아 및 금속 트렌치가 패터닝되어, 유전체 필름에 개구를 형성한다. 블록(222)에서, 도전성 물질이 트렌치 내에 증착되고, 임의의 초과 도전성 물질은 에칭되거나 또는 CMP 프로세스에 의하여 제거된다. 후면측 금속 층들이 형성되고, 블록(224)에서, 임의의 나머지 금속화 프로세스들이 유리 기판의 후면측 상에서 완료된다.
유리-쓰루 비아(through-glass via)가 형성될 수 있는 수 개의 방법들이 존재하며, 상기 설명된 방법(200)은 단지 일 예이다. 예컨대, 알루미나 금속이 비아를 충진하기 위해 증착될 수 있다. 알루미나 금속 프로세스는 더 낮은 비용들로 인하여 바람직할 수 있다. 고-저항 기판에 쓰루-비아를 제조하기 위한 다른 공지된 프로세스들 또한 가능하다.
도 1의 실시예로 돌아가, 각각의 쓰루-비아(114)의 길이는 기판(102)의 두께와 동일하거나 또는 그보다 클 수 있다. 비-제한적 일 예에서, 쓰루-비아(114)의 직경 및 길이는 각각 5 내지 50 ㎛ 및 50 내지 700 ㎛일 수 있다. 이 길이는 인덕턴스의 총량에 영향을 미치기 때문에, 쓰루-비아가 더 긴 경우 인덕터(104)는 더 큰 인덕턴스 범위를 갖는다. 다시 말해, 기판(102)의 두께를 증가시킴으로써, 인덕터(104)의 인덕턴스 범위는 또한 증가된다. 인덕턴스는 또한 하나 또는 그 초과의 쓰루-비아들(114)을 부가함으로써 증가될 수 있다.
인덕터(104)의 전체 인덕턴스 범위는 자기(self) 인덕턴스 및 상호 인덕턴스 양자 모두를 포함한다. 도 1의 실시예에서, 신호는 제1 방향(128) 또는 제2 방향(130)으로 다수의 쓰루-비아들(114)을 거쳐 통과할 수 있다. 제1 및 제2 방향들(128, 130)은 기판(102)의 상단 표면(110) 및 하단 표면(112)에 실질적으로 직교한다. 게다가, 제1 방향(128) 및 제2 방향(130)은 실질적으로 평행하지만, 서로 반대 방향들이다. 따라서, 인접한 쓰루-비아들 사이의 상호 인덕턴스는 서로 상쇄할(cancel) 수 있으며, 순(net) 상호 인덕턴스는 감소된다. 다시 말해, 상호 인덕턴스는 평행하지만 반대인 방향으로 인접한 쓰루-비아들을 거쳐 통과하는 신호로 인해 상쇄된다. 이로써, 인덕터(104)의 전체 인덕턴스 범위는 다수의 쓰루-비아들(114) 각각의 자기 인덕턴스 및 순 상호 인덕턴스에 종속된다. 다른 비-제한적 예에서, 인덕터(104)가 400개 쓰루-비아들을 포함하고, 각각의 쓰루-비아가 0.115 nH의 자기 인덕턴스를 갖는다면, 인덕터의 전체 인덕턴스는 약 46 nH일 것이다.
인덕터를 형성하는 다수의 쓰루-비아들(114)이 어레이로 정렬될 수 있다. 예컨대, 도 3의 실시예에서, 인덕터(300)는 고-저항 기판에 형성되는 다수의 쓰루-비아들(306)을 포함한다. 다수의 쓰루-비아들(306)은 3x3 매트릭스로 정렬된다. 어레이의 상부 좌측 코너에서, 제1 쓰루-비아(#1로 라벨링됨)는 그것의 한쪽 단부에서는 후면측 도전성 트레이스(302)와 그리고 대향 단부에서는 전면측 도전성 트레이스(304)와 커플링된다. 신호가 제1 쓰루-비아(306)를 거쳐 통과함에 따라, 신호는 기판의 후면측으로부터 전면측으로 제1 방향(310)으로 이동한다. 예시를 목적으로, 제1 방향(310)으로 통과하는 신호는 점선으로 도시되는 쓰루-비아(306)에 의하여 예시된다. 반면에, 대향되는 방향, 예를 들어, 제2 방향(312)으로 통과하는 신호는 실선으로 도시되는 대응하는 쓰루-비아(306)에 의하여 예시된다.
제1 쓰루-비아(306)가 전면측 도전성 트레이스(304)에 의하여 제2 쓰루-비아(306)(#2로 라벨링됨)에 커플링되기 때문에, 제1 쓰루-비아와 제2 쓰루-비아 사이에 연속하는 도전성 경로가 형성된다. 마찬가지로, 제3 내지 제9 쓰루-비아들(306)(#3 - #9로 라벨링됨)은 다수의 후면측 도전성 트레이스들(302) 및 전면측 도전성 트레이스들(304)에 의하여 서로 커플링되어, 단일의 연속하는 도전성 경로를 형성한다. 기판의 전면측과 후면측 사이에 경로가 굴곡되어(wind), 이에 의하여 3-차원 인덕터를 형성한다.
도시되지 않았지만, 각각의 도전성 트레이스의 길이는 각각의 쓰루-비아(306)의 길이보다 실질적으로 더 작다. 따라서 각각의 도전성 트레이스의 길이는 인덕터(300)의 인덕턴스에 큰 영향력을 갖지 않는다. 상기 설명된 인덕터(104)와 유사하게, 신호가 인덕터(300)를 거쳐 통과함에 따라, 신호는 평행하지만 반대인 방향들로 인접한 쓰루-비아들(306)을 거쳐 통과한다. 인덕터(300)의 상호 인덕턴스는 오프셋되고, 이로 인해 인덕터(300) 위에 또는 아래에 배치될 수 있는 다른 활성 디바이스들에 대해 적은 영향력을 갖는다. 다시 말해, 2-차원 인덕터의 단점들 중 하나는 트랜지스터들과 같은 활성 디바이스들이 인덕터 위에 또는 아래에 적층될 수 없다는 것이다. 2-차원 인덕터를 거쳐 통과하는 전류가 기판의 상단 표면 및 하단 표면에 평행하기 때문에, 인덕터로부터 생성되는 상호 인덕턴스는 인덕터 위에 또는 아래에 배치되는 다른 소자들에 부정적인 영향력을 갖는다. 따라서 2-차원 인덕터는 BEOL의 상단 금속 층들에 배치되어야 하며, 인덕터 아래의 층들 및 기판은 점유되지 않고 사용되지 않는다.
그러나, 3-차원 인덕터의 상기 설명된 실시예들에서, 인덕터를 거쳐 통과하는 신호들은 실질적으로 인덕터의 상단 표면 및 하단 표면에 직교한다. 신호는 대향되는 방향들로 인접한 쓰루-비아들을 거쳐 통과하기 때문에, 상호 인덕턴스는 다른 근처의 소자들에 대해 실질적인 영향력을 갖지 않는다. 따라서, 3-차원 인덕터의 수 개의 장점들 중 하나는 인덕터 위에 또는 아래에 하나 또는 그 초과의 다이들을 적층하는 능력이다. 이로 인해 활성 디바이스들 및 상호접속 와이어들은 상호 인덕턴스에 의하여 영향을 받지 않고 3-차원 인덕터 위에 또는 아래에 또한 배치될 수 있다.
도 4를 참고하여, 3-차원 인덕터의 상이한 실시예가 전자 패키지(400)에 제공된다. 패키지(400)는 유리, 사파이어, 또는 다른 고-저항 물질로 만들어진 고-저항 기판(402)을 포함한다. 타겟 인덕터(404)는 기판(402)에 형성되며, 쓰루-비아(408)를 포함한다. 쓰루-비아(408)는 구리와 같은 도전성 물질로 형성되며, 기판(402)의 두께의 길이로 연장한다. 타겟 인덕터(404)는 다수의 쓰루-비아들(408)을 포함할 수 있다. 패키지(400)는 기판(402)에 형성되는 튜너 인덕터(406)를 또한 포함한다. 튜너 인덕터(406)는 기판(402)에 형성되는 쓰루-비아(410)를 포함하나, 다른 실시예들에서, 튜너 인덕터(406)는 다수의 쓰루-비아들(410)을 포함할 수 있다. 게다가, 패키지(400)는 다수의 타겟 인덕터들(404) 및 튜너 인덕터들(406)을 포함할 수 있다.
타겟 인덕터(404)는 기판(402)의 전면측 및 후면측에서 금속 층 및/또는 도전성 트레이스에 커플링될 수 있다. 예컨대, 도 4에서, 타겟 인덕터(404)의 쓰루-비아들(408)은 기판(402)의 전면측 상의 금속 층들의 쌍(418, 424) 및 후면측 트레이스(416)에 커플링된다. 기판(402)의 전면측 상의 금속 층들(418, 424)은 유전체 물질(414)에 의하여 둘러싸인다. 마찬가지로, 후면측 트레이스(416)는 기판(402)의 후면측 상의 유전체 물질(412)에 의하여 둘러싸인다. 하나 초과의 타겟 인덕터(404)가 패키지(400)에서 제조되는 경우에, 타겟 인덕터들(404) 각각은 함께 커플링되어, 연속하는 도전성 경로를 형성한다.
튜너 인덕터(406)는 마찬가지로 기판의 전면측 및 후면측 양자 모두에서 금속 층들 및 도전성 트레이스들에 커플링될 수 있다. 도 4에서, 예를 들어, 쓰루-비아(410)는 전면측 상의 2개의 금속 층들(420, 422)에 그리고 후면측 상의 금속 층(426)에 커플링된다. 쓰루-비아(410)는 기판(402)의 전면측 및 후면측 상의 도전성 트레이스에 또한 커플링될 수 있다. 그러나, 각각의 튜너 인덕터(406)는 그 자신의 독립적 도전성 경로를 형성한다. 다시 말해, 패키지(400)에 하나 초과의 튜너 인덕터(406)가 제조되는 경우, 각각의 튜너 인덕터(406)는 다른 튜너 인덕터들(406)로부터 분리된다. 이러한 방식으로, 각각의 튜너 인덕터(406)는 다른 튜너 인덕터들(406)과 독립적으로 제어될 수 있다.
튜너 인덕터들(406)은 패키지(400)에 어레이로서 정렬될 수 있다. 신호들은 타겟 인덕터(404)의 인덕턴스를 제어하기 위하여 각각의 튜너 인덕터(406)의 각각의 쓰루-비아(410)를 거쳐 통과될 수 있다. 그렇게 하기 위해, 하나의 튜너 인덕터(406)를 거쳐 통과하는 신호의 방향은 타겟 인덕터(404)의 전체 인덕턴스를 조정하기 위해 변화될 수 있다. 이것은 이번의 예들로 설명된다.
도 5를 참고하여, 전자 패키지(500)의 예시적인 실시예가 제공된다. 전자 패키지(500)는 고-저항 기판, 타겟 인덕터(502), 및 다수의 튜너 인덕터들(504)을 포함한다. 타겟 인덕터(502)는 전면측 도전성 트레이스(506) 및 후면측 도전성 트레이스(508)에 커플링되는 쓰루-비아(514)를 포함한다. 마찬가지로, 다수의 튜너 인덕터들(504) 각각은 상이한 전면측 도전성 트레이스(506) 및 후면측 도전성 트레이스(508)에 커플링되는 쓰루-비아를 포함한다.
신호는 제1 방향(510) 또는 제2 방향(512)으로 타겟 인덕터(502) 및 다수의 튜너 인덕터들(504)의 쓰루-비아들(514) 각각을 거쳐 통과할 수 있다. 제1 방향(510) 및 제2 방향(512)은 서로에 반대이며(예를 들어, 기판의 전면측으로부터 후면측으로 또는 후면측으로부터 전면측으로), 그리고 기판의 전방 표면 및 후방 표면에 실질적으로 직교한다. 단지 예시를 목적으로, 타겟 인덕터(502) 및 튜너 인덕터들(504)의 쓰루-비아들이 도 5에 원들로 도시된다. 제1 방향(510)으로 쓰루-비아들 중 하나를 거쳐 통과하는 신호에 대해, 쓰루-비아는 점선의 원형으로 도시된다. 이와는 달리, 제2 방향(512)으로 쓰루-비아들 중 하나를 거쳐 통과하는 신호에 대해, 쓰루-비아는 실선의 원형으로 도시된다. 이 기호체계(symbolism)가 마찬가지로 도 6-9에 사용된다.
도 5의 실시예에 도시된 바와 같이, 하나의 타겟 인덕터(502)를 둘러싸는 8개의 튜너 인덕터들(504)이 존재한다. 타겟 인덕터(502)와 동일한 방향으로 인접한 튜너 인덕터들(504)을 거쳐 신호들을 통과시키는 것은 상호 인덕턴스를 증가시키며, 인접한 튜너 인덕터들(504)을 거쳐 신호들을 반대 방향으로 통과시키는 것은 상호 인덕턴스를 감소시킨다. 도 5에서, 신호들은 제1 방향(510)으로 튜너 인덕터들(504) 중 4개를 거쳐 통과하고, 제2 방향(512)으로 다른 4개 튜너 인덕터들(504)을 거쳐 통과한다. 게다가, 신호는 제2 방향(512)으로 타겟 인덕터(502)를 거쳐 통과한다. 제2 방향(512)으로 신호들이 거쳐서 통과되는 4개의 튜너 인덕터들(504)은 타겟 인덕터(502)의 전체 인덕턴스를 증가시키는 반면, 제1 방향(510)으로 신호들이 거쳐서 통과되는 4개의 튜너 인덕터들(504)은 전체 인덕턴스를 감소시킨다.
타겟 인덕터(502)의 전체 인덕턴스는 튜너 인덕터들(504) 중 하나 또는 그 초과의 것의 신호 방향을 스위칭시킴으로써 조정되거나 프로그래밍될 수 있다. 상기 설명된 바와 같이, 8개의 튜너 인덕터들(504) 각각은 독립적으로 제어되고, 따라서 타겟 인덕터(502)에 대한 인덕턴스 값들의 범위가 달성될 수 있다. 예를 들어, 도 5에서, 제1 튜너 비아(504)(# 1로 라벨링됨)를 거친 제2 방향(512)으로부터 제1 방향(510)으로의 신호 방향의 스위칭은, 타겟 인덕터(502)의 전체 인덕턴스를 제1 양(예를 들어, 0.6 nH)만큼 감소시킬 것이다. 마찬가지로, 제5 튜너 인덕터(504)(# 5로 라벨링됨)를 거친 신호 방향의 스위칭은 타겟 인덕터(502)의 전체 인덕턴스를 제2 양(예를 들어, 0.6 nH)만큼 감소시킬 것이다. 따라서 타겟 인덕터(502)의 전체 인덕턴스는 신호 방향을 스위칭시키는 튜너 인덕터들(504)의 수에 따라 보조를 맞춰(in steps) 증가되거나 감소될 수 있다.
도 5에 도시되지 않았지만, 신호들이 튜너 인덕터들 중 하나 또는 그 초과의 것을 거쳐 통과하지 않는 것 또한 가능하다. 예컨대, 타겟 인덕터(502)의 전체 인덕턴스는 튜너 인덕터들(504) 중 단 하나만을 거쳐 신호를 통과시킴으로써 튜닝될 수 있다. 이 예에서, 신호는 다른 7개 튜너 인덕터들에 거쳐 통과하지 않는다. 신호들을 더 많은 또는 더 적은 튜너 인덕터들(504)에 거쳐 통과시키는 것은 타겟 인덕터(502)와 함께 상호 인덕턴스의 상쇄의 양 및 증대(augmentation)의 양을 증가시키거나 감소시킨다.
도 6의 실시예를 참고하여, 2개의 쓰루 비아들(614)을 갖는 타겟 인덕터(602)를 포함하는 전자 패키지(600)가 제공된다. 타겟 인덕터(602)의 쓰루-비아들(614) 각각은 기판의 각각의 단부에서 도전성 트레이스에 커플링된다. 특히, 전면측 트레이스(606) 및 후면측 트레이스(608)는 타겟 인덕터(602)의 2개의 쓰루-비아들(614)을 커플링하여, 연속하는 도전성 경로를 형성한다. 신호는 제1 방향(610)으로 타겟 인덕터(602)의 하나의 쓰루-비아(614)를 그리고 제2 방향(612)으로 다른 쓰루-비아(614)를 거쳐 통과한다. 다시, 제1 방향 및 제2 방향은 서로 반대이며, 실질적으로 기판의 전방 표면 및 후방 표면에 직교한다.
패키지(600)는 또한 10개의 튜너 인덕터들(604)을 포함한다. 튜너 인덕터들(604)은 직사각형 어레이를 형성하며, 타겟 인덕터(602)를 둘러싼다. 튜너 인덕터들(604) 각각은 독립적 전면측 트레이스(606) 및 후면측 트레이스(608)에 커플링되는 쓰루-비아를 포함한다. 이로써, 각각의 튜너 인덕터(604)는 다른 튜너 인덕터들(604)과 독립적으로 제어될 수 있는 독립적 도전성 경로를 형성한다. 따라서, 타겟 인덕터(602)의 전체 인덕턴스는 신호가 튜너 인덕터들(604) 중 하나 또는 그 초과의 것의 쓰루-비아를 거쳐 통과하는 방향을 스위칭함으로써, 그리고 각각의 방향으로 신호가 거쳐 통과하는 튜너 인덕터들(604)의 수를 제어함으로써 프로그래밍되거나 변경될 수 있다.
3-차원 프로그램가능 인덕터의 상이한 실시예가 도 7에 도시된다. 이 실시예에서, 전자 패키지(700)는 유리, 사파이어 또는 다른 고-저항 물질로 형성될 수 있는 고-저항 기판을 포함한다. 패키지(700)는 하나의 타겟 인덕터(702) 및 12개의 튜너 인덕터들(704)을 더 포함한다. 타겟 인덕터(702)는 전면측 트레이스들(706) 및 후면측 트레이스들(708)에 커플링되는 3개의 쓰루-비아들(714)을 포함하여, 단일의 연속하는 도전성 경로를 형성한다. 다른 한편으로는, 각각의 튜너 인덕터(704)는 그것의 각각의 단부에서 도전성 트레이스에 커플링되는 쓰루-비아를 포함하나, 타겟 인덕터(702)의 쓰루-비아들(714)과 달리, 각각의 튜너 인덕터(704)는 독립적 도전성 경로를 형성한다. 이로써, 각각의 튜너 인덕터(704)의 쓰루-비아를 거쳐 통과하는 신호는 독립적으로 제어될 수 있다. 각각의 튜너 인덕터(704)를 거쳐 통과하는 신호의 방향 및 신호가 거쳐 통과하는 튜너 인덕터들(704)의 수는 타겟 인덕터(702)의 전체 인덕턴스를 제어하기 위하여 독립적으로 조정될 수 있다.
도 7의 실시예에서, 독립 신호는 제1 방향(710)으로(방향은 각각의 튜너 인덕터(704)의 쓰루-비아를 나타내는 점선의 원형에 의하여 표시됨) 제2, 제4, 제6, 제8, 제10 및 제12 튜너 인덕터들(704)(각각 2, 4, 6, 8, 10, 및 12로 라벨링됨)을 통과한다. 제1, 제3, 제5, 제7, 제9 및 제11 튜너 인덕터들(704)(1, 3, 5, 7, 9, 및 11로 라벨링됨)에서, 독립 신호는 제2 방향(712)(방향은 각각의 튜너 인덕터(704)의 쓰루-비아를 나타내는 실선의 원형에 의하여 표시됨)에 거쳐 통과한다. 다시 말해, 신호가 제1 방향(710)에 거쳐 통과하는 6개의 튜너 인덕터들(704) 및 신호가 제2 방향(712)에 거쳐 통과하는 6개의 튜너 인덕터들(704)이 존재한다. 타겟 인덕터(702)에 관해 말하자면, 신호는 제1 방향(710)으로 쓰루-비아들(714) 중 2개에 거쳐 통과하고, 제2 방향(712)으로 쓰루-비아들(714) 중 하나에 거쳐 통과한다. 신호들이 제1 방향(710)에서, 제2 방향(712)에서와 동일한 수의 튜너 인덕터들(704)에 거쳐 통과하기 때문에, 타겟 인덕터(702)에 대한 각각의 튜너 인덕터(704)의 상호 인덕턴스 영향력은 무시될 수 있다. 그러나, 타겟 인덕터(702)의 전체 인덕턴스를 증가시키거나 감소시키기 위하여, 튜너 인덕터들(704) 중 하나 또는 그 초과의 신호 방향은 스위칭될 수 있거나, 또는 신호가 튜너 인덕터들(704) 중 하나 또는 그 초과의 것에 거쳐 통과하지 않을 수 있다.
전자 패키지(800)에 형성되는 3-차원 인덕터의 다른 실시예가 도 8에 도시된다. 도 8에서, 전자 패키지(800)는 2x2 어레이로 정렬되는 4개의 쓰루-비아들(814)을 포함하는 타겟 인덕터(802)를 포함한다. 각각의 쓰루-비아(814)는 전면측 트레이스(806) 및 후면측 트레이스(808)에 의하여 커플링된다. 상기 실시예들에서 설명된 타겟 인덕터들과 유사하게, 타겟 인덕터(802)의 쓰루-비아들(814) 각각은 단일의 연속하는 도전성 경로를 형성하도록 서로 커플링된다.
패키지(800)는 타겟 인덕터(802)를 둘러싸는 직사각형으로 정렬된 12개의 튜너 인덕터들(804)을 또한 포함한다. 튜너 인덕터들(804) 각각은 전면측 트레이스(806) 및 후면측 트레이스(808)에 커플링되는 쓰루-비아를 포함한다. 게다가, 튜너 인덕터들(804) 각각은, 독립적으로 제어될 수 있는 방향으로 신호가 통과할 수 있는 독립적 도전성 경로를 형성한다. 이 실시예에서, 신호는 제1 방향(810)으로(방향은 쓰루-비아를 나타내는 점선의 원형에 의하여 표시됨) 튜너 인덕터들(804) 중 6개를 거쳐 통과하고, 제2 방향(812)으로(방향은 쓰루-비아를 나타내는 실선의 원형에 의하여 표시됨) 다른 6개 튜너 인덕터들(804)을 거쳐 통과한다. 마찬가지로, 신호는 제1 방향(810)으로 타겟 인덕터(802)의 쓰루-비아들(814) 중 2개에 거쳐 통과하고, 제2 방향(812)으로 다른 2개의 쓰루-비아들(814)에 거쳐 통과한다. 상기 설명된 바와 같이, 제1 방향 및 제2 방향(810, 812)은 평행하지만, 서로 반대이다.
타겟 인덕터(802)의 전체 인덕턴스는 튜너 인덕터들(804)에 거쳐 통과하는 신호의 신호 방향을 스위칭함으로써, 그리고 각각의 방향으로 그에 거쳐 신호들이 통과하는 튜너 인덕터들(804)의 수를 스위칭함으로써 제어될 수 있다. 각각의 튜너 인덕터(804)의 신호 방향은 타겟 인덕터(802)의 인덕턴스 값에 영향력을 갖는다. 예를 들어, 인덕턴스 범위의 한쪽 끝은 제1 방향(810)으로 튜너 인덕터들(804) 각각에 거쳐 개별적인 신호들을 통과시킴으로써 달성될 수 있다. 인덕턴스 범위의 반대편 끝은 제2 방향(812)으로 튜너 인덕터들(804) 각각에 거쳐 개별적인 신호들을 통과시킴으로써 달성될 수 있다. 이들 양 극단(extreme)들 간의 상이한 스텝(step)들은 신호의 방향 및 신호가 그에 그쳐 통과하는 튜너 인덕터들의 수를 변화시킴으로써 달성될 수 있다.
3-차원 프로그램가능 인덕터의 상이한 실시예가 도 9에 도시된다. 전자 패키지(900)는 하나의 타겟 인덕터(902) 및 8개의 튜너 인덕터들(904)을 포함한다. 타겟 인덕터(902)는 고-저항 기판에 형성되는 쓰루-비아를 포함한다. 쓰루-비아는 전면측 트레이스(906) 및 후면측 트레이스(908)에 커플링되고, 그에 의하여 단일 도전성 경로를 형성한다. 타겟 인덕터(902)는 기판에 제조되는 다수의 쓰루-비아들을 포함할 수 있다.
튜너 인덕터들(904)은 타겟 인덕터(902)를 둘러싸는 원으로 정렬된다. 튜너 인덕터들(904) 각각은 전면측 트레이스(906) 및 후면측 트레이스(908)에 커플링되는 쓰루-비아를 포함한다. 이로써, 튜너 인덕터들(904) 각각은 독립적 도전성 경로를 형성한다. 원형으로 튜너 인덕터들(904)을 정렬함으로써, 각각의 튜너 인덕터(904)는 타겟 인덕터(902)로부터 거의 동일한 거리에 있고, 타겟 인덕터(902) 및 튜너 인덕터들(904)에 의하여 점유되는 기판에서의 공간의 양은 비-원형 배열(arrangement)에서보다 더 적다.
이전에 설명된 실시예들과 유사하게, 각각의 튜너 인덕터(904)는 다른 튜너 인덕터들(904)과 독립적으로 제어될 수 있다. 도 9에서, 개별적인 신호들이 제1 방향(910)으로 제2, 제4, 제6 및 제8 튜너 인덕터들(904)(2, 4, 6, 및 8로 라벨링됨)을 r거쳐 통과하고, 제2 방향(912)으로 제1, 제3, 제5, 제7 및 제9 튜너 인덕터들(904)(1, 3, 5, 7, 및 9로 라벨링됨)을 거쳐 통과한다. 제1 방향(910)은 제2 방향(912)과 평행하지만 반대이며, 2개 방향들 모두는 기판의 전방 표면 및 후방 표면에 실질적으로 직교한다. 신호는 제2 방향(912)으로 타겟 인덕터(902)를 거쳐 통과한다. 타겟 인덕터(902)의 전체 인덕턴스를 변화시키기 위하여, 튜너 인덕터들(904) 중 적어도 하나를 거쳐 통과하는 신호가 스위칭될 수 있다. 예를 들어, 제1 튜너 인덕터(904)를 거쳐 통과하는 신호가 제2 방향(912)으로부터 제1 방향(910)으로 스위칭될 수 있다. 따라서, 원하는 인덕턴스가 튜너 인덕터들(904) 중 하나 또는 그 초과를 거쳐 통과하는 신호의 방향을 변화시킴으로써 달성될 수 있다. 타겟 인덕터(902)의 인덕턴스는 또한 신호를 튜너 인덕터들(904) 중 전체 8개보다는 적은 수의 튜너 인덕터들에 거쳐 통과시킴으로써, 튜닝될 수 있다.
도 5-9을 참고하여 상기 설명된 가변 인덕터들은 수 개의 장점들을 포함한다. 특정 전력 애플리케이션들에서, 회로의 인덕턴스의 양을 조정하거나 제어하는 것이 바람직할 수 있다. 예를 들어, 동작의 가변 주파수 또는 시변 용량성 부하를 갖는 회로에서, 이 회로는 전원에 의하여 공급되는, 요구되는 무효 전류(reactive current)를 최소화시키기 위하여 인덕턴스를 변경함으로써 튜닝될 수 있다. 상기 설명되는 가변 또는 프로그램가능 인덕터들은 이들 회로들에 바람직하게 통합될 수 있다. 게다가, 가변 또는 프로그램가능 인덕터를 사용하는 와이드 튜너블(wide tunable) LC-VCO는 재구성가능한 RF 회로를 위한 핵심적 회로들 중 하나일 수 있다.
다른 장점은 고-저항 기판에 가변 또는 프로그램가능 인덕터를 제조하는 것이다. 예를 들어, 유리 기판은 실리콘 기판보다 더 적은 손실들(예를 들어, 와전류 손실들)을 갖는다. 또한, 공진 주파수는 고-저항 기판을 이용하여 향상된다. 게다가, 예를 들어, 유리-쓰루 비아 어레이 인덕터의 전체 인덕턴스는 유사한 레이아웃 치수들을 갖는 2-차원의 나선형 인덕터의 전체 인덕턴스의 두 배 초과의 전체 인덕턴스를 가질 수 있다.
도 10으로 돌아가, 3-차원 변압기(1004)의 상이한 예시적 실시예가 전자 패키지(1000)에 형성된다. 전자 패키지(1000)는 유리, 사파이어, 또는 다른 공지된 고-저항 물질들과 같은 고-저항 기판(1002)을 포함한다. 변압기(1004)는 1차 루프(1006) 및 2차 루프(1008)를 포함한다. 1차 루프(1006)는 기판(1002)의 전면측 및 후면측 상에 트레이스들(1022)에 의하여 서로 커플링되는 다수의 쓰루-비아들(1010)에 의해 형성된다. 마찬가지로, 2차 루프(1008)는 (도 10에는 도시되지 않았지만) 기판(1002)의 전면측 및 후면측 상의 트레이스들에 또한 커플링되는 다수의 쓰루-비아들(1012)을 포함한다.
1차 루프의 다수의 쓰루-비아들(1010)은 기판(1002)의 전면측 상에 금속 층들(1026, 1030)에 그리고 기판(1002)의 후면측 상에 금속 층들(1032, 1036)에 커플링될 수 있다. 유사하게, 2차 루프(1008)의 다수의 쓰루-비아들(1012)은 기판(1002)의 전면측 상의 금속 층들(1024, 1028)에 그리고 기판(1002)의 후면측 상의 금속 층(1034)에 커플링될 수 있다. 금속 층들은 각각 기판(1002)의 전면측 및 후면측 상의 유전체 물질(1014, 1016)에 의하여 둘러싸일 수 있다.
1차 루프 및 2차 루프(1006, 1008)의 다수의 쓰루-비아들 및 도전성 트레이스들 각각은, 독립적인 연속하는 도전성 경로들을 형성한다. 1차 루프 및 2차 루프의 다수의 쓰루-비아들을 거쳐 통과하는 신호가 제1 방향(1038) 또는 제2 방향(1040) 중 하나의 방향에서 그렇게 할 수 있다. 제1 방향(1038)은 제2 방향(1040)과 평행하지만, 2개의 방향들은 서로 반대이다. 게다가, 제1 방향 및 제2 방향은 기판(1002)의 전방 표면(1018) 및 후방 표면(1020)과 실질적으로 직교한다.
각각의 쓰루-비아의 길이는 도전성 트레이스들의 길이를 초과한다. 비-제한적 예에서, 유리-쓰루 비아(TGV: through-glass via)(1010, 1012)의 직경 및 길이는 각각 5 내지 50 ㎛ 그리고 50 내지 700 ㎛일 수 있다. 길이는 상호 인덕턴스에 영향을 미치기 때문에, 쓰루-비아가 더 길 때, 상호 인덕턴스는 더 크다. 게다가, 기판(1002)의 두께를 증가시킴으로써, 변압기(1004)의 효율성은 마찬가지로 향상된다. 1차 루프와 2차 루프 간의 커플링이 증가하기 때문에(즉, 부가적인 커플링 및 더 적은 필드 누설(field leak)들이 존재함) 효율성은 향상된다
1차 루프 및 2차 루프는 또한 변압비(transformer ratio)를 형성한다. 변압비는 1차 루프(1006)에서의 쓰루-비아들(1010)의 수량 대 2차 루프(1008)에서의 쓰루-비아들(1012)의 수량의 비로서 정의될 수 있다. 예컨대, 도 10의 실시예에서, 1차 루프(1006)는 2개의 쓰루-비아들(1010)을 갖고, 2차 루프(1008)는 하나의 쓰루-비아(1012)를 갖는다. 따라서, 변압비는 2 : 1이다. 변압비는 1차 루프 및 2차 루프에서의 쓰루-비아들의 수량을 증가시키거나 또는 감소시킴으로써 조정될 수 있다.
변압비는 변압기(1004)의 출력 전압 및 임피던스에 영향을 미칠 수 있다. RF 애플리케이션들에서의 회로 성능은 예를 들어, 임피던스 격리(isolation)에 따라 좌우될 수 있다. 변압비가 1차 루프(1006) 또는 2차 루프(1008) 중 어느 하나에서의 쓰루-비아들의 수를 변화시킴으로써 조정될 수 있기 때문에, 도 10의 실시예는, 임피던스 매칭을 달성하기 위한 수단을 제공한다. 일 실시예에서, 1 : 1을 초과하는 변압비는 출력 전압을 감소시킬 수 있는 한편, 1 : 1 미만의 변압비는 출력 전압을 증가시킬 수 있다.
도 11-16에 도시된 실시예들은 상기 설명된 3-차원 변압기의 비-제한적 예들로서 제공된다. 도 11을 참고하여, 변압기(1100)가 전자 패키지에 형성된다. 변압기(1100)는 1차 루프(1102) 및 2차 루프(1104)를 포함한다. 1차 루프(1102)는 유리 또는 사파이어와 같은 고-저항 기판에 형성되는 6개의 쓰루-비아들(1106)을 포함한다. 쓰루-비아들은 전면측 트레이스들(1112) 및 후면측 트레이스들(1110)에 의하여 서로 커플링되어, 연속하는 도전성 경로를 형성한다. 마찬가지로, 2차 루프(1104)는 3개의 쓰루-비아들(1108)을 포함한다. 각각의 쓰루-비아(1108)는 그의 각각의 단부에서 전면측 트레이스(1116) 및 후면측 트레이스(1114)에 커플링된다. 3개의 쓰루-비아들(1108)이 서로 커플링되어, 연속하는 도전성 경로를 형성한다.
도 11의 실시예에서, 1차 루프(1102)에 6개의 쓰루-비아들(1106)이 그리고 2차 루프(1104)에 3개의 쓰루-비아들(1108)이 존재한다. 따라서, 변압비는 6 : 3, 또는 2 : 1이다. 신호가 1차 루프(1102)를 거쳐 통과함에 따라, 유도된 신호가 2차 루프(1104)에 생성(예를 들어, 1차 루프로부터 2차 루프로의 에너지의 전달)된다. 유도된 신호는 변압비에 종속된다. 변압비가 증가되면, 예를 들어, 2차 루프의 출력 전압은 감소된다. 다른 한편으로는, 변압비가 감소되면, 2차 루프의 출력 전압은 증가된다. 제조 동안에 변압비가 설정되도록 변압기의 설계 및 레이아웃은 정렬될 수 있다. 그러므로, 출력 전압 또는 임피던스가 요구된다면, 원하는 결과를 달성하기 위한 변압비는 1차 루프 및/또는 2차 루프에서의 원하는 수량의 쓰루-비아들을 형성함으로써 제조 동안에 설정될 수 있다.
도 12에서, 변압기(1200)의 다른 실시예가 제공된다. 변압기(1200)는 1차 루프(1202) 및 2차 루프(1204)를 포함한다. 1차 루프(1202)는 전면측 트레이스들(1212) 및 후면측 트레이스들(1210)에 의하여 서로 커플링되는 6개의 쓰루-비아들(1206)을 포함한다. 마찬가지로, 2차 루프(1204)는 전면측 트레이스들(1216) 및 후면측 트레이스들(1214)에 의하여 또한 서로 커플링되는 6개의 쓰루-비아들(1208)을 포함한다. 쓰루-비아들(1206, 1208)은 바람직하게 유리, 사파이어, 또는 다른 고-저항 물질과 같은 고-저항 기판에 제조된다.
이 실시예에서, 변압비는 6 : 6, 또는 1 : 1이다. 변압기(1200)는 더 나은 회로 성능을 제공하기 위하여 임피던스 매칭 또는 격리를 제공할 수 있다. RF 회로에서, 예를 들어, 임피던스 매칭은 2개의 상이한 회로들을 물리적으로 절연시키는데 있어 중요하다. 물리적 격리가 존재하더라도, 전자기 커플링을 거치는 변압기(1200)는 1차 루프(1202)와 2차 루프(1204) 사이에서 신호를 전송 또는 전달할 수 있다.
도 13을 참고하여, 고-저항 기판에 형성되는 3-차원 변압기(1300)의 상이한 실시예가 예시된다. 변압기(1300)는 1차 루프(1302) 및 2차 루프(1304)를 포함한다. 1차 루프(1302)는 기판에 형성되는 10개의 쓰루-비아들(1306)을 포함한다. 쓰루-비아들(1306)은 다수의 전면측 트레이스들(1312)에 의하여 기판의 전면측 상에서 그리고 다수의 후면측 트레이스들(1310)에 의하여 기판의 후면측 상에서 서로 커플링되어, 연속하는 도전성 경로를 형성한다. 2차 루프(1304)는 고-저항 기판에 제조되는 2개의 쓰루-비아들(1308)을 포함한다. 2개의 쓰루-비아들(1308)은 전면측 트레이스(1316)에 의하여 서로 커플링되어, 연속하는 도전성 경로를 형성한다. 기판의 후면측 상에서, 쓰루-비아들(1308)은 후면측 트레이스들(1314)에 커플링된다.
이 실시예에서 변압비는 10 : 2 또는 5 : 1이다. 신호가 1차 루프(1302)를 통과함에 따라, 다른 신호가 2차 루프(1304)에 유도된다. 예를 들어, 2차 루프(1304)의 출력 전압은 변압비로 인하여 5x만큼 감소된다. 변압비는 1차 및 2차 쓰루-비아들의 수량을 조정함으로써 제조 이전에 설정될 수 있다. 출력 전압 및 임피던스가 2개의 루프들에서 권선(turn)들의 수에 종속되기 때문에, 루프들 중 하나 또는 양자 모두로부터 하나 또는 그 초과의 쓰루-비아들을 제거하거나 또는 부가하는 것은 각각의 루프에서의 권선들의 수를 변화시킬 것이다. 그에 따라, 원하는 출력 전압 또는 임피던스가 달성될 수 있다.
도 14의 실시예에서, 고-저항 기판에 형성되는 3-차원 변압기(1400)가 도시된다. 변압기(1400)는 1차 루프(1402) 및 2차 루프(1404)를 포함한다. 1차 루프(1402)는 다수의 전면측 트레이스들(1412) 및 다수의 후면측 트레이스들(1410)에 의하여 서로 커플링되는 7개의 쓰루-비아들(1406)을 포함한다. 1차 루프(1402)는 신호가 통과할 수 있는 연속하는 도전성 경로 또는 회로를 포함한다. 2차 루프(1404)는 다수의 전면측 트레이스들(1416) 및 다수의 후면측 트레이스들(1414)에 의하여 서로 커플링되는 8개의 쓰루-비아들(1408)을 포함한다. 2차 루프(1404)는 신호가 그를 거쳐 통과할 수 있는 독립적 연속하는 도전성 경로를 형성한다.
1차 루프(1402) 및 2차 루프(1404) 양자 모두의 도전성 트레이스들은 도 14에 도시된 바와 같이 기판의 상이한 면들 상에 교차할(criss-cross) 수 있다. 쓰루-비아들이 서로 더 멀리 이격될 때, 작은 상호 인덕턴스 영향력이 존재할 수 있음에 따라, 가능하다면, 각각의 도전성 트레이스의 길이가 감소되는 것이 또한 바람직할 수 있다. 예를 들어, 2차 루프(1404)의 제12 및 제13 쓰루-비아들(1408)(#12 및 13으로 라벨링된)은 제11 및 제12 쓰루-비아들(1408)보다 서로로부터 더 이격된다. 상호 인덕턴스 영향력은 변압기(1400)의 효율성에 영향을 미칠 수 있다.
도 14에서의 변압비는 7 : 8이다. 신호가 1차 루프(1402)를 거쳐 통과함에 따라, 다른 신호가 2차 루프(1404)에 유도된다. 예를 들어, 2차 루프(1404)의 출력 전압은 이 변압비로 인해 증가된다. 제조 이전에, 변압비는 1차 루프(1402) 및/또는 2차 루프(1404)에 원하는 수의 쓰루-비아들을 형성함으로써 설정될 수 있다. 예를 들어, 2차 루프(1404)에 부가적인 쓰루-비아를 부가하는 것은 변압비를 7 : 9로 변화시킬 것이고, 이에 의해 유도된 신호를 추가로 증가시킬 것이다. 그에 따라, 원하는 출력 전압 또는 임피던스는 출력 전압 또는 임피던스를 달성하기 위한 변압비를 결정하고 1차 루프 및 2차 루프에 필요한 수의 쓰루-비아들을 제조함으로써 달성될 수 있다.
도 15를 참고하여, 3-차원 변압기(1500)의 다른 실시예가 예시된다. 변압기(1500)는 예를 들어, 유리 또는 사파이어와 같은 고-저항 기판에 형성되며, 1차 루프(1502) 및 2차 루프(1504)를 포함한다. 1차 루프(1502) 및 2차 루프(1504) 양자 모두는 쓰루-비아들 및 도전성 트레이스들로 형성되는, 독립적인, 연속적 회로들 또는 도전성 경로들이다. 1차 루프(1502)는 예를 들어, 다수의 전면측 트레이스들(1512) 및 후면측 트레이스들(1510)에 의하여 서로 커플링되는 12개의 쓰루-비아들(1506)을 포함한다. 2차 루프(1504)는 다수의 전면측 트레이스들(1516) 및 후면측 트레이스들(1514)에 의하여 서로 커플링되는 4개의 쓰루-비아들(1508)을 포함한다. 쓰루-비아들 및 도전성 트레이스들이 다수의 상이한 방식들로 정렬될 수 있으나, 도 15에서, 1차 루프(1502)는 2차 루프(1504)를 둘러싼다.
그러나, 더욱 중요한 것은(of greater importance), 변압비가 12 : 4 또는 3 : 1 라는 것이다. 신호가 1차 루프(1502)를 통과함에 따라, 신호가 2차 루프(1504)에 유도된다. 이 변압비로 인하여, 유도된 신호는 1차 루프(1502)를 통과하는 신호에 비해 3x만큼 감소된다. 유도된 신호는 변압비를 변화시킴으로써 증가되거나 또는 추가로 감소될 수 있다. 예를 들어, 유도된 신호는 변압비를 증가시킴으로써(예를 들어, 제조 동안에 1차 루프(1502)에 하나 또는 그 초과의 쓰루-비아들을 부가하거나 또는 2차 루프(1504)로부터 하나 또는 그 초과의 쓰루-비아들을 제거) 감소될 수 있다. 대안적으로, 다른 예로서, 유도된 신호는 변압비를 감소시킴으로써(예를 들어, 제조 동안에 2차 루프(1504)에 하나 또는 그 초과의 쓰루-비아들을 부가하거나 또는 1차 루프(1502)로부터 하나 또는 그 초과의 쓰루-비아들을 제거) 증가될 수 있다.
고-저항 기판에 형성되는 3-차원 변압기(1600)의 상이한 실시예가 도 16에 예시된다. 변압기(1600)는 1차 루프(1602) 및 2차 루프(1604)를 포함한다. 1차 루프(1602)는 8개의 쓰루-비아들(1606)을 포함한다. 8개의 쓰루-비아들(1606)은 다수의 전면측 트레이스들(1612) 및 다수의 후면측 트레이스들(1610)에 의하여 서로 커플링되어, 연속하는 도전성 경로 또는 회로를 형성한다. 마찬가지로, 2차 루프(1604)는 8개의 쓰루-비아들(1608)을 포함한다. 2차 루프(1604)의 8개의 쓰루-비아들(1608)은 다수의 전면측 트레이스들(1616) 및 다수의 후면측 트레이스들(1614)에 또한 커플링되어, 독립적 도전성 경로 또는 회로를 형성한다. 이 실시예의 변압비는 8 : 8 또는 1 : 1이다.
도 11-16에 특정 예들이 도시되었으나, 3-차원 변압기는 출력 및/또는 회로 성능에 영향을 미치기 위해 임의의 원하는 변압비를 달성하도록 설계될 수 있다. 쓰루-비아들은 원하는 회로 성능 및 기판의 이용가능한 공간에 기반하여 서로 이격될 수 있다. 상기 설명된 바와 같이, 변압기는 전압 및 임피던스 매칭을 변환시키는데 사용될 수 있다. 이것은 또한 특히, RF 애플리케이션들에서, 차등적(differential) 입력 또는 출력으로서 사용될 수 있다.
3-차원 변압기는 2-차원 변압기에 비해 유리하며, 이는 3-차원 변압기는 기판에서 더 적은 면적을 요구하고, 더 높은 효율성을 갖기 때문이다. 특히, 쓰루-비아들의 수직 어레이는 변압기의 루프들 또는 회로들이 서로 더욱 근접하게 이격되도록 허용한다. 예를 들어, 유리-쓰루 비아는 절연 층을 요구하지 않고 유리 기판에 용이하게 제조될 수 있다. 게다가, 3-차원 변압기는 임의의 원하는 임피던스 매칭 또는 출력 전압 요건을 충족시키도록 설계될 수 있다. 또한, 고-저항 기판에서는, 실리콘 기판에서보다 더욱 적은 손실들 및 더 높은 공진 주파수가 존재한다.
도 17은 고-저항 기판에 형성되는 3-차원 인덕터 또는 변압기를 갖는 전자 패키지의 일 실시예가 바람직하게 이용될 수 있는 예시적인 무선 통신 시스템(1700)을 도시한다. 예시를 목적으로, 도 17은 3개의 원격 유닛들(1720, 1730, 및 1750) 및 2개의 기지국들(1740)을 도시한다. 통상적인 무선 통신 시스템들이 더욱 많은 원격 유닛들 및 기지국들을 가질 수 있음이 인식되어야 한다. 원격 유닛들(1720, 1730, 및 1750) 중 임의의 것은 본 명세서에 개시된 것과 같은 고-저항 기판에 형성된 3-차원 인덕터 또는 변압기를 갖는 전자 패키지를 포함할 수 있다. 도 17은 기지국들(1740)로부터 원격 유닛들(1720, 1730, 및 1750)로의 순방향 링크 신호들(1780) 및 원격 유닛들(1720, 1730, 및 1750)로부터 기지국들(1740)로의 역방향 링크 신호들(1790)을 도시한다.
도 17에서, 원격 유닛(1720)은 이동 전화로서 도시되고, 원격 유닛(1730)은 휴대용 컴퓨터로서 도시되며, 그리고 원격 유닛(1750)은 무선 로컬 루프 시스템의 고정 위치 원격 유닛으로서 도시된다. 예를 들어, 원격 유닛들은 휴대폰들, 핸드-헬드(hand-held) 개인용 통신 시스템(PCS) 유닛들, 휴대용 데이터 유닛들 예컨대, 개인용 데이터 단말들, 또는 고정 위치 데이터 유닛들 예컨대 검침 장비(meter reading equipment)일 수 있다. 도 17은 본 명세서에 개시된 바와 같이 고-저항 기판에 형성되는 3-차원 인덕터 또는 변압기를 갖는 전자 패키지를 포함할 수 있는 특정 예시적 원격 유닛들을 예시하나, 패키지 기판은 이들 예시적인 예시된 유닛들로 제한되지 않는다. 실시예들은 고-저항 기판에 형성되는 3-차원 인덕터 또는 변압기를 갖는 전자 패키지가 요구되는 임의의 전자 디바이스에서 적절히 이용될 수 있다.
본 발명의 원리들을 포함하는 예시적 실시예들이 앞서 개시되었으나, 본 발명은 개시된 실시예들로 제한되지 않는다. 대신에, 이 출원은 그것의 일반적 원리들을 사용하여 발명의 임의의 변형들, 용도들 또는 적응들을 커버하도록 의도된다. 게다가, 이 출원은, 첨부된 청구항들의 범위(limits) 내에 속하고 이 발명과 관련되는 기술분야에 공지된 또는 통상의 관행 내에서 행해지는 것으로서, 본 개시물로부터의 이러한 변경들을 커버하도록 의도된다.

Claims (53)

  1. 전자 패키지의 회로로서,
    상단(top) 표면 및 하단(top) 표면을 갖는 고-저항 기판;
    상기 기판에 형성된 제1 쓰루-비아(through-via)를 포함하는 제1 인덕터 ― 상기 제1 쓰루-비아를 거쳐 제1 신호가 통과됨 ― ; 및
    제2 신호가 통과하는, 상기 기판에 형성된 제2 쓰루-비아를 포함하는 제2 인덕터 ― 상기 제2 쓰루-비아를 거쳐 제2 신호가 통과되며, 상기 제2 신호는 제1 방향 또는 제2 방향으로 통과하고, 상기 제2 방향은 실질적으로 상기 제1 방향과 평행하지만 반대임 ―
    를 포함하며, 추가로, 상기 제1 인덕턴스의 전체 인덕턴스는 상기 제2 신호의 방향을 변화시킴으로써 제어되는, 전자 패키지의 회로.
  2. 제1항에 있어서,
    상기 제1 인덕터는 타겟 인덕터인, 전자 패키지의 회로.
  3. 제1항에 있어서,
    상기 제2 인덕터는 튜너 인덕터인, 전자 패키지의 회로.
  4. 제1항에 있어서,
    상기 제2 인덕터는 다수의 제2 인덕터들을 포함하는, 전자 패키지의 회로.
  5. 제4항에 있어서,
    상기 다수의 제2 인덕터들 각각을 거쳐 통과하는 상기 제2 신호의 방향은 독립적으로 제어되는, 전자 패키지의 회로.
  6. 제4항에 있어서,
    상기 제1 인덕터의 전체 인덕턴스는, 상기 제1 신호와 동일한 방향으로 상기 다수의 제2 인덕터들 중 적어도 하나를 거쳐 상기 제2 신호를 통과시킴으로써 증가되는, 전자 패키지의 회로.
  7. 제4항에 있어서,
    상기 제1 인덕터의 전체 인덕턴스는, 상기 제1 신호와 반대 방향으로 상기 다수의 제2 인덕터들 중 적어도 하나를 거쳐 상기 제2 신호를 통과시킴으로써 감소되는, 전자 패키지의 회로.
  8. 제4항에 있어서,
    상기 제1 인덕터의 전체 인덕턴스는 인덕턴스 값들의 범위를 포함하며, 상기 범위는 상기 제2 인덕터들의 수에 의하여 결정되는, 전자 패키지의 회로.
  9. 제4항에 있어서,
    상기 제1 신호가 상기 제1 인덕터를 거쳐 통과하는 것과 동일한 방향으로 상기 제2 신호가 상기 다수의 제2 인덕터들 각각을 거쳐 통과하는 경우, 상기 제1 인덕터의 전체 인덕턴스는 최대 인덕턴스 값에 있는, 전자 패키지의 회로.
  10. 제4항에 있어서,
    상기 제1 신호가 상기 제1 인덕터를 거쳐 통과하는 것과 반대 방향으로 상기 제2 신호가 상기 다수의 제2 인덕터들 각각을 거쳐 통과하는 경우, 상기 제1 인덕터의 전체 인덕턴스는 최소 인덕턴스 값에 있는, 전자 패키지의 회로.
  11. 제4항에 있어서,
    상기 다수의 제2 인덕터들 각각의 쓰루-비아는 상기 기판의 상기 상단 표면 및 상기 하단 표면에서 도전성 트레이스에 커플링되고, 이에 의하여 독립적으로 연속하는 도전성 경로를 형성하는, 전자 패키지의 회로.
  12. 제4항에 있어서,
    상기 다수의 제2 인덕터들은 실질적으로 상기 제1 인덕터를 둘러싸는 제2 인덕터들의 어레이를 형성하는, 전자 패키지의 회로.
  13. 제12항에 있어서,
    상기 제2 인덕터들의 어레이는 원형 또는 다각형 어레이를 형성하는, 전자 패키지의 회로.
  14. 제1항에 있어서,
    상기 제1 인덕터는 다수의 쓰루-비아들을 포함하는, 전자 패키지의 회로.
  15. 제14항에 있어서,
    상기 제1 인덕터의 상기 다수의 쓰루-비아들은 연속하는 도전성 경로를 형성하기 위하여 다수의 도전성 트레이스들에 커플링되는, 전자 패키지의 회로.
  16. 제1항에 있어서,
    상기 제1 신호 및 제2 신호는 상기 기판의 상기 상단 표면 및 상기 하단 표면에 직교하게 상기 제1 인덕터 및 제2 인덕터의 상기 쓰루-비아들을 거쳐 통과하는, 전자 패키지의 회로.
  17. 제1항에 있어서,
    음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 개인용 디지털 단말(PDA), 고정 위치 데이터 유닛, 및 컴퓨터로 구성되는 그룹으로부터 선택된 디바이스에 통합되는, 전자 패키지의 회로.
  18. 고-저항 기판에 형성되는 인덕터로서,
    상기 고-저항 기판의 다수의 쓰루-비아들;
    상기 기판의 상기 상단 표면 상의 다수의 도전성 트레이스들 ― 각각의 도전성 트레이스는 상기 쓰루-비아들 중 하나를 상기 쓰루-비아들 중 다른 하나에 커플링함 ― ; 및
    상기 기판의 상기 하단 표면 상의 다수의 도전성 트레이스들 ― 각각의 도전성 트레이스는 상기 쓰루-비아들 중 하나를 상기 쓰루-비아들 중 다른 하나에 커플링함 ―
    을 포함하며, 상기 상단 표면 및 상기 하단 표면 상의 상기 다수의 도전성 트레이스들과 상기 다수의 쓰루-비아들은 연속하는 도전성 경로를 형성하는, 고-저항 기판에 형성되는 인덕터.
  19. 제18항에 있어서,
    상기 다수의 쓰루-비아들은 쓰루-비아들의 어레이를 형성하는, 고-저항 기판에 형성되는 인덕터.
  20. 제18항에 있어서,
    상기 다수의 쓰루-비아들은 상기 기판의 상기 상단 표면 및 상기 하단 표면에 직교하는, 고-저항 기판에 형성되는 인덕터.
  21. 제18항에 있어서,
    신호가 상기 도전성 경로를 거쳐 통과함에 따라, 상기 다수의 쓰루-비아들의 상호 인덕턴스 영향력은 무시될 수 있는(negligible), 고-저항 기판에 형성되는 인덕터.
  22. 제18항에 있어서,
    음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 개인용 디지털 단말(PDA), 고정 위치 데이터 유닛, 및 컴퓨터로 구성되는 그룹으로부터 선택된 디바이스에 통합되는, 고-저항 기판에 형성되는 인덕터.
  23. 고-저항 기판의 변압기로서,
    상기 기판에 배치되는 다수의 쓰루-비아들을 갖는 1차 루프 ― 상기 다수의 쓰루-비아들은 제1 연속하는 도전성 경로를 형성하기 위하여 상기 기판의 상단 표면 및 하단 표면에서 도전성 트레이스들에 커플링됨 ― ; 및
    상기 기판에 배치되는 다수의 쓰루-비아들을 갖는 2차 루프 ― 상기 다수의 쓰루-비아들은 제2 연속하는 도전성 경로를 형성하기 위하여 상기 기판의 상기 상단 표면 및 상기 하단 표면에서 상이한 도전성 트레이스들에 커플링되고, 상기 제2 연속하는 도전성 경로는 상기 제1 연속하는 도전성 경로에 독립적임 ―
    를 포함하며, 상기 1차 루프를 거쳐 통과하는 신호는 상기 2차 루프에 신호를 유도하며, 상기 2차 루프의 신호는 상기 1차 루프 및 상기 2차 루프의 쓰루-비아들의 수량에 종속되는, 고-저항 기판의 변압기.
  24. 제23항에 있어서,
    상기 신호가 상기 1차 루프 또는 2차 루프의 상기 다수의 쓰루-비아들 중 하나를 거쳐 통과함에 따라, 상기 신호의 방향은 상기 기판의 상기 상단 표면 및 상기 하단 표면에 직교하는, 고-저항 기판의 변압기.
  25. 제23항에 있어서,
    상기 1차 루프 및 상기 2차 루프의 상기 다수의 쓰루-비아들은 쓰루-비아들의 어레이를 형성하는, 고-저항 기판의 변압기.
  26. 제23항에 있어서,
    상기 1차 루프의 쓰루-비아들의 수가 상기 2차 루프의 쓰루-비아들의 수를 초과하는 경우, 유도된 신호는 감소하는, 고-저항 기판의 변압기.
  27. 제23항에 있어서,
    상기 2차 루프의 쓰루-비아들의 수가 상기 1차 루프의 쓰루-비아들의 수를 초과하는 경우, 유도된 신호는 증가하는, 고-저항 기판의 변압기.
  28. 제23항에 있어서,
    음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 개인용 디지털 단말(PDA), 고정 위치 데이터 유닛, 및 컴퓨터로 구성되는 그룹으로부터 선택된 디바이스에 통합되는, 고-저항 기판의 변압기.
  29. 전자 패키지의 집적 회로로서,
    고-저항 기판;
    자계의 에너지를 저장하기 위한 수단; 및
    상기 저장하기 위한 수단을 튜닝하기 위한 수단
    을 포함하며, 독립 신호가 제1 방향 또는 제2 방향으로 상기 튜닝하기 위한 수단을 거쳐 통과하고, 상기 제1 방향은 상기 제2 방향과 평행하지만 반대이며;
    추가로, 상기 튜닝하기 위한 수단을 거쳐 통과하는 신호의 방향은, 상기 저장하기 위한 수단의 전체 인덕턴스가 상기 신호의 방향을 변화시킴으로써 변경될 수 있도록, 독립적으로 제어되는, 전자 패키지의 집적 회로.
  30. 제29항에 있어서,
    상기 저장하기 위한 수단은 적어도 하나의 쓰루-비아를 포함하는, 전자 패키지의 집적 회로.
  31. 제29항에 있어서,
    상기 튜닝하기 위한 수단은 적어도 하나의 쓰루-비아를 포함하는, 전자 패키지의 집적 회로.
  32. 제29항에 있어서,
    다수의 튜닝하기 위한 수단을 더 포함하며, 상기 다수의 튜닝하기 위한 수단 각각은 독립적인 도전성 경로를 형성하는, 전자 패키지의 집적 회로.
  33. 제29항에 있어서,
    다수의 저장하기 위한 수단을 더 포함하며, 상기 다수의 저장하기 위한 수단은 연속하는 도전성 경로를 형성하기 위하여 함께 커플링되는, 전자 패키지의 집적 회로.
  34. 제29항에 있어서,
    상기 저장하기 위한 수단의 전체 인덕턴스는, 상기 저장하기 위한 수단을 거쳐 통과하는 신호와 동일한 방향으로 상기 튜닝하기 위한 수단을 거쳐 상기 신호를 통과시킴으로써 증가되는, 전자 패키지의 집적 회로.
  35. 제29항에 있어서,
    상기 저장하기 위한 수단의 전체 인덕턴스는, 상기 저장하기 위한 수단을 거쳐 통과하는 신호와 반대 방향으로 상기 튜닝하기 위한 수단을 거쳐 상기 신호를 통과시킴으로써 감소되는, 전자 패키지의 집적 회로.
  36. 제29항에 있어서,
    음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 개인용 디지털 단말(PDA), 고정 위치 데이터 유닛, 및 컴퓨터로 구성되는 그룹으로부터 선택된 디바이스에 통합되는, 전자 패키지의 집적 회로.
  37. 고 저항 기판의 타겟 인덕터를 튜닝하는 방법으로서,
    상기 기판에 타겟 인덕터 및 튜너 인덕터를 형성하는 단계 ― 상기 타겟 인덕터 및 상기 튜너 인덕터 각각은 쓰루-비아를 포함함 ― ;
    제1 방향 또는 제2 방향으로 상기 튜너 인덕터의 상기 쓰루-비아를 거쳐 신호를 통과시키는 단계 ― 상기 제2 방향은 상기 제1 방향과 평행하지만 반대임 ― ; 및
    상기 타겟 인덕터의 상기 전체 인덕턴스가 상기 튜너 인덕터의 상기 쓰루-비아를 거쳐 통과하는 신호의 방향을 변화시킴으로써 변경될 수 있도록, 상기 신호의 방향을 제어하는 단계
    를 포함하는, 고 저항 기판의 타겟 인덕터를 튜닝하는 방법.
  38. 제37항에 있어서,
    다수의 튜너 인덕터들을 형성하는 단계를 더 포함하는, 고 저항 기판의 타겟 인덕터를 튜닝하는 방법.
  39. 제38항에 있어서,
    상기 타겟 인덕터의 상기 쓰루-비아를 거쳐 신호를 통과시키는 단계를 더 포함하는, 고 저항 기판의 타겟 인덕터를 튜닝하는 방법.
  40. 제39항에 있어서,
    상기 신호가 상기 타겟 인덕터를 거쳐 통과하는 것과 동일한 방향으로 상기 다수의 튜너 인덕터들 중 적어도 하나를 거쳐 상기 신호를 통과시킴으로써, 상기 타겟 인덕터의 상기 전체 인덕턴스를 증가시키는 단계를 더 포함하는, 고 저항 기판의 타겟 인덕터를 튜닝하는 방법.
  41. 제39항에 있어서,
    상기 신호가 상기 타겟 인덕터를 거쳐 통과하는 것과 반대 방향으로 상기 다수의 튜너 인덕터들 중 적어도 하나를 거쳐 상기 신호를 통과시킴으로써, 상기 타겟 인덕터의 상기 전체 인덕턴스를 감소시키는 단계를 더 포함하는, 고 저항 기판의 타겟 인덕터를 튜닝하는 방법.
  42. 제37항에 있어서,
    음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 개인용 디지털 단말(PDA), 고정 위치 데이터 유닛, 및 컴퓨터로 구성되는 그룹으로부터 선택된 디바이스에 통합되는, 고 저항 기판의 타겟 인덕터를 튜닝하는 방법.
  43. 고 저항 기판의 변압기를 형성하는 방법으로서,
    제1 연속하는 도전성 경로를 형성하기 위하여 상기 기판의 상단 표면 및 하단 표면에서 도전성 트레이스들에 커플링되는 다수의 쓰루-비아들을 갖는 1차 루프를, 상기 기판에 제조하는 단계;
    제2 연속하는 도전성 경로를 형성하기 위하여 상기 기판의 상단 표면 및 하단 표면에서 상이한 도전성 트레이스들에 커플링되는 다수의 쓰루-비아들을 갖는 2차 루프를, 상기 기판에 제조하는 단계 ― 상기 제2 연속하는 도전성 경로는 상기 제1 연속하는 도전성 경로와 독립적임 ― ;
    상기 1차 루프를 거쳐 제1 신호를 통과시키는 단계; 및
    상기 1차 루프 및 상기 2차 루프의 쓰루-비아들의 수량에 종속되는 제2 신호를 상기 2차 루프에 유도하는 단계
    를 포함하는, 고 저항 기판의 변압기를 형성하는 방법.
  44. 제43항에 있어서,
    상기 2차 루프의 쓰루-비아들의 수가 상기 1차 루프의 쓰루-비아들의 수를 초과하는 경우, 상기 유도된 제2 신호를 증가시키는 단계를 더 포함하는, 고 저항 기판의 변압기를 형성하는 방법.
  45. 제43항에 있어서,
    상기 1차 루프의 쓰루-비아들의 수가 상기 2차 루프의 쓰루-비아들의 수를 초과하는 경우, 상기 유도된 제2 신호를 감소시키는 단계를 더 포함하는, 고 저항 기판의 변압기를 형성하는 방법.
  46. 제43항에 있어서,
    상기 기판의 상단 및 하단 표면에 실질적으로 직교하는 방향으로 상기 1차 루프의 상기 다수의 쓰루-비아들 중 하나를 거쳐 상기 제1 신호를 통과시키는 단계를 더 포함하는, 고 저항 기판의 변압기를 형성하는 방법.
  47. 제43항에 있어서,
    상기 기판의 상단 및 하단 표면에 실질적으로 직교하는 방향으로 상기 2차 루프의 상기 다수의 쓰루-비아들 중 하나를 거쳐 상기 제2 신호를 통과시키는 단계를 더 포함하는, 고 저항 기판의 변압기를 형성하는 방법.
  48. 제43항에 있어서,
    음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 개인용 디지털 단말(PDA), 고정 위치 데이터 유닛, 및 컴퓨터로 구성되는 그룹으로부터 선택된 디바이스에 통합되는, 고 저항 기판의 변압기를 형성하는 방법.
  49. 집적 회로에 타겟 인덕터를 형성하는 방법으로서,
    고-저항 기판에 1차 루프 및 2차 루프를 형성하는 단계 ― 상기 1차 루프는 제1 연속하는 도전성 경로를 형성하기 위하여, 상기 기판의 상단 표면 및 하단 표면에서 도전성 트레이스들에 커플링되는 다수의 쓰루-비아들을 갖고, 상기 2차 루프는 제2 연속하는 도전성 경로를 형성하기 위하여 상기 기판의 상단 표면 및 하단 표면에서 상이한 도전성 트레이스들에 커플링되는 다수의 쓰루-비아들을 가지며, 상기 제2 연속하는 도전성 경로는 상기 제1 연속하는 도전성 경로와 독립적임 ― ; 및
    상기 2차 루프에 신호를 유도하기 위한 단계
    를 포함하며, 상기 유도된 신호는 상기 1차 루프 및 상기 2차 루프의 쓰루-비아들의 수량에 종속되는, 집적 회로에 타겟 인덕터를 형성하는 방법.
  50. 제49항에 있어서,
    상기 유도하기 위한 단계는, 상기 1차 루프를 거쳐 상이한 신호를 통과시키는 단계를 포함하는, 집적 회로에 타겟 인덕터를 형성하는 방법.
  51. 제49항에 있어서,
    상기 2차 루프의 쓰루-비아들의 수가 상기 1차 루프의 쓰루-비아들의 수를 초과하는 경우, 상기 유도된 신호를 증가시키는 단계를 더 포함하는, 집적 회로에 타겟 인덕터를 형성하는 방법.
  52. 제49항에 있어서,
    상기 1차 루프의 쓰루-비아들의 수가 상기 2차 루프의 쓰루-비아들의 수를 초과하는 경우, 상기 유도된 신호를 감소시키는 단계를 더 포함하는, 집적 회로에 타겟 인덕터를 형성하는 방법.
  53. 제49항에 있어서,
    음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 개인용 디지털 단말(PDA), 고정 위치 데이터 유닛, 및 컴퓨터로 구성되는 그룹으로부터 선택된 디바이스에 통합되는, 집적 회로에 타겟 인덕터를 형성하는 방법.
KR1020127034112A 2010-06-01 2011-05-31 프로그램가능성을 갖는 고-저항 기판의 쓰루-비아 인덕터 또는 변압기 KR101433267B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/791,023 2010-06-01
US12/791,023 US8384507B2 (en) 2010-06-01 2010-06-01 Through via inductor or transformer in a high-resistance substrate with programmability
PCT/US2011/038604 WO2011153162A1 (en) 2010-06-01 2011-05-31 Through via inductor or transformer in a high-resistance substrate with programmability

Publications (2)

Publication Number Publication Date
KR20130032331A true KR20130032331A (ko) 2013-04-01
KR101433267B1 KR101433267B1 (ko) 2014-08-22

Family

ID=44584721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127034112A KR101433267B1 (ko) 2010-06-01 2011-05-31 프로그램가능성을 갖는 고-저항 기판의 쓰루-비아 인덕터 또는 변압기

Country Status (7)

Country Link
US (2) US8384507B2 (ko)
EP (2) EP2741303B1 (ko)
JP (1) JP5512885B2 (ko)
KR (1) KR101433267B1 (ko)
CN (1) CN102918608B (ko)
TW (1) TW201214474A (ko)
WO (1) WO2011153162A1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9058973B2 (en) * 2011-04-13 2015-06-16 International Business Machines Corporation Passive devices fabricated on glass substrates, methods of manufacture and design structures
US8347490B1 (en) * 2011-06-30 2013-01-08 Chipbond Technology Corporation Method for fabricating a carrier with a three dimensional inductor
US8922309B1 (en) * 2011-10-17 2014-12-30 Xilinx, Inc. Devices and methods for tuning an inductor
US20130207745A1 (en) * 2012-02-13 2013-08-15 Qualcomm Incorporated 3d rf l-c filters using through glass vias
US9461607B2 (en) * 2012-04-13 2016-10-04 Cyntec Co., Ltd. Balance filter
US8803648B2 (en) 2012-05-03 2014-08-12 Qualcomm Mems Technologies, Inc. Three-dimensional multilayer solenoid transformer
US9111933B2 (en) * 2012-05-17 2015-08-18 International Business Machines Corporation Stacked through-silicon via (TSV) transformer structure
US10115671B2 (en) 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US8963671B2 (en) 2012-08-31 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor transformer device and method for manufacturing the same
US20140104284A1 (en) * 2012-10-16 2014-04-17 Qualcomm Mems Technologies, Inc. Through substrate via inductors
US9431473B2 (en) 2012-11-21 2016-08-30 Qualcomm Incorporated Hybrid transformer structure on semiconductor devices
US9203373B2 (en) 2013-01-11 2015-12-01 Qualcomm Incorporated Diplexer design using through glass via technology
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
US8952747B1 (en) 2013-02-28 2015-02-10 Marvell International Ltd. High-power non-linear voltage regulator
US9410990B2 (en) * 2013-03-08 2016-08-09 Deere & Company Method and sensor for sensing current in a conductor
US9634645B2 (en) 2013-03-14 2017-04-25 Qualcomm Incorporated Integration of a replica circuit and a transformer above a dielectric substrate
US9935166B2 (en) * 2013-03-15 2018-04-03 Qualcomm Incorporated Capacitor with a dielectric between a via and a plate of the capacitor
US9634640B2 (en) * 2013-05-06 2017-04-25 Qualcomm Incorporated Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods
US20140327510A1 (en) * 2013-05-06 2014-11-06 Qualcomm Incorporated Electronic device having asymmetrical through glass vias
US9425761B2 (en) * 2013-05-31 2016-08-23 Qualcomm Incorporated High pass filters and low pass filters using through glass via technology
US9264013B2 (en) * 2013-06-04 2016-02-16 Qualcomm Incorporated Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods
TWM465652U (zh) * 2013-06-14 2013-11-11 yi-tai Zhao 電感器結構改良
US20150035162A1 (en) * 2013-08-02 2015-02-05 Qualcomm Incorporated Inductive device that includes conductive via and metal layer
US9449753B2 (en) 2013-08-30 2016-09-20 Qualcomm Incorporated Varying thickness inductor
WO2015127207A1 (en) * 2014-02-21 2015-08-27 Marvell World Trade Ltd. Method and apparatus for incorporating passive devices in an integrated passive device separate from a die
US9368564B2 (en) 2014-03-28 2016-06-14 Qualcomm Incorporated 3D pillar inductor
US10008316B2 (en) * 2014-03-28 2018-06-26 Qualcomm Incorporated Inductor embedded in a package substrate
US9847291B2 (en) 2014-04-02 2017-12-19 Marvell World Trade Ltd. Circuits incorporating integrated passive devices having inductances in 3D configurations and stacked with corresponding dies
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
US9478348B2 (en) * 2014-06-24 2016-10-25 Qualcomm Incorporated Vertical spiral inductor
US10050528B2 (en) * 2015-06-29 2018-08-14 Infineon Technologies Austria Ag Current distribution in DC-DC converters
US9911723B2 (en) * 2015-12-18 2018-03-06 Intel Corporation Magnetic small footprint inductor array module for on-package voltage regulator
KR20180052384A (ko) * 2016-11-10 2018-05-18 삼성전기주식회사 인덕터 및 그 제조방법
CN109755224B (zh) * 2018-11-27 2020-08-21 西安电子科技大学 一种基于硅通孔的紧凑嵌套电感结构及其制备方法
JP7351113B2 (ja) * 2019-06-28 2023-09-27 凸版印刷株式会社 ガラスコア多層配線基板
CN110556351A (zh) * 2019-09-16 2019-12-10 西安电子科技大学昆山创新研究院 一种基于硅通孔的分支耦合器
CN114070220A (zh) * 2021-11-16 2022-02-18 京东方科技集团股份有限公司 滤波器及其制备方法、电子设备

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07272932A (ja) 1994-03-31 1995-10-20 Canon Inc プリントインダクタ
US5781091A (en) * 1995-07-24 1998-07-14 Autosplice Systems Inc. Electronic inductive device and method for manufacturing
JPH11340226A (ja) * 1998-05-22 1999-12-10 Sony Corp 半導体装置の製造方法
US6240622B1 (en) * 1999-07-09 2001-06-05 Micron Technology, Inc. Integrated circuit inductors
JP4345153B2 (ja) * 1999-09-27 2009-10-14 ソニー株式会社 映像表示装置の製造方法
US6493861B1 (en) 1999-12-28 2002-12-10 Intel Corporation Interconnected series of plated through hole vias and method of fabrication therefor
US6437653B1 (en) 2000-09-28 2002-08-20 Sun Microsystems, Inc. Method and apparatus for providing a variable inductor on a semiconductor chip
JP2002246705A (ja) * 2001-02-15 2002-08-30 Murata Mfg Co Ltd 回路基板装置
JP3959371B2 (ja) * 2002-05-31 2007-08-15 株式会社東芝 可変インダクタ
JP2006054208A (ja) * 2002-08-29 2006-02-23 Ajinomoto Co Inc 可変インダクタンス素子、可変インダクタンス素子内蔵多層基板、半導体チップ及びチップ型可変インダクタンス素子
US7135952B2 (en) 2002-09-16 2006-11-14 Multi-Fineline Electronix, Inc. Electronic transformer/inductor devices and methods for making same
US7091589B2 (en) * 2002-12-11 2006-08-15 Dai Nippon Printing Co., Ltd. Multilayer wiring board and manufacture method thereof
US6972965B2 (en) * 2003-02-04 2005-12-06 Intel Corporation Method for integrated high Q inductors in FCGBA packages
TWI224798B (en) * 2003-04-04 2004-12-01 Via Tech Inc Transformer formed between two layout layers
US7460001B2 (en) 2003-09-25 2008-12-02 Qualcomm Incorporated Variable inductor for integrated circuit and printed circuit board
US7015571B2 (en) * 2003-11-12 2006-03-21 Advanced Semiconductor Engineering, Inc. Multi-chips module assembly package
TW200633362A (en) * 2004-11-15 2006-09-16 Koninkl Philips Electronics Nv Variable inductance circuitry for frequency control of a voltage controlled oscillator
US7158005B2 (en) * 2005-02-10 2007-01-02 Harris Corporation Embedded toroidal inductor
JP4498258B2 (ja) * 2005-10-13 2010-07-07 富士通オプティカルコンポーネンツ株式会社 コイルパッケージ
KR100723032B1 (ko) * 2005-10-19 2007-05-30 삼성전자주식회사 고효율 인덕터, 인덕터의 제조방법 및 인덕터를 이용한패키징 구조
KR100843213B1 (ko) * 2006-12-05 2008-07-02 삼성전자주식회사 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법
KR100843214B1 (ko) * 2006-12-05 2008-07-02 삼성전자주식회사 메모리 칩과 프로세서 칩이 관통전극을 통해 연결된 플래너멀티 반도체 칩 패키지 및 그 제조방법
JP4900019B2 (ja) * 2007-04-19 2012-03-21 富士電機株式会社 絶縁トランスおよび電力変換装置
TWI345243B (en) 2007-08-14 2011-07-11 Ind Tech Res Inst Inter-helix inductor devices
US8138876B2 (en) * 2008-01-29 2012-03-20 International Business Machines Corporation On-chip integrated voltage-controlled variable inductor, methods of making and tuning such variable inductors, and design structures integrating such variable inductors
US20090315156A1 (en) * 2008-06-20 2009-12-24 Harper Peter R Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
US8143952B2 (en) * 2009-10-08 2012-03-27 Qualcomm Incorporated Three dimensional inductor and transformer
US8143987B2 (en) * 2010-04-07 2012-03-27 Xilinx, Inc. Stacked dual inductor structure

Also Published As

Publication number Publication date
TW201214474A (en) 2012-04-01
EP2741303A3 (en) 2015-08-19
EP2741303A2 (en) 2014-06-11
US8384507B2 (en) 2013-02-26
WO2011153162A1 (en) 2011-12-08
US20110291786A1 (en) 2011-12-01
JP5512885B2 (ja) 2014-06-04
CN102918608A (zh) 2013-02-06
JP2013532377A (ja) 2013-08-15
KR101433267B1 (ko) 2014-08-22
CN102918608B (zh) 2017-05-31
US20120274436A1 (en) 2012-11-01
EP2577688A1 (en) 2013-04-10
EP2577688B1 (en) 2014-06-18
EP2741303B1 (en) 2019-07-31

Similar Documents

Publication Publication Date Title
KR101433267B1 (ko) 프로그램가능성을 갖는 고-저항 기판의 쓰루-비아 인덕터 또는 변압기
TWI450316B (zh) 三維電感器與轉換器
US7868727B2 (en) Inter-helix inductor devices
KR101430608B1 (ko) 유리 기술의 3차원 인덕터 및 변압기 설계 방법
US7847666B2 (en) Differential inductor for use in integrated circuits
KR20050039575A (ko) 반도체 장치
US9171663B2 (en) High efficiency on-chip 3D transformer structure
US20110316657A1 (en) Three Dimensional Wire Bond Inductor and Transformer
US9865392B2 (en) Solenoidal series stacked multipath inductor
JP2011040509A (ja) ２層式トランス
KR20180007009A (ko) 반도체 디바이스들 상의 하이브리드 변압기 구조
US20100052839A1 (en) Transformers and Methods of Manufacture Thereof
US11011295B2 (en) High efficiency on-chip 3D transformer structure
US10163558B2 (en) Vertically stacked inductors and transformers
CN112490213A (zh) 一种基于同轴硅通孔的三维变压器
Sun et al. Improved staggered through silicon via inductors for RF and power applications
CN116206873A (zh) 变压器
CN114823048A (zh) 一种片上堆叠式差分电感

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 5