TW201214474A - Through via inductor or transformer in a high-resistance substrate with programmability - Google Patents

Through via inductor or transformer in a high-resistance substrate with programmability Download PDF

Info

Publication number
TW201214474A
TW201214474A TW100119290A TW100119290A TW201214474A TW 201214474 A TW201214474 A TW 201214474A TW 100119290 A TW100119290 A TW 100119290A TW 100119290 A TW100119290 A TW 100119290A TW 201214474 A TW201214474 A TW 201214474A
Authority
TW
Taiwan
Prior art keywords
inductor
signal
substrate
vias
circuit
Prior art date
Application number
TW100119290A
Other languages
English (en)
Inventor
Xia Li
Jong-Hae Kim
Chi Shun Lo
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201214474A publication Critical patent/TW201214474A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00—Variable inductances or transformers of the signal type
    • H01F21/02—Variable inductances or transformers of the signal type continuously variable, e.g. variometers
    • H01F21/08—Variable inductances or transformers of the signal type continuously variable, e.g. variometers by varying the permeability of the core, e.g. by varying magnetic bias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

201214474 六、發明說明： 【發明所屬之技術領域】 本發明大體上係關於一種電子封裝，且尤其係關於一種 形成於電子封裝之高電阻基板中之可程式化穿導孔電感器 或變壓器》 【先前技術】 在電子封裝中，可將二維電感器及變壓器整合於封裝之 後段製程（BEOL)之頂部金屬層中。電感器或變壓器佔據金 屬層中之大面積（例如，300x300 μηι2) ’且電感器具有小電 感值且變壓器具有低效率，另外，電感器或變壓器可具有 對封裝上之互感（mutuai inductance)的顯著影響。此影響 係歸因於在平行於基板之頂部表面及底部表面之方向上傳 遞通過電感器或變壓器的電流。因此，在電感器或變壓器 之下的面積係未被佔據的，且不能用於諸如電晶體之主動 器件。 電感器或變壓器亦具有不能改變或變化之值。換言之， 在製作期間設定二維電感器之電感i，且在實施之後不能 程式化或改變二維電感器之電感值。類似地，在實施之後 不能程式化二維變㈣。因此，封裝具有有限效能及效 率 〇 此類型之電子封裝的另一缺點為當基板係由矽製成時。 矽基板可歸因於渴電流而在其中具有損失。另夕卜在矽美 板中’諧振頻率低。 土 由於先前技術之劣勢’故將需要提供—種包括佔據較少 I56662.doc 201214474 空間且可在實施之後基於带面尤、丄j 俊丞於4要而被程式化至不同值之電感 器或變壓器的電子封裝。料，將需要使電感器或變壓器 為三維，在電感器或變壓器+，電流實質上垂直地傳遞通 過電感器或變壓器以限制該封裝之其餘部分上之互感的影 響。該封裝亦可克服當基板係由高電阻材料形成時在先前 技術中所發現之其他缺點。 【發明内容】 為了達成對本發明之更完整理解，現參考以下詳細描述 及隨附圖式。 在一例示性實施例中，一種電路提供於一電子封裝中。 該電路包括-具有-頂部表面及—底部表面之高電阻基 板。該電路亦包括一目標電感器及一調諧器電感器。該目 標電感器包含-形成於該基板中之穿導孔，一信號傳遞通 過該穿導孔。另外，該調諧器電感器包含—形成於該基板 中之穿導孔。一獨立仏號在一第一或第二方向上傳遞通過 該調諸器電感器之該穿導孔。獨立地控制傳遞通過該調諧 益電感器之該信號之該方向，使得可藉由改變傳遞通過該 調諧益電感器之該穿導孔之該信號之該方向而變化該目標 電感器之總電感。 在另一實施例中，一種電感器形成於一高電阻基板中。 5亥電感器包括在該高電阻基板中之複數個穿導孔。另外， 複數個導電跡線形成於該基板之頂部表面上。每一導電跡 線將該等穿導孔中之一者耦接至該等穿導孔中之另一者。 又’複數個導電跡線形成於該基板之底部表面上，使得每 156662.doc 201214474 一導電跡線將該等穿導孔中之一者耦接至該等穿導孔中之 另一者。該頂部表面及該底部表面上之該複數個導電跡線 以及該複數個穿導孔形成一連續導電路徑。另外，隨著一 仏號傳遞通過該導電路徑，該複數個穿導孔之互感影響係 可忽略的。 在一不同實施例中，一種變壓器提供於一高電阻基板 中。該變壓器包含一具有安置於該基板中之複數個穿導孔 之主迴路（primary l00p)。該複數個穿導孔在該基板之頂部 表面及底部表面處耦接至導電跡線以形成一第一連續導電 路徑。又，一副迴路（sec〇ndary 1〇〇p)包括安置於該基板中 之複數個穿導孔。該複數個穿導孔在該基板之該頂部表面 及該底部表面處耦接至不同導電跡線以形成一第二連續導 電路徑。该第二連續導電路徑獨立於該第一連續導電路 徑。因而，一傳遞通過該主迴路之信號在該副迴路中誘導 -信號’該副迴&中之該信號取決於該主迴路及該副迴路 中之穿導孔之數量。 在此實施例中，隨著該信號傳遞通過該主迴路或該副迴 路之該複數個穿導孔中之—者，該信號之方向正交於該基 板之該頂部表面及該底部表面。另外，當該主迴路之穿導 孔之數目超過該副迴路之穿導孔之數目時，該誘導性信號 減小。m ’當該副迴路之穿導孔之數目超過該主迴 路之穿導孔之數目時，該誘導性信號增加。 在另-例不性實施例巾，一種積冑電路提供於—電子封 裝中。該電路包括：—高電阻基板；-用於儲存之構件， 156662.doc -6 · 201214474 該用於儲存之構件儲卢 構件，該用於調磁場中之能量；及一用於職之 路中，一：& 件調諧該用於儲存之構件。在該電 獨立信號在一篦一古a— ^ , 該用於調諧之構… 向上傳遞通過 向。 牛該第一方向平行於但相反於該第二方 之轉！^獨立地控制傳遞通過該用於調諧之構件之該信號 ^…使得可藉由改變該信號之該方向而變化該用於 儲存之構件之總電感。 在-不同例示性實施例中，提供一種在一高電阻基板中 調諧一目標電感器之方法。該方法包括在該基板中形成一 目標電感器及一調諧器電感$，使得該目標電感器及該調 諸器電感器各自包括—穿導孔。該方法進—步包括使一信 號在帛方向或一第二方向上傳遞通過該調諧器電感器 之該穿導孔’該第二方向平行於但相反於該第一方向。控 fK玄t號之4方向’使得可藉由改變傳遞通過該調諸器電 感器之該穿導孔之該信號之該方向而變化該目標電感器之 總電感。 在此實施例中，該方法包括藉由使該信號在相同於該信 號傳遞通過該目標電感器之方向的方向上傳遞通過該複數 個調諧器電感器中之至少-者而增加該目標電感器之該總 電感。另一方面，該方法包括藉由使該信號在相反於該信 號傳遞通過該目標電感器之方向的方向上傳遞通過該複數 個調諧器電感器中之至少一者而減小該目標電感器之該總 電感。 在一例示性實施例中，提供一種在一高電阻基板中形成 156662.doc 201214474 談：壓器之方法。該方法包含在該基板十製作-主迴路。 頂部=路具有複數個穿導孔，該複數個穿導孔在該基板之 導電路Γ及底部表面處輕接至導電跡線以形成—第一連續 ^ 另外，該方法包括在該基板中製作一副迴路。 二^路具有複數個穿導孔，該複數個穿導孔在該基板之 W頂邛表面及該底部表面處耦接至不同導電跡線以形成一 第二連續導電路徑，該第二連續導電路徑獨立於該第一連 續導電路徑。該方法亦包括··使一第一信號傳遞通過該主 迴路；及在該副迴路中誘導一第二信號。該第二信號取決 於该主迴路及該副迴路中之穿導孔之數量。 在另例不性實施例中，提供一種在一積體電路中形成 -目標電感器之方法。該方法包括在一高電阻基板中形成 一主迴路及一副迴路◊該主迴路具有複數個穿導孔該複 數個穿導孔在該基板之頂部表面及底部表面處耦接至導電 跡線以形成一第一連續導電路徑，且該副迴路具有複數個 穿導孔，戎複數個穿導孔在該基板之該頂部表面及該底部 表面處耦接至不同導電跡線以形成一第二連續導電路徑。 該第一連續導電路徑獨立於該第一連續導電路徑。該方法 進一步包括一用於在該副迴路中誘導一信號以使得該誘導 性信號取決於該主迴路及該副迴路中之穿導孔之數量之步 驟。 有利地，可將穿導孔電感器及穿導孔變壓器整合至一電 子封裝中。穿導孔電感器及穿導孔變壓器在基板中佔據較 少空間。又，在穿導孔電感器實施例中，可（例如）藉由改 156662.doc 201214474 變傳遞通過調諸器電感器之信號之方向而調整或程式化總 電感。由於穿導孔電感器及穿導孔變壓器兩者皆為三維， 故信號實質上垂直地傳遞通過穿導孔，且因此，互感不會 干擾安置於電感器或變壓器上方或之下的主動器件。另 外，與矽基板相比較，高電阻基板可具有較少損失及較高 諧振頻率。因此，本發明克服先前技術之缺陷，且向電子 封裝提供可程式能力。 【實施方式】 參看圖1所示之例示性實施例，電子封裝1〇〇具備諸如玻 璃或藍寶石之高電阻基板102。出於以下論述之目的，基 板102將被描述為由玻璃形成，但在其他實施例中，可使 用藍寶石或另一尚電阻材料。三維電感器形成於封裝 100中，且包括複數個穿導孔114。 複數個穿導孔114中之母一者在基板1〇2之前側上搞接至 前側導電跡線116且在基板1 〇2之背側上輕接至背側導電跡 線118。前側導電跡線116及其他金屬層120、122係藉由諸 如二氧化矽之前側介電材料106圍繞。同樣地，背侧導電 跡線118及背側金屬層124、126係藉由背側介電材料log圍 繞。前側導電跡線116及背側導電跡線1丨8係由諸如銅之導 電材料形成。在圖1之實施例中’複數個穿導孔114、前側 導電跡線116及背側導電跡線118形成連續導電路徑。雖然 圖1中未圖示，但可存在耦接至複數個穿導孔114之複數個 前側導電跡線116及背側導電跡線11 8。 複數個穿導孔114係由諸如銅之導電材料形成，且可根 156662.doc 201214474 據圖2之方法200而在基板102中製作複數個穿導孔114。在 圖2之區塊202中’在玻璃基板中將導孔圖案化至第一深 度。此深度小於在研磨之前的基板之總厚度。一旦圖案化 導孔，隨即在區塊204中將諸如銅之導電材料沈積於導孔 中。在區塊206中，可接著藉由化學機械拋光（CMp)程序而 自基板之前表面姓刻或移除過量導電材料。 在區塊208令，可沿著基板之表面沈積介電薄膜。介電 薄膜可為二氧化矽（SiCb)、氮氧化矽（Si〇N)、氮化矽 (SiN)，或其他已知介電材料。一旦沈積介電薄膜，隨即 可在區塊210中經由介電薄膜而圖案化導孔或金屬溝槽。 為了進行此操作，可使用光阻圖案而在介電材料中蝕刻溝 槽。在區塊212中，接著用導電材料填充溝槽。由於過量 導電材料可上覆於介電薄膜之部分，故藉由CMP程序蝕刻 掉或移除過量導電材料。在區塊214中，完成前側金屬化 程序’且將基板之前表面安裝至載體晶圓。 一旦完成基板之前側’隨即在區塊216中研磨玻璃基板 之背側以敞開區塊202之部分導孔且使其成為至基板之背 側的穿導孔。一旦在背側上敞開導孔，隨即在區塊2丨8中 將介電薄膜沈積於背側上。介電材料可包括二氧化石夕 (Si〇2)、氮氧化矽（Si〇N)、氮化矽（SiN)，或其他已知介電 材料。再次’由於介電材料可在沈積於基板之背側上時部 分地或完全地阻塞穿導孔’故在區塊220中圖案化導孔及 金屬溝槽以在介電薄膜中形成開口。在區塊222中，將導 電材料沈積於溝槽中，且藉由CMP程序蝕刻或移除任何過 156662.doc
S 201214474 量導電材料。在區塊224中’形成背側金屬層，且在玻璃 基板之背側上完成任何剩餘金屬化程序。 存在可形成玻璃穿導孔之若干方式，且上文所描述之方 法200僅為一實例。舉例而言，可沈積氧化鋁金屬以填充 導孔。氧化鋁金屬程序可歸因於較低成本而係理想的。用 於在1¾電阻基板中製作穿導孔之其他已知程序亦係可能 的0 返回至圖1之實施例’每一穿導孔114之長度可相同於或 大於基板102之厚度。在一非限制性實例中，穿導孔114之 直徑及長度可分別介於5 μπι至50 μιη之間及50 μιη至700 μπι之間。由於長度影響電感之總量，故當穿導孔較長 時’電感器104具有較大電感範圍。換言之，藉由增加基 板102之厚度，亦增加電感器104之電感範圍。亦可藉由添 加一或多個穿導孔114來增加電感。 電感器104之總電感範圍包含自感及互感兩者。在圖1之 實施例中，信號可在第一方向128或第二方向130上傳遞通 過複數個穿導孔114。第一方向128及第二方向130實質上 正交於基板102之頂部表面110及底部表面112。另外，第 一方向128與第二方向130實質上平行，但在彼此相反之方 向上。因此’鄰近穿導孔之間的互感可彼此消去，且淨互 感減少。換言之’互感歸因於信號在平行但相反之方向上 傳遞通過鄰近穿導孔而相消。因而，電感器i 〇4之總電感 範圍取決於複數個穿導孔114中之每一者之自感及淨互 感。在另一非限制性實例中，若電感器1〇4包括4〇〇個穿導 156662.doc 201214474 孔且每一穿導孔具有〇·115 nH之自感，則電感器之總電感 將為約46 nH。 可以一陣列來配置形成電感器之複數個穿導孔丨14。舉 例而言，在圖3之實施例中，電感器300包括形成於高電阻 基板中之複數個穿導孔306。以3x3矩陣來配置複數個穿導 孔3 06。在該陣列之左上角’第一穿導孔（標記號丨）在其一 末端處與背側導電跡線302耦接且在對置末端處與前側導 線跡線304耦接。隨著信號傳遞通過第一穿導孔3〇6，信號 在第一方向3 10上自基板之背側行進至基板之前側。出於 說明性目的’藉由以虛線所展示之穿導孔3 〇 6來說明在第 一方向310上傳遞之信號。另一方面，藉由被展示為實線 之對應穿導孔306來說明在相反方向（例如，第二方向312) 上傳遞之信號。 由於第一穿導孔306係藉由前側導電跡線3〇4而耦接至第 二穿導孔306(標記號2)，故在第一穿導孔與第二穿導孔之 間形成連續導電路徑。同樣地，第三至第九穿導孔3〇6(標 記號3至9)係藉由複數個背側導電跡線3〇2及前侧導電跡線 304而彼此耦接以形成單一連續導電路徑。該路徑在基板 之前側與背側之間曲繞，藉此形成三維電感器。 雖然未圖示’但每一導電跡線之長度實質上小於每一穿 導孔306之長度。因此，每一導電跡線之長度不會顯著地 景夕響電感器300之電感。類似於上文所描述之電感器丨〇4， 隨著信號傳遞通過電感器300，信號在平行但相反之方向 上傳遞通過鄰近穿導孔306。電感器3〇〇之互感抵消，且因 156662.doc •12- 201214474 此具有對可安置於電感器300上方或下方之其他主動器件 的很小影響。換言之，二維電感器之劣勢中之一者在於： 諸如電晶體之主動器件不能堆疊於電感器上方或之下。由 於傳遞通過二維電感器之電流平行於基板之頂部表面及底 部表面’故自電感器所產生之互感負面地影響安置於電感 .器上方或下方之其他器件。因此，二維電感器必須安置於 BEOL之頂部金屬層中，且在電感器下方之層及基板係未 被佔據且未被使用的。 然而’在三維電感器之上述實施例中，傳遞通過電感器 之信號實質上正交於電感器之頂部表面及底部表面。由於 信號在相反方向上傳遞通過鄰近穿導孔，故互感不具有對 其他附近器件之實質影響。因此，三維電感器之若干優勢 中之一者為將一或多個晶粒堆疊於電感器上方或下方之能 力。因此’主動器件及互連導線亦可安置於三維電感器上 方或下方，而不受到互感影響。 參看圖4，三維電感器之一不同實施例提供於電子封裝 400中。封裝400包括由玻璃、藍寶石或其他高電阻材料製 成之高電阻基板402。目標電感器404形成於基板402中且 包括穿導孔408。穿導孔4〇8係由諸如銅之導電材料形成， 且延伸基板402之厚度之長度。目標電感器4〇4可包括複數 個穿導孔408。封裝4〇〇亦包括形成於基板4〇2中之調諧器 電感器406。調諧器電感器4〇6包括形成於基板4〇2中之穿 導孔410 ’但在其他實施例中，調諧器電感器406可包括複 數個穿導孔410。另外’封裝4〇〇可包括複數個目標電感器 156662.doc -13· 201214474 404及調諧器電感器406。 目標電感器404可在基板402之前側及背側處耦接至金屬 層及/或導電跡線。舉例而言，在圖4中，目標電感器4〇4 之穿導孔408编接至背側跡線416及在基板402之前側上的 一對金屬層418、424。基板4〇2之前側上的金屬層418、 424係藉由介電材料414圍繞。同樣地，背側跡線416係藉 由基板402之背侧上的介電材料412圍繞。在封裝4〇〇中製 作一個以上目標電感器404的情況下，目標電感器4〇4中之 每一者耦接在一起以形成連續導電路徑。 調諧器電感器406亦可在基板之前側及背側兩側處耦接 至導電跡線及金屬層。在圖4中，舉例而言，穿導孔41 〇在 前側上耦接至兩個金屬層42〇、422且在背側上耦接至金屬 層426。穿導孔410亦可在基板402之前側及背側上耦接至 導電跡線。然而，每一調諧器電感器406形成其自己的獨 立導電路徑。換言之，當在封裝4〇〇中製作一個以上調諸 器電感器406時’使每一調諸器電感器40 6與其他調諸器電 感器406分離。以此方式，每一調諧器電感器406可獨立於 其他調諧器電感器406予以控制。 可將調譜器電感器406作為一陣列而配置於封裝400中。 可將信號傳遞通過每一調諧器電感器406之每一穿導孔410 以控制目標電感器404之電感。為了進行此操作，可改變 傳遞通過一個調t皆器電感器406之信號之方向以調整目標 電感器404之總電感。藉由即將出現的實例來描述此情 形。 156662.doc 201214474 參看圖5 ’提供電子封裝5 00之例示性實施例。電子封裝 5〇〇包括高電阻基板、目標電感器5〇2，及複數個調諧器電 感器504。目標電感器5〇2包括耦接至前側導電跡線5〇6及 背側導電跡線508之穿導孔5丨4。同樣地，複數個調諧器電 感器504中之每一者包括耦接至不同前側導電跡線5〇6及背 側導電跡線508之穿導孔。 信號可在第一方向510或第二方向512上傳遞通過目標電 感器502及複數個調諧器電感器504之穿導孔514中之每一 者。第一方向510與第二方向512彼此相反（例如，自基板 之前側至背側，或自基板之背側至前側），且實質上正交 於基板之前表面及背表面。僅出於說明性目的，在圖5中 將目標電感器502及調諧器電感器5〇4之穿導孔展示為圓 形。對於在第一方向510上傳遞通過穿導孔中之一者的信 唬，將該穿導孔展示為虛圓形線。或者，對於在第二方向 512上傳遞通過穿導孔中之一者的信號，將該穿導孔展示 為實圓形線。亦在圖6至圖9中使用此符號體系。 如圖5之實施例所示，存在圍繞一個目標電感器5〇2之八 個調諧器電感器504。使信號在相同於信號傳遞通過目標 電感器502之方向的方向上傳遞通過鄰近調諧器電感器5〇4 會增加互感，且使信號在相反方向上傳遞通過鄰近調諧器 電感器504會減小互感。在圖5中，信號在第一方向51〇上 傳遞通過四個調諧器電感器504且在第二方向512上傳遞通 過其他四個調諧器電感器5〇4。另外，信號在第二方向512 上傳遞通過目標電感器5〇2。信號在第二方向512上所傳遞 156662.doc -15· 201214474 通過的四個調諧器電感器504增加目標電感器502之總電 感’而信號在第一方向510上所傳遞通過的四個調諧器電 感器504減小總電感。 可藉由切換調諧器電感器504中之一或多者之信號方向 而調整或程式化目標電感器5〇2之總電感。如上文所描 述’獨立地控制八個調諧器電感器5〇4中之每一者，且因 此’可達成目標電感器5〇2之電感值範圍。舉例而言，在 圖5中’將通過第一調譜器導孔5〇4(標記號丨）之信號方向自 第二方向512切換至第一方向51〇將會使目標電感器5〇2之 總電感減少達第一量（例如，〇 6 nHp同樣地，切換通過 第五調错器電感器5〇4(標記號5)之信號方向將會使目標電 感器502之總電感減少達第二量（例如，0.6 nH)。因此，取 決於信號方向被切換所通過的調諧器電感器5〇4之數目， 可逐步地增加或減小目標電感器502之總電感。 雖然圖5中未圖示’但亦有可能使信號不傳遞通過調諧 器電感器中之一或多者。舉例而言，可藉由使信號僅傳遞 通過調諧器電感器504中之一者而調諧目標電感器5〇2之總 電感。在此實例中，無信號傳遞通過其他七個調諧器電感 器。使k號傳遞通過較多或較少調諧器電感器5〇4會增加 或減小與目標電感器502之互感的增大量及消去量。 參看圖6之實施例，提供電子封裝6〇〇，電子封裝6〇〇包 括具有兩個穿導孔614之目標電感器6〇2。目標電感器6〇2 之穿導孔614中之每一者在基板之每一末端處耦接至一導 電跡線。詳言之，前側跡線6〇6及背側跡線6〇8與目標電感 156662.doc -16 - 201214474 器602之兩個穿導孔614輕接以形成連續導電路徑。信號在 第一方向610上傳遞通過目標電感器6〇2之一個穿導孔 614，且在第二方向612上傳遞通過另一穿導孔“々^再 -人’第—方向與第二方向彼此相反，且實質上正交於基板 之前表面及背表面。 封裝600亦包括十個調諧器電感器6〇4。調諧器電感器 604形成矩形陣列且圍繞目標電感器6〇2。調諧器電感器 604中之每一者包括耦接至獨立前側跡線6〇6及背側跡線 608之穿導孔。因而，每一調諧器電感器6〇4形成可獨立於 其他調諧器電感器604予以控制之獨立導電路徑。因此， 藉由切換信號傳遞通過調諧器電感器6〇4中之一或多者之 穿導孔的方向，且藉由控制信號在每一方向上所傳遞通過 的調諧器電感器604之數目，可程式化或變化目標電感器 602之總電感。 圖7中展示三維可程式化電感器之不同實施例。在此實 施例中，電子封裝700包含可由玻璃、藍寶石或其他高電 阻材料形成之高電阻基板。封裝7〇〇進一步包括目標電感 器702及十二個調諧器電感器7〇4。目標電感器7〇2包括三 個穿導孔714，穿導孔714耦接至前側跡線706及背側跡線 708以形成單一連續導電路徑。另一方面，每一調諧器電 感器704包括在其每一末端處耗接至導電跡線之穿導孔， 但不同於目標電感器7〇2之穿導孔714，每一調諧器電感器 704形成一獨立導電路徑。因而，可獨立地控制傳遞通過 每一調諸器電感器704之穿導孔的信號。可獨立地調整傳 156662.doc -17- 201214474 遞通過每一調諧器電感器7〇4之信號之方向及信號所傳遞 通過的調諧器電感器704之數目以控制目標電感器7〇2之總 電感。 在圖7之實施例中，獨立信號在第一方向710(藉由表示 每一調諧器電感器704之穿導孔的虛圓形線指示方向）上傳 遞通過第二、第四、第六、第八、第十及第十二調諧器電 感器704(分別標記為2、4、6、8、10及12)。在第一、第 三、第五、第七、第九及第十一調諧器電感器7〇4(標記為 1、3、5、7、9及11)中，獨立信號在第二方向712(藉由表 示每一調諧器電感器704之穿導孔的實圓形線指示方向）上 傳遞通過。換言之，存在信號在第一方向71〇上所傳遞通. 過的六個調諧器電感器704及信號在第二方向712上所傳遞 通過的六個調諧器電感器704。就目標電感器7〇2而論，信 號在第一方向710上傳遞通過兩.個穿導孔714且在第二方向 712上傳遞通過一個穿導孔714。由於信號在第一方向71〇 上所傳遞通過的調諧器電感器7〇4之數目相同於在第二方 向712上所傳遞通過的調諧器電感器7〇4之數目，故每一調 諧器電感器704對目標電感器7〇2之互感影響係可忽略的。 然而，為了增加或減小目標電感器7〇2之總電感，可切換 在調諸器電感II7G4中之—或多者中之信號方向，或無信 號可傳遞通過調諧器電感器7〇4中之一或多者。 圖8中展不形成於電子封裝8〇〇中之三維電感器之另一實 施例在圖8中，電子封裝8〇〇包括目標電感器8〇2，目標 電感器802包括以2x2陣列予以配置之四個穿導孔814。藉 156662.doc 201214474 由前側跡線806及背側跡線808耦接每一穿導孔814。類似 於以上實施例中所描述之目標電感器，目標電感器802之 穿導孔814中之每一者彼此耦接以形成單一連續導電路 徑。 封裝800亦包括以圍繞目標電感器8〇2之矩形予以配置的 十二個調諧器電感器804。調諧器電感器804中之每一者包 括轉接至前側跡線806及背側跡線808之穿導孔。另外，調 讀益電感器804中之每一者形成可予以獨立地控制的信號 可在一方向上傳遞通過之獨立導電路徑。在此實施例中， 信號在第一方向810(藉由表示穿導孔之實圓形線指示方向） 上傳遞通過六個調諧器電感器804,且在第二方向812(藉 由表示穿導孔之實圓形線指示方向）上傳遞通過其他六個 調拍器電感器804。同樣地，信號在第一方向81〇上傳遞通 過目標電感器802之兩個穿導礼814且在第二方向812上傳 遞通過其他兩個穿導孔814。如上文所描述，第一方向81〇 與第二方向812平行但彼此相反。 藉由切換傳遞通過調諧器電感器8〇4之信號之信號方 向且藉由切換仏號在每一方向上所傳遞通過的調諧器電 感器804之數目，可控制目標電感器802之總電感。在每一 調諸器電感器8Q4中之信號方向影響目標電感器802之電感 值。舉例而言，可藉由使個別信號在第一方向810上傳遞 通過調譜益電感器8()4中之每—者而達成電感錢之一末 立而。可藉由使個別信號在第二方向812上傳遞通過調諧器 電感器804中之每-者而達成電感範圍之對置末端。可藉 156662.doc -19- 201214474 由改變信號所傳遞通過的調諧器電感器之數目及信號之方 向而達成在此等極端之間的不同步長。 圖9中展示三維可程式化電感器之不同實施例。電子封 裝900包括目標電感器902及八個調諧器電感器9〇4。目標 電感器902包括形成於高電阻基板中之穿導孔。穿導孔耦 接至前側跡線906及背側跡線9〇8，藉此形成單一導電路 徑。目標電感器902可包括在基板中所製作之複數個穿導 孔。 以圍繞目標電感器9 02之圓形來配置調諧器電感器9〇4。 調请器電感器904中之每-者包括耗接至前側跡線9〇6及背 側跡線908之穿導孔。因而，調諧器電感器9〇4中之每一者 形成一獨立導電路徑。藉由以圓形來配置調諧器電感器 904，每一調諧器電感器9〇4與目標電感器9〇2相隔大約相 同距離，且與呈非圓形配置相比較，藉由目標電感器 及調諧器電感器904佔據的在基板中之空間量較小。 類似於先前所描述之實施例，每一調諧器電感器9〇4可 獨立於其他調諧器電感器904予以控制。在圖9中，個別信 號在第一方向910上傳遞通過第二、第四、第六及第八調 諧器電感器9〇4(標記為2、4、6及8)，且在第二方向912上 傳遞通過第一、第三、第五、第七及第九調諧器電感器 904(^ s己為1、3、5、7及9)。第一方向910平行於但相反於 第二方向912,且兩個方向皆實質上正交於基板之前表面 及背表面。信號在第二方向912上傳遞通過目標電感器 902。為了改變目標電感器9〇2之總電感，可切換傳遞通過 156662.doc
S •20· 201214474 調諧态電感器904之至少一者之信號。舉例而f，可將傳 遞通過第-調諧器電感器904之信號自第二方向912切換至 第-方向910。因& ’可藉由改變傳遞通過調諧器電感器 9〇4中之一或多者之信號之方向而達成所要電感。亦可藉 由使信號傳遞通過不到全部八個調諧器電感器904而調諸 目標電感器902之電感。 上文參看圖5至圖9所描述之可變電感器包括若干優勢。 在某些電力應用中，可需要調整或控制電路中之電感量。 舉例而言，在具有時變電容負載或變化操作頻率之電路 中，可藉由變化電感以最小化藉由電源供應之所需無功電 ⑺L來調^自電路。上文所描述之可變或可程式化電感器可有 利地併入於此等電路中。另外，使用可變或可程式化電感 器之寬可調諧LC-VCO可為用於可重新組態RF電路之關鍵 電路中之一者。 另一優勢為在高電阻基板中製作可變或可程式化電感 器°舉例而言，與矽基板相比較，玻璃基板具有較小損失 (例如’渦電流損失）。又’在高電阻基板的情況下改良諧 振頻率。另外’舉例而言，玻璃穿導孔陣列電感器之總電 感可具有為具有類似佈局尺寸之二維螺旋電感器之總電感 之兩倍以上的總電感。 轉至圖10，三維變壓器1 〇〇4之一不同例示性實施例形成 於電子封裝1000中。電子封裝1000包括諸如玻璃、藍寶石 或其他已知高電阻材料之高電阻基板1002。變壓器1004包 括主迴路1006及副迴路1〇〇8。主迴路1〇〇6係藉由複數個穿 156662.doc -21- 201214474 導孔1010形成，複數個穿導孔1010在基板1002之前側及背 側上藉由跡線1022而彼此耦接。同樣地，副迴路1008包括 複數個穿導孔1012，複數個穿導孔1012亦在基板1002之前 側及背側上耦接至跡線（但圖10中未圖示）。 主迴路之複數個穿導孔1010可在基板1002之前側上耦接 至金屬層1026、1030且在基板1002之背側上耦接至金屬層 1 〇32、1 036。類似地，副迴路1008之複數個穿導孔1 〇 12可 在基板1002之前側上耦接至金屬層1024、1028且在基板 10〇2之背側上耦接至金屬層1〇34。可分別藉由基板1002之 前側上之介電材料1014及基板1002之背側上之介電材料 1016圍繞該等金屬層。 主迴路1006及副迴路1008之複數個穿導孔及導電跡線各 自形成獨立連續導電路徑。傳遞通過主迴路及副迴路之複 數個穿導孔之信號可在第一方向1038或第二方向1〇4〇上傳 遞通過。第一方向1038平行於第二方向1〇4〇，但該兩個方 向彼此相反。另外’第一方向及第二方向實質上正交於基 板1002之前表面1〇18及背表面1〇2〇。 每一穿導孔之長度大於導電跡線之長度 。在一非限制性
額外耦合及較小場洩漏） 156662.doc •22· 201214474 主迴路及副迴路亦形成變壓器比（transformer ratio) «>可 將變壓器比定義為主迴路1006中之穿導孔1010之數量對副 迴路丨008中之穿導孔1〇12之數量的比率。舉例而言，在圖 10之實施例中’主迴路1〇〇6具有兩個穿導孔1〇1〇，且副迴 路1008具有一個穿導孔1〇12。因此，變壓器比為2:i。可 藉由增加或減小主迴路及副迴路中之穿導孔之數量而調整 變壓器比。 變壓器比可影響變壓器1004之輸出電壓及阻抗。舉例而 s，在RF應用中之電路效能可取決於阻抗隔離。因為可藉 由改變主迴路1〇〇6或副迴路1〇〇8中之穿導孔之數目而調整 良壓器比’所以圖1 〇之實施例提供用於達成阻抗匹配之構 件。在一實施例中’大於1:丨之變壓器比可減少輸出電 壓’而小於1:1之變壓器比可增加輸出電壓。 將圖11至圖16所示之實施例提供為上文所描述之三維變 壓器之非限制性實例。參看圖丨丨，變壓器丨丨〇〇形成於電子 封裝中。變壓器11〇〇包括主迴路11〇2及副迴路11〇4。主迴 路1102包括形成於諸如玻璃或藍寶石之高電阻基板中的六 個穿導孔1106。該等穿導孔係藉由前側跡線丨丨丨2及背側跡 線1110而彼此耦接以形成連續導電路徑。同樣地，副迴路 11〇4包括三個穿導孔1108。每一穿導孔1108在其每一末端 處耦接至前側跡線1116及背側跡線1114 ^三個穿導孔1丨〇8 彼此耦接以形成連續導電路徑。 在圖11之實施例中’在主迴路丨1〇2中存在六個穿導孔 1106 ’且在副迴路11 〇4中存在三個穿導孔丨丨〇8。因此，變 156662.doc •23· 201214474 壓器比為6·3 ’或2:1 °隨著信號傳遞通過主迴路1102，在 田1m路1104中產生誘導性信號(例如，能量自主迴路至副 、路之轉移）。誘導性信號取決於變壓器比。舉例而言， 右變壓器比增加，則副迴路中之輸出電壓減小。另一方 面，右變壓器比減小，則副迴路中之輸出電壓增加。可將 變壓器之設計及佈局配置成使得在製作期間建立變壓器 比。因此，若需要輸出電壓或阻抗，則可在製作期間藉由 在主迴路及/或副迴路中形成所要數量個穿導孔而設定用 於達成理想結果之變壓器比。 在圖12中，提供變壓器12〇〇之另一實施例。變壓器12〇〇 包括主迴路1202及副迴路12〇4。主迴路12〇2包含藉由前側 跡線1212及背側跡線121〇而彼此耦接之六個穿導孔12〇6。 同樣地，副迴路1204包括亦藉由前側跡線1216及背側跡線 1214而彼此耦接之六個穿導孔12〇8。在諸如玻璃、藍寶石 或其他高電阻材料之高電阻基板中有利地製作穿導孔 1206 > 1208 ° 在此實施例中’變壓器比為6:6，或U。變壓器12〇〇可 提供阻抗匹配或隔離以提供較好電路效能。舉例而言，在 RF電路中，阻抗匹配對於實體地隔離兩個不同電路係重要 的。雖然存在實體隔離，但經由電磁耦合之變壓器丨2〇〇可 在主迴路1202與副迴路1.204之間轉移或傳遞信號。 參看圖13，說明形成於高電阻基板中之三維變壓器13〇〇 之不同實施例。變壓器1300包含主迴路13〇2及副迴路 1304。主迴路13 02包括形成於基板中之十個穿導孔13〇6。 • 24· 156662.doc
S 201214474 穿導孔13 0 6在基板之前側上藉由複數個前側跡線丨3丨2而彼 此耦接且在基板之背側上藉由複數個背側跡線丨3丨〇而彼此 耦接以形成連續導電路徑。副迴路13〇4包括在高電阻基板 中所製作之兩個穿導孔13〇8。兩個穿導孔13〇8係藉由前側 跡線1316而彼此耦接以形成連續導電路徑。在基板之背側 上’穿導孔13 0 8輕接至背侧跡線13 14。 在此實施例中，變壓器比為10:2,或5:1。隨著信號傳遞 通過主迴路1302，在副迴路13〇4中誘導另一信號。輸出電 壓（例如，在副迴路1304中）歸因於變壓器比而減少達5倍。 可在製作之刖藉由調整主穿導孔及副穿導孔之數量而建立 變壓器比。由於輸出電壓及阻抗取決於兩個迴路中之匝 數，故自該等迴路中之一者或兩者添加或移除一或多個穿 導孔將會改變每一迴路中之匝數。因此，可達成所要輸出 電壓或阻抗。 在圖14之貫施例中’展示形成於高電阻基板中之三維變 壓器1400。變壓器14〇〇包括主迴路14〇2及副迴路14〇4。主 迴路1402包括藉由複數個前側跡線1412及複數個背側跡線 1410而彼此搞接之七個穿導孔14〇6。主迴路14〇2包含信號 可傳遞通過的連續導電路徑或電路。副迴路14〇4包含藉由 複數個前側跡線141 6及複數個背側跡線1414而彼此耦接之 八個穿導孔1408。副迴路1404形成信號可傳遞通過的獨立 連續導電路徑。 主迴路1402及副迴路1404兩者之導電跡線可在基板之不 同側上交叉’如圖14所示。亦可有利的是在可能時減少每 156662.doc •25· 201214474 一導電跡線之長度’此係因為當穿導孔經間隔成彼此更遠 離時，可存在小互感影響。舉例而言，與第十—及第十二 穿導孔1408相比較，副迴路14〇4坌 _ 禾丁一及第十三穿導孔 剛(標記號12及13)經間隔成彼此更遠離。互感影 響變壓器1400之效率。 S " _14中之變壓器比為7:8。隨著信號傳遞通過主迴路 刚2,在副迴路剛中誘導另—信號。輸出電壓（例如， 在副迴路1404中）歸因於變壓器比而增加。在製作之前， 可藉由在主迴路浦及/或副迴W彻中形成所要數月目個 穿導孔而設定變壓器比。舉例而言，在副迴路刚4中添加 額外穿導孔將會使變壓器比改變至7:9,且藉此進―步增 加誘導性信號。因A，可藉由判定用於達成輸出電壓或阻 抗之變壓器比且在主迴路及副迴路中製作必需數目個穿導 孔而達成所要輸出電壓或阻抗。 參看圖15，說明三維變壓器15〇〇之另一實施例。變壓器 1500形成於諸如玻璃或藍寶石之高電阻基板中，且包括主 迴路1502及副迴路15〇〇主迴路15〇2及副迴路15〇4兩者皆 為由穿導孔及導電跡線形成之獨立連續電路或導電路徑。 舉例而言，主迴路15〇2包括藉由複數個前側跡線1512及背 側跡線1510而彼此耦接之十二個穿導孔15〇6。副迴路15〇4 包含藉由複數個前側跡線丨5 16及背側跡線丨5丨4而彼此耦接 之四個穿導孔15〇8。雖然可以複數種不同方式來配置穿導 孔及導電跡線，但在圖15中，主迴路15〇2圍繞副迴路 1504。 156662.doc •26· 201214474 然而，更重要的是，變壓器比為12:4，或3:1。隨著信號 傳遞通過主迴路15〇2，在副迴路15〇4中誘導信號。歸因於 變壓器比’與傳遞通過主迴路丨5〇2之信號相比較，誘導性 信號減少達3倍《可藉由改變變壓器比而增加或進一步減 少誘導性信號。舉例而言，可藉由增加變壓器比（例如， 在製作期間將一或多個穿導孔添加至主迴路15〇2或在製作 期間自副迴路1504移除一或多個穿導孔）而減小誘導性信 號°或者’作為另一實例，可藉由減小變壓器比（例如， 在製作期間將一或多個穿導孔添加至副迴路15〇4或在製作 期間自主迴路1502移除一或多個穿導孔）而增加誘導性信 號。 圖16中說明形成於高電阻基板中之三維變壓器16〇〇之不 同實施例。變壓器1600包括主迴路16〇2及副迴路16〇4。主 迴路1602包含八個穿導孔16〇6。八個穿導孔16〇6係藉由複 數個前側跡線1612及複數個背側跡線161 〇而彼此耦接以形 成連續導電路徑或電路》同樣地，副迴路16〇4包含八個穿 導孔1608。副迴路16〇4之八個穿導孔16〇8亦耦接至複數個 則側跡線161 6及複數個背側跡線1614以形成獨立導電路徑 或電路。此實施例之變壓器比為8:8，或1:1。 雖然圖11至圖16中展示特;^實例，但可設計三維變壓器 、達成任何所要變壓器比以影響輸出及/或電路效能。可 ^於所要電路效能及基板中之可用空間而使穿導孔彼此間 5如上文所描述，可使用變壓器以變換電壓及阻抗匹 配。特別是在RF應用中’亦可將變壓器用作差動輸入或輸 156662.doc •27· 201214474 出0 三維變壓器比二維變壓器有利，此係因為前者在基板中 需要較少面積且具有較高效率。詳言之，垂直穿導孔陣列 允許將變壓器之電路或迴路間隔成彼此更接近。舉例而 言，可容易在無需絕緣層的情況下於玻璃基板中製作玻璃 穿導孔。另外，可設計三維變壓器以滿足任何理想阻抗匹 配或輸出電壓要求。又，與在矽基板相比較，在高電阻基 板中存在較少損失及較高諧振頻率。 圖17展示例示性無線通信系統17〇〇，在無線通信系統 1700中，可有利地使用具有形成於高電阻基板中之三維電 感器或支壓器之電子封裝之實施例。出於說明之目的，圖 17展示三個遠端單元172〇、丨73〇及175〇以及兩個基地台 1740。應認識到，典型無線通信系統可能具有更多遠端單 元及基地台。遠端單元172〇、173〇及175〇中之任一者可包 括具有形成於高電阻基板（諸如，本文中所揭示）中之三維 電感器或變壓器之電子封裝。圖17展示自基地台174〇及遠 端單元1720、1730及175〇之前向鍵路信號178〇，及自遠端 單兀1720、1730及1750至基地台174〇之反向鏈路信號 1790。 〇 ; 圖17中，遠端單元1720被展示為行動電話，遠端單元 被展示為揭帶型電腦，且遠端單元⑽被展示為無線 區域迴路系統中之固定位置遠端單元。舉例而纟，該等遠 端單το可為行動電話、手持型個人通信系統（pcs)單元、 諸如個人資料助理之攜帶型資料單元，或諸如儀錶讀取設 156662.doc -28- 201214474 備之固定位置資料單元。雖然圖17說明可包括具有形成於 冋電阻基板（如本文中所揭示）中之三維電感器或變壓器之 電子封裝的某些例示性遠端單元，但封裝基板不限於此等 例示性所說明單元。實施例可合適地用於需要具有形成於 咼電阻基板中之三維電感器或變壓器之電子封裝的任何電 子器件中。 雖然已在上文中揭示併有本發明之原理的例示性實施 例，但本發明不限於所揭示實施例。取而代之，本申請案 意欲使用其一般原理而涵蓋本發明之任何變化、用途或調 適。另外，本申請案意欲涵蓋在本發明所屬之技術中之已 知或慣例實務範圍内且屬於附加申請專利範圍之限度内的 自本發明之此等脫離。 【圖式簡單說明】 圖1為包括三維電感器之電子封裝的橫戴面圖； 圖2為在玻璃基板中形成穿導孔之方法的流程圖； 圖3為高電阻基板中之三維電感器的示意圖； 圖4為包括三維電感器及調諧器電感器之電子封裝的橫 截面圖； 圖5為咼電阻基板中之第一例示性可程式化三維電感器 的示意圖； 圖6為尚電阻基板中之第二例示性可程式化三維電感器 的示意圖； 圖7為咼電阻基板中之第三例示性可程式化三維電感器 的示意圖； 156662.doc -29- 201214474 圖8為尚電阻基板中之第四例示性可程式化三維電感器 的示意圖； 圖9為兩電阻基板中之第五例示性可程式化三維電感器 的示意圖； 圖10為包括三維變壓器之電子封裝的橫截面圖； 圖11為商電阻基板中之第一你J示性可程式化三維變壓器 的示意圖； 圖12為兩電阻基板中之第二例示性可程式化三維變壓器 的示意圖； 圖13為高電阻基板中之第三例示性可程式化三維變壓器 的示意圖； 圖14為高電阻基板中之第四例示性可程式化三維變壓器 的示意圖； 圖15為高電阻基板中之第五例示性可程式化三維變壓器 的示意圖； 圖16為高電阻基板中之第六例示性可程式化三維變壓器 的示意圖；及 圖17為展示可供在高電阻基板中製作三維電感器或變壓 器之例示性無線通信系統的方塊圖。 【主要元件符號說明】 100 電子封裝 102 高電阻基板 104 三維電感器 106 前側介電材料 156662.doc •30· 201214474 110 頂部表面 112 底部表面 114 穿導孔 116 前側導電跡線 118 背側導電跡線 120 金屬層 122 金屬層 124 背側金屬層 126 背側金屬層 128 第一方向 130 第二方向 300 電感器 302 背側導電跡線 304 前側導線跡線 306 穿導孔 310 第一方向 312 第二方向 400 電子封裝 402 高電阻基板 404 目標電感器 406 調諧器電感器 408 穿導孔 410 穿導孔 412 介電材料 156662.doc -31 201214474 414 介電材料 416 背側跡線 418 金屬層 420 金屬層 422 金屬層 424 金屬層 426 金屬層 500 電子封裝 502 目標電感器 504 調諧器電感器 506 前側導電跡線 508 背側導電跡線 510 第一方向 512 第二方向 514 穿導孔 600 電子封裝 602 目標電感器 604 調諧器電感器 606 前側跡線 608 背側跡線 610 第一方向 612 第一方向 614 穿導孔 700 電子封裝 156662.doc •32 201214474 702 目標電感器 704 調諸器電感器 706 前側跡線 708 背側跡線 710 第一方向 712 第二方向 714 穿導孔 800 電子封裝 802 目標電感器 804 調諧器電感器 806 前側跡線 808 背側跡線 810 第一方向 812 第二方向 814 穿導孔 900 電子封裝 902 目標電感器 904 調諸器電感器 906 前側跡線 908 背側跡線 910 第一方向 912 第二方向 1000 電子封裝 1002 南電阻基板 156662.doc •33- 201214474 1004 三維變壓器 1006 主迴路 1008 副迴路 1010 玻璃穿導孔（TGV) 1012 玻璃穿導孔（TGV) 1014 介電材料 1016 介電材料 1018 前表面 1020 背表面 1022 跡線 1024 金屬層 1026 金屬層 1028 金屬層 1030 金屬層 1032 金屬層 1034 金屬層 103 6 金屬層 1038 第一方向 1040 第二方向 1100 變壓器 1102 主迴路 1104 副迴路 1106 穿導孔 1108 穿導孔 • 34· 156662.doc 201214474 1110 背側跡線 1112 前側跡線 1114 背側跡線 1116 前側跡線 1200 變壓器 1202 主迴路 1204 副迴路 1206 穿導孔 1208 穿導孔 1210 背側跡線 1212 前側跡線 1214 背側跡線 1216 前側跡線 1300 三維變壓器 1302 主迴路 1304 副迴路 1306 穿導孔 1308 穿導孔 1310 背側跡線 1312 前側跡線 1314 背側跡線 1316 前側跡線 1400 三維變壓器 1402 主迴路 -35- 156662.doc 201214474 1404 副迴路 1406 穿導孔 1408 穿導孔 1410 背側跡線 1412 前側跡線 1414 背側跡線 1416 前側跡線 1500 三維變壓器 1502 主迴路 1504 副迴路 1506 穿導孔 1508 穿導孔 1510 背側跡線 1512 前側跡線 1514 背側跡線 1516 前側跡線 1600 三維變壓器 1602 主迴路 1604 副迴路 1606 穿導孔 1608 穿導孔 1610 背側跡線 1612 前側跡線 1614 背側跡線 •36 156662.doc 201214474 1616 前側跡線 1700 無線通信系統 1720 遠端單元 1730 遠端單元 1740 基地台 1750 遠端單元 1780 前向鏈路信號 1790 反向鏈路信號 156662.doc -37·

Claims (1)

  1. 201214474 七、申請專利範圍： 1· 一種在—電子封裝中之電路，其包含： 馬電阻基板’該高電阻基板具有一頂部表面及一底 部表面； 第電感器’該第一電感器包括一形成於該基板中 之第一穿導扎，一第一信號傳遞通過該第一穿導孔；及 第一電感器’該第二電感器包括一形成於該基板中 之第二穿導孔’ 一第二信號傳遞通過該第二穿導孔，該 第二信號在一第一方向或一第二方向上傳遞，其中該第 一方向實質上平行於但相反於該第一方向； 另外’其中該第一電感器之總電感係藉由改變該第二 k號之該方向予以控制。 2·如請求項1之電路，其中該第一電感器為一目標電感 器。 3. 如請求項1之電路，其中該第二電感器為一調諧器電感 器。 4. 如請求項1之電路，其中該第二電感器包含複數個第二 電感器。 5. 如請求項4之電路，其中傳遞通過該複數個第二電感器 中之每一者之該第二信號之該方向被獨立地控制。 6. 如請求項4之電路，其中該第一電感器之該總電感係藉 由使該第二信號在相同於該第一信號之方向的方向上傳 遞通過該複數個第二電感器中之至少一者而增加。 7. 如請求項4之電路，其中該第一電感器之該總電感係藉 156662.doc 201214474 號之方向的方向上傳 少一者而減小。 由使該第二信號在相反於該第—信 遞通過該複數個第二電感器中之至 8. 9. 10. 11. 12. 13. 14. 15. 16. 如請求項4之電路，豆中兮笛 _ „ 八T 〇亥第—電感器之該總電奶心ό -電感值範圍，該範圍係藉由第二電感器之數目判定。 如請求項4之電路，装φ各兮货 ^ „ 其中田《亥第二、號在相同於該第一 信號傳遞通過該第—電感器之方向的方向上傳遞通過言 複數個第二電感器中之每-者時，該第-電感器之該海 電感處於一最大電感值。 如請求項4之電路’其中當該第二信號在相反於該第一 信號傳遞通過該第一電感器之方向的方向上傳遞通過該 複數個第二電感器中之每-者時，該第-電感器之該總 電感處於一最小電感值。 士 °月求項4之電路，其中該複數個第二電感器中之每一 者之該穿導孔在該基板之該頂部表面及該底部表面處耦 接至一導電跡線，藉此形成一獨立連續導電路徑。 如請求項4之電路，其中該複數個第二電感器形成一實 質上圍繞該第一電感器之第二電感器陣列。 如請求項12之電路，其中該第二電感器陣列形成一圓形 或多邊形陣列。 如請求項1之電路，其中該第一電感器包含複數個穿導 孔》 如請求項14之電路，其中該第一電感器之該複數個穿導 孔麵接至複數個導電跡線以形成一連續導電路徑。 如請求項1之電路，其中該第一信號及該第二信號正交 156662.doc S -2- 201214474 於該基板之該頂部表面及該底部表面而傳遞通過該第— 電感器及該第二電感器之該等穿導孔。 17. 如請求項！之電路’該電路係併入至一器件中，該器件 係選自一由一音樂播放器、一視訊播放器、一娛樂單 元、一導航器件、一通信器件、一個人數位助理 (PDA)、一固定位置資料單元及一電腦組成之群組。 18. —種形成於一高電阻基板中之電感器，該電感器包含： 在該高電阻基板中之複數個穿導孔； 在該基板之頂部表面上之複數個導電跡線，每一導電 跡線將該等穿導孔中之一者耦接至該等穿導孔中之另一 者；及 在該基板之底部表面上之複數個導電跡線，每一導電 跡線將該等穿導孔中之一者耦接至該等穿導孔中之另— 者； 其中在該頂部表面及該底部表面上之該複數個導電跡 線以及該複數個穿導孔形成一連續導電路徑。 19. 如請求項18之電感器，其中該複數個穿導孔形成一穿導 孔陣列。 20. 如請求項18之電感器，其中該複數個穿導孔正交於該基 板之該頂部表面及該底部表面。 21. 如請求項18之電感器，其中隨著一信號傳遞通過該導電 路徑，該複數個穿導孔之互感影響係可忽略的。 22. 如請求項18之電感器，該電感器係併入至一器件中，該 器件係選自一由一音樂播放器、一視訊播放器、—娛樂 156662.doc 201214474 單元、一導航器件、一通信器件、一個人數位助理 (PDA)、一固定位置資料單元及一電腦組成之群組。 23. —種在一高電阻基板中之變壓器，其包含： 一主迴路，該主迴路具有安置於該基板中之複數個穿 導孔’該複數個穿導孔在該基板之頂部表面及底部表面 處柄接至導電跡線以形成一第一連續導電路徑；及 一副迴路’該副迴路具有安置於該基板中之複數個穿 導孔’該複數個穿導孔在該基板之該頂部表面及該底部 表面處耦接至不同導電跡線以形成一第二連續導電路 徑’該第二連續導電路徑獨立於該第一連續導電路徑； 其中一傳遞通過該主迴路之信號在該副迴路中誘導一 G號，該副迴路中之該信號取決於該主迴路及該副迴路 中之穿導孔之數量。 24. 如請求項23之變壓器’其中隨著該信號傳遞通過該主迴 路或該副迴路之該複數個穿導孔中之一者，該信號之方 向正交於該基板之該頂部表面及該底部表面。 25. 如請求項23之變壓器，其中該主迴路及該副迴路之該複 數個穿導孔形成一穿導孔陣列。 26·如請求項23之變壓器，其中當該主迴路之穿導孔之數目 超過該副迴路之穿導孔之數目時，該誘導性信號減小。 27. 如請求項23之變壓器，其中當該副迴路之穿導孔之數目 超過該主迴路之穿導孔之數目時，該誘導性信號增加。 28. 如請求項23之變壓器’該變壓器係併入至一器件中，該 器件係選自一由一音樂播放器、一視訊播放器、一娱樂 156662.doc S -4- 201214474 29. 單元、一導航器件、一通信器 (PDA)、一固定位置資料單元及一 一種在—電子封裝中之積體電路， 一高電阻基板； R、一個人數位助理 電腦組成之群組。 其包含： 一用於儲存之構件 之能量；及 該用於儲存之構件儲存 一磁場中 一用於調諧之構件 存之構件； “用於調諧之構件調諧該用於儲 其中一獨立信號在一第 過該用於調諧之構件，該 二方向； 方向或一第二方向上傳遞通 第方向平行於但相反於該第 另外，其中傳遞通過該用於調諧之構件 方向被獨立地控制，使得可藉由改變該信 變化該用於儲存之構件之總電感。 之該信號之該 號之該方向而 30.如請求項29之積體電路， 少一穿導孔。 其中s玄用於儲存之構件包括至 3!.如請求項29之積體電路，其中該用於㈣之構件包括至 少一穿導孔。 32.如請求項29之積體電路，其進一歩句 六逆灾包含複數個用於調諧 之構件，該複數個用於調諧之構件中之每_者形成—獨 立導電路徑。 33.如請求項29之積體電路’其進一步包含複數個用於儲存 之構件，該複數個用於儲存之構件耦接在一起以形成一 連續導電路徑8 156662.doc 201214474 34·如請求項29之積體電路，其中該用於儲存之構件： 電感係藉由使該仏號在相同於一傳遞通過該用於儲^〜 構件之信號之方向的方向上傳遞通過該用於調 而增加。 35.如請求項29之積體電路，其中該用於儲存之構件之哼總 電感係藉由使該信號在相反於一傳遞通過該用於儲 構件之信號之方向的方向上傳遞通過該用於調譜之= 而減小。 3 6.如請求項29之積體電路，該積體電路係併入至一器件 中’該器件係選自-由一音樂播放器、—視訊播放器、 -娛樂單元…導航器件、—通信器件、—個人數位助 理（PDA)、-固定位置資料單元及一電腦組成之群組。 37. —種在一高電阻基板中調諧一目標電感器之方法，其包 含： 在該基板中形成-目標電感器及一調諸器電感器，該 目標電感器及該調諧器電感器各自包括一穿導孔； 使-信號在-第向或一第二彳向上傳遞通過該調 諧器電感ϋ之該穿導孔’該第二方向平行於但相反於該 第一方向；及 控制該#號之該方向，使得可藉由改變傳遞通過該調 諧器電感器之該穿導孔之該信號之該方向而變化該目標 電感器之總電感。 3 8.如請求項37之方法，其進一步包含形成複數個調諧器電 感器。 156662.doc -6 - 201214474 39. 40. 41. 42. 43. 如請求項38之方法，其進一步包含使一信號傳遞通過該 目標電感器之該穿導孔。 如請求項39之方法，其進一步包含藉由使該信號在相同 於該信號傳遞通過該目標電感器之方向的方向上傳遞通 過該複數個調諧器電感器中之至少—者而增加該目標電 感器之該總電感。 如請求項39之方法，其進-步包含藉由使該信號在相反 於該信號傳遞通過該目標電感H之方向#方向上傳遞通 過該複數個調諧器電感器中之至少—者而減小該目標電 感器之該總電感。 如請求項37之方法’該方法係併入至_器件中，該器件 係選自一由一音樂播放器、一視訊播放器、一娛樂單 元、-導航器件、-通信器件、一個人數位助理 (PDA)、-固定位置資料單元及—電腦組成之群組。 -種在一高電阻基板中形成一變壓器之方法，其包含： 在該基板中製作—主迴路，該主迴路具有複數個穿導 孔’該複數個穿導孔在該基板之頂部表面及底部表面處 耦接至導電跡線以形成一第一連續導電路徑； 在該基板中製作-副迴路，該副迴路具有複數個穿導 孔，該複數個穿導孔在該基板之該頂部表面及該底部表 面處搞接至㈣導電料以形成H續導電路徑， 該第二連續導電㈣獨立於該第—連續導電路徑； 使一第一信號傳遞通過該主迴路；及 在該副迴路中誘導-第二信號，其中該第二信號取決 156662.doc 201214474 於該主迴路及該副迴路中之穿導孔之數量。 44. 如請求項43之方法，其進一步包含：當該副迴路之穿導 孔之數目超過該主迴路之穿導孔之數目時，增加該誘導 性第二信號。 45. 如請求項43之方法，其進一步包含：當該主迴路之穿導 孔之數目超過該副迴路之穿導孔之數目時，減小該誘導 性第二信號。 46. 如請求項43之方法，其進一步包含使該第一信號在一實 質上正交於該基板之一頂部表面及一底部表面的方向上 傳遞通過該主迴路之該複數個穿導孔中之一者。 47·如請求項43之方法，其進一步包含使該第二信號在一實 質上正交於該基板之一頂部表面及一底部表面的方向上 傳遞通過該副迴路之該複數個穿導孔令之一者。 48. 如凊求項43之方法，該方法係併入至一器件中，該器件 係選自一由一音樂播放器、一視訊播放器、一娛樂單 元、一導航器件、一通信器件、一個人數位助理 (PDA)、一固定位置資料單元及一電腦組成之群組。 49. 一種在一積體電路中形成一目標電感器之方法，其包 含： ’、 在间電阻基板中形成一主迴路及一副迴路，該主迴 路具有複數個穿導孔，該複數個穿導孔在該基板之頂部 表面及底部表面處耦接至導電跡線以形成一第一連續導 電路徑，且該副迴路具有複數個穿導孔，該複數個穿導 孔在該基板之該頂部表面及該底部表面處耦接至不同導 156662.doc 201214474 電跡線以形成-第二連續導電路徑，㈣二連續導電路 徑獨立於該第^一連續導電路徑；及 用於誘導之步驟，該用於誘導之步驟在該副迴路 導一信號； 其中該誘導性k號取決於該主迴路及該副迴路中之 導孔之數量β 50. 51. 52. 53. 如凊求項49之方法，其中該用於誘導之步驟包含使—不 同信號傳遞通過該主迴路。 如清求項49之方法，其進-步包含：當該副迴路之穿導 孔之數目超過該主迴路之穿導孔之數目時，增加該誘導 性信號。 如月求項49之方法，其進一步包含：當該主迴路之穿導 孔之數目超過該副迴路之穿導孔之數目時，減小該誘導 性信號。 如請求項49之古、4· 心万去，該方法係併入至一器件中，該器件 係選自一由—Α & 元 (PDA) 田樂播放器、一視訊播放器、一娛樂單 導航器件、一通信器件、一個人數位助理 固定位置資料單元及一電腦組成之群組 156662.doc
TW100119290A 2010-06-01 2011-06-01 Through via inductor or transformer in a high-resistance substrate with programmability TW201214474A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/791,023 US8384507B2 (en) 2010-06-01 2010-06-01 Through via inductor or transformer in a high-resistance substrate with programmability

Publications (1)

Publication Number Publication Date
TW201214474A true TW201214474A (en) 2012-04-01

Family

ID=44584721

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100119290A TW201214474A (en) 2010-06-01 2011-06-01 Through via inductor or transformer in a high-resistance substrate with programmability

Country Status (7)

Country Link
US (2) US8384507B2 (zh)
EP (2) EP2741303B1 (zh)
JP (1) JP5512885B2 (zh)
KR (1) KR101433267B1 (zh)
CN (1) CN102918608B (zh)
TW (1) TW201214474A (zh)
WO (1) WO2011153162A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9058973B2 (en) * 2011-04-13 2015-06-16 International Business Machines Corporation Passive devices fabricated on glass substrates, methods of manufacture and design structures
US8347490B1 (en) * 2011-06-30 2013-01-08 Chipbond Technology Corporation Method for fabricating a carrier with a three dimensional inductor
US8922309B1 (en) * 2011-10-17 2014-12-30 Xilinx, Inc. Devices and methods for tuning an inductor
US20130207745A1 (en) * 2012-02-13 2013-08-15 Qualcomm Incorporated 3d rf l-c filters using through glass vias
US9461607B2 (en) * 2012-04-13 2016-10-04 Cyntec Co., Ltd. Balance filter
US8803648B2 (en) 2012-05-03 2014-08-12 Qualcomm Mems Technologies, Inc. Three-dimensional multilayer solenoid transformer
US9111933B2 (en) * 2012-05-17 2015-08-18 International Business Machines Corporation Stacked through-silicon via (TSV) transformer structure
US10115671B2 (en) 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US8963671B2 (en) 2012-08-31 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor transformer device and method for manufacturing the same
US20140104284A1 (en) * 2012-10-16 2014-04-17 Qualcomm Mems Technologies, Inc. Through substrate via inductors
US9431473B2 (en) 2012-11-21 2016-08-30 Qualcomm Incorporated Hybrid transformer structure on semiconductor devices
US9203373B2 (en) 2013-01-11 2015-12-01 Qualcomm Incorporated Diplexer design using through glass via technology
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
US8952747B1 (en) 2013-02-28 2015-02-10 Marvell International Ltd. High-power non-linear voltage regulator
US9410990B2 (en) * 2013-03-08 2016-08-09 Deere & Company Method and sensor for sensing current in a conductor
US9634645B2 (en) 2013-03-14 2017-04-25 Qualcomm Incorporated Integration of a replica circuit and a transformer above a dielectric substrate
US9935166B2 (en) * 2013-03-15 2018-04-03 Qualcomm Incorporated Capacitor with a dielectric between a via and a plate of the capacitor
US9634640B2 (en) * 2013-05-06 2017-04-25 Qualcomm Incorporated Tunable diplexers in three-dimensional (3D) integrated circuits (IC) (3DIC) and related components and methods
US20140327510A1 (en) * 2013-05-06 2014-11-06 Qualcomm Incorporated Electronic device having asymmetrical through glass vias
US9425761B2 (en) 2013-05-31 2016-08-23 Qualcomm Incorporated High pass filters and low pass filters using through glass via technology
US9264013B2 (en) * 2013-06-04 2016-02-16 Qualcomm Incorporated Systems for reducing magnetic coupling in integrated circuits (ICS), and related components and methods
TWM465652U (zh) * 2013-06-14 2013-11-11 yi-tai Zhao 電感器結構改良
US20150035162A1 (en) * 2013-08-02 2015-02-05 Qualcomm Incorporated Inductive device that includes conductive via and metal layer
US9449753B2 (en) 2013-08-30 2016-09-20 Qualcomm Incorporated Varying thickness inductor
WO2015127207A1 (en) * 2014-02-21 2015-08-27 Marvell World Trade Ltd. Method and apparatus for incorporating passive devices in an integrated passive device separate from a die
US10008316B2 (en) * 2014-03-28 2018-06-26 Qualcomm Incorporated Inductor embedded in a package substrate
US9368564B2 (en) 2014-03-28 2016-06-14 Qualcomm Incorporated 3D pillar inductor
WO2015153009A1 (en) 2014-04-02 2015-10-08 Marvell World Trade Ltd. Circuits incorporating integrated passive devices having inductances in 3d configurations and stacked with corresponding dies
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
US9478348B2 (en) * 2014-06-24 2016-10-25 Qualcomm Incorporated Vertical spiral inductor
US10050528B2 (en) * 2015-06-29 2018-08-14 Infineon Technologies Austria Ag Current distribution in DC-DC converters
US9911723B2 (en) * 2015-12-18 2018-03-06 Intel Corporation Magnetic small footprint inductor array module for on-package voltage regulator
KR20180052384A (ko) * 2016-11-10 2018-05-18 삼성전기주식회사 인덕터 및 그 제조방법
CN109755224B (zh) * 2018-11-27 2020-08-21 西安电子科技大学 一种基于硅通孔的紧凑嵌套电感结构及其制备方法
JP7351113B2 (ja) * 2019-06-28 2023-09-27 凸版印刷株式会社 ガラスコア多層配線基板
CN110556351A (zh) * 2019-09-16 2019-12-10 西安电子科技大学昆山创新研究院 一种基于硅通孔的分支耦合器

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07272932A (ja) 1994-03-31 1995-10-20 Canon Inc プリントインダクタ
US5781091A (en) * 1995-07-24 1998-07-14 Autosplice Systems Inc. Electronic inductive device and method for manufacturing
JPH11340226A (ja) * 1998-05-22 1999-12-10 Sony Corp 半導体装置の製造方法
US6240622B1 (en) * 1999-07-09 2001-06-05 Micron Technology, Inc. Integrated circuit inductors
JP4345153B2 (ja) * 1999-09-27 2009-10-14 ソニー株式会社 映像表示装置の製造方法
US6493861B1 (en) 1999-12-28 2002-12-10 Intel Corporation Interconnected series of plated through hole vias and method of fabrication therefor
US6437653B1 (en) 2000-09-28 2002-08-20 Sun Microsystems, Inc. Method and apparatus for providing a variable inductor on a semiconductor chip
JP2002246705A (ja) * 2001-02-15 2002-08-30 Murata Mfg Co Ltd 回路基板装置
JP3959371B2 (ja) * 2002-05-31 2007-08-15 株式会社東芝 可変インダクタ
JP2006054208A (ja) * 2002-08-29 2006-02-23 Ajinomoto Co Inc 可変インダクタンス素子、可変インダクタンス素子内蔵多層基板、半導体チップ及びチップ型可変インダクタンス素子
US7135952B2 (en) 2002-09-16 2006-11-14 Multi-Fineline Electronix, Inc. Electronic transformer/inductor devices and methods for making same
KR100691725B1 (ko) * 2002-12-11 2007-03-12 다이니폰 인사츠 가부시키가이샤 다층 배선기판 및 그 제조 방법
US6972965B2 (en) * 2003-02-04 2005-12-06 Intel Corporation Method for integrated high Q inductors in FCGBA packages
TWI224798B (en) * 2003-04-04 2004-12-01 Via Tech Inc Transformer formed between two layout layers
US7460001B2 (en) 2003-09-25 2008-12-02 Qualcomm Incorporated Variable inductor for integrated circuit and printed circuit board
US7015571B2 (en) * 2003-11-12 2006-03-21 Advanced Semiconductor Engineering, Inc. Multi-chips module assembly package
TW200633362A (en) * 2004-11-15 2006-09-16 Koninkl Philips Electronics Nv Variable inductance circuitry for frequency control of a voltage controlled oscillator
US7158005B2 (en) * 2005-02-10 2007-01-02 Harris Corporation Embedded toroidal inductor
JP4498258B2 (ja) * 2005-10-13 2010-07-07 富士通オプティカルコンポーネンツ株式会社 コイルパッケージ
KR100723032B1 (ko) * 2005-10-19 2007-05-30 삼성전자주식회사 고효율 인덕터, 인덕터의 제조방법 및 인덕터를 이용한패키징 구조
KR100843214B1 (ko) * 2006-12-05 2008-07-02 삼성전자주식회사 메모리 칩과 프로세서 칩이 관통전극을 통해 연결된 플래너멀티 반도체 칩 패키지 및 그 제조방법
KR100843213B1 (ko) * 2006-12-05 2008-07-02 삼성전자주식회사 메모리 칩과 프로세서 칩이 스크라이브 영역에 배열된관통전극을 통해 연결된 다중 입출력 반도체 칩 패키지 및그 제조방법
JP4900019B2 (ja) * 2007-04-19 2012-03-21 富士電機株式会社 絶縁トランスおよび電力変換装置
TWI345243B (en) 2007-08-14 2011-07-11 Ind Tech Res Inst Inter-helix inductor devices
US8138876B2 (en) * 2008-01-29 2012-03-20 International Business Machines Corporation On-chip integrated voltage-controlled variable inductor, methods of making and tuning such variable inductors, and design structures integrating such variable inductors
US20090315156A1 (en) * 2008-06-20 2009-12-24 Harper Peter R Packaged integrated circuit having conformal electromagnetic shields and methods to form the same
US8143952B2 (en) * 2009-10-08 2012-03-27 Qualcomm Incorporated Three dimensional inductor and transformer
US8143987B2 (en) * 2010-04-07 2012-03-27 Xilinx, Inc. Stacked dual inductor structure

Also Published As

Publication number Publication date
WO2011153162A1 (en) 2011-12-08
KR20130032331A (ko) 2013-04-01
EP2741303B1 (en) 2019-07-31
EP2577688B1 (en) 2014-06-18
JP2013532377A (ja) 2013-08-15
EP2577688A1 (en) 2013-04-10
US20110291786A1 (en) 2011-12-01
EP2741303A3 (en) 2015-08-19
US8384507B2 (en) 2013-02-26
KR101433267B1 (ko) 2014-08-22
JP5512885B2 (ja) 2014-06-04
CN102918608A (zh) 2013-02-06
CN102918608B (zh) 2017-05-31
EP2741303A2 (en) 2014-06-11
US20120274436A1 (en) 2012-11-01

Similar Documents

Publication Publication Date Title
TW201214474A (en) Through via inductor or transformer in a high-resistance substrate with programmability
US10643790B2 (en) Manufacturing method for 3D multipath inductor
TWI450316B (zh) 三維電感器與轉換器
US7868727B2 (en) Inter-helix inductor devices
KR101854313B1 (ko) 반도체 디바이스들 상의 하이브리드 변압기 구조
EP3051547B1 (en) High current, low equivalent series resistance printed circuit board coil for power transfer application
JP6250590B2 (ja) ガラス技術の３次元インダクタおよび変圧器設計方法
JP5618027B2 (ja) インピーダンス変換回路およびアンテナ装置
CN108370082A (zh) 时延滤波器
KR101041896B1 (ko) 집적 회로 패키지 내에 제조되는 멤스 스위치들을 위한 방법 및 시스템
JP6388059B2 (ja) 移相器、インピーダンス整合回路および通信端末装置
US9865392B2 (en) Solenoidal series stacked multipath inductor
US10163558B2 (en) Vertically stacked inductors and transformers
US8373210B2 (en) Semiconductor device and semiconductor device manufacturing method
WO2007086278A1 (ja) 集積回路装置
US20100164060A1 (en) Inductor for semiconductor device and method for fabricating the same