JP2013526001A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013526001A5 JP2013526001A5 JP2012544923A JP2012544923A JP2013526001A5 JP 2013526001 A5 JP2013526001 A5 JP 2013526001A5 JP 2012544923 A JP2012544923 A JP 2012544923A JP 2012544923 A JP2012544923 A JP 2012544923A JP 2013526001 A5 JP2013526001 A5 JP 2013526001A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor die
- die
- arc
- vias
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 23
- 239000000758 substrate Substances 0.000 claims 18
- 240000004282 Grewia occidentalis Species 0.000 claims 5
- 239000000463 material Substances 0.000 claims 2
Description
図1において、リモートユニット120は、携帯電話として示され、リモートユニット130は、ポータブルコンピュータとして示され、リモートユニット150は、ワイヤレルローカルループシステムにおける固定された位置リモートユニットとして示される。例えば、リモートユニットは移動可能電話、ノート型パーソナルコミュニケーションシステム(PCS)ユニット、携帯情報端末などの携帯型データユニット、GPS可能装置、ナビゲーション装置、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテイメントユニット、メーターリーディング装置などの固定位置データユニット、又は、データ若しくはコンピュータ指示又はそれらの組合せを保存又は読み出す他の装置であり得る。図1は、開示された教示に従うリモートユニットを示すけれども、この開示は、これらの例示的な示されたユニットに限定されない。この開示の実施形態は、集積回路を含むあらゆる装置に適切に採用され得る。
Claims (10)
- ダイの4つの角部の各々に複数の貫通基板ビアを備える半導体ダイであって、
前記ダイの4つの角部の各々が、円弧状に配置された外側の組の貫通基板ビアであって、前記円弧の頂点が、前記円弧が位置する前記角部の一点に位置合わせされ、外側の列の貫通基板ビアが、前記半導体ダイの側端に平行な方向において前記外側の列の貫通基板ビアが延長する方向に沿って前記円弧の端部の各々から外側に延長する、外側の組の貫通基板ビアを備え、
前記貫通基板ビアが、前記半導体ダイの反りを低減する、半導体ダイ。 - 前記貫通基板ビアが、信号を伝達しない貫通基板ビアであり、
前記ダイの前記4つの角部の各々が、内側の円弧を形成するように配置された内側の組の貫通基板ビアであって、前記内側の円弧の頂点が、前記内側の円弧が位置する前記角部の前記一点に位置合わせされ、内側の列の貫通基板ビアが、前記半導体ダイの前記側端に平行な方向において前記外側の列の貫通基板ビアが延長する方向に沿って前記内側の円弧の端部の各々から外側に延長する、内側の組の貫通基板ビアをさらに含む、請求項1に記載の半導体ダイ。 - 前記半導体ダイの機能ブロックに近接した中心領域に位置する、信号を伝達しない少なくとも1つの追加的な貫通基板ビアをさらに備える、請求項2に記載の半導体ダイ。
- 前記貫通基板ビアが、応力緩和ビアを含む、請求項2に記載の半導体ダイ。
- 前記内側及び外側の組の貫通基板ビアの円弧によって形成される領域において除去されるダイの材料が、前記内側及び外側の列の貫通基板ビアが延長する方向に沿った等しい大きさのダイ領域において除去されるダイの材料より多い、請求項2に記載の半導体ダイ。
- 前記ダイの角部から延長する前記内側及び外側の列の貫通基板ビアが、前記内側及び外側の列の方向に垂直に延長する前記ダイの側部から同一の距離で終わる、請求項2に記載の半導体ダイ。
- 携帯機器、ポータブルコンピュータ、携帯電話、固定位置リモートユニット、移動可能電話、携帯型データユニット、ノート型パーソナルコミュニケーションシステムユニット、携帯情報端末、メーターリーディング装置、固定位置データユニット及び/又はパーソナルコンピュータに組み込まれる、請求項1に記載の半導体ダイ。
- 積層集積回路に組み込まれる、請求項1に記載の半導体ダイ。
- 半導体ダイの熱膨張係数(CTE)を増加する手段を備える半導体ダイであって、
前記熱膨張係数(CTE)を増加する手段が、前記半導体ダイの4つの角部の各々に複数の貫通基板ビアを備え、
前記半導体ダイの前記4つの角部の各々が、
円弧状に配置された外側の組の貫通基板ビアであって、前記円弧の頂点が、前記円弧が位置する前記角部の一点に位置合わせされ、外側の列の貫通基板ビアが、前記半導体ダイの側端に平行な方向において前記外側の列の貫通基板ビアが延長する方向に沿って前記円弧の端部の各々から外側に延長し、前記熱膨張係数(CTE)を増加する手段が、前記半導体ダイの反りを低減する、外側の組の貫通基板ビアと、
前記半導体ダイの機能ブロックに近接した中心領域に位置する、信号を伝達しない少なくとも1つの追加的な貫通基板ビアと、
を含む半導体ダイ。 - 携帯機器、ポータブルコンピュータ、携帯電話、固定位置リモートユニット、移動可能電話、携帯型データユニット、ノート型パーソナルコミュニケーションシステムユニット、携帯情報端末、メーターリーディング装置、固定位置データユニット及び/又はパーソナルコンピュータに組み込まれる、請求項9に記載の半導体ダイ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/640,111 | 2009-12-17 | ||
US12/640,111 US8710629B2 (en) | 2009-12-17 | 2009-12-17 | Apparatus and method for controlling semiconductor die warpage |
PCT/US2010/061143 WO2011084706A2 (en) | 2009-12-17 | 2010-12-17 | Apparatus and method for controlling semiconductor die warpage |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013526001A JP2013526001A (ja) | 2013-06-20 |
JP2013526001A5 true JP2013526001A5 (ja) | 2014-04-10 |
JP5536901B2 JP5536901B2 (ja) | 2014-07-02 |
Family
ID=43629207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012544923A Expired - Fee Related JP5536901B2 (ja) | 2009-12-17 | 2010-12-17 | 半導体ダイの反りを制御する装置及び方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8710629B2 (ja) |
EP (1) | EP2513967A2 (ja) |
JP (1) | JP5536901B2 (ja) |
KR (1) | KR20120101136A (ja) |
CN (1) | CN103038877A (ja) |
TW (1) | TW201131717A (ja) |
WO (1) | WO2011084706A2 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8378458B2 (en) * | 2010-03-22 | 2013-02-19 | Advanced Micro Devices, Inc. | Semiconductor chip with a rounded corner |
US8883634B2 (en) * | 2011-06-29 | 2014-11-11 | Globalfoundries Singapore Pte. Ltd. | Package interconnects |
US9184144B2 (en) * | 2011-07-21 | 2015-11-10 | Qualcomm Incorporated | Interconnect pillars with directed compliance geometry |
US9059191B2 (en) * | 2011-10-19 | 2015-06-16 | International Business Machines Corporation | Chamfered corner crackstop for an integrated circuit chip |
US8566773B2 (en) | 2012-02-15 | 2013-10-22 | International Business Machines Corporation | Thermal relief automation |
US8464200B1 (en) | 2012-02-15 | 2013-06-11 | International Business Machines Corporation | Thermal relief optimization |
CN103377990B (zh) * | 2012-04-18 | 2016-08-31 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔结构 |
CN103378030B (zh) * | 2012-04-18 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔结构 |
US9291578B2 (en) * | 2012-08-03 | 2016-03-22 | David L. Adler | X-ray photoemission microscope for integrated devices |
US9245826B2 (en) * | 2013-03-11 | 2016-01-26 | Newport Fab, Llc | Anchor vias for improved backside metal adhesion to semiconductor substrate |
US9247636B2 (en) | 2013-03-12 | 2016-01-26 | International Business Machines Corporation | Area array device connection structures with complimentary warp characteristics |
US9355967B2 (en) * | 2013-06-24 | 2016-05-31 | Qualcomm Incorporated | Stress compensation patterning |
US9236301B2 (en) | 2013-07-11 | 2016-01-12 | Globalfoundries Inc. | Customized alleviation of stresses generated by through-substrate via(S) |
KR102122456B1 (ko) | 2013-12-20 | 2020-06-12 | 삼성전자주식회사 | 실리콘 관통 비아 플러그들을 갖는 반도체 소자 및 이를 포함하는 반도체 패키지 |
US10006899B2 (en) | 2014-03-25 | 2018-06-26 | Genia Technologies, Inc. | Nanopore-based sequencing chips using stacked wafer technology |
US9728518B2 (en) | 2014-04-01 | 2017-08-08 | Ati Technologies Ulc | Interconnect etch with polymer layer edge protection |
US9560745B2 (en) * | 2014-09-26 | 2017-01-31 | Qualcomm Incorporated | Devices and methods to reduce stress in an electronic device |
US9772268B2 (en) * | 2015-03-30 | 2017-09-26 | International Business Machines Corporation | Predicting semiconductor package warpage |
US9721906B2 (en) | 2015-08-31 | 2017-08-01 | Intel Corporation | Electronic package with corner supports |
US20170287873A1 (en) * | 2016-03-29 | 2017-10-05 | Santosh Sankarasubramanian | Electronic assembly components with corner adhesive for warpage reduction during thermal processing |
CN106531714A (zh) * | 2017-01-24 | 2017-03-22 | 日月光封装测试(上海)有限公司 | 用于半导体封装的引线框架条及其制造方法 |
US11171113B2 (en) | 2017-03-14 | 2021-11-09 | Mediatek Inc. | Semiconductor package structure having an annular frame with truncated corners |
US11362044B2 (en) | 2017-03-14 | 2022-06-14 | Mediatek Inc. | Semiconductor package structure |
US11264337B2 (en) | 2017-03-14 | 2022-03-01 | Mediatek Inc. | Semiconductor package structure |
US11387176B2 (en) | 2017-03-14 | 2022-07-12 | Mediatek Inc. | Semiconductor package structure |
US10784211B2 (en) | 2017-03-14 | 2020-09-22 | Mediatek Inc. | Semiconductor package structure |
US10396003B2 (en) * | 2017-10-18 | 2019-08-27 | Micron Technology, Inc. | Stress tuned stiffeners for micro electronics package warpage control |
US10861797B2 (en) * | 2018-07-16 | 2020-12-08 | Micron Technology, Inc. | Electrically or temperature activated shape-memory materials for warpage control |
US11879170B2 (en) | 2019-08-14 | 2024-01-23 | Massachusetts Institute Of Technology | Stress patterning systems and methods for manufacturing free-form deformations in thin substrates |
US11308257B1 (en) | 2020-12-15 | 2022-04-19 | International Business Machines Corporation | Stacked via rivets in chip hotspots |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2704001B2 (ja) * | 1989-07-18 | 1998-01-26 | キヤノン株式会社 | 位置検出装置 |
JP3920399B2 (ja) * | 1997-04-25 | 2007-05-30 | 株式会社東芝 | マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置 |
US6011301A (en) * | 1998-06-09 | 2000-01-04 | Stmicroelectronics, Inc. | Stress reduction for flip chip package |
US6372600B1 (en) * | 1999-08-30 | 2002-04-16 | Agere Systems Guardian Corp. | Etch stops and alignment marks for bonded wafers |
JP3895987B2 (ja) | 2001-12-27 | 2007-03-22 | 株式会社東芝 | 半導体装置およびその製造方法 |
US6897125B2 (en) * | 2003-09-17 | 2005-05-24 | Intel Corporation | Methods of forming backside connections on a wafer stack |
JP4467318B2 (ja) * | 2004-01-28 | 2010-05-26 | Necエレクトロニクス株式会社 | 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法 |
JP4768994B2 (ja) * | 2005-02-07 | 2011-09-07 | ルネサスエレクトロニクス株式会社 | 配線基板および半導体装置 |
US7795137B2 (en) * | 2005-08-26 | 2010-09-14 | Hitachi, Ltd. | Manufacturing method of semiconductor device |
TWI407539B (zh) | 2005-08-26 | 2013-09-01 | Hitachi Ltd | Semiconductor device |
JP4735280B2 (ja) * | 2006-01-18 | 2011-07-27 | 株式会社日立製作所 | パターン形成方法 |
JP4714049B2 (ja) * | 2006-03-15 | 2011-06-29 | Okiセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
JP5361156B2 (ja) * | 2007-08-06 | 2013-12-04 | ラピスセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
-
2009
- 2009-12-17 US US12/640,111 patent/US8710629B2/en active Active
-
2010
- 2010-12-17 KR KR1020127018759A patent/KR20120101136A/ko active IP Right Grant
- 2010-12-17 TW TW099144602A patent/TW201131717A/zh unknown
- 2010-12-17 CN CN2010800639960A patent/CN103038877A/zh active Pending
- 2010-12-17 EP EP10799213A patent/EP2513967A2/en not_active Withdrawn
- 2010-12-17 WO PCT/US2010/061143 patent/WO2011084706A2/en active Application Filing
- 2010-12-17 JP JP2012544923A patent/JP5536901B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013526001A5 (ja) | ||
KR102165024B1 (ko) | 와이어-접합 멀티-다이 스택을 구비한 집적 회로 패키지 | |
US9159670B2 (en) | Ultra fine pitch and spacing interconnects for substrate | |
US9613920B2 (en) | Microelectronic package utilizing multiple bumpless build-up structures and through-silicon vias | |
JP2018523925A5 (ja) | ||
JP6859269B2 (ja) | パッケージ構造にトレンチを形成する方法及びこの方法により形成された構造 | |
US8772951B1 (en) | Ultra fine pitch and spacing interconnects for substrate | |
US20180352649A1 (en) | Connector interface for processor packaging | |
CN107735860B (zh) | 包括电容器、重分布层、和分立同轴连接的封装基板 | |
JP2014179613A (ja) | 埋込インターコネクトブリッジパッケージの直接外部相互接続 | |
JP2016511542A5 (ja) | ||
JP2015505171A5 (ja) | ||
JP2014523645A5 (ja) | ||
US10008316B2 (en) | Inductor embedded in a package substrate | |
TW201448684A (zh) | 包括降低熱膨脹係數(cte)並減小翹曲的無機材料的基板 | |
EP3479403A1 (en) | Integrated circuit package stack | |
CN111081700B (zh) | 具有增强型热管理的半导体装置封装及相关系统 | |
US9355898B2 (en) | Package on package (PoP) integrated device comprising a plurality of solder resist layers | |
KR20140112944A (ko) | 반도체 장치 및 반도체 패키지 | |
US20200285267A1 (en) | Clock glitch mitigation apparatus and method | |
WO2016028637A1 (en) | Integrated device comprising a heat-dissipation layer providing an electrical path for a ground signal | |
KR102208622B1 (ko) | 반도체 장치 및 이를 포함하는 전자 장치 | |
CN104347600A (zh) | 针对多个管芯的封装组件配置及关联的技术 | |
US9530739B2 (en) | Package on package (PoP) device comprising a high performance inter package connection | |
US9807884B2 (en) | Substrate comprising embedded elongated capacitor |