TW201131717A - Apparatus and method for controlling semiconductor die warpage - Google Patents

Apparatus and method for controlling semiconductor die warpage Download PDF

Info

Publication number
TW201131717A
TW201131717A TW099144602A TW99144602A TW201131717A TW 201131717 A TW201131717 A TW 201131717A TW 099144602 A TW099144602 A TW 099144602A TW 99144602 A TW99144602 A TW 99144602A TW 201131717 A TW201131717 A TW 201131717A
Authority
TW
Taiwan
Prior art keywords
semiconductor die
semiconductor
vias
die
fabricating
Prior art date
Application number
TW099144602A
Other languages
English (en)
Inventor
Xue Bai
Urmi Ray
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW201131717A publication Critical patent/TW201131717A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

201131717 六、發明說明： 【發明所屬之技術領域】 本發明大體上係關於半導體晶粒製造。更具體言之，本 發明係關於在製造半導體晶粒時控制翹曲。 【先前技術】 半導體晶圓及晶粒中之殘餘應力會造成翹曲。舉例而 言，晶圓上之沈積材料（例如，用以產生電晶體）可經工程 設計以具有不同於基板之應力的應力’從而導致不平衡應 力。在其他狀況下，該等應力未被工程設計，而僅僅係由 不同材料引起。當基板與沈積材料之間的應力不平衡時， 基板可翹曲或彎曲以達到均勢應力。 另外，已封裝晶粒所經歷之溫度改變可造成翹曲。封裝 之熱膨脹係數（CTE)不同於晶粒之CTE。由於封裝及晶粒 之材料集合之間的CTE失配而發线曲。當在封裝與晶粒 之間存在實質厚度差時，會加劇翹曲。 在封裝與晶粒之間具有實質厚度差之產品的—個實例為 堆疊1C。通常在堆疊IC中使用薄晶圓以協助料孔之製 k。在一些狀況下’可使晶粒變薄至小於50微米，而不改 變1毫米封裝之厚度。由於實質厚度差，可發生嚴 曲。 當趣曲嚴重時’會發生晶粒至封裝之不充分接合。換+ 之，勉曲可在封裝組裝程序期間防礙一些凸塊或支柱附2 至基板。若在組裝之後發生趣曲’則凸塊或支柱可在終端 使用者器件為消費者所持有時去附接。 153050.doc 201131717 在圖3中看出’紐曲封裝基板310在中心未搞接至勉曲晶 粒320。亦即’位於中心之互連件330未接觸封裝基板 310。儘管圖中未展示，但熱失配可在隅角中加應力於互 連件330，從而使封裝基板310自晶粒320斷開。 另外’當晶粒與封裝基板之間的熱膨脹係數（CTE)失配 時，互連件疲勞壽命會減少》當溫度改變時，組裝件彎曲 以適應膨脹失配》基於量測及機械模型，翹曲似乎發生在 晶粒之周邊處，尤其是在隅角處。集中於晶片之隅角處的 張力導致自隅角擴張開之裂痕。隨著裂痕擴張，其顯露出 晶片-底膠界面或另一弱界面，從而在晶片介電質中造成 互連件疲勞或電氣故障。 儘管存在涉及晶粒 > 電質$面之應力I程設計解決方 案’但此等解決方案相對複雜且昂貴。因&，存在對有效 率地控制晶粒之翹曲的需要。 【發明内容】 根據本發明之-態樣…種半導體晶粒具有位於一周邊 區域中之料孔。該等料孔減少該半導體晶粒之勉曲。 在另一態樣中’一種用於製造一半導體晶粒之方法包括 體晶粒之一周邊區域中製造複數個非信號 通孔以減少該晶粒之翹曲。 在又一態樣中，一箱主道 種+導體晶粒具有用於増加該半導體 導體晶粒之心區域中。該⑽增加構件減少該半 153050.doc 201131717 在再—態樣中，一種用於設計一半導體晶粒之電腦化方 法包括判定用於應力消除矽通孔之位置，以便減少晶粒魅 曲。 則文已相當廣泛地概述本發明之特徵及技術優點，以便 可更好地理解隨後之詳細描述。下文將描述形成本發明之 申請專利範圍之主題的額外特徵及優點。熟習此項技術者 應瞭解，所揭示之概念及特定實施例可易於用作修改或設 計用於進行本發明之相同目的之其他結構的基礎。熟習此 項技術者亦應認識到，此等等效構造不脫離在附加申請專 利範圍中所闡述的本發明之技術。當結合附圖考慮時，自 以下描述將更好地理解咸信為本發明所特有之新穎特徵 (關於其組織及操作方法兩者），以及另外目的及優點。然 而，應明確地理解，諸圖中之每一者僅係出於說明及描述 之目的而被提供，且不意欲界定本發明之限制。 【實施方式】 為了更完整地理解本發明，現參考結合隨附圖式所考慮 之以下描述。 〜 圖1為展示可有利地使用本發明之實施例之例示性無線 通信系統100的方塊圖。出於說明之目的，圖丨展示三個遠 端單元120、130及150,以及兩個基地台14〇。應認識到， 無線通信系統可具有更多遠端單元及基地台。遠端單元 120、U0及 150 包括 IC 器件 125A、125B及】25c，ic 器 2 125A、125B及125C包括所揭示之半導體晶粒。應認識 到’含有1C之任何器件亦可包括此處所揭示之晶粒，包^ 153050.doc 201131717 基地。開關益件及網路設備。圖i展示自基地台14〇至遠 端單元120、13G及15G之前向鍵路信號⑽，及自遠端單元 120、130及15〇至基地台刚之反向鍵路信 號 190。 在圖1中，遠i而單元120被展示為行動電話，遠端單元 13〇被展示為攜帶型電腦’且遠端單元15〇被展示為在無線 區域迴路系統中之固定位置遠端單元。舉例而[該等遠 立而單7L可為行動電話、手持型個人通信系統（pcs)單元、 諸如個人資料助理之攜帶型資料單元、具備Gps功能之器 件、導航器件、機上盒、音樂播放器、視訊播放器、娛樂 單元、諸如儀錶讀取設備之固定位置資料單元，或儲存或 擷取資料或電腦指令之任何其他器件，或其任何組合。儘 管圖1說明根據本發明之教示的遠端單元，但本發明不限 於此等例示性說明單元。本發明之實施例可適當地用於包 括積體電路之任何器件中。 圖2為說明用於所揭示之半導體積體電路之電路及佈局 設計之設計工作站的方塊圖《設計工作站2〇0包括硬碟 2〇1 ’硬碟201含有作業系統軟體、支援檔案，及諸如 Cadence或〇rCAD之設計軟體。設計工作站200亦包括用以 促進電路及佈局210之設計的顯示器《電路及佈局21〇可包 括介層孔組態，如下文所揭示。提供儲存媒體204以用於 有形地儲存電路及佈局設計210。電路及佈局設計210可以 諸如GDSII或GERBER之標案格式儲存於儲存媒體204上。 儲存媒體204可為CD-ROM、DVD、硬碟、快閃記憶體， 或其他適當器件。此外，設計工作站200包括用於自儲存 153050.doc 201131717 媒體204接受輸入或將輸出寫入至儲存媒體2〇4之驅動裝置 203。 、 記錄於儲存媒體2〇4上之資料可規定邏輯電路組態、用 於光微影光罩之圖案資料，或用於諸如電子束微影之串列 寫入工具之光罩圖案資料。資料可進一步包括諸如與邏輯 模擬相關聯之時序圖或網狀電路的邏輯驗證資料。在儲存 媒體204上提供資料會藉由減少用於設計半導體之程序 的數目來促進電路及佈局210之設計。 根據本發明，在半導體晶粒（或晶圓）内製造具有導電填 充物（例如，金屬）之矽通孔以控制翹曲。該等矽通孔改良 晶粒7基板之熱膨脹係數（CTE)匹配。因此，互連件之疲勞 壽命及可靠性會增加。 此外，該等矽通孔消除殘餘應力且產生更多空間以供基 板變形，從而減輕翹曲。在一實施例中，該等矽通孔為提 供於晶粒之周邊中的應力消除介層孔及圓角介層孔。 在圖4中看出，晶粒40包括應力消除介層孔42。該等應 力消除介層孔為安置於晶粒隅角周圍以控制翹曲且亦釋放 殘餘應力之矽通孔。另外，應力消除介層孔44可安置於中 心以再散佈殘餘應力。應力消除介層孔44可有助於減少或 增加晶粒40之關鍵功能區塊之應力以滿足設計參數。 在一實施例中，應力消除介層孔42填充有金屬，從而幫 助改良熱膨脹係數（CTE)失配。例示性非限制填充材料包 括銅及鎢。適當填充材料之選擇視所要封裝效能及成本而 定。鎢具有較大模數，但具有較小熱膨脹係數（CTE)。舉 153050.doc 201131717 例而言’在堆疊晶粒（雙層）封裝中，鎢填充材料在介層孔 中導致較低應力且在堆疊之各層之間的晶粒至晶粒互連件 中導致較高應力。因此，當選擇填充材料時，在介層孔與 互連件之間存在效能取捨。 在一實施例中’應力消除介層孔42、44不會載運信號。 然而，在另一實施例中，應力消除介層孔42、44確實載運 信號。 對於不同晶粒，應力消除介層孔42、44之數目及確切位 置尤其基於晶粒大小、介層孔直徑及應力消除介層孔之填 充材料而變化。可在半導體晶粒設計階段期間藉由分析晶 粒40之熱機械模型計算應力消除介層孔42、44之所要數目 及應力消除介層孔44之位置。使應力消除介層孔42位於晶 粒之隅角中的一個優點為：此區域常常不用於晶粒4〇之功 能介層孔。 在圖5中看出，除了應力消除介層孔42以外，晶粒“亦 包括圓角介層孔55。在一實施例中，應力消除介層孔42為 用於應力消除之主要機構。若應力消除介層孔自身不足以 消除應力，則將圓角介層孔55用作次要機構。在另—實施 例中’圓角介層孔55為主要機構。 圓角介層孔55亦可填充有金屬，以幫助增加晶粒5〇之熱 . 膨脹係數。藉由增加晶粒50之熱膨脹係數，晶粒5〇之熱膨 脹係數將更好地匹配於封裝(圖中未展示)之熱膨脹係數广 從而減少翹曲。此外，額外晶粒切斷區域產生更多空間以 供基板變形且消除殘餘應力。 153050.doc 201131717 :角介層孔55之形式可變化。在一實施例中，在縮放視 圖中看出，該形式為矽通孔陣列。 可基於熱機械模型化及預期翹曲之量來判定圓角介層孔 5曰5及應力消除介層孔42之特定配置。若翹曲較顯著，則可 提=固角介層孔55，此係因為圓角介層孔55相較於應力消 除介層孔42移除較多晶粒材料，從而給予晶粒财多空間 以供變形。作為一般經驗規則，若介層孔區域對晶粒區域 之比率增加，則麵曲受到更多地控制。換言之，移除更多 晶粒材料會更好地控制翹曲。 〜貫施例中，不用於晶粒5G之功能的區域影響對在何 處定位應力消除介層孔42、44及圓角介層孔55之決策。或 者二當輕曲問題變得更關鍵時，晶粒5〇之功能區塊經設計 以谷納應力消除介層孔42、44及圓角介層孔Η。 應力消除介層孔42、44及圓角介層孔55可在習知石夕通孔 形成程序期間予以製造。因此，不需要額外製造程序。此 外，因為易於製造應力消除介層孔42、44及圓角介層孔 55 ’所以幾乎不會增加額外製造成本。最終，應力消除介 層孔144及圓角介層孔55藉由減少咖失配而增強封裝 基板/晶粒互連件之可食w 千之性。亦即，互連件疲勞壽命會增 加。 儘管術語「料孔」包括詞語「硬」，但應注意，料 '、、破建構於_中。相反地，材料可為任何器件基板材 料。 儘管已詳細地描述本發明及其優點，但應理解，可在本 153050.doc 201131717 文中進行各種改變、取代及更改，而不脫離藉由附加申請 專利範圍界定的本發明之技術。此外，本申請案之範嘴不 意欲限於本說明書中所描述之程序、機器、製造、物質組 成、構件、方法及步驟之特定實施例。一般熟習此項技術 者將易於自本發明瞭解，可根據本發明利用目前存在或以 後待開發的執行與本文中所描述之相應實施例實質上相同 之功能或達成實質上相同之結果的程序、機器、製造、物 質組成、構件、方法或步驟。因此，附加申請專利範圍意 欲在其範疇内包括此等程序、機器、製造、物質組成、構 件、方法或步驟。 【圖式簡單說明】 圖1為展示可有利地使用本發明之實施例之例示性無線 通信系統的方塊圖。 圖2為說明用於所揭示之半導體晶粒之電路及佈局設計 之設計工作站的方塊圖。 圖3為說明勉曲半導體晶粒及翹曲封裝基板的方塊圖。 圖4為說明具有應力消除介層孔之半導體晶粒之俯視圖 的方塊圖。 圖5為說明具有應力消除介層孔及圓角介層孔之半導體 晶粒之俯視圊的方塊圖》 【主要元件符號說明】 40 42 44 晶粒 應力消除介層孔 應力消除介層孔 J53050.doc 201131717 50 55 100 120 125A 125B 125C 130 140 150 180 190 200 201 203 204 210 310 320 330 晶粒 圓角介層孔 無線通信系統 遠端單元 積體電路器件 積體電路器件 積體電路器件 遠端單元 基地台 遠端單元 前向鏈路信號 反向鏈路信號 設計工作站 硬碟 驅動裝置 儲存媒體 電路及佈局/電路及佈局設計 鍾曲封裝基板 魅曲晶粒 互連件 153050.doc -11 -

Claims (1)

  1. 201131717 七、申請專利範圍： 1. 一種半導體晶粒，其包含： 位於該半導體晶粒之一周邊區域中的複數個石夕通孔， 該等矽通孔減少該半導體晶粒之翹曲。 2·如請求項丨之半導體晶粒，其中該等料孔為非信號載 運矽通孔。 3. 如請求項2之半導體晶粒’其進一步包含位於鄰近於該 半導體晶粒之-功能區塊之一中心區域中的至少一額外 非信號載運矽通孔。 4. 如請求項2之半導體晶粒，其中兮笪访，3 7丨a人 T丹甲„哀等矽通孔包含應力消 除介層孔。 5. 如請求項4之半導體晶粒 含圓角介層孔。 6. 如請求項5之半導體晶粒 矽通孔陣列。 其中該等應力消除介層孔包 其中每一圓角介層孔包含一 7.如5旁求項2之半導體晶粒，其中兮玄用读庄a a入 六Τθ周邊區域包含該半導 體晶粒之至少一隅角。 8·如請求項2之半導體晶粒’其中該周邊區域包含該半導 體晶粒之至少一邊緣。 至選自由一手持型 項目中。 9.如請求項1之半導體晶粒，其係整合 器件及一個人電腦組成之一群組的一 10·如請求項1之半導體晶粒，其係整合至一堆疊…中 11· 一種用於製造一半導體晶粒之方法，其包含： 製造複數個非信號载 在該半導體晶粒之一周邊區域中 153050.doc 201131717 運石夕通孔以減少該晶粒之翹曲。 12. 如凊求項U之方法，其進一步包含與製造該等非信號載 運矽通孔實質上同時地製造信號載運矽通孔。^ , 13. 如明求項丨丨之方法，其進一步包含在鄰近於該半導體晶 粒之一功能區塊之一中心區域中製造至少一額外非信號 載運妙通孔。 14. 如請求項丨丨之方法，其中該製造包含在該半導體晶粒之 一隅角中製造至少一非信號載運矽通孔陣列。 15. 如請求項14之方法，其中製造該至少—陣列包含製造至 少一圓角介層孔。 16. 如請求項丨〗之方法，其進一步包含將該半導體晶粒整合 至選自由一手持型器件及一個人電腦組成之一群組的一 項目中。 1 7. —種半導體晶粒’其包含： 用於增加該半導體晶粒之一熱膨脹係數（CTE)之構 件’該CTE增加構件位於該半導體晶粒之一周邊區域 中’該CTE增加構件減少該半導體晶粒之龜曲。 1 8. —種用於設計一半導體晶粒之電腦化方法，其包含： 判定用於應力消除矽通孔之位置，以便減少晶粒翹 曲。 19.如請求項18之電腦化方法，其中該判定包含相對於一封 裝基板之一熱膨脹係數分析該半導體晶粒之一熱膨脹係 數0 153050.doc -2-
TW099144602A 2009-12-17 2010-12-17 Apparatus and method for controlling semiconductor die warpage TW201131717A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/640,111 US8710629B2 (en) 2009-12-17 2009-12-17 Apparatus and method for controlling semiconductor die warpage

Publications (1)

Publication Number Publication Date
TW201131717A true TW201131717A (en) 2011-09-16

Family

ID=43629207

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099144602A TW201131717A (en) 2009-12-17 2010-12-17 Apparatus and method for controlling semiconductor die warpage

Country Status (7)

Country Link
US (1) US8710629B2 (zh)
EP (1) EP2513967A2 (zh)
JP (1) JP5536901B2 (zh)
KR (1) KR20120101136A (zh)
CN (1) CN103038877A (zh)
TW (1) TW201131717A (zh)
WO (1) WO2011084706A2 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8378458B2 (en) * 2010-03-22 2013-02-19 Advanced Micro Devices, Inc. Semiconductor chip with a rounded corner
US8883634B2 (en) * 2011-06-29 2014-11-11 Globalfoundries Singapore Pte. Ltd. Package interconnects
US9184144B2 (en) * 2011-07-21 2015-11-10 Qualcomm Incorporated Interconnect pillars with directed compliance geometry
US9059191B2 (en) * 2011-10-19 2015-06-16 International Business Machines Corporation Chamfered corner crackstop for an integrated circuit chip
US8566773B2 (en) 2012-02-15 2013-10-22 International Business Machines Corporation Thermal relief automation
US8464200B1 (en) 2012-02-15 2013-06-11 International Business Machines Corporation Thermal relief optimization
CN103378030B (zh) * 2012-04-18 2016-04-20 中芯国际集成电路制造(上海)有限公司 硅通孔结构
CN103377990B (zh) * 2012-04-18 2016-08-31 中芯国际集成电路制造(上海)有限公司 硅通孔结构
US9291578B2 (en) * 2012-08-03 2016-03-22 David L. Adler X-ray photoemission microscope for integrated devices
US9245826B2 (en) * 2013-03-11 2016-01-26 Newport Fab, Llc Anchor vias for improved backside metal adhesion to semiconductor substrate
US9247636B2 (en) 2013-03-12 2016-01-26 International Business Machines Corporation Area array device connection structures with complimentary warp characteristics
US9355967B2 (en) 2013-06-24 2016-05-31 Qualcomm Incorporated Stress compensation patterning
US9236301B2 (en) 2013-07-11 2016-01-12 Globalfoundries Inc. Customized alleviation of stresses generated by through-substrate via(S)
KR102122456B1 (ko) 2013-12-20 2020-06-12 삼성전자주식회사 실리콘 관통 비아 플러그들을 갖는 반도체 소자 및 이를 포함하는 반도체 패키지
US10006899B2 (en) 2014-03-25 2018-06-26 Genia Technologies, Inc. Nanopore-based sequencing chips using stacked wafer technology
US9728518B2 (en) 2014-04-01 2017-08-08 Ati Technologies Ulc Interconnect etch with polymer layer edge protection
US9560745B2 (en) * 2014-09-26 2017-01-31 Qualcomm Incorporated Devices and methods to reduce stress in an electronic device
US9772268B2 (en) * 2015-03-30 2017-09-26 International Business Machines Corporation Predicting semiconductor package warpage
US9721906B2 (en) * 2015-08-31 2017-08-01 Intel Corporation Electronic package with corner supports
US20170287873A1 (en) * 2016-03-29 2017-10-05 Santosh Sankarasubramanian Electronic assembly components with corner adhesive for warpage reduction during thermal processing
CN106531714A (zh) * 2017-01-24 2017-03-22 日月光封装测试(上海)有限公司 用于半导体封装的引线框架条及其制造方法
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US10396003B2 (en) * 2017-10-18 2019-08-27 Micron Technology, Inc. Stress tuned stiffeners for micro electronics package warpage control
US10861797B2 (en) 2018-07-16 2020-12-08 Micron Technology, Inc. Electrically or temperature activated shape-memory materials for warpage control
US11879170B2 (en) 2019-08-14 2024-01-23 Massachusetts Institute Of Technology Stress patterning systems and methods for manufacturing free-form deformations in thin substrates
US11308257B1 (en) 2020-12-15 2022-04-19 International Business Machines Corporation Stacked via rivets in chip hotspots

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2704001B2 (ja) * 1989-07-18 1998-01-26 キヤノン株式会社 位置検出装置
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
US6011301A (en) * 1998-06-09 2000-01-04 Stmicroelectronics, Inc. Stress reduction for flip chip package
US6372600B1 (en) * 1999-08-30 2002-04-16 Agere Systems Guardian Corp. Etch stops and alignment marks for bonded wafers
JP3895987B2 (ja) * 2001-12-27 2007-03-22 株式会社東芝 半導体装置およびその製造方法
US6897125B2 (en) 2003-09-17 2005-05-24 Intel Corporation Methods of forming backside connections on a wafer stack
JP4467318B2 (ja) * 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
JP4768994B2 (ja) 2005-02-07 2011-09-07 ルネサスエレクトロニクス株式会社 配線基板および半導体装置
TWI397972B (zh) 2005-08-26 2013-06-01 Hitachi Ltd Semiconductor device manufacturing method
WO2007023963A1 (ja) 2005-08-26 2007-03-01 Hitachi, Ltd. 半導体装置
JP4735280B2 (ja) * 2006-01-18 2011-07-27 株式会社日立製作所 パターン形成方法
JP4714049B2 (ja) * 2006-03-15 2011-06-29 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP5361156B2 (ja) 2007-08-06 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2011084706A2 (en) 2011-07-14
US8710629B2 (en) 2014-04-29
JP5536901B2 (ja) 2014-07-02
CN103038877A (zh) 2013-04-10
JP2013526001A (ja) 2013-06-20
WO2011084706A3 (en) 2013-03-28
EP2513967A2 (en) 2012-10-24
KR20120101136A (ko) 2012-09-12
US20110147895A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
TW201131717A (en) Apparatus and method for controlling semiconductor die warpage
EP2427909B1 (en) Panelized backside processing for thin semiconductors
US20100314725A1 (en) Stress Balance Layer on Semiconductor Wafer Backside
US8513089B2 (en) Discontinuous thin semiconductor wafer surface features
US11444068B2 (en) Three-dimensional (3D) integrated circuit device having a backside power delivery network
US20110012239A1 (en) Barrier Layer On Polymer Passivation For Integrated Circuit Packaging
JP5782166B2 (ja) 裏面モールド構成（ｂｓｍｃ）の使用によるパッケージの反りおよび接続の信頼性を向上させるためのプロセス