CN103038877A - 用于控制半导体裸片翘曲的设备和方法 - Google Patents

用于控制半导体裸片翘曲的设备和方法 Download PDF

Info

Publication number
CN103038877A
CN103038877A CN2010800639960A CN201080063996A CN103038877A CN 103038877 A CN103038877 A CN 103038877A CN 2010800639960 A CN2010800639960 A CN 2010800639960A CN 201080063996 A CN201080063996 A CN 201080063996A CN 103038877 A CN103038877 A CN 103038877A
Authority
CN
China
Prior art keywords
semiconductor die
hole
silicon
warpage
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800639960A
Other languages
English (en)
Inventor
白雪
乌尔米·雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103038877A publication Critical patent/CN103038877A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

一种半导体裸片具有经布置以减少翘曲的穿硅通孔。所述穿硅通孔调整所述半导体裸片的热膨胀系数、准许衬底变形，且还消除残余应力。所述穿硅通孔可位于所述半导体裸片的边缘和/或隅角中。所述穿硅通孔为可用圆角通孔进行补充以减少所述半导体裸片的翘曲的应力消除通孔。

Description

用于控制半导体裸片翘曲的设备和方法
技术领域
本发明大体上涉及半导体裸片制造。更具体来说，本发明涉及在制造半导体裸片时控制翘曲。
背景技术
半导体晶片和裸片中的残余应力会造成翘曲。举例来说，晶片上的沉积材料(例如，用以产生晶体管)可经工程设计以具有不同于衬底的应力的应力，从而导致不平衡应力。在其它状况下，所述应力未被工程设计，而仅仅是由不同材料引起。当衬底与沉积材料之间的应力不平衡时，衬底可翘曲或弯曲以达到均衡应力。
另外，已封装裸片所经历的温度改变可造成翘曲。封装的热膨胀系数(CTE)不同于裸片的CTE。由于封装和裸片的材料组之间的CTE失配而发生翘曲。当在封装与裸片之间存在实质厚度差时，会加剧翘曲。
在封装与裸片之间具有实质厚度差的产品的一个实例为堆叠式IC。通常在堆叠式IC中使用薄晶片以协助穿硅通孔的制造。在一些状况下，可使裸片变薄到小于50微米，而不改变1毫米封装的厚度。由于实质厚度差，可发生严重翘曲。
当翘曲严重时，会发生裸片到封装的不充分接合。换句话说，翘曲可在封装组装过程期间防碍一些凸块或支柱附接到衬底。如果在组装之后发生翘曲，则凸块或支柱可在终端用户装置与消费者在一起时取消附接。
在图3中看出，翘曲封装衬底310在中心未耦合到翘曲裸片320。即，位于中心的互连件330未接触封装衬底310。尽管图中未展示，但热失配可在隅角中加应力于互连件330，从而使封装衬底310从裸片320断开。
另外，当裸片与封装衬底之间的热膨胀系数(CTE)失配时，互连件疲劳寿命会减少。当温度改变时，组装件弯曲以适应膨胀失配。基于测量和机械模型，翘曲似乎发生在裸片的周边处，尤其是在隅角处。集中于芯片的隅角处的张力导致从隅角扩张开的裂痕。随着裂痕扩张，其显露出芯片-底层填料界面或另一弱界面，从而在芯片电介质中造成互连件疲劳或电气故障。
尽管存在涉及裸片电介质界面的应力工程设计解决方案，但此些解决方案相对复杂且昂贵。因此，存在对有效率地控制裸片的翘曲的需要。
发明内容
根据本发明的一方面，一种半导体裸片具有位于外围区域中的穿硅通孔。所述穿硅通孔减少所述半导体裸片的翘曲。
在另一方面中，一种用于制造半导体裸片的方法包括在所述半导体裸片的外围区域中制造多个非信号载运穿硅通孔以减少所述裸片的翘曲。
在又一方面中，一种半导体裸片具有用于增加所述半导体裸片的热膨胀系数(CTE)的装置，所述CTE增加装置位于所述半导体裸片的外围区域中。所述CTE增加装置减少所述半导体裸片的翘曲。
在再一方面中，一种用于设计半导体裸片的计算机化方法包括确定用于应力消除穿硅通孔的位置，以便减少裸片翘曲。
前文已相当广泛地概述了本发明的特征和技术优点，以便可更好地理解随后的详细描述。下文将描述形成本发明的权利要求书的主题的额外特征和优点。所属领域的技术人员应了解，所揭示的概念和特定实施例可易于用作修改或设计用于实行本发明的相同目的的其它结构的基础。所属领域的技术人员还应认识到，此些等效构造不脱离在所附权利要求书中所阐述的本发明的技术。当结合附图考虑时，从以下描述将更好地理解据信为本发明所特有的新颖特征(关于其组织和操作方法两者)，以及另外目的和优点。然而，应明确地理解，各图中的每一者仅出于说明和描述的目的而提供，且无意作为本发明的限制的定义。
附图说明
为了更完整地理解本发明，现参考结合附图所考虑的以下描述。
图1为展示可有利地使用本发明的实施例的示范性无线通信系统的方框图。
图2为说明用于所揭示的半导体裸片的电路和布局设计的设计工作站的方框图。
图3为说明翘曲的半导体裸片和封装衬底的方框图。
图4为说明具有应力消除通孔的半导体裸片的俯视图的方框图。
图5为说明具有应力消除通孔和圆角通孔的半导体裸片的俯视图的方框图。
具体实施方式
图1为展示可有利地使用本发明的实施例的示范性无线通信系统100的方框图。出于说明的目的，图1展示三个远程单元120、130和150，以及两个基站140。应认识到，无线通信系统可具有多得多的远程单元和基站。远程单元120、130和150包括IC装置125A、125B和125C，IC装置125A、125B和125C包括所揭示的半导体裸片。应认识到，含有IC的任何装置还可包括此处所揭示的裸片，包括基站、开关装置和网络设备。图1展示从基站140到远程单元120、130和150的前向链路信号180，和从远程单元120、130和150到基站140的反向链路信号190。
在图1中，远程单元120被展示为移动电话，远程单元130被展示为便携式计算机，且远程单元150被展示为在无线本地环路系统中的固定位置远程单元。举例来说，所述远程单元可为移动电话、手持式个人通信系统(PCS)单元、例如个人数据助理的便携式数据单元、具备GPS功能的装置、导航装置、机顶盒、音乐播放器、视频播放器、娱乐单元、例如仪表读取设备的固定位置数据单元，或存储或检索数据或计算机指令的任何其它装置，或其任何组合。尽管图1说明根据本发明的教示的远程单元，但本发明不限于这些示范性说明单元。本发明的实施例可适当地用于包括集成电路的任何装置中。
图2为说明用于所揭示的半导体集成电路的电路和布局设计的设计工作站的方框图。设计工作站200包括硬盘201，硬盘201含有操作系统软件、支持文件，和例如Cadence或OrCAD等设计软件。设计工作站200还包括用以促进电路和布局210的设计的显示器。电路和布局210可包括通孔配置，如下文所揭示。提供存储媒体204以用于有形地存储电路和布局设计210。电路和布局设计210可以例如GDSII或GERBER等文件格式存储于存储媒体204上。存储媒体204可为CD-ROM、DVD、硬盘、快闪存储器，或其它适当装置。此外，设计工作站200包括用于从存储媒体204接受输入或将输出写入到存储媒体204的驱动设备203。
记录于存储媒体204上的数据可规定逻辑电路配置、用于光刻掩模的图案数据，或用于例如电子束光刻技术等串行写入工具的掩模图案数据。数据可进一步包括例如与逻辑仿真相关联的时序图或网状电路的逻辑验证数据。在存储媒体204上提供数据会通过减少用于设计半导体IC的过程的数目来促进电路和布局210的设计。
根据本发明，在半导体裸片(或晶片)内制造具有导电填充物(例如，金属)的穿硅通孔以控制翘曲。所述穿硅通孔改进裸片/衬底的热膨胀系数(CTE)匹配。因此，互连件的疲劳寿命和可靠性会增加。
此外，所述穿硅通孔消除残余应力且产生更多空间以供衬底变形，从而减轻翘曲。在一个实施例中，所述穿硅通孔为提供于裸片的外围中的应力消除通孔和圆角通孔。
如在图4中所见，裸片40包括应力消除通孔42。所述应力消除通孔为安置于裸片隅角周围以控制翘曲且还释放残余应力的穿硅通孔。另外，应力消除通孔44可在中心安置以重新分布残余应力。应力消除通孔44可有助于减少或增加裸片40的关键功能块的应力以满足设计参数。
在一个实施例中，应力消除通孔42填充有金属，从而帮助改进热膨胀系数(CTE)失配。示范性非限制性填充材料包括铜和钨。适当填充材料的选择视所要封装性能和成本而定。钨具有较大模数，但具有较小热膨胀系数(CTE)。举例来说，在堆叠式裸片(双层)封装中，钨填充材料在通孔中导致较低应力且在堆叠的各层之间的裸片到裸片互连件中导致较高应力。因此，当选择填充材料时，在通孔与互连件之间存在性能折衷。
在一个实施例中，应力消除通孔42、44并不载运信号。然而，在另一实施例中，应力消除通孔42、44确实载运信号。
对于不同裸片，应力消除通孔42、44的数目和确切位置尤其基于裸片大小、通孔直径和应力消除通孔的填充材料而变化。可在半导体裸片设计阶段期间通过分析裸片40的热机械模型来计算应力消除通孔42、44的所要数目和应力消除通孔44的位置。使应力消除通孔42位于裸片的隅角中的一个优点为：此区域常常不用于裸片40的功能通孔。
如在图5中所见，除了应力消除通孔42以外，裸片50还包括圆角通孔55。在一个实施例中，应力消除通孔42为用于应力消除的主要机构。如果应力消除通孔自身不足以消除应力，则将圆角通孔55用作次要机构。在另一实施例中，圆角通孔55为主要机构。
圆角通孔55还可填充有金属，以帮助增加裸片50的热膨胀系数。通过增加裸片50的热膨胀系数，裸片50的热膨胀系数将更好地匹配于封装(图中未展示)的热膨胀系数，从而减少翘曲。此外，额外裸片切断区域产生更多空间以供衬底变形且消除残余应力。
圆角通孔55的格式可变化。在一个实施例中，如在缩放视图中所见，所述格式为穿硅通孔阵列。
可基于热机械模型化和预期翘曲的量来确定圆角通孔55和应力消除通孔42的特定布置。如果翘曲较显著，则可提供圆角通孔55，这是因为圆角通孔55比应力消除通孔42移除更多的裸片材料，从而给予裸片50更多空间以变形。作为一般经验法则，如果通孔区域对裸片区域的比率增加，则翘曲受到更多地控制。换句话说，移除更多裸片材料会更好地控制翘曲。
在一个实施例中，不用于裸片50的功能的区域影响对在何处定位应力消除通孔42、44和圆角通孔55的决策。或者，当翘曲问题变得更关键时，裸片50的功能块经设计以容纳应力消除通孔42、44和圆角通孔55。
应力消除通孔42、44和圆角通孔55可在常规穿硅通孔形成过程期间进行制造。因此，不需要额外制造过程。此外，因为易于制造应力消除通孔42、44和圆角通孔55，所以几乎不会增加额外制造成本。最终，应力消除通孔42、44和圆角通孔55通过减少CTE失配而增强封装衬底/裸片互连件的可靠性。即，增加了互连件疲劳寿命。
尽管术语“穿硅通孔”包括词语“硅”，但应注意，穿硅通孔未必建构于硅中。而是，材料可为任何装置衬底材料。
尽管已详细地描述本发明及其优点，但应理解，在不脱离由所附权利要求书界定的本发明的技术的情况下，可在本文中进行各种改变、替换和更改。此外，本申请案的范围无意限于本说明书中所描述的过程、机器、制造、物质组成、手段、方法和步骤的特定实施例。所属领域的技术人员将易于从本发明了解，可根据本发明利用目前存在或以后待开发的执行与本文中所描述的对应实施例实质上相同的功能或实现实质上相同的结果的过程、机器、制造、物质组成、手段、方法或步骤。因此，所附权利要求书意欲在其范围内包括此些过程、机器、制造、物质组成、手段、方法或步骤。

Claims (19)

1.一种半导体裸片，其包含：
位于所述半导体裸片的外围区域中的多个穿硅通孔，所述穿硅通孔减少所述半导体裸片的翘曲。
2.根据权利要求1所述的半导体裸片，其中所述穿硅通孔为非信号载运穿硅通孔。
3.根据权利要求2所述的半导体裸片，其进一步包含位于靠近所述半导体裸片的功能块的中心区域中的至少一个额外非信号载运穿硅通孔。
4.根据权利要求2所述的半导体裸片，其中所述穿硅通孔包含应力消除通孔。
5.根据权利要求4所述的半导体裸片，其中所述应力消除通孔包含圆角通孔。
6.根据权利要求5所述的半导体裸片，其中每一圆角通孔包含一穿硅通孔阵列。
7.根据权利要求2所述的半导体裸片，其中所述外围区域包含所述半导体裸片的至少一个隅角。
8.根据权利要求2所述的半导体裸片，其中所述外围区域包含所述半导体裸片的至少一个边缘。
9.根据权利要求1所述的半导体裸片，其集成到选自由手持式装置和个人计算机组成的群组的物项中。
10.根据权利要求1所述的半导体裸片，其集成到堆叠式IC中。
11.一种用于制造半导体裸片的方法，其包含：
在所述半导体裸片的外围区域中制造多个非信号载运穿硅通孔以减少所述裸片的翘曲。
12.根据权利要求11所述的方法，其进一步包含与制造所述非信号载运穿硅通孔实质上同时地制造信号载运穿硅通孔。
13.根据权利要求11所述的方法，其进一步包含在靠近所述半导体裸片的功能块的中心区域中制造至少一个额外非信号载运穿硅通孔。
14.根据权利要求11所述的方法，其中所述制造包含在所述半导体裸片的隅角中制造至少一个非信号载运穿硅通孔阵列。
15.根据权利要求14所述的方法，其中制造所述至少一个阵列包含制造至少一个圆角通孔。
16.根据权利要求11所述的方法，其进一步包含将所述半导体裸片集成到选自由手持式装置和个人计算机组成的群组的物项中。
17.一种半导体裸片，其包含：
用于增加所述半导体裸片的热膨胀系数CTE的装置，其位于所述半导体裸片的外围区域中，所述CTE增加装置减少所述半导体裸片的翘曲。
18.一种用于设计半导体裸片的计算机化方法，其包含：
确定用于应力消除穿硅通孔的位置，以便减少裸片翘曲。
19.根据权利要求18所述的计算机化方法，其中所述确定包含相对于封装衬底的热膨胀系数来分析所述半导体裸片的热膨胀系数。
CN2010800639960A 2009-12-17 2010-12-17 用于控制半导体裸片翘曲的设备和方法 Pending CN103038877A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/640,111 US8710629B2 (en) 2009-12-17 2009-12-17 Apparatus and method for controlling semiconductor die warpage
US12/640,111 2009-12-17
PCT/US2010/061143 WO2011084706A2 (en) 2009-12-17 2010-12-17 Apparatus and method for controlling semiconductor die warpage

Publications (1)

Publication Number Publication Date
CN103038877A true CN103038877A (zh) 2013-04-10

Family

ID=43629207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800639960A Pending CN103038877A (zh) 2009-12-17 2010-12-17 用于控制半导体裸片翘曲的设备和方法

Country Status (7)

Country Link
US (1) US8710629B2 (zh)
EP (1) EP2513967A2 (zh)
JP (1) JP5536901B2 (zh)
KR (1) KR20120101136A (zh)
CN (1) CN103038877A (zh)
TW (1) TW201131717A (zh)
WO (1) WO2011084706A2 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531714A (zh) * 2017-01-24 2017-03-22 日月光封装测试(上海)有限公司 用于半导体封装的引线框架条及其制造方法
CN106716626A (zh) * 2014-09-26 2017-05-24 高通股份有限公司 用于减小电子设备中的应力的器件和方法
CN108630615A (zh) * 2017-03-14 2018-10-09 联发科技股份有限公司 半导体封装结构和基板结构
CN110797307A (zh) * 2018-07-16 2020-02-14 美光科技公司 半导体装置组合件及制作半导体装置组合件的方法
CN111512433A (zh) * 2017-10-18 2020-08-07 美光科技公司 用于微电子封装翘曲控制的应力调谐加固物
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8378458B2 (en) * 2010-03-22 2013-02-19 Advanced Micro Devices, Inc. Semiconductor chip with a rounded corner
US8883634B2 (en) * 2011-06-29 2014-11-11 Globalfoundries Singapore Pte. Ltd. Package interconnects
US9184144B2 (en) * 2011-07-21 2015-11-10 Qualcomm Incorporated Interconnect pillars with directed compliance geometry
US9059191B2 (en) * 2011-10-19 2015-06-16 International Business Machines Corporation Chamfered corner crackstop for an integrated circuit chip
US8464200B1 (en) 2012-02-15 2013-06-11 International Business Machines Corporation Thermal relief optimization
US8566773B2 (en) 2012-02-15 2013-10-22 International Business Machines Corporation Thermal relief automation
CN103377990B (zh) * 2012-04-18 2016-08-31 中芯国际集成电路制造(上海)有限公司 硅通孔结构
CN103378030B (zh) * 2012-04-18 2016-04-20 中芯国际集成电路制造(上海)有限公司 硅通孔结构
US9291578B2 (en) * 2012-08-03 2016-03-22 David L. Adler X-ray photoemission microscope for integrated devices
US9245826B2 (en) * 2013-03-11 2016-01-26 Newport Fab, Llc Anchor vias for improved backside metal adhesion to semiconductor substrate
US9247636B2 (en) 2013-03-12 2016-01-26 International Business Machines Corporation Area array device connection structures with complimentary warp characteristics
US9355967B2 (en) 2013-06-24 2016-05-31 Qualcomm Incorporated Stress compensation patterning
US9236301B2 (en) 2013-07-11 2016-01-12 Globalfoundries Inc. Customized alleviation of stresses generated by through-substrate via(S)
KR102122456B1 (ko) 2013-12-20 2020-06-12 삼성전자주식회사 실리콘 관통 비아 플러그들을 갖는 반도체 소자 및 이를 포함하는 반도체 패키지
US10006899B2 (en) * 2014-03-25 2018-06-26 Genia Technologies, Inc. Nanopore-based sequencing chips using stacked wafer technology
US9728518B2 (en) 2014-04-01 2017-08-08 Ati Technologies Ulc Interconnect etch with polymer layer edge protection
US9772268B2 (en) * 2015-03-30 2017-09-26 International Business Machines Corporation Predicting semiconductor package warpage
US9721906B2 (en) * 2015-08-31 2017-08-01 Intel Corporation Electronic package with corner supports
US20170287873A1 (en) * 2016-03-29 2017-10-05 Santosh Sankarasubramanian Electronic assembly components with corner adhesive for warpage reduction during thermal processing
US11879170B2 (en) 2019-08-14 2024-01-23 Massachusetts Institute Of Technology Stress patterning systems and methods for manufacturing free-form deformations in thin substrates
US11308257B1 (en) 2020-12-15 2022-04-19 International Business Machines Corporation Stacked via rivets in chip hotspots

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1438687A (zh) * 2001-12-27 2003-08-27 株式会社东芝 半导体器件及其制造方法
WO2007023950A1 (ja) * 2005-08-26 2007-03-01 Hitachi, Ltd. 半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2704001B2 (ja) * 1989-07-18 1998-01-26 キヤノン株式会社 位置検出装置
JP3920399B2 (ja) * 1997-04-25 2007-05-30 株式会社東芝 マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置
US6011301A (en) * 1998-06-09 2000-01-04 Stmicroelectronics, Inc. Stress reduction for flip chip package
US6372600B1 (en) * 1999-08-30 2002-04-16 Agere Systems Guardian Corp. Etch stops and alignment marks for bonded wafers
US6897125B2 (en) 2003-09-17 2005-05-24 Intel Corporation Methods of forming backside connections on a wafer stack
JP4467318B2 (ja) * 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
JP4768994B2 (ja) 2005-02-07 2011-09-07 ルネサスエレクトロニクス株式会社 配線基板および半導体装置
US7948088B2 (en) 2005-08-26 2011-05-24 Hitachi, Ltd. Semiconductor device
JP4735280B2 (ja) * 2006-01-18 2011-07-27 株式会社日立製作所 パターン形成方法
JP4714049B2 (ja) * 2006-03-15 2011-06-29 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP5361156B2 (ja) 2007-08-06 2013-12-04 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1438687A (zh) * 2001-12-27 2003-08-27 株式会社东芝 半导体器件及其制造方法
WO2007023950A1 (ja) * 2005-08-26 2007-03-01 Hitachi, Ltd. 半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
郭莉: "《冷凝管生产技术》", 28 February 2007, 冶金工业出版社, article "俄罗斯冷轧管机", pages: 133 - 3 *

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106716626B (zh) * 2014-09-26 2019-08-06 高通股份有限公司 用于减小电子设备中的应力的器件和方法
CN106716626A (zh) * 2014-09-26 2017-05-24 高通股份有限公司 用于减小电子设备中的应力的器件和方法
CN106531714A (zh) * 2017-01-24 2017-03-22 日月光封装测试(上海)有限公司 用于半导体封装的引线框架条及其制造方法
US11646295B2 (en) 2017-03-14 2023-05-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
US11387176B2 (en) 2017-03-14 2022-07-12 Mediatek Inc. Semiconductor package structure
US11948895B2 (en) 2017-03-14 2024-04-02 Mediatek Inc. Semiconductor package structure
US10784211B2 (en) 2017-03-14 2020-09-22 Mediatek Inc. Semiconductor package structure
US11171113B2 (en) 2017-03-14 2021-11-09 Mediatek Inc. Semiconductor package structure having an annular frame with truncated corners
US11264337B2 (en) 2017-03-14 2022-03-01 Mediatek Inc. Semiconductor package structure
US11362044B2 (en) 2017-03-14 2022-06-14 Mediatek Inc. Semiconductor package structure
US11942439B2 (en) 2017-03-14 2024-03-26 Mediatek Inc. Semiconductor package structure
US11410936B2 (en) 2017-03-14 2022-08-09 Mediatek Inc. Semiconductor package structure
CN108630615A (zh) * 2017-03-14 2018-10-09 联发科技股份有限公司 半导体封装结构和基板结构
US11862578B2 (en) 2017-03-14 2024-01-02 Mediatek Inc. Semiconductor package structure
CN111512433A (zh) * 2017-10-18 2020-08-07 美光科技公司 用于微电子封装翘曲控制的应力调谐加固物
CN111512433B (zh) * 2017-10-18 2024-04-05 美光科技公司 用于微电子封装翘曲控制的应力调谐加固物
US11658129B2 (en) 2018-07-16 2023-05-23 Micron Technology, Inc. Electrically or temperature activated shape-memory materials for warpage control
CN110797307A (zh) * 2018-07-16 2020-02-14 美光科技公司 半导体装置组合件及制作半导体装置组合件的方法

Also Published As

Publication number Publication date
WO2011084706A3 (en) 2013-03-28
JP2013526001A (ja) 2013-06-20
US8710629B2 (en) 2014-04-29
WO2011084706A2 (en) 2011-07-14
KR20120101136A (ko) 2012-09-12
TW201131717A (en) 2011-09-16
US20110147895A1 (en) 2011-06-23
EP2513967A2 (en) 2012-10-24
JP5536901B2 (ja) 2014-07-02

Similar Documents

Publication Publication Date Title
CN103038877A (zh) 用于控制半导体裸片翘曲的设备和方法
CN102484099B (zh) 用于不同半导体裸片和/或晶片的半导体晶片到晶片结合
JP4507101B2 (ja) 半導体記憶装置及びその製造方法
KR101446735B1 (ko) 비아들의 어레인지먼트들을 제공하는 시스템들 및 방법들
US8691707B2 (en) Voltage switchable dielectric for die-level electrostatic discharge (ESD) protection
US20220384376A1 (en) Package structure of semiconductor device with improved bonding between the substrates
US20150221528A9 (en) Process for improving package warpage and connection reliability through use of a backside mold configuration (bsmc)
TWI832924B (zh) 包括扇出子封裝件的堆疊封裝件
US11869874B2 (en) Stacked die circuit routing system and method
JP2008060587A (ja) 半導体装置および半導体装置の製造方法
CN101373748B (zh) 晶圆级封装结构及其制作方法
US10991598B2 (en) Methods of fabricating semiconductor packages including circuit patterns
US11342246B2 (en) Multi-terminal integrated passive devices embedded on die and a method for fabricating the multi-terminal integrated passive devices
KR102647476B1 (ko) 패키지 구조물들 내의 전원 접지의 배열
US20210320096A1 (en) Manufacturing method for semiconductor package structure
US20230042622A1 (en) Semiconductor package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130410