JP2013520016A5

JP2013520016A5 -

Info

Publication number: JP2013520016A5
Application number: JP2012553032A
Authority: JP
Filing date: 2011-02-11
Publication date: 2014-03-13

Claims

デカップリングコンデンサ構造であって、
第１のドーパント極性を有する第１のウェルであって、第１の高ドーズ注入部が形成された第１のウェルと、
前記第１のウェルに隣接する第２のウェルであって、前記第１のドーパント極性と反対の第２のドーパント極性を有し、第２の高ドーズ注入部が形成されている、第２のウェルと、
前記第１の高ドーズ注入部および前記第２の高ドーズ注入部の上に形成された少なくとも１つの絶縁層と、
前記第１のウェル内に形成された第１の組のウェル接続部と、
前記第２のウェル内に形成された第２の組のウェル接続部と、
前記第１の高ドーズ注入部に隣接する前記第１のウェル上に形成された第１の導体と、
前記第２の高ドーズ注入部に隣接する前記第２のウェル上に形成された第２の導体と、
を含み、
前記第１の組のウェル接続部および前記第２の導体は第１の電気ノードに共通に接続され、前記第２の組のウェル接続部および前記第１の導体は第２の電気ノードに共通に接続され、
前記第１の組のウェル接続部、前記第２の組のウェル接続部および前記高ドーズ注入部のうち少なくとも１つは、ドーパント極性について非対称である、
デカップリングコンデンサ構造。
前記第１の電気ノードは供給電圧ノードに対応し、前記第２の電気ノードは接地ノードに対応する、請求項１に記載のデカップリングコンデンサ構造。
前記第２のウェルはＰ材料を含み、前記第１のウェルは、前記Ｐ基板材料内に形成されたＮ型領域を含む、請求項１に記載のデカップリングコンデンサ構造。
前記第２の組のウェル接続部は、Ｐ＋ドーパント極性を有する第１のウェル接続部と、Ｎ＋ドーパント極性を有する第２のウェル接続部とを含む、請求項３に記載のデカップリングコンデンサ構造。
前記第１のウェルおよび前記第２のウェルは、１組の論理トランジスタの第１のウェルおよび第２のウェルそれぞれに対応する、請求項１に記載のデカップリングコンデンサ構造。
デカップリングコンデンサの形成方法であって、
第１のドーパント極性を有し、第１のウェル領域を規定する基板を提供するステップと、
前記第１のウェル領域に隣接する第２のウェル領域を前記基板内に形成するステップであって、前記第２のウェル領域は、前記第１のドーパント極性と反対の第２のドーパント極性を有する、ステップと、
前記第１のウェル領域内に第１の高ドーズ注入部を形成するステップと、
前記第２のウェル領域内に第２の高ドーズ注入部を形成するステップと、
前記第１のウェル内に第１の組のウェル接続部を形成するステップと、
前記第２のウェル内に第２の組のウェル接続部を形成するステップと、
前記第１の高ドーズ注入部および前記第２の高ドーズ注入部上に少なくとも１つ絶縁層を形成するステップと、
前記第１のウェル領域上に第１の導体をおよび前記第２のウェル領域上に第２の導体を形成するステップと、
前記第１の組のウェル接続部および前記第２の導体を相互接続して、第１の電気ノードを規定するステップと、
前記第２の組のウェル接続部および前記第１の導体を相互接続して、第２の電気ノードを規定するステップと、
を含み、
前記第１の高ドーズ注入部、前記第２の高ドーズ注入部、前記第１の組のウェル接続部および前記第２の組のウェル接続部のうち少なくとも１つは、ドーパント極性について非対称となるように、形成される、
方法。
前記第１の電気ノードは供給電圧ノードに対応し、前記第２の電気ノードは接地ノードに対応する、請求項６に記載の方法。
前記第２のウェルはＰ材料を含み、前記第１のウェルは、前記Ｐ基板材料内に形成されたＮ型領域を含む、請求項６に記載の方法。
前記第２の組のウェル接続部は、Ｐ＋ドーパント極性を有する第１のウェル接続部と、Ｎ＋ドーパント極性を有する第２のウェル接続部とを含む、請求項８に記載の方法。
前記第１のウェルおよび前記第２のウェルは、少なくとも１組の論理トランジスタによって共有されるように、形成される、請求項８に記載の方法。
半導体デバイスであって、
第１のウェルおよび第２のウェル内に規則的パターンで配置された複数の論理素子であって、前記第１のウェルは、第１のドーパント極性を有し、前記第２のウェルは、前記第１のドーパント極性とは反対の第２のドーパント極性を有する、論理素子と、
前記規則的パターンに従って、前記第１のウェルおよび前記第２のウェル内に配置されたデカップリングコンデンサであって、前記デカップリングコンデンサは、前記第１のウェル内の第１の組のウェル接続部と、前記第２のウェル内の第２の組のウェル接続部と、前記第１のウェル内の第１の高ドーズ注入部上に形成された第１の導体と、前記第２のウェル内の第２の高ドーズ注入部上に形成された第２の導体とを含む、デカップリングコンデンサと、
を含み、
前記第１の組のウェル接続部および前記第２の導体は、第１の電気ノードに共通に接続され、前記第２の組のウェル接続部および前記第１の導体は、第２の電気ノードに共通に接続され、
前記第１の組のウェル接続部、前記第２の組のウェル接続部および前記高ドーズ注入部のうち少なくとも１つは、ドーパント極性について非対称である、
半導体デバイス。
前記第１の電気ノードは供給電圧ノードに対応し、前記第２の電気ノードは接地ノードに対応する、請求項１１に記載の半導体。
前記第２のウェルはＰ材料を含み、前記第１のウェルは、前記Ｐ基板材料内に形成されたＮ型領域を含む、請求項１１に記載の半導体。
前記第２の組のウェル接続部は、Ｐ＋ドーパント極性を有する第１のウェル接続部と、Ｎ＋ドーパント極性を有する第２のウェル接続部とを含む、請求項１３に記載の半導体。
コンピュータによる読み出しが可能な命令を含むコンピュータによる読み出しが可能な媒体であって、前記コンピュータによる読み出しが可能な命令は、実行されると、デカップリングコンデンサを形成するための製造施設を構成するように適合され、
第１のウェル内の第１のＭＯＳコンデンサと、
第２のウェル内の第２のＭＯＳコンデンサであって、前記第１のＭＯＳコンデンサの極性とは反対の極性を有する、第２のＭＯＳコンデンサと、
前記第１のＭＯＳコンデンサおよび第２のＭＯＳコンデンサにカップルされた、少なくとも一対の非対称ウェル接続部と、
を含む、コンピュータによる読み出しが可能な媒体。
前記少なくとも一対の非対称ウェル接続部は、反対極性の拡散領域を有する前記第１のＭＯＳコンデンサと、同一極性の拡散領域を有する前記第２のＭＯＳコンデンサとを含む、請求項１５に記載の半導体。
前記第１のウェルおよび第２のウェルはそれぞれ、少なくとも１組の論理トランジスタによって共有される、請求項１５に記載のコンピュータによる読み出しが可能な媒体。