JP2012060091A5 - 半導体装置及びその作製方法 - Google Patents

Claims (2)

1. 第１のトランジスタを有する第１の基板と、第２のトランジスタを有する第２の基板と、を有し、
   前記第２基板は、前記第１の基板上に積層され、
   前記第１のトランジスタ及び前記第２のトランジスタとは、酸化物半導体を有し、
   前記第１のトランジスタのゲートと前記第２のトランジスタのゲートとは、第１の電極を介して電気的に接続され、
   前記第１のトランジスタのソースと前記第２のトランジスタのソースとは、第２の電極を介して電気的に接続され、
   前記第１のトランジスタのドレイン前記第２のトランジスタのドレインとは、第３の電極を介して電気的に接続され、
   前記第１の電極と、前記第２の電極と、前記第３の電極とは、前記第２の基板を貫通していることを特徴とする半導体装置。
2. 基板の第１の領域に第１のトランジスタと、前記基板の第２の領域に第２のトランジスタとを形成し、
   前記第１のトランジスタのゲート、ソース及びドレインとそれぞれ電気的に接続する３つの貫通電極を前記第１の領域に、前記第２のトランジスタのゲート、ソース及びドレインとそれぞれ電気的に接続する３つの貫通電極を前記第２の領域に形成し、
   前記基板を分断し、前記第１の領域を備える第１の半導体チップと、前記第２の領域を備える第２の半導体チップとを形成し、
   前記第１の半導体チップ及び前記第２の半導体チップを積層し、前記第１のトランジスタと前記第２のトランジスタを、前記貫通電極を介して電気的に並列接続することを特徴とする半導体装置の作製方法。