JP2013516755A - 流体ジェットを用いて孔を作製する方法 - Google Patents

流体ジェットを用いて孔を作製する方法 Download PDF

Info

Publication number
JP2013516755A
JP2013516755A JP2012546479A JP2012546479A JP2013516755A JP 2013516755 A JP2013516755 A JP 2013516755A JP 2012546479 A JP2012546479 A JP 2012546479A JP 2012546479 A JP2012546479 A JP 2012546479A JP 2013516755 A JP2013516755 A JP 2013516755A
Authority
JP
Japan
Prior art keywords
layer
adhesive region
region
adhesive
adhesion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012546479A
Other languages
English (en)
Other versions
JP5694373B2 (ja
Inventor
モハメッド、ベンワディー
マリー、アイツマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of JP2013516755A publication Critical patent/JP2013516755A/ja
Application granted granted Critical
Publication of JP5694373B2 publication Critical patent/JP5694373B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B26HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26FPERFORATING; PUNCHING; CUTTING-OUT; STAMPING-OUT; SEVERING BY MEANS OTHER THAN CUTTING
    • B26F1/00Perforating; Punching; Cutting-out; Stamping-out; Apparatus therefor
    • B26F1/26Perforating by non-mechanical means, e.g. by fluid jet
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0239Coupling agent for particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0522Using an adhesive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0736Methods for applying liquids, e.g. spraying
    • H05K2203/0746Local treatment using a fluid jet, e.g. for removing or cleaning material; Providing mechanical pressure using a fluid jet

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Forests & Forestry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Perforating, Stamping-Out Or Severing By Means Other Than Cutting (AREA)
  • Laser Beam Processing (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Chemically Coating (AREA)

Abstract

層(4)に孔(5)を作製する方法は、支持体(2)の表面に第1の接着領域(1a)および第2の接着領域(1b)を設けることを含む。第1の接着領域(1a)の寸法は、孔(5)の寸法に対応する。この方法は、第1の接着領域(1a)および第2の接着領域(1b)に層(4)を堆積させることを含む。層(4)の材料は、第2の接着領域(1b)に対してよりも、第1の接着領域(1a)に対してより低い粘着係数を有する。第1の接着領域(1a)の上方に配置された層の一部が、流体ジェット(6)によって除去される。

Description

本発明は、層に孔を作製する方法に関する。具体的には、本発明は、有機材料から作製されたデバイスに相互接続ビアを作製することに関する。
例えば消費電力および/または動作周波数の点で、集積回路の性能を向上させ続けていくことは、これらの部品のサイズを絶えず小さくしていくことを不可避的に伴う。部品を相互接続する金属トラックのセクションおよびピッチも縮小し、信号の伝搬遅延が増加する。
この相互接続は、伝統的に、導電層の堆積、フォトリソグラフィ、その後の導電層のエッチングによって行われている。この技術は、単層回路、例えばアルミニウムの金属トラックを有する単層回路の場合に広く使用されている。多層回路の場合には、この技術は採用されず、誘電体層にパターンをエッチングして、その後これに金属を埋め込むダマシンメタライゼーション(Damascene metallization)法が好まれている。この方法によって、相互接続のために特に銅を使用して、これにより、伝搬遅延を相対的に減少させることが可能になる。
複数レベルのメタライゼーションを有する回路の場合、ビアを形成し、これにより上の相互接続線と下の相互接続線を接続するために形態的因子(form factor)の高い孔が絶縁層に作製される。伝統的な方法では、孔を、ドライエッチング(特にプラズマ)、ウェットエッチング、またはレーザアブレーションによって開口することができる。
有機エレクトロニクスの分野において、導電材料から作製されるパターンおよびビアは、これらのマイクロエレクトロニクス技術を用いて作製することができる。とはいうものの、これらの技術は、費用の掛かるものであり、有機材料との適合性も限定されている。例えば、フォトリソグラフィに使用される樹脂を除去することによって、有機材料層の剥離が引き起こされる場合がある。加えて、これらの技術には、孔の側面の平行性および垂直性という課題が残されている。
フレキシブルエレクトロニクスにおいて相互接続を分離する誘電材料は、一般に、有機性であり、マイクロエレクトロニクスで伝統的に使用されているいわゆる「ハード」エッチングによってエッチングすることができない。したがって、有機エレクトロニクスに適合する新しい技術が考案されてきた。
ビアを作製する第1の方法は、Kawaseらによって提案されている(「Inkjet Printed Via−Hole Interconnections and Resistors for All−Polymer Transistor Circuits」,ADV.Mater.2001,13,No.21)。最初に、有機材料が、液体を用いる方法、例えばインクジェット噴射(ink jet impression)によって堆積される。有機材料を貫通する、ビアに対応する開口が、溶媒の液滴の制御された射出によって形成される。溶媒については、エッチングされる層の有機材料を局所的に溶解するものが選択される。同じ場所に溶媒の液滴を射出することによって、孔および孔の周囲のフランジが徐々に形成される。このフランジは、スタックの特性に悪影響を与える。
本発明の目的は、層に孔を作製する方法であって、短時間かつ容易に実施でき、従来技術の欠点を改善する方法である。
具体的には、本発明の目的は、有機材料に適合し、かつ、形態的因子の高い孔を作製することを可能にする方法である。
本発明によれば、これらの目的は、本方法が、支持体の表面に第1の接着領域および第2の接着領域を設けることを含むという事実によって達成される結果となる。第1の接着領域の寸法は、孔の寸法に対応する。本方法は、第1の接着領域および第2の接着領域に層を堆積させることを含み、流体ジェットを用いて第1の接着領域における層の一部を除去することを含む。なお、層の材料は、第2の接着領域に対してよりも、第1の接着領域に対してより低い粘着係数を有する。
他の有利性および特性は、添付図面に示され、かつ非限定的な例として挙げられた、本発明の特定の実施形態についての以下の記載より明らかとなる。
本発明に係る、孔を作製する方法のステップを示している。 本発明に係る方法の変形例のステップを示している。このステップは、図1のステップに対応している。 本発明に係る方法のステップを示している。 本発明に係る方法のステップを示している。 本発明に係る方法のステップを示している。
図1は、誘電材料から作製された層に孔を作製する方法の第1のステップを示している。第1の接着領域1aおよび第2の接着領域1bが、支持体2の表面に形成されている。支持体2は、表面に第1の接着領域1aおよび第2の接着領域1bを複数含む基板であってもよい。例えば図1では、支持体2は、2つの接着領域1aおよび3つの接着領域1bを含む。
支持体2は可撓性基板であるのが好ましい。支持体2は、プラスチック、例えばポリエチレンナフタレート(PEN)またはポリエチレンテレフタレート(PET)から作製することができる。支持体2は、薄いシリコン、可撓性の鋼またはステンレス鋼などの金属、または金属で被覆されたプラスチックから作製することもできる。基板を被覆するために使用される金属は、例えば、アルミニウムまたは金である。
第1の接着領域1aおよび第2の接着領域1bが、薄膜形態の接着物質(adhesion agent)を局所的に堆積させることによって形成されるのが好ましい。この接着物質は、支持体2の表面に固定される能力を有する。このようにして、第1の接着領域1aおよび第2の接着領域1bを形成するために、接着層3を支持体2の上面の領域に堆積させる。接着層3を第1の接着領域1aまたは第2の接着領域1bに堆積させることができる。例えば図1では、接着層3によって、第2の接着領域1bと、接着層3が被覆していない、支持体2の表面の領域とが形成されている。反対に、接着層3を堆積させることによって、第1の接着領域1aを形成してもよい。
接着層3は、金属層に堆積させることのできる自己組織化単分子膜(SAM)であることが好ましい。一般に、自己組織化単分子膜は、二官能性分子、すなわち、2つの化学基を有する二官能性分子を含む。第1の基(いわゆる頭基)は、支持体2に固定される。第2の基(いわゆる尾基)は、別の材料に緊密に結合する。このようにして、SAM層によって、材料は支持体に結合される(hooked)。SAMの性質は、支持体2の性質および接着したい材料の性質に応じて選択される。例えば、チオール頭基(HS)は、金の表面に結合して、チオール基結合(S−Au)を形成する。このタイプの基を含むSAMは、金で被覆された支持体とともに使用されるのが好ましい。接着層3は、例えばトリメチルシリルプロパンチオールを有するSAMを含み、その厚さは10nm未満である。接着層3は、インクジェット噴射によって堆積されるのが好ましい。反対に、SAM、例えばフッ素化基(特にフルオロプロパンチオール)を有するSAMによって、接着力のより低い第1の接着領域を形成するために、支持体への材料の接着を弱めることができる。他にプラスチックの支持体に直接結合するSAMもある。例えば、支持体に堆積される材料の接着を強めるためには、トリメトキシシランがあり、この接着を弱めるためには、フルオロシランがある。
さらに、接着層3は金属層であってもよい。支持体2が、金属で被覆されたプラスチックから作製されている場合、金属の接着層3は、支持体を被覆している材料とは異なる材料から選択される。
接着層3を、様々な局所的表面処理、例えばプラズマ、UV曝露、オゾン、レーザなどによって、変化させることができる。
図2は、第1の接着領域および第2の接着領域を形成するステップの他の実施形態を示している。表面のパラメータを変更するために、支持体2の上面をテクスチャ化(texture)してもよい。この構造化形態によれば、特定の領域の粗さを減少または増加させることができ、これにより、接着性のより強い領域または接着性のより弱い領域が形成される。
図3は、第1の接着領域1aおよび第2の接着領域1bの上に、誘電材料層4を堆積させることを示している。第1の接着領域1aへの誘電材料の粘着係数は、第2の接着領域1bへの誘電材料の粘着係数よりも低い。SAMを使用した場合、誘電材料は、第2の接着領域1bにおいて、接着層3の尾基にしっかりと結合し、その一方で、誘電材料4は、接着層3によって被覆されていない第1の接着領域1aにうまく接着されない。誘電材料は、スピンコーティングによって、支持体の表面全体に堆積されるのが好ましい。誘電材料層4の厚さは、500nmから10μmまで様々である。誘電材料は有機材料であるのが好ましい。この有機材料は、例えば、スチレン類(ポリスチレン)、アクリレート類(ポリメタクリル酸メチル(PMMA))、ポリイミド類、ポリ桂皮酸ビニル、およびポリビニルピロリドンの中から選択される。
第1の接着領域1aのそれぞれは、以前に堆積させた誘電層4に形成されることの望まれる孔と相対的に決まる。したがって、第1の接着領域の寸法は、この孔の寸法に対応する。
図4は、孔5を形成するために、第1の接着領域1aにおける誘電材料層4を除去するステップを示している。誘電材料は、流体ジェット6によって除去することができる。流体ジェットによって、誘電材料層4の表面をスキャンして、支持体2に接着していない領域、すなわち、第1の接着領域1aにおける誘電材料を優先的に取り除く。
流体ジェット6は、誘電材料層4の上面に対して略垂直に向けられるのが好ましい。流体ジェットが、この領域に、誘電材料の早期疲労の原因となる高エネルギーの振動を引き起こすという事実によって、誘電材料は局所的に引き剥がされることが好ましいと思われる。
図5は、図4に示した除去ステップの後の最終的な構造を示している。作製された各孔5は、第1の接着領域1aと自己整合されている。図5において、得られた孔5の寸法は、幅(または直径)方向に関しては100nm〜1μmであり、高さ方向に関しては500nm〜10μmであってもよい。形態的因子、すなわち、幅に対する高さの比率は、2(さらには10)を超えていてもよい。孔5の端は、均整のとれた(clean)ままとなっている。
したがって、説明した方法によって、形態的因子の高い孔を形成することが可能になる。流体ジェット6の幅を小さくすることによって、例えばノズル7を変更することによって、パターンの精度(resolution)を高めることができる(図4)。最大の精度は、マイクロメータ範囲である。この方法は、容易に再現することができ、また、どのタイプの材料にも適合させることができる。こうして、この方法により、紫外線下の硬化の場合におけるガラスマスクの使用、および、不整合に関連する問題が回避される。最後に、伝統的にフォトリソグラフィに使用される化学的現像剤が、単純な流体ジェットと取り替えられる。
多層回路の場合は、支持体2は、スタックのより低い層と取り替えられる。流体ジェット6は、このより低い層に損傷を与えない。
除去ステップで使用される装置は、洗浄粒子のためのマイクロエレクトロニクスで古くから使用されている。この装置は、基板を受け入れる回転支持体およびヒンジアームを含む(図示せず)。さらに、この装置は、直径約30μmのノズル7を含む。ノズル7には、圧力を受ける流体、好ましくは蒸留水が供給される。さらに、この圧力を受ける流体は、酸、塩基、溶媒、または気体(窒素、酸素、アルゴン)とすることができる。
この装置の動作条件は、上記の方法の目的に適合された。したがって、ノズル7は、誘電材料層4の上面から約10ミリメールの距離の位置に配置される。流体の圧力は、100バールから200バールまで様々である。流体ジェットは、より微細なパターンを穿設するために絞られるのが有利である。したがって、圧送される流量および流体の消費量は、それほど重要ではない。
好ましい実施形態では、誘電材料は、有機性であり、架橋可能である。このとき、上記の方法は、第1の接着領域1aにおける誘電材料の除去ステップの前に、硬化ステップを含む。誘電材料層4を硬化させるこのステップは、接着層3を介した支持体2と誘電材料層4との結合に対して有利に働き、および/または接着していない領域における疲労現象を加速させる。2つの表面間の接着値の比率に応じて、孔をエッチングした後に、硬化ステップを行うこともできる。誘電材料は、例えば、紫外線下で架橋することのできる、ポリ桂皮酸ビニルおよびポリビニルピロリドンなどのポリマーである。
本明細書に記載した方法の多くの変形例および修正例は、当業者には明らかであろう。本方法は、誘電材料にビアを形成するために記載された。他用途の任意の材料の層に孔を形成するために、この技術を使用することは排除されない。

Claims (7)

  1. 層(4)に孔(5)を作製する方法において、
    支持体(2)の表面に、第1の接着領域(1a)および第2の接着領域(1b)を設けるステップであって、該第1の接着領域(1a)の寸法が、前記孔(5)の寸法に対応する、ステップと、
    前記第1の接着領域および前記第2の接着領域に前記層(4)を堆積させるステップであって、該層(4)の材料が、前記第2の接着領域(1b)に対する粘着係数よりも低い、前記第1の接着領域(1a)に対する粘着係数を有する、ステップと、
    ジェット流体(6)を用いて、前記第1の接着領域(1a)における前記層の一部を除去するステップとを含むことを特徴とする方法。
  2. 前記層(4)の前記材料が、誘電材料であることを特徴とする、請求項1に記載の方法。
  3. 前記層(4)の前記材料が有機性であり、前記除去ステップの前に該層の該材料を硬化させるステップを含むことを特徴とする、請求項1又は2に記載の方法。
  4. 前記層(4)の前記材料が、紫外線下で架橋可能であることを特徴とする、請求項3に記載の方法。
  5. 前記第1の接着領域(1a)および前記第2の接着領域(1b)が、接着層(3)を局所的に堆積させることによって形成されることを特徴とする、請求項1から4のいずれか一項に記載の方法。
  6. 前記接着層(3)が、自己組織化単分子膜(SAM)であることを特徴とする、請求項5に記載の方法。
  7. 前記接着層(3)が、金属層であることを特徴とする、請求項5に記載の方法。
JP2012546479A 2010-01-04 2010-12-22 流体ジェットを用いて孔を作製する方法 Expired - Fee Related JP5694373B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1000006A FR2954918B1 (fr) 2010-01-04 2010-01-04 Procede de realisation de trous a l'aide d'un jet d'eau
FR1000006 2010-01-04
PCT/FR2010/000865 WO2011080419A1 (fr) 2010-01-04 2010-12-22 Procede de realisation de trous a l'aide d'un jet de fluide

Publications (2)

Publication Number Publication Date
JP2013516755A true JP2013516755A (ja) 2013-05-13
JP5694373B2 JP5694373B2 (ja) 2015-04-01

Family

ID=42537640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012546479A Expired - Fee Related JP5694373B2 (ja) 2010-01-04 2010-12-22 流体ジェットを用いて孔を作製する方法

Country Status (10)

Country Link
US (1) US8450217B2 (ja)
EP (1) EP2521638B1 (ja)
JP (1) JP5694373B2 (ja)
KR (1) KR20120102103A (ja)
CN (1) CN102781637B (ja)
BR (1) BR112012016337A2 (ja)
FR (1) FR2954918B1 (ja)
RU (1) RU2544715C2 (ja)
WO (1) WO2011080419A1 (ja)
ZA (1) ZA201204508B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11043409B2 (en) 2018-03-05 2021-06-22 Infineon Technologies Ag Method of forming contacts to an embedded semiconductor die and related semiconductor packages

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169299A (ja) * 1987-01-06 1988-07-13 富士通株式会社 ウオ−タジエツトカツタのノズルユニツト
JP2000021873A (ja) * 1998-06-26 2000-01-21 Fujitsu Ltd 積層構造、配線構造、その製造方法、及び半導体装置
JP2002026229A (ja) * 2000-07-07 2002-01-25 Seiko Epson Corp 配線間接続孔の形成方法
US6403397B1 (en) * 2000-06-28 2002-06-11 Agere Systems Guardian Corp. Process for fabricating organic semiconductor device involving selective patterning
JP2004111818A (ja) * 2002-09-20 2004-04-08 Seiko Epson Corp パターン形成方法
JP2008159971A (ja) * 2006-12-26 2008-07-10 Konica Minolta Holdings Inc 導電パターン形成方法、有機薄膜トランジスタ製造方法、及び該製造方法により作製した有機薄膜トランジスタ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1085437A1 (ru) * 1982-05-21 1987-04-15 Предприятие П/Я А-1889 Способ изготовлени полевых транзисторов
JPH0714836A (ja) * 1993-06-17 1995-01-17 Kawasaki Steel Corp 多層配線構造の半導体装置
JPH10270555A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6207573B1 (en) * 1999-05-19 2001-03-27 Infineon Technologies North America Corp. Differential trench open process
US6403393B1 (en) * 1999-09-01 2002-06-11 International Business Machines Corporation Device having integrated optical and copper conductors and method of fabricating same
JP3986743B2 (ja) * 2000-10-03 2007-10-03 株式会社日立製作所 配線基板とその製造方法及びそれに用いる無電解銅めっき液
WO2004027471A1 (ja) * 2002-09-18 2004-04-01 Fujitsu Limited 光導波路デバイスおよび光導波路デバイスの製造方法
WO2006000915A2 (en) * 2004-01-13 2006-01-05 Lionix Bv Surface waveguide and method of manufacture
US7105375B2 (en) * 2004-07-30 2006-09-12 Xerox Corporation Reverse printing
US7138068B2 (en) * 2005-03-21 2006-11-21 Motorola, Inc. Printed circuit patterned embedded capacitance layer
US7589018B2 (en) * 2006-11-09 2009-09-15 Seiko Epson Corporation Method of forming contact hole, method of manufacturing wiring board, method of manufacturing semiconductor device, and method of manufacturing electro-optical device
KR20090035962A (ko) * 2007-10-08 2009-04-13 세메스 주식회사 기판 처리 장치 및 이를 이용한 기판 처리 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169299A (ja) * 1987-01-06 1988-07-13 富士通株式会社 ウオ−タジエツトカツタのノズルユニツト
JP2000021873A (ja) * 1998-06-26 2000-01-21 Fujitsu Ltd 積層構造、配線構造、その製造方法、及び半導体装置
US6403397B1 (en) * 2000-06-28 2002-06-11 Agere Systems Guardian Corp. Process for fabricating organic semiconductor device involving selective patterning
JP2002026229A (ja) * 2000-07-07 2002-01-25 Seiko Epson Corp 配線間接続孔の形成方法
JP2004111818A (ja) * 2002-09-20 2004-04-08 Seiko Epson Corp パターン形成方法
JP2008159971A (ja) * 2006-12-26 2008-07-10 Konica Minolta Holdings Inc 導電パターン形成方法、有機薄膜トランジスタ製造方法、及び該製造方法により作製した有機薄膜トランジスタ

Also Published As

Publication number Publication date
FR2954918A1 (fr) 2011-07-08
ZA201204508B (en) 2013-02-27
US20120289045A1 (en) 2012-11-15
EP2521638A1 (fr) 2012-11-14
JP5694373B2 (ja) 2015-04-01
CN102781637B (zh) 2015-02-04
US8450217B2 (en) 2013-05-28
FR2954918B1 (fr) 2012-01-27
RU2012133297A (ru) 2014-02-20
EP2521638B1 (fr) 2016-03-16
CN102781637A (zh) 2012-11-14
RU2544715C2 (ru) 2015-03-20
KR20120102103A (ko) 2012-09-17
BR112012016337A2 (pt) 2019-09-24
WO2011080419A1 (fr) 2011-07-07

Similar Documents

Publication Publication Date Title
JP4544372B2 (ja) 基板の製造方法
KR101264673B1 (ko) 소프트 몰드를 이용한 미세 패턴 형성방법
TWI384594B (zh) 內埋式線路結構的製程
US7611985B2 (en) Formation of holes in substrates using dewetting coatings
TWI412081B (zh) 用以允許於基體上進行選擇性區域鍍敷之方法
KR100664801B1 (ko) 배선 패턴 형성 방법
JP4379386B2 (ja) 多層構造形成方法
US20080006161A1 (en) Method of fabricating a structure
JP5694373B2 (ja) 流体ジェットを用いて孔を作製する方法
JP2006168297A (ja) 印刷版および印刷版の製造方法
JP2011507253A (ja) 二つの導電層の間の電気的相互接続を作製するための方法
JP2007088382A (ja) 膜パターン及びその製造方法
JP2008094018A5 (ja)
US6750073B2 (en) Method for forming a mask pattern
KR20090081924A (ko) 나노 임프린트 리소그래피와 리프트 오프 공정을 이용한나노 패턴 형성 방법
JP2009525898A (ja) プリントヘッド及びその製造方法
US7727886B2 (en) Forming vias using sacrificial material
KR20070106173A (ko) 인쇄회로기판 및 그 제조방법
US11456185B2 (en) Planarization of semiconductor devices
Ohzono et al. One-step fabrication of polymer thin films with lithographic bas-relief micro-pattern and self-organized micro-porous structure
JP2004303870A (ja) 微細パターン形成方法
JP2009525899A (ja) プリントヘッド製造方法
JP2007067189A (ja) 配線基板及びその製造方法
KR101056992B1 (ko) 마이크로 구조물 제조방법
TWI494701B (zh) 對基材(尤其是晶片)表面內的孔穴塗覆阻劑之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140708

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141008

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141016

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141110

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150204

R150 Certificate of patent or registration of utility model

Ref document number: 5694373

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees