SU1085437A1 - Способ изготовлени полевых транзисторов - Google Patents

Способ изготовлени полевых транзисторов Download PDF

Info

Publication number
SU1085437A1
SU1085437A1 SU823440877A SU3440877A SU1085437A1 SU 1085437 A1 SU1085437 A1 SU 1085437A1 SU 823440877 A SU823440877 A SU 823440877A SU 3440877 A SU3440877 A SU 3440877A SU 1085437 A1 SU1085437 A1 SU 1085437A1
Authority
SU
USSR - Soviet Union
Prior art keywords
layer
semiconductor substrate
type
conductivity
dielectric
Prior art date
Application number
SU823440877A
Other languages
English (en)
Inventor
В.И. Овчаренко
А.А. Кассихин
Original Assignee
Предприятие П/Я А-1889
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1889 filed Critical Предприятие П/Я А-1889
Priority to SU823440877A priority Critical patent/SU1085437A1/ru
Application granted granted Critical
Publication of SU1085437A1 publication Critical patent/SU1085437A1/ru

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

СПОСОБ ИЗГОТОВЛЕНИЯ ПОЛЕВЫХ ТРАНЗИСТОРОВ, включающий нанесение на поверхность полупроводниковой подложки первого типа проводимости первого и второго диэлектрических слоев из двуокиси и нитрида кремни  и первого сло  фоторезиста, формирование в них отверстий, легирование через отверсти  примесью первого типа -проводимости приповерхностного сло  полупроводниковой подложки, удаление первого сло  фоторезиста, нанесение третьего диэлектрического сло  из двуокиси кремни  на поверхность полупроводниковой подложки в отверсти  в первом и втором-диэлектрических сло х, удаление первого и второго диэлектрических слоев, первое легирование приме сью второго типа проводимости приповерхностного сло  полупроводниковой подложки через отверсти  в третьем диэлектрическом слое, нанесение четвертого диэлектрического сло  из двуокиси кремни  на поверхность полупроводниковой подложки, нанесение сло  из поликристаллического кремни  на поверхности третьего и четвертого диэлектрических слоев и формирование из него поликремниевой шины, второе легирование примесью второго типа проводимости приповерхностного сло  полупроводниковой подложки с частича ным перекрытием краев поликремниевой СО шины, отличающийс  тем, что, с целью увеличени  надежности с работы полевого транзистора, перед первым легированием примесью второго типа проводимости на поверхность полупроводниковой подложки и третьего диэлектрического сло  нанос т второй слой фоторезиста с отверсти ми над оо поверхностью полупроводниковой подСП ложки, а после проведени  легирова4 ни  через эти отйерсти  слой фотоОО резиста удал ют.

Description

Фиг.1 110 Изобретение относитс  к технологии изготовлени  полевого транзистора с обеднением и интегральных схем Оно может быть использовано при изготовлении узкоканальных МДП-транзис торов с обеднением дл  передачи высокого уровн  напр жени  при малой потребл емой ими мощности и меньшей величине порогового напр жени . Известен способ изготовлени  поле вого транзистора, в котором за счет использовани  дополнительной фотолитографической операции диффузионный (антипаразитный) слой первого типа проводимости удален от кра  отверсти  в диэлектрическом слое и диффузионного сло  второго типа проводимости (встроенного канала). Использо вание этого способа позвол ет исклю чить вли ние диффузионного сло  перв го типа проводимости на проводимость диффузионного сло  второго типа проводимости (коэффициент вли ни  под-ложки на пороговое напр жение и на величину порогового напр жени ). Недостатком этого способа  вл етс  низка  воспроизводимость ш 1рины калала из-за уходов размеров отверсти  в диэлектрическом слое при его травлении. Зар д на границе раздела диэлектрических слоев разной толщины вли ет на проводимость диффузионного сло  второго типа проводимости. Боль ша  площадь, занимаема  диффузионным слоем первого типа проводимостид сни жает степень интеграции полупроводни ковых схем. Наличие крутой высокой ступеньки в отверстии диэлектрическо го сло  приводит к разрывам токоведу щих шин. Наличие положительного зар да на границе диэлектрического сло  с полу проводниковой подложкой р-типа проводимости может привести к инверсии приповерхностного сло  полупроводниковой подложки, к шунтированию им полевого транзистора Наиболее близким техническим реше нием  вл етс  способ изготовлени  по левых транзисторовэ включающий нанесение на поверхность полупроводниковой подложки первого типа проводимое ти первого и второго диэлектрических слоев из двуокиси и нитрида кремни  и первого сло  фоторезиста, формирование в них. отверстий, легировэ.ние через отверсти  примесью первого типа проводимости, приповерхностного 72 сло  полупроводниковой подложки, удаление первого сло  фоторезиста, нанесение третьего диэлектрического сло  из двуокиси кремни  на поверхность полупроводниковой подложки в отверсти  в первом и втором диэлектрических сло х, удаление первого и второго диэлектрических слоев, первое легирование примесью второго типа проводшу-ости приповерхностного сло  полупроводниковой подложки через отверсти  в третьем диэлектрическом слое, нанесение четвертого диэлектрического сло  из двуокиси кремни  на поверхность полупроводниковой подложки , нанесение сло  из поликристаллического кремни  на поверхности третьего к четвертого диэлектрических слоев и формирование из него поликремниевой шины, второе легирование примесью второго типа провод1-5мости приповерхностного сло  полупроводниковой подложки с частичньм перекрытием краев поликремниевой шиньи Диффузионный слой первого типа проводимости  вл етс  антипаразитньЕМ, третий диЭоТектрический слой - полевым окис.том, четвертьй диэлектрический слой -- подзатворным г иэлектриком, поликремниева  шина - его затвором, диффузионный слой второго типа проводи юсти --- встроенньв каналомj диффузионные слои второго типа проводимости . -- ст-оком и истоком МДП-транзистора с обе,дненнем, Недостатком способа изготовлени  полевого трамзистора  в.ч етс  низка  надежность его работь; из-за вли ни  диффузионного сло , зар да на границе днэлек- :-рических слоев, невоспроиз-водимости размеров о1Еерс1и  в третьем диэлектрическом слое, изменени  толщины диэлектрического сло  на границе ,, при1 ыкаюп),ей к диэлектрическому слою,, на параметры проводимости встроенного канала., особенно при передаче через неге высоких напр жений,, Это прнводи-г к увеличению мош,ности , потребл емой по.ггевьп -: транзистором , к увелггчению его температуры за счет про--гекани  тока стока через -участки встроенного капала, примыкающие ; диффуз1-Юиному cj-юю первого типа прово,ц1Шосги при низког- напр жении мел-еду затвором, истоком н под,пожкой. При пере,цаче высоког-о иапр жент   изза огранич-ени  paciipocTpaHeiiHH области л-ространс-гвенного :-;,зр ;-. . иа боль3 10 Шое рассто ние через эти участки канала ток стока не протекает. Т.е. эти участки не участвуют в передаче высокого напр жени , а только потреб л ют мощность. Целью изобретени   вл етс  увеличение надежности работы полевого транзистора. Цель достигаетс  тем, что в спосо бе изготовлени  полевых транзисторов включающем нанесение на поверхность полупроводниковой подложки первого типа проводимости первого и второго диэлектрических слоев из двуокиси и нитрида кремни  и первого сло  фоторезиста , формирование в них отверстий , легирование через отверсти  при месью первого типа проводимости приповерхностного сло  полупроводниковой подложки, удаление первого сло  фото резиста, нанесение третьего диэлектрического сло  из двуокиси кремни  на поверхность полупроводниковой под ложки в отверсти  в первом и втором диэлектрических сло х, удаление первого и второго диэлектрических слоев первое легирование примесью второго типа проводимости приповерхностного сло  полупроводниковой подложки через отверсти  в третьем диэлектричес ком слое, нанесение четвертого диэлектрического сло  из двуокиси крем ни  на поверхность полупроводниковой подложки, нанесение сло  из поликрис таллического кремни  на поверхности третьего и четвертого диэлектрических слцев и формирование из него поликремниевой шины, второе легирование примесью второго типа проводимости приповерхностного сло  полупро водниковой подложки с частичным пере крытием краев поликремниевой шины, перед первым легированием примесью второго типа проводимости на поверхность полупроводниковой подложки и третьего диэлектрического сло  нанос т второй слой фоторезиста с отверс ти ми над поверхностью полупроводниковой подложки, а после проведени  легировани  через эти отверсти  слой фоторезиста удал ют. На фиг. 1 показана полупроводнико ва  подложка первого типа проводимос ти после нанесени  на ее поверхность первого диэлектрического сло  из дву окиси кремни , второго диэлектрического сло  на нитриде кремни , первого сло  фоторезиста, формировани  в 7 этих сло х отверстии и легировани  через них примесью первого типа проводимости дл  образовани  диффузионного сло  в приповерхностном слое полупроводниковой подложки; на фиг.2 третий диэлектрический слой, нанесенньй на поверхность полупроводниковой подложки после удалени  первого сло  фоторезиста в отверсти х в первом и втором диэлектрических сло х, после удалени  первого и второго диэлектрических слоев; на фиг. 3 - дополнительное нанесение второго сло  фоторезиста и формирование в нем отверсти  над поверхностью полупроводниковой подложки после легировани  примесью второго типа проводимости дл  формировани  диффузионного сло ; на фиг. 4 - то же сечзние после нанейени  сло  диэлектрика и поликристаллического кремни ; на фиг. 5 - продольное сечение полевого транзистора после дополнительного легировани  примесью второго типа проводимости приповерхностного сло  полупроводниковой подложки дл  формировани  диффузионного сло  с частичным перекрытием краев поликремниевой шины. Прин тые обозначени : полупроводникова  подложка первого типа провот димости 1, двуокись кремни  2, нитрид кремни  3, слой фоторезиста 4, диффузионный слой 5, третий диэлектрический слой 6, второй слой фоторезиста 7, диффузионный слой 8, диэлектрический слой 9, слой поликристаплического кремни  10, диффузионные слои 11, 12. Способ изготовлени  полевого транзистора заключаетс  в следующем. На поверхность полупроводниковой подложки 1 первого типа проводимости (фиг. 1) нанос т первый диэлектрический слой 2 из двуокиси кремни , второй диэлектрический слой 3 из нитрида кремни  и первый слой фоторезиста 4. В этих сло х формируют отверсти , провод т легирование примесью первого типа проводимости дл  образовани  диффузионного сло  5 в .приповерхностном слое полупроводниковой подложки 1. После чего первый слой фоторезиста 4 удал ют. На поверхности полупроводниковой подложки 1 выращивают третий диэлектрический слой 6 из двуокиси кремни . Поскольку нитрид кремни   вл етс  маской, предотвращающей окисление по10 BepJtHOCTH полупроводниковой подложки окисел 6 (фиг, 2) выращиваетс  только в отверсти х. После чего удал ют первый и второй диэлектрические слои На поверхность полупроводниковой подложки 1 и третьего диэлектрическог сло  6 нанос т второй слой фоторезис та 7 и формируют в нем отверсти  над поверхностью полупроводниковой под ложки (фиг. 3), после легировани  примесью второго типа проводимости дл  формировани  диффузионного сло  8 второй слой фоторезиста 7 удал ют, На поверхности полупроводн иковой подложки 1 выращивают четвертый ди , электрический слой 9 из двуокиси кремни , на поверхности третьего и четвертого диэлектрических слоев 6 9 нанос т слой поликристаллического кремни  10 (фиг, 4). После формирова ни  поликремниевой шины 10 легируют примесью второго типа проводимости дл  образовани  диффузионных слоев 1 15 12 с частичным перекрытием поликремниевой шины 10 (фиг 5)-, . Пример изготовлени  полевого тран зистора. Полевой транзистор может быть изготовлен на кремниевой полупроводниковой подложке типа КДБ 20 ориентации (100), Первый диэлектрический слой из двуокиси кремни  выращива от толщиной 500 А при температуре 1100°С в атмос фере сухого кислорода в течение 50 ми на установке типа АДС-6, Второй диэлектрический нитрида кремни  толЕциною 1350 А выращивают в нодернизированном реакторе пониженного давлений типа СДО-125/3-12 при темпе ратуре 900°С в течение 20 мин при взаимодействии аммиака с тетрахлоридом кремни  при соотношении реагентов 50:1, Слой фоторезиста типа 383 ФП толщиною 1 мкм нанос т на поверхность д электрического сло  из нитрида кремни , формируют отверстие в слое фото резиста и диэлектрических сло х. Пос ле чего легируют приповерхностный сл полупроводниковой подложки бором путем его имплантации с энергией ЮОкэ и дозой 5 мкК/см на установке типа Везувий дл  образовани  диффузионного сло  первого типа проводимости с концентрацией примеси примерно (2-6) .10 см-з . 6 После удалени  сло  фоторезиста провод т локальное окисление полупроводниковой подложки при температуре в парах воды в течение 12 ч а установв:е типа АДС-б, Толщина третьего диэлектрического сло  составл ет 1S4-158 мкм. После удалени  первого и второго диэлектрических слоев нанос т другой слой фоторезиста типа 383 ФП толщиною 1 мкм, формируют в нем отверстие 5 ширина которого (например 3 мкм) определ ет ширину канала ВДП-транзистора с обеднением Отверстие в этом слое фоторезиста размещают на рассто нии 3-4 мкм от краев третьего диэлектрического сло . После легировани  приповерхностного сло  полупроводниковой подложки мышь ком с энергией 100 кэВ и дозой 0.24 мкК/см- на установке типа Везувий удал ют слой фоторезиста. Нанос т на поверхность полупроводниковой подложки четвертый диэлектрический слой из двуокиси кремни  толщиною 800-900 А путем ее окислени  при температуре 1100 С в сухом кислороде при наличии 3% НС1 в течение 8 мин на установке /гипа СДО-125/3-15. Слой поликристаллического кремни  толщиною 0,5 мкм нанос т на поверхriocTb третьего и четвертого диэлек трических слоев в реакторе пониженного давлени  (ЗЮ мм рт.ст,) при температуре 630°С в течение,, 50 мин иутен пиролитического оса}кдени  кремни  из ыоносилана.Легируют его фосфором из PClj при температуре -В течение 15 мин дл  получени  по верхностного сопротивлени  менее 30 Ом/п о Формируют шину из сло  легированного поликристаллического кремни  (например шириною 60 мкм); определ ющей длину канала МДП-транзистора с обеднением, Пе:гиру1от приповерхностный слой полупроводниковой подложки ионной имплантацией фосфора с энергией 100кэЕ и дозой 1000 мкКл/см , Отжигают в атмосфере кислорода гфи темпе в течение 20 мин дл  огг-й овани  диффузионных областей истокад стока второго типа проводк-чос-ги глубиною 2-3 мкм с сопротиБлекием шины менее 20 Таким образом. за счет введени  его диэлектрического сло  на рассто ние , превьшающее максимальную ширину распространени  области пространственного зар да диффузионного сло  второго типа проводимости в полупроводниковую подложку, исключено вли ние диффузионного сло  первого типа проводимости, зар да на границе раздела третьего и четвертого диэлектрических слоев, неоднородности толщины четвертого диэлектрического сло  на пороговое напр жение и коэффициент вли ни  подложки на пороговое напр жение , на проводимость встроенного канала. Так как ширина канала определ етс  шириной отверсти  во втором слое фоторезиста, а не шириной отверсти  в третьем диэлектрическом слое и в первом слое фоторезиста, то это позвол ет повысить воспроизводимость ширины канала. Это позвол ет сократить мощность, потребл емую транзистором, использовать транзисто ры с меньшей шириной канала и меньше концентрацией примеси встроенного канала при передаче через транзистор высокого напр жени , что повышает надежность работы полевого транзистора . За базовый объект прин т способ из.готовлени  полевых транзисторов с обеднением схемы обрамлени  электри10 78 чески программируемого посто нного запоминающего устройства типа 573РФ2, который одновременно  вл етс  и прототипом. По отношению к базовому объекту и прототипу основным преимуществом  вл етс  повышение надежности работы полевого транзистора с обеднением за счет уменьшени  потребл емой им мощности , разогрева кристалла, увеличени  воспроизводимости ширины канала, из-за исключени  вли ни  диффузионного сло  первого типа проводимости, зар да на границе раздела диэлектрических слоев разной толщины, неоднородности толщины подзатворного диэлектрика на пороговое напр жение и коэффициент вли ни  подложки на пороговое напр жение. Экспериментально на тестовых структурах показано, что за счет использовани  данного способа при удалении встроенного канала на 3-4 мкм пороговое напр жение уменьшаетс  на 0,5 8, коэффициент вли ни  подложки на пороговое напр жение уменьшаетс  с 1,2 В до 0,55 В , что позволило сократить мощность, потребл емую высоковольтными полевыми транзисторами на прлупррводниковой подложке КДБ 20, в 2,4 раза при передаче напр жени  25 В.
7 S
9
фиг. 5

Claims (1)

  1. СПОСОБ ИЗГОТОВЛЕНИЯ ПОЛЕВЫХ ТРАНЗИСТОРОВ, включающий нанесение на поверхность полупроводниковой подложки первого типа проводимости первого и второго диэлектрических слоев из двуокиси и нитрида кремния и первого слоя фоторезиста, формирование в них отверстий, легирование через отверстия примесью первого типа проводимости приповерхностного слоя полупроводниковой подложки, удаление первого слоя фоторезиста, нанесение третьего диэлектрического слоя из двуокиси кремния на поверхность полупроводниковой подложки в отверстия в первом и втором диэлектрических слоях, удаление первого и второго диэлектрических слоев, первое легирование примесью второго типа проводимости приповерхностного слоя полупроводниковой подложки через отверстия в третьем диэлектрическом слое, нанесение четвертого диэлектрического слоя из двуокиси кремния на поверхность полупроводниковой подложки, нанесение слоя из поликристаллического кремния на поверхности третьего и четвертого диэлектрических слоев и формирование из него поликремниевой шины, второе . легирование примесью второго типа проводимости приповерхностного слоя полупроводниковой подложки с частичным перекрытием краев поликремниевой шины, отличающийся тем, что, с целью увеличения надежности работы полевого транзистора, перед первым легированием примесью второго типа проводимости на поверхность полупроводниковой подложки и третьего диэлектрического слоя наносят второй слой фоторезиста с отверстиями над поверхностью полупроводниковой подложки, а после проведения легирования через эти отверстия слой фоторезиста удаляют.
    SU .... 1085437
    Фиг.1
SU823440877A 1982-05-21 1982-05-21 Способ изготовлени полевых транзисторов SU1085437A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU823440877A SU1085437A1 (ru) 1982-05-21 1982-05-21 Способ изготовлени полевых транзисторов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU823440877A SU1085437A1 (ru) 1982-05-21 1982-05-21 Способ изготовлени полевых транзисторов

Publications (1)

Publication Number Publication Date
SU1085437A1 true SU1085437A1 (ru) 1987-04-15

Family

ID=21012702

Family Applications (1)

Application Number Title Priority Date Filing Date
SU823440877A SU1085437A1 (ru) 1982-05-21 1982-05-21 Способ изготовлени полевых транзисторов

Country Status (1)

Country Link
SU (1) SU1085437A1 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2544715C2 (ru) * 2010-01-04 2015-03-20 Коммиссариат А Л`Энержи Атомик Э О Энержи Альтернатив Способ выполнения отверстий с использованием струи текучей среды
RU2719622C1 (ru) * 2019-08-13 2020-04-21 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления полупроводникового прибора

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. Патент US № 4104784, кл. В 01 J 17/00, опублик. 1978. 2. Патент US № 4145233, кл. Н 01 L 21/26, опублик. 1979 (прототип) . *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2544715C2 (ru) * 2010-01-04 2015-03-20 Коммиссариат А Л`Энержи Атомик Э О Энержи Альтернатив Способ выполнения отверстий с использованием струи текучей среды
RU2719622C1 (ru) * 2019-08-13 2020-04-21 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления полупроводникового прибора

Similar Documents

Publication Publication Date Title
US5510648A (en) Insulated gate semiconductor device and method of fabricating
JP3109837B2 (ja) 電界効果トランジスタ素子及びその作製方法
EP0067206B1 (en) Method for fabricating complementary semiconductor devices
KR0178824B1 (ko) 반도체장치 및 그 제조방법
US6599782B1 (en) Semiconductor device and method of fabricating thereof
JPH0574806A (ja) 半導体装置及びその製造方法
US4637128A (en) Method of producing semiconductor device
US5426326A (en) Semiconductor device including arrangement for reducing junction degradation
US5646054A (en) Method for manufacturing MOS transistor of high breakdown voltage
US5786265A (en) Methods of forming integrated semiconductor devices having improved channel-stop regions therein, and devices formed thereby
SU1085437A1 (ru) Способ изготовлени полевых транзисторов
US20030032227A1 (en) MOSFET, semiconductor device using the same and production process therefor
GB2038088A (en) Semiconductor structures
JP2557206B2 (ja) 半導体素子の製造方法
JPS63227059A (ja) 半導体装置およびその製造方法
US5279979A (en) Semiconductor having diffusion region separated from the gap electrode and wiring layer
KR100481984B1 (ko) 반도체장치및그제조방법
KR900005870B1 (ko) 반도체 장치의 접속구조
KR100322417B1 (ko) Soi mosfet의 장점을 갖는 mosfet 및 그 제조방법
JPS609139A (ja) 半導体集積回路装置
JPS59205762A (ja) 半導体装置の製造方法
JP3123598B2 (ja) Lsi及びその製造方法
JPH05343703A (ja) 不揮発性メモリの製造方法
JPH0870123A (ja) 縦型パワーmosfet及びその製造方法
JP2005123644A (ja) 半導体装置とその製造方法