KR100664801B1 - 배선 패턴 형성 방법 - Google Patents

배선 패턴 형성 방법 Download PDF

Info

Publication number
KR100664801B1
KR100664801B1 KR1020050059034A KR20050059034A KR100664801B1 KR 100664801 B1 KR100664801 B1 KR 100664801B1 KR 1020050059034 A KR1020050059034 A KR 1020050059034A KR 20050059034 A KR20050059034 A KR 20050059034A KR 100664801 B1 KR100664801 B1 KR 100664801B1
Authority
KR
South Korea
Prior art keywords
photoresist
ink
wiring
wiring pattern
substrate
Prior art date
Application number
KR1020050059034A
Other languages
English (en)
Other versions
KR20060049736A (ko
Inventor
히로아키 타나카
Original Assignee
엔이씨 엘씨디 테크놀로지스, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 엘씨디 테크놀로지스, 엘티디. filed Critical 엔이씨 엘씨디 테크놀로지스, 엘티디.
Publication of KR20060049736A publication Critical patent/KR20060049736A/ko
Application granted granted Critical
Publication of KR100664801B1 publication Critical patent/KR100664801B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

포토레지스트 패턴은 배선 패턴의 역 패턴인 역테이퍼상의 단면을 갖도록 절연 기판 상에 형성된다.
다음으로, 나노입자를 포함한 잉크가 잉크제트 시스템을 사용하여 배선 영역에 분사되고, 그 후, 레벨링 공정, 건조 공정, 레지스트 박리 공정, 소성 공정을 수행하여, 배선 패턴이 형성된다.
포토레지스트 패턴, 나노입자, 잉크제트 시스템

Description

배선 패턴 형성 방법{Method of Forming Wiring Pattern}
도 1의 A 내지 E는 배선 패턴의 형성하는 종래 기술의 일례를 제조공정 순으로 설명하기 위한 기판의 주요부의 단면도.
도 2의 A 내지 E는 배선 패턴의 형성하는 종래 기술의 일례를 제조공정 순으로 설명하기 위한 기판의 주요부의 단면도.
도 3의 A 내지 F는 배선 패턴의 형성하는 본 발명의 제 1의 실시예를 제조공정 순으로 설명하기 위한 기판의 주요부의 단면도.
도 4의 A 내지 F는 도 3의 A 내지 F에 도시된 주요부에 대응하며, 도 3의 A에 도시된 I-I선을 따라 취해진, 기판의 주요부의 단면도.
도 5는 배선 패턴의 형성하는 본 발명의 제 2의 실시예를 제조공정 순으로 설명하기 위한 기판의 주요부의 단면도.
♠도면의 주요 부호에 대한 부호의 설명♠
1 : 절연 기판
2 : 포토레지스트
10 : 배선 영역
31 : 잉크
33 : 배선 패턴
발명의 배경
발명의 분야
본 발명은 액정 디스플레이 및 플라즈마 디스플레이등의 디스플레이 장치의 패널 기판상에 배선 패턴을 형성하는 방법에 관한 것으로서, 특히, 금속 나노입자를 포함한 잉크를 사용하는 배선 패턴을 형성하는 방법에 관한 것이다.
종래의 기술
종래에는, 다양한 공정, 즉, 스퍼터링 공정, 포토리소그래피 공정 및 에칭 공정이 어레이로 배열된 TFT를 포함하고 액정 디스플레이 장치에 사용되는 기판상의 배선 패턴을 형성하는데 사용되었다. 예를 들어, 스퍼터링 공정은 배선 패턴을 구성하는, 금속막 등을 기판에 부착하기 위한 공정이고, 포토리소그래피 공정은 배선 패턴에 대한 소정의 패턴을 형성하기 위한 공정이다. 또한, 에칭 공정은 배선 패턴을 구성하게 될 필요부를 남기고 불필요부를 제거하기 위한 공정이다.
이와 같이 TFT가 기판 상에 형성될 때, 스퍼터링 공정에서 진공 시스템을 사용하기 때문에 제조 비용이 높아지게 된다. 배선 패턴을 형성하는 상기 방법을 대신하는 방법으로서는, 기판상에 금속 나노입자를 포함한 잉크를 도포하는 일본특개 제2001-35814(이하 인용문헌1)가 알려져 있다. 금속 나노입자는 입경이 나노미터(1㎚ : 0.001㎛) 레벨의 도전성 초미립자(이하, 나노입자라고 칭한다)이다.
도 1의 A 내지 E는 인용문헌1에 기재된 배선 패턴을 형성하는 기술을 설명하기 위해, 제조 공정순서를 도시하는, 기판의 주요부의 단면도이다. 우선, Ag 및 Pd 나노입자를 포함한 잉크(31)가 스핀 코팅에 의해 기판(1) 상에 도포된다. 도포된 잉크(31)가 건조되어 박막(32)이 형성된다. 그리고, 도 1의 B에 도시된 바와 같이, 필요부만을 그대로 남기도록 박막(32) 상에서 에칭 공정이 수행된다. 따라서, 배선 패턴을 갖는 포토레지스트(2)가 박막(32)상에 형성된다. 다음으로 도 1의 C에 도시된 바와 같이, 마스크로서 포토레지스트(2)를 사용하여, 박막(32)의 불필요부를 에칭에 의해 제거한다. 그리고, 도 1의 D에 도시된 바와 같이, 박막(32) 상의 포토레지스트(2)가 제거된다. 그 후, 기판(1)이 도 1의 E에 도시된 바와 같이 노에서 소성될 때, 박막(32)이 소성되고, Ag 및 Pd 합금으로 이루어진 박막으로 구성된 배선(33)이 형성된다.
상술한 인용문헌1의 배선 패턴 형성 방법에서는, 잉크 재료가 기판의 전체 표면상에 도포되어 제조 비용이 증가된다.
그리고, 나노입자를 포함한 잉크의 사용량을 감소시킴으로써 제조 비용을 줄이기 위해, 잉크제트 시스템이 사용되어 잉크의 부분적 도포를 가능하게 한다. 그러나, 이 잉크제트 시스템은 잉크의 위치 정밀도가 나쁘고 미세 패턴의 형성에 적합하지 않다.
상기 종래의 문제를 해결하기 위해, 일본 특개 제2003-188497(이하 인용문헌2)은 방수 가공막을 형성하는 기술을 기재하고 있다.
인용문헌2에 기재된 기술은: 기판 상에 방수 가공막을 형성한 후, 레이저빔 을 조사함으로서 배선 형성 영역 상에 형성된 방수 가공막을 제거하고; 잉크제트 시스템을 사용하여, 방수 가공막이 제거된 영역 상에 나노입자를 포함한 잉크를 도포한다.
도 2의 A 내지 E는 제조 공정순으로 기판의 주요부의 단면도를 도시하는 도면이다. 우선, 플루오르 수지와 같은 박수막(4)이 도 2의 A에 도시된 바와 같이 기판(1)의 표면상에 형성된다. 그리고, 도 2의 B에 도시된 바와 같이, 레이저빔(5)이 형성되는 배선 패턴에 따라 기판(1)의 표면상에 조사된다. 그 결과, 레이저빔(5)으로 조사된 방수 가공막(4)의 일부가 제거된다. 따라서, 기판(1)의 표면이 노출된다. 다음으로, 도 2의 C에 도시된 바와 같이, 노출면을 거칠게 할 때, 기판(1)의 표면이 세정되어 기판(1)의 잔존 부스러기등을 제거하고 기판의 표면을 건조시킨다. 그리고, 도 2의 D에 도시된 바와 같이, 잉크제트 시스템을 사용하여, 나노입자를 포함한 잉크(31)가 방수 가공막(4)이 제거된 영역에 바로 분사된다. 잉크(31)가 분사되는 도화(drawing) 공정에서, 잉크제트 노즐을 갖는 잉크제트 장치는 기판(1)의 표면에 나노입자를 포함한 잉크를 바로 분사하는데 사용되어, 도체 회로 패턴이 형성된다. 도체 회로 패턴은 기판(1) 상에 형성되는 배선 패턴에 따라 XY 테이블을 구동함으로써 도화된다. 나노입자를 포함한 잉크(31)가 방수 가공막(4)이 제거된 부분에서 빠져나오더라도, 방수 가공막(4)의 소수성에 의해 나노입자를 포함한 잉크(31)가 배선 영역으로 이동하게 된다. 이 상태에서, 형성된 패턴이 건조된다. 따라서, 도 2의 E에 도시된 바와 같이, 기판(1) 상의 방수 가공막(4)이 세정에 의해 제거되고, 기판(1)이 건조된다. 그리고, 배선 영역 상에 형성된 잉크(31)가 소성 처리되어 배선 패턴이 형성된다.
상기 인용문헌1에서, 스핀 코팅에 의해 기판 상에 나노입자를 포함한 잉크가 도포된 후, 배선 패턴을 형성하기 위해 포토리소그래피 공정 및 에칭 공정이 사용된다.
상기로 인해, 잉크가 스핀 코팅에 의해 도포될 때 재료의 소비가 증대되고, 잉크가 기판의 불필요부상에 도포되게 된다. 따라서, 재료가 충분히 사용되지 못하고 제조 비용이 상승하게 된다.
이러한 경우, 잉크제트 시스템은 배선부에만 나노입자를 포함한 잉크를 도포할 수 있고, 따라서, 더울 효율적으로 재료를 사용할 수 있다. 그러나, 종래의 잉크제트 시스템은 잉크의 위치 정밀도가 나쁘고, 미세 배선 패턴의 형성에 적합하지 않다. 또한, 인용문헌2에서 잉크의 위치 정밀도를 완화하기 위해 잉크제트 시스템을 사용함으로써 더 미세한 패턴을 형성하도록 방수 가공막이 기판의 표면상에 형성된다. 그러나, 인용문헌2에서, 레이저빔은 방수 가공막상에 바로 조사되어 패턴을 형성한다. 따라서, 제거되어야 할 방수 가공막의 두께 및 형태가 정확하게 제어되지 못한다는 문제가 있다. 그 결과, 제거되는 방수 가공막의 일부를 전사하는 배선 패턴의 형상을 정확히 제어할 수 없다.
또한, 다층 배선 패턴이 형성될 때, 하위층의 배선 패턴이 레이저빔에 의해 손상되고, 배선 패턴의 상층과 하층 사이에 마련된 절연막에 보이드가 형성된다.
본 발명은 나노입자를 포함한 잉크 재료를 사용하여 액정 디스플레이 장치 및 프라즈마 디스플레이와 같은 디스플레이 장치의 패널 기판상의 배선 패턴을 형성하는 방법을 제공한다.
본 발명은 나노입자를 포함한 잉크 재료가 효과적으로 사용되는 잉크제트 시스템을 사용한 미세 배선 패턴의 형성 방법을 제공한다.
배선 패턴을 형성하기 위한 본 발명의 방법은: 절연 기판을 포토레지스트를 사용하는 배선 영역으로 분할하고; 금속 나노입자를 포함한 잉크를 분사함으로써 배선 영역 상에 배선 패턴을 도화한다.
본 발명의 배선 패턴 형성 방법에서, 기판상에 형성된, 포토레지스트의 패턴은 배선 영역을 형성하는 단계에서 역테이퍼형 단면을 갖도록 형성된다.
본 발명의 배선 패턴 형성 방법에서, 파지티브 포토레지스트 또는 네가티브 포토레지스트가 포토레지스트로서 사용될 수 있다.
본 발명의 배선 패턴 형성 방법에서, 배선 패턴을 도화하는 단계는: 배선 영엿 상에 나노입자를 포함한 잉크를 분사하는 단계; 배선 영역 상에 분사된 잉크를 레벨링하는 단계; 레벨링된 잉크를 건조하는 단계; 기판으로부터 포토 레지스트를 분리하는 단계; 및 배선 영역 상의 잉크를 소성하는 단계를 포함한다.
본 발명의 배선 패턴 형성 방법에서, 포토레지스트는 상이한 감광성을 지닌 복수의 포토레지스트가 적층된 적층막으로 구성될 수 있다.
적층막이 파지티브 포토레지스트로 구성될 때, 적층막은 절연 기판을 향할수록 감도가 높아지도록 배열된 파지티브 포토레지스트를 포함하도록 구성된다. 따라서, 포토레지스트 패턴은 역테이퍼상 단면을 갖도록 형성될 수 있다.
한편, 적층막이 네가티브 포토레지스트로 형성될 때, 적층막은 절연막을 향할수록 감도가 감소하도록 배열된 네가티브 포토레지스트를 포함하도록 구성된다.
본 발명의 배선 패턴 형성 방법에서, 포토레지스트는 역테이퍼상 단면으로 형성될 수 있다.
따라서, 잉크의 위치정밀도에 대한 영향력이 감소되어, 잉크제트 시스템을 사용하는 미세 배선 패턴을 형성하고, 잉크 재료를 더욱 효율적으로 사용할 수 있게 된다.
또한, 본 발명의 배선 패턴 형성 방법은 포토레지스트가 역테이퍼상 단면을 갖도록 하므로, 배선 패턴이 순테이퍼상 단면을 갖도록 할 수 있다.
상기로 인해, 문제의 배선 패턴이 형성된 층 위에 배치된 층 사이에 마련된 막에 보이드가 발생하는 것을 방지할 수 있다. 또한, 배선의 상층에 마련된 배선 패턴의 파손을 방지할 수 있다.
본 발명의 배선 패턴 형성 방법은: 절연 기판 상에 포토레지스트를 도포하여 이를 배선 영역으로 분할하는 단계; 및 나노입자를 포함한 잉크를 배선 영엿 상에 분사함으로써 배선 패턴을 도화하는 단계를 포함한다.
절연 기판(1)을 배선 영역으로 분할하는 데 사용되는 포토레지스트가 역테이퍼상 단면을 갖도록 형성된다. 그 결과, 나노입자를 포함한 잉크로 형성된 배선 패턴이 순테이퍼상 단면을 갖도록 형성된다.
본 발명의 배선 패턴 형성 방법은 다음의 실시예를 통해 기술된다.
제 1의 실시예
이하, 액정 디스플레이 장치의 패널 기판 상에 게이트 배선을 형성하는 본 발명의 제 1의 실시예를 도면을 참조하여 설명한다. 먼저, 도 3의 A 및 도 4의 A를 참조하면, 도시된 패턴을 갖는 포토레지스트(2)가 유리 기판 등의 절연 기판(1) 사에 형성되어 게이트 배선용 배선 영역(10)으로 분할된다. 상기 공정은 배선 패턴 형성의 제 1 단계이고, 포토레지스트(2)를 전체 표면에 도포한 절연 기판(1) 상에 레이저 빔 등을 조사함으로써 배선 영역(10)이 절연 기판(1) 상에 형성되도록 하는 리소그래피 공정이다.
포토리소그래피 공정은 기판(1)의 전체 표면 상에 포토레지스트(2)를 도포하는 도포 단계; 배선 영역(10) 이외의 영역에 대응하는 포토레지스트(2)를 광에 노출하는 노출 단계; 및 형상 단계를 포함한다.
네가티브 포토레지스트는 포토레지스트(2)용으로 사용되고, 5 내지 10㎛의 두께로 절연 기판(1)상에 형성된다. 노출 공정 후, 배선 영역(10)에 대응하는 네가티브 포토레지스트의 일부(즉, 광 등이 조사되지 않는 부분)가 현상액에서 제거된다. 즉, 배선 영역에 형성된 포토레지스트가 현상액에서 완전히 용해된다. 여기에서, 포토레지스트의 표면이 강한 광에 의해 넓게 경화되고, 광이 쉽게 미치지 못하는 절연 기판(1)의 표면 부근의 포토레지스트는 상기 포토레지스트의 표면에 비해 좁게 경화된다. 따라서, 절연 기판(1)상에 남겨진 포토레지스트(2)는 역테이퍼상 단면을 갖는다. 그 결과, 배선 패턴은 최정 공정에서 순테이퍼상 단면을 갖도록 형성될 수 있다.
다음으로, 도 3의 B 및 도 4의 B에 도시된 바와 같이, 평균 입경이 1~100㎚인 알루미늄 나노입자를 포함한 잉크(31)가 게이트 배선 패턴용 배선 재료로서 배선 영역(10)상에 도포된다. 여기에서, 잉크(31)는 건조 후 3 내지 5㎛ 범위의 두께로 도포된다.
이 공정은 배선 패턴의 형성을 위한 제 2 단계인 잉크 분사 공정이다. 이 공정에서, 잉크제트 시스템을 사용하면, 소정의 나노입자를 포함한 잉크(31)가 배선 영역(10)에 바로 분사된다. 잉크제트 시스템을 사용하는 것은 나노입자를 포함한 잉크(31)가 불필요부에 도포되는 것을 방지하여, 따라서 재료가 효율적으로 사용될 수 있다. 상기는 배선 패턴의 제조 비용을 효과적으로 감소시킬 수 있다.
또한, 동시에, 절연 기판(1)에 남겨진 포토레지스트(2)는 잉크(31)가 유출되지 않도록 방지하기 위한 프레임으로서 기능한다. 따라서, 잉크의 위치 정밀도를 고려하지 않아도 된다. 즉, 상기 나노입자와 더불어, Au, Ag, Cu, Pt, Pd, 및 Ni중 하나로 이루어진 나노입자 또는, Au, Ag, Cu, Pt, Pd, Ni 및 Al중 두개이상의 합금으로 이루어진 나노입자가 사용될 수 있다. 나노입자를 포함한 잉크(31)는 20℃, 5 내지 30mPaㆍS의 점성을 갖는다.
그리고, 도 3의 C 및 도 4의 C에 도시된 바와 같이, 잉크가 레벨링된다. 이 공정은 배선 영역(10)에서 나노입자를 포함한 잉크(31)의 표면을 평탄하게 하기 위한 레벨링 공정으로서, 배선 패턴 형성 공정의 제 3 단계이다. 상기 공정은 잉크제트에 의해서도 잉크(31)가 도포되지 않은 부분에 나노입자를 포함한 잉크(31)를 흘려넣기 위해 수행된다. 다양한 방법이 레벨링 공정으로서 사용될 수 있고, 일례로 서, 대기 분위기중에 있어서, 기판을 수평 정지 상태를 소정 시간 유지하는 것을 포함한다.
다음으로, 도 3의 D 및 도 4의 D에 도시된 바와 같이, 잉크(31)가 건조된다. 참조번호(32)는 건조후의 잉크를 나타낸다. 이 공정은 잉크 건조 공정으로, 배선 패턴 형성 공정의 제 4 단계이다. 이 공정에서, 배선 영역(10)에서 나노입자를 포함한 잉크(31)에서 용제를 제거한다. 용제의 제거는 상온상의 대기에서 기판을 방치함으로써 간단히 수행할 수 있다. 또는, 가열 수단이 사용될 수도 있다.
다음으로, 도 3의 E 및 도 4의 E에 도시된 바와 같이, 절연 기판(1) 상의 포토레지스트(2)가 제거된다. 이 공정은 이 공정은, 배선 형성의 제 5 단계이고, 배선 영역(10)에 있어서의 건조 후의 잉크(32)를 남기고, 기판(1)상의 포토레지스트(2)나 포토레지스트(2)상의 불필요한 건조 후의 잉크(32)를 제거하기 위한 레지스트 박리 공정이다.
다음으로, 도 3의 F 및 도 4의 F에 도시된 바와 같이, 건조 잉크(32)가 배선 패턴(33)(게이트 배선)을 형성하도록 소성된다. 이 공정은, 배선 형성의 제 6 단계이고, 절연 기판(1)을 소성로 속에 넣고, 50O℃ 이하, 양호하게는 150 내지 350℃에서 소성한다. 이로인해, 배선 패턴(33)을 형성된다.
이 실시예에서, 역테이퍼상 단면을 갖는 포토레지스트(2)가 도시된 바와 같이 프레임으로서 기능하도록 절연 기판(1)상에 형성된다. 나노입자를 포함한 잉크(31)가 잉크제트 시스템에 의해 절연 기판(1) 상에 도포되고 피복된다. 상기로 인해, 재료를 더욱 효율적으로 사용할 수 있고, 잉크제트에 의한 잉크의 위치 정밀도 에의 영향을 감소시킬 수 있다.
또한, 포토레지스트(2)가 역테이퍼상 단면을 갖도록 형성되고, 이로인해 배선 패턴이 순테이퍼상을 가질 수 있게 된다. 배선 패턴의 순테이퍼상은 문제의 배선 패턴이 형성되는 층 위에 배치된 층 사이에 마련된 막에서 발생되는 보이드(결함)를 감소시킬 수 있다. 따라서, 문제의 배선 패턴이 형성되는 층 위에 마련된 배선 패턴의 파손을 방지할 수 있다.
상술한 예에서, 단일층을 갖는 포토레지스트가 사용된다. 그러나, 두개 이상의 층을 갖는 포토레지스트가 형성될 수 있다. 이러한 경우, 네가티브 포토레지스트 또는 파지티브 포토레지스트 어느 쪽도 사용될 수 있다.
파지티브 포토레지스트가 사용되는 예를 이하에 기술한다.
제 2의 실시예
다음에, 액정 디스플레이 장치의 패널 기판상에 게이트 배선을 형성하는, 본 발명의 제 2의 실시예의 배선 패턴 형성 방법을 도 5를 참조하여 기술한다. 이 예에서, 도 5에는, 제 1의 실시예의 도 4의 A에 도시된 것과 마찬가지로, 기판(1) 및 포토레지스트의 단면도만이 도시된다. 기판(1), 그 위에 형성된 포토레지스트, 및 잉크로 형성된 배선은 도 4의 B 내지 F와 유사하므로, 도 5에는 생략한다.
제 1의 실시예에서, 역테이퍼상 단면을 갖는 네가티브 포토레지스트가 제 1 단계인 포토리소그래피 공정에서 절연 기판(1)상에 도포된 포토레지스트로서 사용된다. 이 실시예에서, 네가티브 포토레지스트를 사용하는 대신, 파지티브 포토레지스트가 사용된다. 특히, 이 실시예에서, 제 1 단계인 포토리소그래피 공정에서, 우 선, 고감도 파지티브 포토레지스트(2A)가 절연 기판(1)의 전체 표면 상에 도포되고, 저감도 파지티브 포토레지스트(2B)가 이 위에 도포된다. 포토레지스트(2A 및 2B)의 총 두께는 약 10㎛로 설정된다. 이 상태에서, 배선 영역(10)이 광에 노출된다. 이들 포토레지스트(2A 및 2B)는 2층의 파지티브 포토레지스트(2C)를 형성한다. 적층된 파지티브 포토레지스트(2C)는 광가용성 레지스트이고, 광으로 조사된 부분은 현상액에서 제거된다.
요약하면, 제 1의 실시예의 네가티브 포토레지스트에서는 배선 패턴을 구성하는 패턴 이외의 레지스트 영역에 광을 조사하고, 파지티브 포토레지스트(2C)에서는 배선 패턴을 구성하는 패턴 영역에만 광의 조사가 필요하다.
또한, 고감도 파지티브 포토레지스트(2A)가 이 실시예에서 상기 기판위에 바로 마련되는 이유는, 전체 포토레지스트가 역테이퍼상 단면을 갖기 때문이다. 이 적층 포토레지스트의 구조는 2층 구조에 한정되는 것이 아니며, 복수층 즉, 3층 이상으로 형성된 적층 포토레지스트로 형성되는 것도 가능하다. 환언하면, 기판측이 가장 감도가 높고, 순차적으로 상층으로 감에 따라 감도가 낮아지는 파지티브 포토레지스트라면, 몇층으로 적층하여도 상관없다. 또한, 이 실시예에서, 잉크제트 시스템이 포토리소그래피 공정에 후속되는 잉크 분사 공정에 사용된다. 이러한 방식에서 재료가 더 효율적으로 사용될 수 있고, 제조비용이 감소된다. 또한, 2층 포토레지스트는 역테이퍼상 단면으로 형성되어 프레임으로서 기능한다.
따라서, 잉크제트에 의해 잉크의 위치 정밀도에 의한 영향을 감소함으로써 미세 패턴을 형성할 수 있게 되고, 배선 패턴이 순테이퍼상 단면을 갖도록 할 수 있다.
상기 제 2의 실시예에서, 2층 파지티브 포토레지스트는 포토레지스트용으로 사용되었다. 그러나, 2층의 네가티브 포토레지스트를 사용하여서도 동일한 효과를 실현할 수 있다. 이러한 경우, 저감도 네가티브 포토레지스트가 기판의 전체 표면 상에 도포되고, 고감도 네가티브 포토레지스트가 그 위에 도포된다. 특히, 적층 네가티브 포토레지스트가 사용될 때, 배선 영역(10) 이외의 영역에 대응하는 포토레지스트부가 광에 조사된다. 여기에서, 상위층에 마련된 포토레지스트는 고감도 레지스트이고 따라서 배선 영역이 넓어지도록 경화되고, 하위층에 마련된 포토레지스트는 저감도 포토레지스트이고 따라서 배선 영역이 좁게 되도록 경화된다. 따라서, 전체 네가티브 포토레지스트는 현상 단계에서 역테이퍼상 단면을 갖도록 형성된다. 따라서, 2층 네가티브 포토레지스트가 사용될 때, 2층 파지티브 포토레지스트에 의해 실현된 것과 동일한 효과가 실현될 수 있다.
본 발명은 양호한 실시예를 통해 설명되었으나, 본 발명은 특정 실시예에 한정되지 않으며, 본 발명은 청구범위의 범주 및 본질내에 포함될 수 있는 모든 변형예 및 대체예를 포함한다.
본 발명의 나노 입자 잉크를 이용한 배선 형성 방법은, 잉크젯 도화 공정을 채용함에 의해, 나노 입자를 포함한 잉크를 잉크젯 방식으로 분사할 수 있기 때문에, 재료 사용 효율을 높이는 것이 가능해지고, 제조 비용의 저감을 도모할 수 있다는 효과가 있다.
또한, 본 발명의 배선 패턴 형성 방법에서, 포토레지스트는 역테이퍼상 단면으로 형성될 수 있다. 따라서, 잉크의 위치정밀도에 대한 영향력이 감소되어, 잉크제트 시스템을 사용하는 미세 배선 패턴을 형성하고, 잉크 재료를 더욱 효율적으로 사용할 수 있게 된다.
또한, 본 발명의 배선 패턴 형성 방법은 포토레지스트가 역테이퍼상 단면을 갖도록 하므로, 배선 패턴이 순테이퍼상 단면을 갖도록 할 수 있고, 상기로 인해, 문제의 배선 패턴이 형성된 층 위에 배치된 층 사이에 마련된 막에 보이드가 발생하는 것을 방지할 수 있다. 또한, 배선의 상층에 마련된 배선 패턴의 파손을 방지할 수 있다.

Claims (9)

  1. 나노입자를 포함한 잉크를 사용하는 절연 기판 상에 배선을 형성하는 방법에 있어서,
    상기 절연 기판을 포토레지스트막을 사용하는 배선 영역으로 분할하는 단계; 및
    금속 나노입자를 포함하는 잉크를 분사함으로써 상기 절연 기판상에 배선 패턴을 도화하는 단계를 포함하고,
    상기 절연 기판을 상기 배선 영역으로 분할하는 상기 포토레지스트막의 패턴은 역테이퍼상 단면을 갖도록 형성되는 것을 특징으로 하는 배선 형성 방법.
  2. 제 1항에 있어서,
    상기 배선 영역 상에 상기 금속 나노입자를 분사하는 방법으로서 잉크제트 시스템을 사용하는 것을 특징으로 하는 배선 형성 방법.
  3. 제 1항에 있어서,
    상기 포토레지스트막으로서 네가티브 포토레지스트가 사용되는 것을 특징으로 하는 배선 형성 방법.
  4. 제 1항에 있어서,
    배선 패턴을 도화하는 방법은,
    상기 배선 영역 상에 나노입자를 포함한 잉크를 분사하는 단계;
    상기 배선 영역 상에 형성된 잉크를 레벨링하는 단계;
    상기 레벨링된 잉크를 건조하는 단계;
    상기 기판으로부터 상기 포토레지스트막을 분리하는 단계; 및
    상기 배선 영역상에서 잉크를 소성하는 단계를 포함하는 것을 특징으로 하는 배선 패턴 형성 방법.
  5. 제 1항에 있어서,
    상기 포토레지스트는 상이한 감광성을 갖는 적어도 두개의 포토레지스트로 이루어진 적층막인 것을 특징으로 하는 배선 패턴 형성 방법.
  6. 제 5항에 있어서,
    상기 포토레지스트로 이루어진 적층막은, 포토레지스트막이 상기 절연 기판을 향할수록 감도가 높아지도록 배치된 파지티브 포토레지스트인 것을 특징으로 하는 배선 패턴 형성 방법.
  7. 제 5항에 있어서,
    상기 포토레지스트로 이루어진 상기 적층막은, 포토레지스트막이 상기 절연 기판을 향할수록 감도가 낮아지도록 배치된 네가티브 포토레지스트인 것을 특징으 로 하는 배선 패턴 형성 방법.
  8. 제 1항에 있어서,
    상기 잉크에 함유된 상기 금속 나노입자는 1 내지 100㎛의 평균 입경을 갖는 것을 특징으로 하는 배선 패턴 형성 방법.
  9. 제 1항에 있어서,
    상기 잉크에 함유된 상기 금속 나노입자는 Au, Ag, Cu, Pt, Pd, Ni 및 Al중에서 선택된 적어도 한 종류의 금속 입자인 것을 특징으로 하는 배선 패턴 형성 방법.
KR1020050059034A 2004-07-07 2005-07-01 배선 패턴 형성 방법 KR100664801B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00200685 2004-07-07
JP2004200685A JP2006024695A (ja) 2004-07-07 2004-07-07 ナノ粒子インクを用いた配線形成方法

Publications (2)

Publication Number Publication Date
KR20060049736A KR20060049736A (ko) 2006-05-19
KR100664801B1 true KR100664801B1 (ko) 2007-01-04

Family

ID=35541922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050059034A KR100664801B1 (ko) 2004-07-07 2005-07-01 배선 패턴 형성 방법

Country Status (5)

Country Link
US (1) US7405156B2 (ko)
JP (1) JP2006024695A (ko)
KR (1) KR100664801B1 (ko)
CN (1) CN100449697C (ko)
TW (1) TWI276182B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005645B4 (de) * 2004-02-04 2006-01-12 Infineon Technologies Ag Verfahren zur Herstellung von Schichtaufbauten zur Signalverteilung
US8257795B2 (en) * 2004-02-18 2012-09-04 Virginia Tech Intellectual Properties, Inc. Nanoscale metal paste for interconnect and method of use
KR100690930B1 (ko) * 2006-05-03 2007-03-09 한국기계연구원 깊은 제거를 이용하여 원하는 패턴 두께 혹은 높은종횡비를 가지는 고해상도 패턴 형성 방법
KR100690929B1 (ko) * 2006-05-03 2007-03-09 한국기계연구원 건식필름레지스트를 이용하여 원하는 패턴두께 또는 높은종횡비를 가지는 고해상도패턴 형성 방법
WO2008068980A1 (ja) * 2006-12-06 2008-06-12 Sumitomo Wiring Systems, Ltd. ドア用ワイヤハーネスの外装保護材および該ドア用ワイヤハーネスの配索構造
DE102007043182A1 (de) * 2007-09-11 2009-03-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung dicker Leiterbahnen auf Halbleiterbauelementen und Halbleiterbauelement
US8815333B2 (en) * 2007-12-05 2014-08-26 Princo Middle East Fze Manufacturing method of metal structure in multi-layer substrate
JP5541129B2 (ja) * 2010-12-09 2014-07-09 株式会社リコー インクジェット装置
KR20150021009A (ko) * 2013-08-19 2015-02-27 주식회사 엘지화학 유기물 마스크를 포함하는 적층체 및 이를 이용한 유기 발광 소자의 제조방법
JP6985048B2 (ja) * 2017-07-25 2021-12-22 国立大学法人茨城大学 シート型メタマテリアル
DE102018128748A1 (de) * 2018-11-15 2020-05-20 Infineon Technologies Ag Verfahren zur herstellung einer halbleitervorrichtung mit einerpastenschicht und halbleitervorrichtung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4539507A (en) * 1983-03-25 1985-09-03 Eastman Kodak Company Organic electroluminescent devices having improved power conversion efficiencies
JPH02188924A (ja) 1989-01-18 1990-07-25 Fujitsu Ltd Ｍｉｓ電界効果半導体装置の製造方法
JPH0722395A (ja) 1993-06-23 1995-01-24 Matsushita Electron Corp 半導体装置の製造方法
JP2001035814A (ja) 1999-07-22 2001-02-09 Vacuum Metallurgical Co Ltd 銀配線パターンの形成法
JP2001332840A (ja) * 2000-05-24 2001-11-30 Rohm Co Ltd プリント配線基板の製造方法
JP4355436B2 (ja) * 2000-10-25 2009-11-04 森村ケミカル株式会社 配線パターンの形成方法、回路基板の製造方法および遮光パターンの形成された透光体の製造方法
JP2003188497A (ja) 2001-12-18 2003-07-04 Yasunaga Corp 導体回路の形成方法
JP4034968B2 (ja) 2002-01-16 2008-01-16 株式会社アルバック 絶縁基板上に導電パターンを形成する方法
GB0207134D0 (en) * 2002-03-27 2002-05-08 Cambridge Display Tech Ltd Method of preparation of organic optoelectronic and electronic devices and devices thereby obtained

Also Published As

Publication number Publication date
TW200617614A (en) 2006-06-01
TWI276182B (en) 2007-03-11
JP2006024695A (ja) 2006-01-26
KR20060049736A (ko) 2006-05-19
CN100449697C (zh) 2009-01-07
US20060009020A1 (en) 2006-01-12
CN1719585A (zh) 2006-01-11
US7405156B2 (en) 2008-07-29

Similar Documents

Publication Publication Date Title
KR100664801B1 (ko) 배선 패턴 형성 방법
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
US20070232051A1 (en) Method for forming metal bumps
KR100910977B1 (ko) 패턴의 형성 방법, 및 액정 표시 장치의 제조 방법
US20050158668A1 (en) Method of forming a mask pattern on a substrate
US5840622A (en) Phase mask laser fabrication of fine pattern electronic interconnect structures
US7955783B2 (en) Lamination for printed photomask
JP4796964B2 (ja) インクジェット技術を利用した細線形成方法
KR20070011143A (ko) 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법
KR100601461B1 (ko) 인쇄회로기판의 솔더 레지스트 패턴 형성 방법
US6808643B2 (en) Hybrid interconnect substrate and method of manufacture thereof
KR100602912B1 (ko) 도체 패턴의 제조방법
JP2006245238A (ja) スルーホールの形成方法および電子回路の製造方法
KR101116762B1 (ko) 잉크젯 프린팅을 이용한 미세 패턴 형성방법
CN113873771A (zh) 一种适用于超精细fpc线路的制作工艺
JP3395222B2 (ja) プリント配線板の製造方法
JP2006196753A (ja) 回路基板の製作方法
US20100035187A1 (en) Method for smoothing printed circuit boards
JP2007227715A (ja) パターニング基板の製造方法
JP2005347429A (ja) プリント基板の製造方法
JPH07122839A (ja) セラミックス配線基板の製造方法
JP6322375B2 (ja) 記録物および記録物製造装置
JPH04352387A (ja) 多層回路基板及びその製造方法
KR100619349B1 (ko) 인쇄회로기판의 회로패턴 형성방법
JPS5850794A (ja) 電子回路の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181203

Year of fee payment: 13